JP2016111244A - Wiring board and manufacturing method thereof - Google Patents
Wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2016111244A JP2016111244A JP2014248602A JP2014248602A JP2016111244A JP 2016111244 A JP2016111244 A JP 2016111244A JP 2014248602 A JP2014248602 A JP 2014248602A JP 2014248602 A JP2014248602 A JP 2014248602A JP 2016111244 A JP2016111244 A JP 2016111244A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- substrate
- wiring
- layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、樹脂絶縁層及び金属配線層を積層した構造を有する配線積層部と、配線積層部の積層部主面側に形成される第1ガラス基板と、配線積層部の積層部裏面側に形成される第2ガラス基板とを備える配線基板及びその製造方法に関するものである。 The present invention includes a wiring laminated portion having a structure in which a resin insulating layer and a metal wiring layer are laminated, a first glass substrate formed on a laminated portion main surface side of the wiring laminated portion, and a laminated portion rear surface side of the wiring laminated portion. A wiring board provided with the 2nd glass substrate formed, and its manufacturing method are related.
近年、電気機器、電子機器の小型化に伴い、これらの機器に搭載される配線基板にも小型化や高密度化が要求されている。このような配線基板としては、例えば、樹脂絶縁層及び金属配線層を積層した構造を有するビルドアップ層(配線積層部)をガラス基板の両面に形成したものが提案されている(例えば、特許文献1参照)。また、別の配線基板としては、樹脂層の主面及び裏面にガラス等からなる無機絶縁層をそれぞれ積層し、主面側及び裏面側の無機絶縁層を貫通する貫通導体を形成したインターポーザが提案されている(例えば、特許文献2参照)。さらに別の配線基板としては、樹脂絶縁層及び金属配線層が交互に積層され、コア基板を含まないコアレス配線基板の主面及び裏面に、ガラス等からなるセラミック層をそれぞれ形成したものが提案されている(例えば、特許文献3参照)。 In recent years, with the miniaturization of electrical equipment and electronic equipment, miniaturization and high density are also required for wiring boards mounted on these equipment. As such a wiring board, for example, a structure in which a build-up layer (wiring laminated portion) having a structure in which a resin insulating layer and a metal wiring layer are laminated is formed on both surfaces of a glass substrate has been proposed (for example, Patent Documents). 1). As another wiring board, an interposer is proposed in which an inorganic insulating layer made of glass or the like is laminated on the main surface and back surface of the resin layer, and through conductors that penetrate the inorganic insulating layers on the main surface side and back surface side are formed. (For example, refer to Patent Document 2). As another wiring substrate, a resin insulating layer and a metal wiring layer are alternately laminated, and a ceramic layer made of glass or the like is formed on the main surface and the back surface of the coreless wiring substrate not including the core substrate, respectively. (For example, refer to Patent Document 3).
しかし、特許文献1〜3に記載の従来技術には以下の問題がある。即ち、特許文献1に記載の従来技術では、ガラス基板と樹脂絶縁層との熱膨張差に起因してガラス基板の側面に熱応力が集中するため、ガラス基板が破損しやすいという問題がある。また、特許文献2に記載の従来技術では、貫通導体のうち主面側の無機絶縁層を貫通する部分が、裏面側の無機絶縁層に行くに従って徐々に外径が大きくなるテーパ状をなしているため、貫通導体の形成時に配線基板にかかる応力を十分に緩和することができない。その結果、配線基板に破損や反りが生じやすくなるという問題がある。さらに、特許文献3に記載の従来技術では、セラミック層とコアレス配線基板との熱膨張差が大きいため、熱履歴によりセラミック層に破損や反りが生じやすいという問題がある。以上のことから、上記した特許文献1〜3に記載の従来技術を採用する場合には、配線基板に不具合が生じる可能性が高いため、配線基板の歩留まりが低下してしまう。ゆえに、配線基板に必要とされる所定の信頼性を付与できないという問題がある。
However, the conventional techniques described in Patent Documents 1 to 3 have the following problems. That is, the conventional technique described in Patent Document 1 has a problem that the glass substrate is easily damaged because thermal stress is concentrated on the side surface of the glass substrate due to the difference in thermal expansion between the glass substrate and the resin insulating layer. Further, in the prior art described in
本発明は上記の課題に鑑みてなされたものであり、その目的は、ガラス基板の破損を防止するとともに反りを抑制することにより、信頼性の向上を図ることが可能な配線基板を提供することにある。また、別の目的は、信頼性に優れた配線基板を製造することが可能な配線基板の製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a wiring board capable of improving reliability by preventing breakage of the glass substrate and suppressing warpage. It is in. Another object is to provide a method for manufacturing a wiring board capable of manufacturing a wiring board having excellent reliability.
上記課題を解決するための手段(手段1)としては、積層部主面及び積層部裏面を有し、複数の樹脂絶縁層及び複数の金属配線層を積層した構造を有する配線積層部と、前記積層部主面側に形成され、第1基板主面及び第1基板裏面を有する第1ガラス基板と、前記積層部裏面側に形成され、第2基板主面及び第2基板裏面を有する第2ガラス基板とを備える配線基板であって、前記第1ガラス基板に、前記第1基板主面側及び前記第1基板裏面側を導通させるとともに前記金属配線層に電気的に接続される貫通導体が設けられ、前記第2ガラス基板に、前記第2基板主面側及び前記第2基板裏面側を導通させるとともに前記金属配線層に電気的に接続される貫通導体が設けられ、前記第1ガラス基板と前記配線積層部との間、及び、前記第2ガラス基板と前記配線積層部との間に、応力緩和層が形成され、前記第1ガラス基板及び前記第2ガラス基板のいずれにおいても、前記貫通導体が、前記配線基板における外層側に行くに従って徐々に外径が大きくなるテーパ状をなしていることを特徴とする配線基板がある。 As means (means 1) for solving the above-mentioned problem, a wiring laminated portion having a laminated portion main surface and a laminated portion back surface and having a structure in which a plurality of resin insulating layers and a plurality of metal wiring layers are laminated; A first glass substrate formed on the laminated portion main surface side and having a first substrate main surface and a first substrate back surface, and a second glass formed on the laminated portion back surface side and having a second substrate main surface and a second substrate back surface. A wiring substrate comprising a glass substrate, wherein the first glass substrate is electrically connected to the first substrate main surface side and the first substrate back surface side and electrically connected to the metal wiring layer. The first glass substrate is provided with a through conductor that is electrically connected to the metal wiring layer and is electrically connected to the second substrate main surface side and the second substrate back surface side. And between the wiring laminated portion and the first A stress relaxation layer is formed between the glass substrate and the wiring laminated portion, and in either the first glass substrate or the second glass substrate, the penetrating conductor gradually moves toward the outer layer side of the wiring substrate. There is a wiring board characterized in that it has a tapered shape with an increased outer diameter.
従って、手段1に記載の発明によると、配線積層部が配線基板の内層部に配置され、ガラス基板(第1ガラス基板及び第2ガラス基板)が配線基板の外層部に配置されるため、ガラス基板と配線積層部との熱膨張差に起因する熱応力が、第1ガラス基板と第2ガラス基板とに分散されるようになる。その結果、ガラス基板の側面に対する熱応力の集中が防止されるため、ガラス基板の破損を防止することができる。しかも、第1ガラス基板と配線積層部との間、及び、第2ガラス基板と配線積層部との間に、それぞれ応力緩和層が形成されるため、ガラス基板と配線積層部との熱膨張差に起因する熱応力の集中が、応力緩和層によって確実に緩和される。また、第1ガラス基板及び第2ガラス基板のいずれにおいても、貫通導体が、配線基板における外層側に行くに従って徐々に外径が大きくなるテーパ状をなしているため、貫通導体の形成時にガラス基板にかかる応力が確実に緩和される。よって、ガラス基板の破損や反りを確実に防止することができる。以上のことから、ガラス基板に不具合が生じにくくなるため、配線基板の歩留まりを向上させることができ、配線基板の信頼性が向上する。 Therefore, according to the invention described in the means 1, the wiring laminated portion is disposed in the inner layer portion of the wiring substrate, and the glass substrates (first glass substrate and second glass substrate) are disposed in the outer layer portion of the wiring substrate. Thermal stress resulting from the difference in thermal expansion between the substrate and the wiring laminate is distributed between the first glass substrate and the second glass substrate. As a result, the concentration of thermal stress on the side surface of the glass substrate is prevented, so that the glass substrate can be prevented from being damaged. In addition, since a stress relaxation layer is formed between the first glass substrate and the wiring laminated portion and between the second glass substrate and the wiring laminated portion, the difference in thermal expansion between the glass substrate and the wiring laminated portion. The concentration of thermal stress caused by the is surely relaxed by the stress relaxation layer. Further, in both the first glass substrate and the second glass substrate, the through conductor has a tapered shape in which the outer diameter gradually increases toward the outer layer side of the wiring board. The stress applied to is reliably relieved. Therefore, breakage and warpage of the glass substrate can be reliably prevented. From the above, since it is difficult for the glass substrate to be defective, the yield of the wiring substrate can be improved, and the reliability of the wiring substrate is improved.
上記配線基板を構成する配線積層部は、複数の樹脂絶縁層及び複数の金属配線層を積層した構造を有している。樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層の形成材料の具体例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、シクロオレフィン樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。 The wiring laminated portion constituting the wiring board has a structure in which a plurality of resin insulating layers and a plurality of metal wiring layers are laminated. The resin insulation layer can be appropriately selected in consideration of insulation, heat resistance, moisture resistance, and the like. Specific examples of the material for forming the resin insulation layer include thermosetting resins such as epoxy resins, phenol resins, urethane resins, silicone resins, and polyimide resins, cycloolefin resins, polycarbonate resins, acrylic resins, polyacetal resins, and polypropylene resins. A thermoplastic resin etc. are mentioned. In addition, composite materials of these resins and organic fibers such as glass fibers (glass woven fabrics and glass nonwoven fabrics) and polyamide fibers, or three-dimensional network fluorine-based resin base materials such as continuous porous PTFE, epoxy resins, etc. A resin-resin composite material impregnated with a thermosetting resin may be used.
金属配線層は、銅、銀、金、白金、ニッケル、チタン、アルミニウム、クロム等といった各種の導電性金属を用いて形成可能であるが、特には、銅を主体として構成されることがよい。金属配線層を形成する手法としては、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法が採用される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやCVD等の手法により薄膜を形成した後にエッチングを行うことで金属配線層を形成したり、導電性ペースト等の印刷により金属配線層を形成したりすることも可能である。 The metal wiring layer can be formed using various kinds of conductive metals such as copper, silver, gold, platinum, nickel, titanium, aluminum, chromium, etc. In particular, the metal wiring layer is preferably composed mainly of copper. As a method for forming the metal wiring layer, a known method such as a subtractive method, a semi-additive method, or a full additive method is employed. Specifically, for example, techniques such as etching of copper foil, electroless copper plating, or electrolytic copper plating are applied. It is also possible to form a metal wiring layer by etching after forming a thin film by a technique such as sputtering or CVD, or to form a metal wiring layer by printing a conductive paste or the like.
上記配線基板を構成する第1ガラス基板は、配線積層部の積層部主面側に形成され、第1基板主面及びその反対側に位置する第1基板裏面を有している。また、上記配線基板を構成する第2ガラス基板は、配線積層部の積層部裏面側に形成され、第2基板主面及びその反対側に位置する第2基板裏面を有している。第1ガラス基板及び第2ガラス基板の形成材料は、コスト、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。第1ガラス基板及び第2ガラス基板の形成材料としては、ホウケイ酸ガラス、低温焼成ガラスセラミック、ガラスセラミック等が好適に使用される。 The 1st glass substrate which comprises the said wiring board is formed in the lamination | stacking part main surface side of a wiring lamination | stacking part, and has a 1st board | substrate main surface and the 1st substrate back surface located in the other side. The second glass substrate constituting the wiring board is formed on the back surface side of the laminated portion of the wiring laminated portion, and has a second substrate main surface and a second substrate back surface located on the opposite side. The materials for forming the first glass substrate and the second glass substrate can be appropriately selected in consideration of cost, workability, insulation, mechanical strength, and the like. As the material for forming the first glass substrate and the second glass substrate, borosilicate glass, low-temperature fired glass ceramic, glass ceramic, or the like is preferably used.
また、第1ガラス基板には、第1基板主面側及び第1基板裏面側を導通させるとともに金属配線層に電気的に接続される貫通導体が設けられ、第2ガラス基板には、第2基板主面側及び第2基板裏面側を導通させるとともに金属配線層に電気的に接続される貫通導体が設けられる。かかる貫通導体は、例えば、金、銀、銅、白金、パラジウム、ニッケル、スズ、鉛、タングステンなどの導電性金属からなるが、特には、導電性が高く安価な銅からなることがよい。 Further, the first glass substrate is provided with a through conductor that electrically connects the first substrate main surface side and the first substrate back surface side and is electrically connected to the metal wiring layer. A through conductor is provided that conducts the substrate main surface side and the second substrate back surface side and is electrically connected to the metal wiring layer. Such a through conductor is made of, for example, a conductive metal such as gold, silver, copper, platinum, palladium, nickel, tin, lead, or tungsten. In particular, the through conductor is preferably made of copper having high conductivity and low cost.
そして、貫通導体は、第1ガラス基板及び第2ガラス基板のいずれにおいても、配線基板における外層側に行くに従って徐々に外径が大きくなるテーパ状をなしている。なお、貫通導体が銅からなる場合、貫通導体のヤング率はガラス基板(第1ガラス基板及び第2ガラス基板)のヤング率よりも高くなる。従って、ガラス基板に占める貫通導体の体積比率が高くなるほど、ガラス基板が変形しにくくなり、ガラス基板に加わる応力を吸収することが困難になる。そこで、この問題を解決するために、例えば、第1ガラス基板及び第2ガラス基板のうち、ガラス基板に占める貫通導体の体積比率が高いほうのガラス基板における貫通導体のテーパ比を、体積比率が低いほうのガラス基板における貫通導体のテーパ比より大きくすることが考えられる。このようにすれば、貫通導体の体積比率が高いために応力の吸収が困難なガラス基板であっても、貫通導体のテーパ比を大きくすることにより、応力を確実に緩和することができる。このため、ガラス基板の破損や反りをより確実に防止することができる。 The through conductor has a tapered shape in which the outer diameter gradually increases toward the outer layer side of the wiring board in both the first glass substrate and the second glass substrate. In addition, when a penetration conductor consists of copper, the Young's modulus of a penetration conductor becomes higher than the Young's modulus of a glass substrate (a 1st glass substrate and a 2nd glass substrate). Therefore, the higher the volume ratio of the through conductors in the glass substrate, the more difficult the glass substrate is deformed, and it is difficult to absorb the stress applied to the glass substrate. Therefore, in order to solve this problem, for example, among the first glass substrate and the second glass substrate, the taper ratio of the through conductor in the glass substrate having the higher volume ratio of the through conductor in the glass substrate is set so that the volume ratio is It can be considered that the taper ratio of the through conductor in the lower glass substrate is made larger. In this way, even if the glass substrate is difficult to absorb stress due to the high volume ratio of the through conductor, the stress can be reliably relaxed by increasing the taper ratio of the through conductor. For this reason, it is possible to more reliably prevent the glass substrate from being damaged or warped.
なお、テーパ比の大きさは特に限定されないが、例えば、0.01以上0.5以下であることがよい。仮に、テーパ比が0.01未満になると、貫通導体を貫通孔内に形成する際に、貫通孔の内側面にシード層を形成することが困難になる。一方、テーパ比が0.5よりも大きくなると、貫通導体の狭ピッチ化が困難になる。ここで、本明細書で述べられているテーパ比の定義はJIS B0612に、その算出方法はJIS B0612に準じるものとする。なお、テーパ比は、{(配線基板の外層側における貫通導体の外径)−(配線基板の内層側における貫通導体の外径)}/(ガラス基板の厚さ)の式から算出される。 In addition, although the magnitude | size of a taper ratio is not specifically limited, For example, it is good that it is 0.01 or more and 0.5 or less. If the taper ratio is less than 0.01, it is difficult to form a seed layer on the inner surface of the through hole when the through conductor is formed in the through hole. On the other hand, when the taper ratio is larger than 0.5, it becomes difficult to narrow the pitch of the through conductors. Here, the definition of the taper ratio described in this specification is based on JIS B0612, and the calculation method is based on JIS B0612. The taper ratio is calculated from the formula {(outer diameter of the through conductor on the outer layer side of the wiring board) − (outer diameter of the through conductor on the inner layer side of the wiring board)} / (thickness of the glass substrate).
また、第1ガラス基板及び第2ガラス基板のうち、ガラス基板に占める貫通導体の体積比率が高いほうのガラス基板と配線積層部との間に形成された応力緩和層の厚さを、体積比率が低いほうのガラス基板と配線積層部との間に形成された応力緩和層の厚さより大きくしてもよい。このようにしても、貫通導体の体積比率が高いために応力の吸収が困難なガラス基板において、応力緩和層の厚さを大きくすることにより、応力を確実に緩和することができる。ゆえに、ガラス基板の破損や反りをより確実に防止することができる。 Moreover, the thickness ratio of the stress relaxation layer formed between the glass substrate having the higher volume ratio of the through conductor in the glass substrate and the wiring laminate portion of the first glass substrate and the second glass substrate is defined as the volume ratio. May be larger than the thickness of the stress relaxation layer formed between the lower glass substrate and the wiring laminate. Even in this case, the stress can be reliably relieved by increasing the thickness of the stress relieving layer in the glass substrate that is difficult to absorb stress due to the high volume ratio of the through conductor. Therefore, it is possible to more reliably prevent the glass substrate from being damaged or warped.
また、貫通導体の数、及び、隣接する貫通導体間のピッチの最小値は、第1ガラス基板と第2ガラス基板とで異なっていてもよい。このようにした場合、配線基板の上面(第1基板主面)及び下面(第2基板裏面)にそれぞれ端子電極を形成した際に、端子電極のピッチを配線基板の上面と下面とで異ならせることができる。よって、配線基板に設けられる配線の自由度が大きくなり、配線の高密度化を図ることができる。 Further, the number of through conductors and the minimum value of the pitch between adjacent through conductors may be different between the first glass substrate and the second glass substrate. In this case, when the terminal electrodes are formed on the upper surface (first substrate main surface) and the lower surface (second substrate back surface) of the wiring substrate, the pitch of the terminal electrodes is made different between the upper surface and the lower surface of the wiring substrate. be able to. Therefore, the degree of freedom of wiring provided on the wiring board is increased, and the wiring density can be increased.
さらに、第1ガラス基板及び第2ガラス基板のうち、隣接する貫通導体間のピッチの最小値が小さいほうのガラス基板に設定された半導体チップ搭載領域に、半導体チップが実装されることがよい。このようにすれば、ガラス基板に設けられた複数の貫通導体と、半導体チップの底面に設けられた複数の接続端子とを確実に接続することができる。 Furthermore, it is preferable that the semiconductor chip is mounted on the semiconductor chip mounting region set on the glass substrate having the smaller minimum pitch between adjacent through conductors among the first glass substrate and the second glass substrate. If it does in this way, a plurality of penetration conductors provided in a glass substrate and a plurality of connection terminals provided in the bottom of a semiconductor chip can be connected reliably.
ここで、半導体チップとしては、コンピュータのマイクロプロセッサとして使用されるICチップ、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory )などのICチップを挙げることができる。 Here, examples of the semiconductor chip include an IC chip used as a microprocessor of a computer, and an IC chip such as a DRAM (Dynamic Random Access Memory) and an SRAM (Static Random Access Memory).
また、第1ガラス基板と配線積層部との間、及び、第2ガラス基板と配線積層部との間には、応力緩和層が形成される。応力緩和層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。応力緩和層の形成材料としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂、ウレタン樹脂などの熱硬化性樹脂、シクロオレフィン樹脂、ポリオレフィン樹脂、ポリアミド樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂に無機フィラーを添加した材料等を使用してもよい。なお、この場合、応力緩和層の無機フィラーの含有率は、樹脂絶縁層の無機フィラーの含有率よりも小さいことがよい。このようにすれば、応力緩和層が樹脂絶縁層と同じ樹脂材料によって形成されている場合でも、応力緩和層の無機フィラーの含有率が小さいため、応力緩和層が樹脂絶縁層よりも軟らかくなる。このため、第1ガラス基板及び第2ガラス基板に加わる熱応力を、応力緩和層によってより確実に緩和することができる。 In addition, a stress relaxation layer is formed between the first glass substrate and the wiring laminated portion and between the second glass substrate and the wiring laminated portion. The stress relaxation layer can be appropriately selected in consideration of insulation, heat resistance, moisture resistance, and the like. Materials for forming the stress relaxation layer include thermosetting resins such as epoxy resins, phenol resins, polyimide resins, silicone resins, and urethane resins, cycloolefin resins, polyolefin resins, polyamide resins, polycarbonate resins, acrylic resins, polyacetal resins, and polypropylene. Examples thereof include a thermoplastic resin such as a resin. In addition, a material obtained by adding an inorganic filler to these resins may be used. In this case, the content of the inorganic filler in the stress relaxation layer is preferably smaller than the content of the inorganic filler in the resin insulating layer. By doing so, even when the stress relaxation layer is formed of the same resin material as the resin insulating layer, the stress relaxation layer is softer than the resin insulating layer because the content of the inorganic filler in the stress relaxation layer is small. For this reason, the thermal stress applied to the first glass substrate and the second glass substrate can be more reliably relaxed by the stress relaxation layer.
ここで、無機フィラーとしては、無機化合物フィラーや金属フィラー等が挙げられる。このうち、無機化合物フィラーとしては、炭酸カルシウム、酸化ケイ素、酸化アルミニウム、タルク、窒化アルミニウム、硫酸バリウム等からなるセラミックフィラーが挙げられる。また、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、チタン酸ジルコン酸鉛等からなる誘電体フィラーが挙げられる。これらの無機フィラーとしては、1種のみを用いてもよいし、2種以上を併用してもよい。また、フィラーの形状は特に限定されず、不定形状、球形状、繊維形状、板形状等が挙げられる。これらの形状のフィラーとしては、1種のみを用いてもよいし、2種以上を併用してもよい。また、応力緩和層は、無機フィラーを含んでいなくてもよい。 Here, examples of the inorganic filler include inorganic compound fillers and metal fillers. Among these, examples of the inorganic compound filler include ceramic fillers made of calcium carbonate, silicon oxide, aluminum oxide, talc, aluminum nitride, barium sulfate, and the like. Moreover, the dielectric filler which consists of barium titanate, strontium titanate, lead titanate, lead zirconate titanate, etc. is mentioned. As these inorganic fillers, only 1 type may be used and 2 or more types may be used together. Further, the shape of the filler is not particularly limited, and examples thereof include an indefinite shape, a spherical shape, a fiber shape, and a plate shape. As these fillers, only one kind may be used, or two or more kinds may be used in combination. Moreover, the stress relaxation layer does not need to contain the inorganic filler.
なお、応力緩和層は、樹脂絶縁層と同じ材料によって形成されていてもよいし、樹脂絶縁層とは異なる材料によって形成されていてもよい。応力緩和層が樹脂絶縁層と同じ材料によって形成されている場合、応力緩和層の形成に際して樹脂絶縁層とは別の材料を準備しなくても済む。よって、配線基板の製造に必要な材料が少なくなるため、配線基板の低コスト化を図ることが可能となる。一方、応力緩和層が樹脂絶縁層とは異なる材料によって形成されている場合、応力緩和層の機能を、第1ガラス基板及び第2ガラス基板に加わる応力を緩和する機能に特化させることができる。 The stress relaxation layer may be formed of the same material as the resin insulating layer, or may be formed of a material different from the resin insulating layer. When the stress relaxation layer is formed of the same material as that of the resin insulation layer, it is not necessary to prepare a material different from that of the resin insulation layer when forming the stress relaxation layer. Therefore, since the material necessary for manufacturing the wiring board is reduced, the cost of the wiring board can be reduced. On the other hand, when the stress relaxation layer is formed of a material different from that of the resin insulating layer, the function of the stress relaxation layer can be specialized to the function of relaxing the stress applied to the first glass substrate and the second glass substrate. .
また、応力緩和層を形成する方法としては、樹脂シートをラミネートすることにより応力緩和層を形成する方法、ワニスを印刷することにより応力緩和層を形成する方法(ワニス印刷)、部品をワニス槽に浸漬させることにより応力緩和層を形成する方法(ワニスディップ)、カーテンコーターを用いて樹脂を印刷することにより応力緩和層を形成する方法、真空プレスを用いて樹脂シートを熱圧着させることにより応力緩和層を形成する方法などが挙げられる。 Moreover, as a method of forming a stress relaxation layer, a method of forming a stress relaxation layer by laminating a resin sheet, a method of forming a stress relaxation layer by printing a varnish (varnish printing), and a component in a varnish tank Method of forming a stress relaxation layer by immersing (varnish dip), Method of forming a stress relaxation layer by printing a resin using a curtain coater, Stress relaxation by thermocompression bonding of a resin sheet using a vacuum press Examples include a method of forming a layer.
なお、第1ガラス基板と配線積層部との間に形成される応力緩和層は、配線積層部の積層部主面上に形成されていてもよいし、第1ガラス基板の第1基板裏面上に形成されていてもよい。同様に、第2ガラス基板と配線積層部との間に形成される応力緩和層は、配線積層部の積層部裏面上に形成されていてもよいし、第2ガラス基板の第2基板主面上に形成されていてもよい。 In addition, the stress relaxation layer formed between the first glass substrate and the wiring laminated portion may be formed on the laminated portion main surface of the wiring laminated portion, or on the first substrate back surface of the first glass substrate. It may be formed. Similarly, the stress relaxation layer formed between the second glass substrate and the wiring laminated portion may be formed on the back surface of the laminated portion of the wiring laminated portion, or the second substrate main surface of the second glass substrate. It may be formed on the top.
また、応力緩和層は、樹脂絶縁層、第1ガラス基板及び第2ガラス基板よりも薄いことがよい。このようにすれば、配線基板が肉厚になりにくくなる。また、応力緩和層を薄くすることにより、応力が加わった際の応力緩和層の変形量が小さくなるため、応力緩和層を介して積層した第1ガラス基板及び第2ガラス基板等の寸法安定性の低下を防止することができる。 The stress relaxation layer is preferably thinner than the resin insulating layer, the first glass substrate, and the second glass substrate. If it does in this way, it will become difficult for a wiring board to become thick. Further, since the amount of deformation of the stress relaxation layer when stress is applied is reduced by making the stress relaxation layer thin, the dimensional stability of the first glass substrate and the second glass substrate laminated through the stress relaxation layer is reduced. Can be prevented.
上記課題を解決するための別の手段(手段2)としては、上記手段1に記載の配線基板の製造方法であって、少なくとも一対の前記第1ガラス基板を準備する第1ガラス基板準備工程と、樹脂絶縁材料を主体とする前記応力緩和層が前記第2基板主面上に形成された少なくとも一対の前記第2ガラス基板を準備する第2ガラス基板準備工程と、前記第2ガラス基板準備工程後、一対の前記第2ガラス基板の前記第2基板主面を互いに反対側に向けた状態で、一対の前記第2ガラス基板を接着部を介して互いに仮接着させる貼付工程と、貼付工程後、前記第2基板主面上に形成された前記応力緩和層上に前記配線積層部を形成する配線積層部形成工程と、前記配線積層部形成工程後、前記配線積層部上に前記応力緩和層を介して前記第1ガラス基板を積層するガラス基板積層工程と、前記ガラス基板積層工程後、前記接着部を介して仮接着された一対の前記第2ガラス基板を互いに分離する分離工程とを含むことを特徴とする配線基板の製造方法がある。 As another means (means 2) for solving the above-mentioned problem, there is provided a method for manufacturing a wiring board according to the above means 1, wherein a first glass substrate preparing step of preparing at least a pair of the first glass substrates, A second glass substrate preparing step of preparing at least a pair of the second glass substrates in which the stress relaxation layer mainly composed of a resin insulating material is formed on the second substrate main surface; and the second glass substrate preparing step. A pasting step of temporarily bonding the pair of second glass substrates to each other via an adhesive portion in a state where the second substrate main surfaces of the pair of second glass substrates are directed to opposite sides; A wiring laminated portion forming step of forming the wiring laminated portion on the stress relaxing layer formed on the second substrate main surface; and after the wiring laminated portion forming step, the stress relaxing layer on the wiring laminated portion. Through the first glass A wiring board comprising: a glass substrate laminating step for laminating plates; and a separating step for separating the pair of second glass substrates temporarily bonded via the bonding portion after the glass substrate laminating step. There is a manufacturing method.
従って、手段2に記載の発明によると、分離工程後、配線積層部が、得られた配線基板の内層部に配置されるとともに、ガラス基板(第1ガラス基板及び第2ガラス基板)が、得られた配線基板の外層部に配置されるため、ガラス基板と配線積層部との熱膨張差に起因する熱応力が、第1ガラス基板と第2ガラス基板とに分散されるようになる。その結果、ガラス基板の側面に対する熱応力の集中が防止されるため、ガラス基板の破損を防止することができる。しかも、配線積層部形成工程を行うことにより、第2ガラス基板と配線積層部との間に応力緩和層が形成され、ガラス基板積層工程を行うことにより、第1ガラス基板と配線積層部との間に応力緩和層が形成されるため、ガラス基板と配線積層部との熱膨張差に起因する熱応力の集中が、応力緩和層によって確実に緩和される。また、第1ガラス基板及び第2ガラス基板のいずれにおいても、貫通導体が、配線基板における外層側に行くに従って徐々に外径が大きくなるテーパ状をなしているため、貫通導体の形成時にガラス基板にかかる応力が確実に緩和される。よって、ガラス基板の破損や反りを確実に防止することができる。以上のことから、ガラス基板に不具合が生じにくくなるため、配線基板の歩留まりを向上させることができ、配線基板の信頼性が向上する。
Therefore, according to the invention described in the
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。 Hereinafter, an embodiment embodying the present invention will be described in detail with reference to the drawings.
図1に示されるように、本実施形態の配線基板10は、ICチップ71搭載用の配線基板である。配線基板10は、略矩形板状の配線積層部11と、配線積層部11の積層部主面12(図1では上面)側に形成される第1ガラス基板30と、配線積層部11の積層部裏面13(図1では下面)側に形成される第2ガラス基板40とからなる。
As shown in FIG. 1, the
配線積層部11は、積層部主面12及び積層部裏面13を有し、縦20mm×横20mm×厚さ60μmの略矩形板状をなしている。また、配線積層部11は、無機フィラー(シリカフィラー)を添加した熱硬化性樹脂(シクロオレフィン樹脂)からなる3層の樹脂絶縁層21,22,23と、銅からなる3層の金属配線層24,25,26とを積層した構造を有している。本実施形態の樹脂絶縁層21〜23は、完全硬化状態での熱膨張係数が10〜60ppm/℃程度(具体的には46ppm/℃)、ヤング率が8GPaとなっている。なお、樹脂絶縁層21〜23の完全硬化状態での熱膨張係数は、25℃〜150℃間の測定値の平均値をいう。また、樹脂絶縁層21〜23内には、それぞれ銅めっきによって形成されたビア導体27が設けられている。
The wiring laminated
図1に示されるように、第1ガラス基板30は、第1基板主面31(図1では上面)、第1基板裏面32(図1では下面)及び第1基板側面33を有し、縦20mm×横20mm×厚さ100μmの略矩形板状をなしている。本実施形態の第1ガラス基板30は、ホウケイ酸ガラスからなる基板である。第1ガラス基板30は、熱膨張係数が15ppm/℃未満(具体的には4〜5ppm/℃程度)、ヤング率が73GPaとなっている。なお、第1ガラス基板30の熱膨張係数は、30℃〜400℃間の測定値の平均値をいう。
As shown in FIG. 1, the
また、第1ガラス基板30には、第1基板主面31及び第1基板裏面32の両方にて開口する複数の第1貫通孔34が格子状に形成されている。各第1貫通孔34は、平面視円形状をなし、第1基板主面31側に行くに従って徐々に内径が大きくなるテーパ状をなしている。なお、本実施形態の第1貫通孔34は、第1基板主面31側開口における内径が60μmに設定され、第1基板裏面32側開口における内径が30μmに設定されている。そして、かかる第1貫通孔34内には、銅からなる第1貫通導体35が設けられている。これら第1貫通導体35は、第1基板主面31側及び第1基板裏面32側を導通させるとともに、配線積層部11の金属配線層24〜26に電気的に接続されている。なお、第1貫通導体35のヤング率は、第1ガラス基板30のヤング率(73GPa)よりも高く、本実施形態では118GPaとなっている。また、第1ガラス基板30に占める第1貫通導体35の体積比率は、3.41%である。さらに、第1貫通導体35は、配線基板10における外層側(即ち第1基板主面31側)に行くに従って徐々に外径が大きくなるテーパ状をなしている。具体的に言うと、第1貫通導体35は、第1基板主面31における外径が60μm、第1基板裏面32における外径が30μmに設定され、テーパ比が0.3となっている。また、隣接する第1貫通導体35の中心間距離(ピッチ)の最小値は、200μmに設定されている。
The
図1に示されるように、第1ガラス基板30の第1基板主面31上における複数箇所には、銅からなる主面側端子電極36がアレイ状に形成されている。各主面側端子電極36は、第1貫通導体35に電気的に接続されている。各主面側端子電極36は、平面視円形状をなし、第1貫通導体35の最大径(60μm)よりも大きい外径(本実施形態では90μm)を有している。また、本実施形態における各主面側端子電極36の厚さは、10μmに設定されている。
As shown in FIG. 1, main surface
さらに、第1ガラス基板30の第1基板主面31は、エポキシ樹脂からなる厚さ30μm程度のソルダーレジスト層51によってほぼ全体的に覆われている。ソルダーレジスト層51の所定箇所には、主面側端子電極36を露出させる開口部52が形成されている。主面側端子電極36の表面上には、複数のはんだバンプ53が配設されている。そして、各はんだバンプ53は、ICチップ71(半導体チップ)の面接続端子72に電気的に接続されている。本実施形態のICチップ71は、縦12.0mm×横12.0mm×厚さ0.9mmの平面視矩形状をなす板状物であって、熱膨張係数が3〜4ppm/℃程度(具体的には3.5ppm/℃程度)のシリコンからなる。なお、各主面側端子電極36及び各はんだバンプ53からなる領域は、ICチップ71を実装可能なICチップ搭載領域73(半導体チップ搭載領域)である。ICチップ搭載領域73は、第1ガラス基板30及び第2ガラス基板40のうち、隣接する貫通導体35,45間のピッチの最小値が小さいほうのガラス基板(本実施形態では第1ガラス基板30)の表面に設定されている。
Furthermore, the first substrate
図1に示されるように、第1ガラス基板30と配線積層部11との間には、無機フィラー(シリカフィラー)を添加した樹脂絶縁材料(シクロオレフィン樹脂)を主体とする第1応力緩和層81が形成されている。即ち、第1応力緩和層81は、樹脂絶縁層21〜23と同じ材料によって形成されている。なお、第1応力緩和層81のヤング率は、第1ガラス基板30のヤング率(73GPa)、第1貫通導体35のヤング率(118GPa)、及び、樹脂絶縁層21〜23のヤング率(8GPa)よりも低く、本実施形態では2GPaとなっている。また、第1応力緩和層81の無機フィラーの含有率は、樹脂絶縁層21〜23の無機フィラーの含有率(45体積%程度)よりも小さく、本実施形態では30体積%となっている。なお、第1応力緩和層81は、縦20mm×横20mm×厚さ5μmの略矩形板状をなしている。
As shown in FIG. 1, a first stress relaxation layer mainly composed of a resin insulating material (cycloolefin resin) to which an inorganic filler (silica filler) is added is provided between the
さらに、第1応力緩和層81には、同第1応力緩和層81をその厚さ方向に貫通する複数の第1貫通穴83が格子状に形成されている。各第1貫通穴83は、平面視円形状をなし、第1基板裏面32側に行くに従って徐々に内径が小さくなるテーパ状をなしている。なお、本実施形態の第1貫通穴83は、第1基板裏面32側開口における内径が30μmに設定され、積層部主面12側開口における内径が35μmに設定されている。そして、かかる第1貫通穴83内には、第1貫通導体35の一方の端部(図1では下端部)が配置されている。
Further, the first
図1に示されるように、第2ガラス基板40は、上述した第1ガラス基板30とほぼ同じ構造を有している。即ち、第2ガラス基板40は、第2基板主面41(図1では上面)、第2基板裏面42(図1では下面)及び第2基板側面43を有し、縦20mm×横20mm×厚さ200μmの略矩形板状をなしている。本実施形態の第2ガラス基板40は、ホウケイ酸ガラスからなる基板である。第2ガラス基板40は、熱膨張係数が15ppm/℃未満(具体的には4〜5ppm/℃程度)、ヤング率が73GPaとなっている。なお、第2ガラス基板40の熱膨張係数は、30℃〜400℃間の測定値の平均値をいう。
As shown in FIG. 1, the
また、第2ガラス基板40には、第2基板主面41及び第2基板裏面42の両方にて開口する複数の第2貫通孔44が格子状に形成されている。各第2貫通孔44は、平面視円形状をなし、第2基板裏面42側に行くに従って徐々に内径が大きくなるテーパ状をなしている。なお、本実施形態の第2貫通孔44は、第2基板主面41側開口における内径が60μmに設定され、第2基板裏面42側開口における内径が100μmに設定されている。そして、かかる第2貫通孔44内には、銅からなる第2貫通導体45が設けられている。これら第2貫通導体45は、第2基板主面41側及び第2基板裏面42側を導通させるとともに、配線積層部11の金属配線層24〜26に電気的に接続されている。なお、第2貫通導体45のヤング率は、第2ガラス基板40のヤング率(73GPa)よりも高く、本実施形態では118GPaとなっている。また、第2ガラス基板40に占める第2貫通導体45の体積比率は、1.13%である。さらに、第2貫通導体45は、配線基板10における外層側(即ち第2基板裏面42側)に行くに従って徐々に外径が大きくなるテーパ状をなしている。具体的に言うと、第2貫通導体45は、第2基板主面41における外径が60μm、第2基板裏面42における外径が100μmに設定され、テーパ比が0.2となっている。なお、本実施形態では、体積比率が高いほうの第1ガラス基板30(体積比率3.41%)における第1貫通導体35のテーパ比(0.3)が、体積比率が低いほうの第2ガラス基板40(体積比率1.13%)における第2貫通導体45のテーパ比(0.2)よりも大きくなっている。また、隣接する第2貫通導体45間の中心間距離(ピッチ)の最小値は、隣接する第1貫通導体35間のピッチの最小値(200μm)よりも大きく、本実施形態では900μmに設定されている。なお、第2ガラス基板40の面積は第1ガラス基板30の面積と等しいため、ピッチが大きい側の第2貫通導体45の数は、ピッチが小さい側の第1貫通導体35の数よりも少なくなる。つまり、貫通導体35,45の数、及び、隣接する貫通導体35,45間のピッチの最小値は、第1ガラス基板30と第2ガラス基板40とで異なっている。
Further, the
図1に示されるように、第2ガラス基板40の第2基板主面41上における複数箇所には、銅からなる主面側端子電極46がアレイ状に形成され、第2ガラス基板40の第2基板裏面42上における複数箇所には、同じく銅からなる裏面側端子電極47がアレイ状に形成されている。各端子電極46,47は、第2貫通導体45に電気的に接続されている。なお、各端子電極46,47は、平面視円形状をなし、第2貫通導体45の最大径(100μm)よりも大きい外径(本実施形態では150μm)を有している。また、本実施形態における各端子電極46,47の厚さは、10μmに設定されている。
As shown in FIG. 1, main surface
さらに、第2ガラス基板40の第2基板裏面42は、エポキシ樹脂からなる厚さ30μm程度のソルダーレジスト層61によってほぼ全体的に覆われている。ソルダーレジスト層61の所定箇所には、裏面側端子電極47を露出させる開口部62が形成されている。そして、裏面側端子電極47の表面上には、図示しないマザーボード側との電気的な接続を図るための複数のはんだバンプ63が配設されている。
Furthermore, the second substrate back surface 42 of the
図1に示されるように、第2ガラス基板40と配線積層部11との間には、無機フィラー(シリカフィラー)を添加した樹脂絶縁材料(シクロオレフィン樹脂)を主体とする第2応力緩和層82が形成されている。即ち、第2応力緩和層82は、樹脂絶縁層21〜23及び第1応力緩和層81と同じ材料によって形成されている。なお、第2応力緩和層82のヤング率は、ガラス基板30,40のヤング率(73GPa)、貫通導体35,45のヤング率(118GPa)、及び、樹脂絶縁層21〜23のヤング率(8GPa)よりも低く、かつ第1応力緩和層81のヤング率と等しく、本実施形態では2GPaとなっている。また、第2応力緩和層82の無機フィラーの含有率は、樹脂絶縁層21〜23の無機フィラーの含有率(45体積%程度)よりも小さく、かつ第1応力緩和層81の含有率と等しく、本実施形態では30体積%となっている。なお、第2応力緩和層82は、縦20mm×横20mm×厚さ5μmの略矩形板状をなしている。
As shown in FIG. 1, a second stress relaxation layer mainly composed of a resin insulating material (cycloolefin resin) to which an inorganic filler (silica filler) is added is provided between the
さらに、第2応力緩和層82には、同第2応力緩和層82をその厚さ方向に貫通する複数の第2貫通穴84が格子状に形成されている。各第2貫通穴84は、平面視円形状をなし、第2基板主面41側に行くに従って徐々に内径が小さくなるテーパ状をなしている。なお、本実施形態の第2貫通穴84は、第2基板主面41側開口における内径が60μmに設定され、積層部裏面13側開口における内径が65μmに設定されている。そして、かかる第2貫通穴84内には、第2貫通導体45の一方の端部(図1では上端部)が配置されている。
Further, the second
次に、本実施形態の配線基板10の製造方法を説明する。
Next, the manufacturing method of the
まず、第1ガラス基板準備工程では、第1応力緩和層81が第1基板裏面32上に形成される一対の第1ガラス基板30を従来周知の手法により作製し、あらかじめ準備しておく。第1ガラス基板30は以下のように作製される。まず、市販の薄ガラス基板(日本電気硝子株式会社製 OA−10G)を用意する。薄ガラス基板は、縦150mm×横150mm×厚さ0.2mm(=200μm)の矩形板状をなしている。なお、薄ガラス基板は、第1ガラス基板30となるべき基板形成領域が、平面方向に沿って縦横に複数配置された第1多数個取り用ガラス基板である。また、第1応力緩和層81は、後述するガラス基板積層工程において形成される。
First, in the first glass substrate preparation step, a pair of
また、第2ガラス基板準備工程では、第2応力緩和層82が第2基板主面41上に形成された一対の第2ガラス基板40を従来周知の手法により作製し、あらかじめ準備しておく(図2参照)。第2ガラス基板40は以下のように作製される。まず、第1ガラス基板30の作製に用いた薄ガラス基板と同じ薄ガラス基板を用意する。ここで用意した薄ガラス基板は、第2ガラス基板40となるべき基板形成領域が、平面方向に沿って縦横に複数配置された第2多数個取り用ガラス基板である。次に、従来公知のシランカップリング剤(例えば信越化学工業株式会社製のもの)を用いて、第2基板主面41全体に対するカップリング処理を行う。さらに、カップリング処理が施された第2基板主面41に、未硬化状態の第2応力緩和層82となる第2樹脂シートをラミネートする。なお、本実施形態の第2樹脂シートは、耐熱性に優れた樹脂材料(本実施形態ではシクロオレフィン樹脂)からなり、縦150mm×横150mm×厚さ5μmの矩形板状をなしている。その後、加熱処理(キュア)を所定時間行うと、第2樹脂シートが硬化して第2応力緩和層82となる(図2参照)。
In the second glass substrate preparation step, a pair of
次に、第2応力緩和層82が形成された第2基板主面41とは反対側の第2基板裏面42にレーザー照射装置(図示略)を向けた状態で、第2ガラス基板40(第2多数個取り用ガラス基板)に対してレーザー(本実施形態では炭酸ガスレーザー)を照射する。その結果、第2ガラス基板40に第2貫通孔44が多数個貫通形成され、第2応力緩和層82に第2貫通穴84が多数個貫通形成される(図2参照)。また、レーザーが第2基板裏面42に直接照射されることにより、第2ガラス基板40の第2基板裏面42側へのレーザー光の吸収が促される。その結果、第2貫通孔44が、第2基板裏面42側に行くに従って徐々に内径が大きくなるテーパ状をなすように形成される。さらに、第2ガラス基板40よりもレーザーの吸収率が高い第2応力緩和層82に対して、レーザー光の吸収が促される。その結果、第2貫通穴84が、第2基板主面41側に行くに従って徐々に内径が小さくなるテーパ状をなすように形成される。
Next, the second glass substrate 40 (the first glass substrate 40 (the first not shown) is directed to the second substrate back
さらに、第2基板主面41側(第2応力緩和層82側)からチタンのスパッタリングを行って厚さ0.1μmのチタン層(シード層)を形成し、第2応力緩和層82の表面85に形成されるチタン層と、第2貫通孔44の第2基板主面41側の内側面に形成されるチタン層とを、分断されることなく連続した層とする。また、第2基板裏面42側からチタンのスパッタリングを行ってチタン層を形成し、第2基板裏面42に形成されるチタン層と、第2貫通孔44の第2基板裏面42側の内側面に形成されるチタン層とを、分断されることなく連続した層とする。さらに、第2基板主面41側及び第2基板裏面42側から銅のスパッタリングを行い、チタン層上に厚さ0.8μmの銅層(シード層)を形成する。
Further, sputtering of titanium is performed from the second substrate
次に、第2貫通孔44の内側面に形成された銅層の表面、第2応力緩和層82の表面85に形成された銅層の表面、及び、第2基板裏面42に形成された銅層の表面に対して、それぞれ電解銅めっきを行う。この時点で、第2貫通孔44内及び第2貫通穴84内に第2貫通導体45が形成され、表面85全体を覆うベタパターンが形成されるとともに、第2基板裏面42全体を覆うベタパターンが形成される。その後、サブトラクティブ法でパターニングを行う。具体的には、第2基板主面41上及び第2基板裏面42上に対してドライフィルムをラミネートし、ドライフィルムに対して露光及び現像を行うことにより、所定パターンのエッチングレジストを形成する。この状態で、表面85側及び第2基板裏面42側のベタパターンに対して、エッチングによるパターニングを行う。この時点で、表面85上に主面側端子電極46が形成されるとともに、第2基板裏面42上に裏面側端子電極47が形成される(図2参照)。その後、エッチングレジストを剥離する。
Next, the surface of the copper layer formed on the inner surface of the second through-
なお、主面側端子電極46及び裏面側端子電極47を別の方法で形成してもよい。詳述すると、第2応力緩和層82の表面85に形成された銅層の表面、及び、第2基板裏面42に形成された銅層の表面に対して、それぞれドライフィルムをラミネートし、めっきレジスト(図示略)を形成する。次に、フォトリソグラフィーによるパターニングを行った後、第2貫通孔44の内側面に形成された銅層の表面、表面85に形成された銅層の表面、及び、第2基板裏面42に形成された銅層の表面に対してそれぞれ電解銅めっきを行う。この時点で、第2貫通孔44内及び第2貫通穴84内に第2貫通導体45が形成され、表面85上に主面側端子電極46が形成されるとともに、第2基板裏面42上に裏面側端子電極47が形成される(図2参照)。その後、めっきレジストを剥離し、めっきレジストで保護されていたチタン層及び銅層をエッチングにより除去する。
In addition, you may form the main surface
さらに、基材準備工程を行い、支持基材91をあらかじめ準備しておく(図3参照)。なお、本実施形態の支持基材91は、基材主面92、基材裏面93及び基材側面94を有し、接着シート95の主面中央部及び裏面中央部に剥離シート96を貼付することにより構成されている。接着シート95は、縦150mm×横150mm×厚さ250μmの略矩形板状をなしており、接着シート95の中央部は、剥離シート96に押圧されることによって薄くなっている。また、剥離シート96は、縦145mm×横145mm×厚さ50μmの略矩形板状をなしている。そして、本実施形態では、接着シート95の外周部が、支持基材91の外周部に配置される接着部97となり、剥離シート96が、支持基材91において接着部97よりも内側に配置される剥離部98となっている。なお、接着部97は、支持基材91の基材主面92、基材裏面93及び基材側面94に露出している。接着シート95の主面及び裏面は、接着部97の形成領域において剥離シート96の外側面と面一になっている。なお、本実施形態の接着シート95(接着部97)としては、光剥離性を有する材料からなる両面接着タイプのテープ(例えば、積水化学工業株式会社製 セルファ、デンカアドテックス株式会社製 UV剥離型ダイシングテープなど)が用いられている。また、剥離シート96(剥離部98)としては、接着部97よりも接着性が低く、かつ、樹脂絶縁層21〜23よりも耐熱性が高い樹脂材料(本実施形態ではポリエチレンテレフタレート樹脂)からなる樹脂シートが用いられている。
Further, a base material preparation step is performed to prepare a
そして、第1ガラス基板準備工程、第2ガラス基板準備工程及び基材準備工程後に、貼付工程を行う。具体的には、まず、一対の第2ガラス基板40を用意し、それぞれの第2基板主面41を互いに反対側に向け、かつ、それぞれの第2基板裏面42を互いに対向させた状態に配置する。このとき、対向配置された第2ガラス基板40の第2基板裏面42間に支持基材91を介在させる。その結果、支持基材91の基材主面92上及び基材裏面93上の両方にそれぞれ第2ガラス基板40が配置された状態となる。次に、2枚の第2ガラス基板40と1枚の支持基材91とからなる積層体に対して、所定の圧力を厚さ方向に付加してプレスする。その結果、接着部97が第2基板裏面42の外周部に仮接着されるとともに、剥離部98が第2基板裏面42の中央部に接触することにより、一対の第2ガラス基板40が支持基材91(接着部97)を介して互いに仮接着される(図3参照)。
And a sticking process is performed after a 1st glass substrate preparation process, a 2nd glass substrate preparation process, and a base material preparation process. Specifically, first, a pair of
貼付工程後の配線積層部形成工程では、従来周知の手法に基づいて、第2基板主面41上に形成された第2応力緩和層82の上に配線積層部11を形成する(図4参照)。具体的に言うと、まず、それぞれの第2ガラス基板40の第2応力緩和層82の上に、厚さ20μmのシクロオレフィン系の樹脂フィルム(日本ゼオン株式会社製 ZS−100)を被着(貼付)することにより、樹脂絶縁層21を形成する。
In the wiring laminated portion forming step after the pasting step, the wiring laminated
さらに、YAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体27が形成されるべき位置にビア孔を形成する。具体的には、樹脂絶縁層21を貫通するビア孔を形成し、主面側端子電極46の表面を露出させる。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体27を形成するとともに、樹脂絶縁層21上に金属配線層24を形成する。
Further, laser drilling is performed using a YAG laser or a carbon dioxide gas laser to form a via hole at a position where the via
次に、第1層の樹脂絶縁層21上に樹脂フィルムを被着することにより、第2層の樹脂絶縁層22を形成する。さらに、YAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、樹脂絶縁層22においてビア導体27が形成されるべき位置にビア孔を形成する。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体27を形成するとともに、樹脂絶縁層22上に金属配線層25を形成する。
Next, a second
次に、第2層の樹脂絶縁層22上に樹脂フィルムを被着することにより、第3層の樹脂絶縁層23を形成する。さらに、YAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、樹脂絶縁層23においてビア導体27が形成されるべき位置にビア孔を形成する。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体27を形成するとともに、樹脂絶縁層23上に金属配線層26を形成する。この時点で、図4に示す配線積層部11が完成する。
Next, a third
配線積層部形成工程後のガラス基板積層工程では、まず、第2ガラス基板40の第2基板主面41に対するカップリング処理に用いたものと同じシランカップリング剤を用いて、第1ガラス基板30の第1基板裏面32全体に対するカップリング処理を行う。次に、配線積層部11の積層部主面12に、未硬化状態の第1応力緩和層81となる第1樹脂シートを積層する。なお、本実施形態の第1樹脂シートは、第2応力緩和層82となる第2樹脂シートと同じ樹脂材料(シクロオレフィン樹脂)からなり、縦150mm×横150mm×厚さ5μmの矩形板状をなしている。その後、加熱処理(キュア)を所定時間行うと、第1樹脂シートが硬化して第1応力緩和層81となる(図5参照)。
In the glass substrate laminating step after the wiring laminating portion forming step, first, the
さらに、カップリング処理が施された第1基板裏面32を配線積層部11側(第1応力緩和層81側)に向けた状態で、配線積層部11上に第1応力緩和層81を介して第1ガラス基板30を積層する(図5参照)。そして次に、温度が110℃となるように加熱を行いながら積層方向に押圧力(0.2MPa)を加える(熱プレス)。これに伴い、配線積層部11、第1応力緩和層81及び第1ガラス基板30が積層方向に沿って押圧されるとともに、熱により第1応力緩和層81中の有機材料の粘性が大きくなる。その結果、配線積層部11上に第1応力緩和層81及び第1ガラス基板30が接着(熱圧着)される。
Further, the first substrate back
次に、第1応力緩和層81が形成された第1基板裏面32とは反対側の第1基板主面31にレーザー照射装置(図示略)を向けた状態で、第1ガラス基板30(第1多数個取り用ガラス基板)に対してレーザー(本実施形態では炭酸ガスレーザー)を照射する。その結果、第1ガラス基板30に第1貫通孔34が多数個貫通形成され、第1応力緩和層81に第1貫通穴83が多数個貫通形成される(図6参照)。また、レーザーが第1基板主面31に直接照射されることにより、第1ガラス基板30の第1基板主面31側へのレーザー光の吸収が促される。その結果、第1貫通孔34が、第1基板主面31側に行くに従って徐々に内径が大きくなるテーパ状をなすように形成される。さらに、第1ガラス基板30よりもレーザーの吸収率が高い第1応力緩和層81に対して、レーザー光の吸収が促される。その結果、第1貫通穴83が、第1基板裏面32側に行くに従って徐々に内径が小さくなるテーパ状をなすように形成される。
Next, in a state where the laser irradiation device (not shown) is directed to the first substrate
さらに、第1基板主面31側からチタンのスパッタリングを行って厚さ0.1μmのチタン層(シード層)を形成し、第1基板主面31に形成されるチタン層と、第1貫通孔34の内側面に形成されるチタン層とを、分断されることなく連続した層とする。さらに、第1基板主面31側から銅のスパッタリングを行い、チタン層上に厚さ0.8μmの銅層(シード層)を形成する。
Further, titanium is sputtered from the first substrate
次に、第1貫通孔34の内側面に形成された銅層の表面、及び、第1基板主面31に形成された銅層の表面に対して、それぞれ電解銅めっきを行う。この時点で、第1貫通孔34内に第1貫通導体35が形成され、第1基板主面31全体を覆うベタパターンが形成される。その後、サブトラクティブ法でパターニングを行う。具体的には、第1基板主面31上に対してドライフィルムをラミネートし、ドライフィルムに対して露光及び現像を行うことにより、所定パターンのエッチングレジストを形成する。この状態で、ベタパターンに対して、エッチングによるパターニングを行う。この時点で、第1基板主面31上に主面側端子電極36が形成される(図7参照)。その後、エッチングレジストを剥離する。
Next, electrolytic copper plating is performed on the surface of the copper layer formed on the inner side surface of the first through
なお、主面側端子電極36を別の方法で形成してもよい。詳述すると、第1基板主面31に形成された銅層の表面に対してドライフィルムをラミネートし、めっきレジスト(図示略)を形成する。次に、フォトリソグラフィーによるパターニングを行った後、第1貫通孔34の内側面に形成された銅層の表面、及び、第1基板主面31に形成された銅層の表面に対してそれぞれ電解銅めっきを行う。この時点で、第1貫通孔34内及び第1貫通穴83内に第1貫通導体35が形成され、第1基板主面31上に主面側端子電極36が形成される(図7参照)。その後、めっきレジストを剥離し、めっきレジストで保護されていたチタン層及び銅層をエッチングにより除去する。
The main surface
ガラス基板積層工程後、分離工程を行い、接着部97に対して紫外光(UV光)を照射する(図8参照)。詳述すると、分離工程では、支持基材91の側方から基材側面94に紫外光を照射する。その結果、第2ガラス基板40と支持基材91とが、第2ガラス基板40及び接着部97の界面において分離され、接着部97を介して仮接着された一対の第2ガラス基板40が互いに分離される。これに伴い、内層に隠れていた第2基板裏面42が露出する。
After the glass substrate lamination step, a separation step is performed, and ultraviolet light (UV light) is irradiated to the bonding portion 97 (see FIG. 8). More specifically, in the separation step, the
分離工程後、第1基板主面31の上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト層51を形成する。また、第2基板裏面42の上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト層61を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層51に開口部52を形成するとともに、ソルダーレジスト層61に開口部62を形成する。なお、この状態のものは、配線基板10となるべき製品領域を平面に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。
After the separation step, the solder resist
さらに、第1基板主面31上に形成された主面側端子電極36上に、はんだペーストを印刷する。また、第2基板裏面42上に形成された裏面側端子電極47上に、はんだペーストを印刷する。次に、はんだペーストが印刷された多数個取り用配線基板をリフロー炉内に配置して、はんだの融点より10〜40℃高い温度に加熱する。この時点で、はんだペーストが溶融し、半球状に盛り上がった形状のICチップ71搭載用のはんだバンプ53が形成されるとともに、同じく半球状に盛り上がった形状のマザーボード実装用のはんだバンプ63が形成される。
Further, a solder paste is printed on the main surface
さらに、従来周知の切断装置(レーザー加工機やダイシング装置等)を用いて、多数個取り用配線基板を基板形成領域の外形線に沿って切断する。本実施形態では、外径51.4mm、内径40mm、刃厚0.03mmのダイシングブレード(株式会社ディスコ製 ZBT−4991)を用いて、加工速度1mm/s、回転数30000rpmの条件下で切断を行う。その結果、基板形成領域同士が分割され、図1に示す配線基板10が複数個同時に得られる。
Furthermore, the multi-piece wiring substrate is cut along the outline of the substrate forming region using a conventionally known cutting device (laser processing machine, dicing device or the like). In this embodiment, using a dicing blade (ZBT-4991 manufactured by DISCO Corporation) having an outer diameter of 51.4 mm, an inner diameter of 40 mm, and a blade thickness of 0.03 mm, cutting is performed under conditions of a processing speed of 1 mm / s and a rotational speed of 30000 rpm. Do. As a result, the substrate formation regions are divided, and a plurality of
その後、配線基板10を構成する第1ガラス基板30の表面にICチップ71を載置する。このとき、ICチップ71側の面接続端子72と各はんだバンプ53とを位置合わせする。そして、220〜240℃程度の温度に加熱して各はんだバンプ53をリフローすることにより、各はんだバンプ53と面接続端子72とを接合し、配線基板10側とICチップ71側とを電気的に接続する。その結果、配線基板10にICチップ71が搭載される。
Thereafter, the
次に、配線基板の評価方法及びその結果を説明する。 Next, a method for evaluating a wiring board and the result will be described.
まず、測定用サンプルを次のように準備した。本実施形態の配線基板10とほぼ同じ配線基板を準備し、これを実施例1とした。また、貫通導体のピッチ、貫通導体のテーパ比(貫通導体の外径)、及び、応力緩和層の厚さなどを変更することによって得られた7種類の配線基板を準備し、それぞれ実施例2〜8とした。なお、実施例1〜8では、上側の第1ガラス基板に設けられた貫通導体を、上側(配線基板における外層側)に行くに従って徐々に外径が大きくなるテーパ状(表1の「▼」)とし、下側の第2ガラス基板に設けられた貫通導体を、下側(配線基板における外層側)に行くに従って徐々に外径が大きくなるテーパ状(表1の「▲」)とした。また、実施例3,4では、第2ガラス基板の貫通導体の体積比率及びテーパ比を、第1ガラス基板よりも大きくした。さらに、実施例5,6では、貫通導体の体積比率が高いほうの第1ガラス基板と配線積層部との間に形成される応力緩和層の厚さを、体積比率が低いほうの第2ガラス基板と配線積層部との間に形成される応力緩和層の厚さよりも大きくした。また、実施例7では、貫通導体の体積比率が高いほうの第2ガラス基板における貫通導体のテーパ比を、体積比率が低いほうの第1ガラス基板における貫通導体のテーパ比よりも小さくした。また、実施例8では、貫通導体の体積比率が高いほうの第1ガラス基板における貫通導体のテーパ比を、体積比率が低いほうの第2ガラス基板における貫通導体のテーパ比よりも小さくした。
First, a measurement sample was prepared as follows. A wiring board substantially the same as the
一方、貫通導体付きのガラス基板(第1ガラス基板)の両側に樹脂絶縁層をそれぞれ3層ずつ積層した配線基板を準備し、これを比較例1とした。また、下側の第2ガラス基板に設けられた貫通導体を、下側(配線基板における外層側)に行くに従って徐々に外径が小さくなるテーパ状(表1の「▼」)とした2種類の配線基板を準備し、それぞれ比較例2,3とした。比較例2,3での貫通導体の変更は、レーザーの照射面を第2ガラス基板の裏面から主面に変更することによって行った。 On the other hand, a wiring board in which three resin insulating layers were laminated on both sides of a glass substrate with a through conductor (first glass substrate) was prepared. In addition, two types of through conductors provided on the lower second glass substrate are tapered ("▼" in Table 1) in which the outer diameter gradually decreases toward the lower side (outer layer side of the wiring substrate). The wiring boards were prepared as Comparative Examples 2 and 3, respectively. The through conductors in Comparative Examples 2 and 3 were changed by changing the laser irradiation surface from the back surface of the second glass substrate to the main surface.
なお、測定用サンプルは、それぞれ25個ずつ準備した。また、測定用サンプルでは、評価結果に影響を与えないと想定されるソルダーレジスト層及びはんだバンプの形成を省略した。 In addition, 25 measurement samples were prepared for each. Further, in the measurement sample, the formation of the solder resist layer and the solder bump, which are assumed not to affect the evaluation result, was omitted.
次に、各測定用サンプル(実施例1〜8、比較例1〜3)に対して、レーザーを用いた非接触計測により、配線基板の最大反り量を測定した。その結果、最大反り量が100μm以下となるものを“合格”と判定した。そして、“合格”と判定されるものが90%以上(歩留まり90%以上)となる測定用サンプルを「◎」と判定し、“合格”と判定されるものが80%以上(歩留まり80%以上)となる測定用サンプルを「○」と判定し、“合格”と判定されるものが70%以上(歩留まり70%以上)となる測定用サンプルを「△」と判定した。また、“合格”と判定されるものが70%未満(歩留まり70%未満)となる測定用サンプルを「×」と判定した。以上の結果を表1に示す。 Next, with respect to each measurement sample (Examples 1 to 8, Comparative Examples 1 to 3), the maximum warpage amount of the wiring board was measured by non-contact measurement using a laser. As a result, the case where the maximum warpage amount was 100 μm or less was determined as “pass”. A sample for measurement in which “pass” is determined to be 90% or more (yield 90% or more) is determined to be “◎”, and “pass” is determined to be 80% or more (yield 80% or more). ) Was determined to be “◯”, and samples for which “pass” was determined to be 70% or more (yield 70% or more) were determined to be “Δ”. In addition, a sample for measurement in which “pass” was determined to be less than 70% (yield less than 70%) was determined to be “x”. The results are shown in Table 1.
また、各測定用サンプルに対して、顕微鏡による目視観察を行い、ガラス基板(第1ガラス基板及び第2ガラス基板)の端部(側面)に割れが発生したか否かを観察した。ここでは、割れの発生を目視で判断し、割れの発生を目視で確認できないものを“合格”と判定した。そして、この場合も、“合格”と判定されるものが90%以上となる測定用サンプルを「◎」と判定し、“合格”と判定されるものが80%以上となる測定用サンプルを「○」と判定し、“合格”と判定されるものが70%以上となる測定用サンプルを「△」と判定した。また、“合格”と判定されるものが70%未満となる測定用サンプルを「×」と判定した。以上の結果を表1に示す。
その結果、比較例1では、ガラス基板の側面に割れが多く発生することが確認された。なお、比較例1では、割れがあまりに多く発生したため、配線基板の反り量の評価を行うことができなかった。また、比較例2,3では、割れは殆ど発生しなかったものの、第1ガラス基板の貫通導体と第2ガラス基板の貫通導体との向きが同一であり、配線基板に反りが多く発生することが確認された。 As a result, in Comparative Example 1, it was confirmed that many cracks occurred on the side surface of the glass substrate. In Comparative Example 1, since too many cracks occurred, the amount of warpage of the wiring board could not be evaluated. In Comparative Examples 2 and 3, the cracks hardly occurred, but the direction of the through conductor of the first glass substrate and the through conductor of the second glass substrate was the same, and the wiring board was often warped. Was confirmed.
一方、実施例1〜8では、配線基板の反りの発生もガラス基板の側面での割れの発生も殆ど確認されなかった。特に、実施例5,6では、配線基板の反りがさらに発生しにくくなることが確認された。但し、実施例7,8では、配線基板の反りが若干発生しやすいことが確認された。 On the other hand, in Examples 1-8, the generation | occurrence | production of the curvature of a wiring board and the generation | occurrence | production of the crack by the side surface of a glass substrate were hardly confirmed. In particular, in Examples 5 and 6, it was confirmed that warping of the wiring board is less likely to occur. However, in Examples 7 and 8, it was confirmed that the wiring board was slightly warped.
以上のことから、複数の樹脂絶縁層からなる配線積層部の両側に第1ガラス基板と第2ガラス基板とをそれぞれ配置した配線基板を形成すれば、応力が第1ガラス基板と第2ガラス基板とに分散されるため、ガラス基板の側面に割れが生じにくくなり、配線基板の歩留まりが高くなることが証明された。また、第1ガラス基板及び第2ガラス基板の両方において、貫通導体が、配線基板における外層側に行くに従って徐々に外径が大きくなるテーパ状をなしていれば、配線基板に反りが生じにくくなり、配線基板の歩留まりが高くなることが証明された。さらに、応力緩和層を厚くしたり、貫通導体の体積比率が高いほうのガラス基板における貫通導体のテーパ比を、体積比率が低いほうのガラス基板における貫通導体のテーパ比よりも大きくしたりすれば、配線基板の反りがいっそう生じにくくなることが証明された。 From the above, if a wiring substrate in which the first glass substrate and the second glass substrate are respectively arranged on both sides of the wiring laminated portion made of a plurality of resin insulating layers is formed, the stress is applied to the first glass substrate and the second glass substrate. Therefore, it is proved that the side surface of the glass substrate is hardly cracked and the yield of the wiring substrate is increased. Further, in both the first glass substrate and the second glass substrate, if the through conductor has a tapered shape in which the outer diameter gradually increases toward the outer layer side of the wiring substrate, the wiring substrate is less likely to warp. It was proved that the yield of the wiring board was high. Furthermore, if the stress relaxation layer is made thicker or the taper ratio of the through conductor in the glass substrate with the higher volume ratio of the through conductor is made larger than the taper ratio of the through conductor in the glass substrate with the lower volume ratio. It has been proved that the warpage of the wiring board is less likely to occur.
従って、本実施形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
(1)本実施形態の配線基板10によれば、配線積層部11が配線基板10の内層部に配置され、ガラス基板30,40が配線基板10の外層部に配置されるため、ガラス基板30,40と配線積層部11との熱膨張差に起因する熱応力が、第1ガラス基板30と第2ガラス基板40とに分散されるようになる。その結果、ガラス基板30,40の基板側面33,43に対する熱応力の集中が防止されるため、ガラス基板30,40の破損を防止することができる。しかも、第1ガラス基板30と配線積層部11との間、及び、第2ガラス基板40と配線積層部11との間に、それぞれ応力緩和層81,82が形成されるため、ガラス基板30,40と配線積層部11との熱膨張差に起因する熱応力の集中が、応力緩和層81,82によって確実に緩和される。また、第1ガラス基板30及び第2ガラス基板40のいずれにおいても、貫通導体35,45が、配線基板10における外層側に行くに従って徐々に大きくなるテーパ状をなしているため、貫通導体35,45の形成時にガラス基板30,40にかかる応力が確実に緩和される。よって、ガラス基板30,40の破損や反りを確実に防止することができる。以上のことから、ガラス基板30,40に不具合が生じにくくなるため、配線基板10の歩留まりを向上させることができ、配線基板10の信頼性が向上する。
(1) According to the
(2)特許文献2に記載の従来技術には、樹脂層の主面及び裏面にそれぞれ無機絶縁層を積層し、主面側及び裏面側の無機絶縁層を貫通する貫通導体を形成する技術が開示されている。しかしながら、主面側の無機絶縁層においても、裏面側の無機絶縁層においても、隣接する貫通導体間のピッチが同一となるために、配線の自由度が低下し、高密度化を図ることができないという問題がある。一方、本実施形態では、隣接する貫通導体35,45間のピッチが、第1ガラス基板30と第2ガラス基板40とで異なっている。このため、配線基板10に設けられる配線の自由度が大きくなり、配線の高密度化を図ることができる。
(2) The conventional technique described in
(3)本実施形態の第2ガラス基板40は、比較的薄いガラス基板(厚さ200μm)であるため、貼付工程において支持基材91を貼り合わせることによって強度が増し、ハンドリング性が向上する。
(3) Since the
(4)本実施形態のICチップ71は、配線積層部11及びガラス基板30,40の真上に配置される。その結果、ICチップ71と、配線積層部11及びガラス基板30,40とを電気的に接続する導通経路が最短となる。ゆえに、ICチップ71に対する電源供給をスムーズに行うことができる。また、ICチップ71と、配線積層部11及びガラス基板30,40との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
(4) The
また、ICチップ71は、高剛性であって、樹脂絶縁層21〜23よりも熱膨張係数が小さく、ICチップ71に熱膨張係数が近い第1ガラス基板30によって支持される。よって、第1ガラス基板30が変形しにくくなるため、第1ガラス基板30に実装されるICチップ71をより安定的に支持できる。従って、大きな熱応力に起因するICチップ71のクラックや接続不良を防止することができる。ゆえに、ICチップ71として、熱膨張差による応力(歪)が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい10mm角以上の大型のICチップや、脆いとされるLow−k(低誘電率)のICチップを用いることができる。
The
なお、本実施形態を以下のように変更してもよい。 In addition, you may change this embodiment as follows.
・上記実施形態の第1応力緩和層81は、配線積層部形成工程後に配線積層部11の積層部主面12上に形成されるものであったが、第1ガラス基板準備工程において第1ガラス基板30の第1基板裏面32上に形成されるものであってもよい。また、上記実施形態の第2応力緩和層82は、第2ガラス基板準備工程において第2ガラス基板40の第2基板主面41上に形成されるものであったが、配線積層部形成工程において配線積層部11の積層部裏面13上に形成されるものであってもよい。
-Although the 1st
・上記実施形態では、第1応力緩和層81の厚さと第2応力緩和層82の厚さとが互いに等しくなっていたが、互いに異なっていてもよい。例えば、貫通導体の体積比率が高いほうの第1ガラス基板30と配線積層部11との間に形成された第1応力緩和層81の厚さを、体積比率が低いほうの第2ガラス基板40と配線積層部11との間に形成された第2応力緩和層82の厚さより大きくしてもよい。
In the above embodiment, the thickness of the first
・上記実施形態では、第1ガラス基板30の厚さと第2ガラス基板40の厚さとが互いに異なっていたが、互いに等しくてもよい。
In the above embodiment, the thickness of the
・上記実施形態の貼付工程では、一対の第2ガラス基板40を支持基材91を介して互いに仮接着していたが、熱剥離性や紫外線剥離性の接着剤を用いて、両第2ガラス基板40を仮接着してもよい。
In the pasting step of the above embodiment, the pair of
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。 Next, the technical ideas grasped by the embodiment described above are listed below.
(1)上記手段1において、前記第1ガラス基板の厚さ、及び、前記第2ガラス基板の厚さが互いに異なることを特徴とする配線基板。 (1) The wiring board according to the above means 1, wherein the thickness of the first glass substrate and the thickness of the second glass substrate are different from each other.
(2)上記手段1において、前記貫通導体のテーパ比は、0.01以上0.5以下であることを特徴とする配線基板。 (2) In the above means 1, the wiring board is characterized in that a taper ratio of the through conductor is 0.01 or more and 0.5 or less.
10…配線基板
11…配線積層部
12…積層部主面
13…積層部裏面
21,22,23…樹脂絶縁層
24,25,26…金属配線層
30…第1ガラス基板
31…第1基板主面
32…第1基板裏面
35…貫通導体としての第1貫通導体
40…第2ガラス基板
41…第2基板主面
42…第2基板裏面
45…貫通導体としての第2貫通導体
71…半導体チップとしてのICチップ
73…半導体チップ搭載領域としてのICチップ搭載領域
81…応力緩和層としての第1応力緩和層
82…応力緩和層としての第2応力緩和層
97…接着部
DESCRIPTION OF
Claims (8)
前記積層部主面側に形成され、第1基板主面及び第1基板裏面を有する第1ガラス基板と、
前記積層部裏面側に形成され、第2基板主面及び第2基板裏面を有する第2ガラス基板と
を備える配線基板であって、
前記第1ガラス基板に、前記第1基板主面側及び前記第1基板裏面側を導通させるとともに前記金属配線層に電気的に接続される貫通導体が設けられ、
前記第2ガラス基板に、前記第2基板主面側及び前記第2基板裏面側を導通させるとともに前記金属配線層に電気的に接続される貫通導体が設けられ、
前記第1ガラス基板と前記配線積層部との間、及び、前記第2ガラス基板と前記配線積層部との間に、応力緩和層が形成され、
前記第1ガラス基板及び前記第2ガラス基板のいずれにおいても、前記貫通導体が、前記配線基板における外層側に行くに従って徐々に外径が大きくなるテーパ状をなしている
ことを特徴とする配線基板。 A wiring laminated portion having a structure in which a laminated portion main surface and a laminated portion back surface are laminated, and a plurality of resin insulation layers and a plurality of metal wiring layers are laminated;
A first glass substrate formed on the main surface side of the laminated portion and having a first substrate main surface and a first substrate back surface;
A wiring substrate comprising a second glass substrate having a second substrate main surface and a second substrate back surface, which is formed on the back side of the laminated portion;
The first glass substrate is provided with a through conductor that electrically connects the first substrate main surface side and the first substrate back surface side and is electrically connected to the metal wiring layer,
The second glass substrate is provided with a through conductor that electrically connects the second substrate main surface side and the second substrate back surface side and is electrically connected to the metal wiring layer,
A stress relaxation layer is formed between the first glass substrate and the wiring laminated portion and between the second glass substrate and the wiring laminated portion,
In any of the first glass substrate and the second glass substrate, the through conductor has a tapered shape in which the outer diameter gradually increases toward the outer layer side of the wiring substrate. .
少なくとも一対の前記第1ガラス基板を準備する第1ガラス基板準備工程と、
樹脂絶縁材料を主体とする前記応力緩和層が前記第2基板主面上に形成された少なくとも一対の前記第2ガラス基板を準備する第2ガラス基板準備工程と、
前記第2ガラス基板準備工程後、一対の前記第2ガラス基板の前記第2基板主面を互いに反対側に向けた状態で、一対の前記第2ガラス基板を接着部を介して互いに仮接着させる貼付工程と、
前記貼付工程後、前記第2基板主面上に形成された前記応力緩和層上に前記配線積層部を形成する配線積層部形成工程と、
前記配線積層部形成工程後、前記配線積層部上に前記応力緩和層を介して前記第1ガラス基板を積層するガラス基板積層工程と、
前記ガラス基板積層工程後、前記接着部を介して仮接着された一対の前記第2ガラス基板を互いに分離する分離工程と
を含むことを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to any one of claims 1 to 7,
A first glass substrate preparation step of preparing at least a pair of the first glass substrates;
A second glass substrate preparation step of preparing at least a pair of the second glass substrates in which the stress relaxation layer mainly composed of a resin insulating material is formed on the second substrate main surface;
After the second glass substrate preparation step, the pair of second glass substrates are temporarily bonded to each other through the bonding portion in a state where the second substrate main surfaces of the pair of second glass substrates are directed to opposite sides. Pasting process,
After the pasting step, a wiring laminated portion forming step of forming the wiring laminated portion on the stress relaxation layer formed on the second substrate main surface;
After the wiring laminated portion forming step, a glass substrate laminating step of laminating the first glass substrate on the wiring laminated portion via the stress relaxation layer,
And a separating step of separating the pair of second glass substrates temporarily bonded via the bonding portion after the glass substrate laminating step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014248602A JP2016111244A (en) | 2014-12-09 | 2014-12-09 | Wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014248602A JP2016111244A (en) | 2014-12-09 | 2014-12-09 | Wiring board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016111244A true JP2016111244A (en) | 2016-06-20 |
Family
ID=56124558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014248602A Withdrawn JP2016111244A (en) | 2014-12-09 | 2014-12-09 | Wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016111244A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036607A (en) * | 2017-08-10 | 2019-03-07 | リード・エレクトロニクス株式会社 | Glass substrate containing multilayer wiring board with circuit and manufacturing method thereof |
WO2019225695A1 (en) * | 2018-05-25 | 2019-11-28 | 凸版印刷株式会社 | Glass circuit board and method of manufacturing same |
WO2023243271A1 (en) * | 2022-06-16 | 2023-12-21 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device |
-
2014
- 2014-12-09 JP JP2014248602A patent/JP2016111244A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036607A (en) * | 2017-08-10 | 2019-03-07 | リード・エレクトロニクス株式会社 | Glass substrate containing multilayer wiring board with circuit and manufacturing method thereof |
WO2019225695A1 (en) * | 2018-05-25 | 2019-11-28 | 凸版印刷株式会社 | Glass circuit board and method of manufacturing same |
JP2019204921A (en) * | 2018-05-25 | 2019-11-28 | 凸版印刷株式会社 | Glass circuit substrate and manufacturing method thereof |
WO2023243271A1 (en) * | 2022-06-16 | 2023-12-21 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
TWI423754B (en) | Multilayer wiring substrate and method for manufacturing the same | |
WO2015151512A1 (en) | Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method | |
US9756735B2 (en) | Method for manufacturing printed wiring board | |
US20100224397A1 (en) | Wiring board and method for manufacturing the same | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP2013214578A (en) | Wiring board and method for manufacturing the same | |
JP2017073424A (en) | Wiring board and manufacturing method of the same | |
JP2017152536A (en) | Printed wiring board and manufacturing method thereof | |
JP2014053604A (en) | Printed circuit board | |
JP6301812B2 (en) | Wiring board and manufacturing method thereof | |
JP2016111244A (en) | Wiring board and manufacturing method thereof | |
JP2015198094A (en) | Interposer, semiconductor device, and method of manufacturing them | |
WO2016114133A1 (en) | Interposer, semiconductor device, and method for manufacture thereof | |
US20180054888A1 (en) | Printed wiring board and method for manufacturing the same | |
US20200203266A1 (en) | Substrate, method of manufacturing substrate, and electronic device | |
JP2015198093A (en) | Interposer, semiconductor device, method of manufacturing interposer, and method of manufacturing semiconductor device | |
JP6324669B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP6195514B2 (en) | Wiring board and manufacturing method thereof | |
JP2017199703A (en) | Wiring board | |
KR102281457B1 (en) | Printed circuit board and method of manufacturing the same | |
JP2015002262A (en) | Manufacturing method of multilayer wiring board | |
JP2014165483A (en) | Wiring board, mounting structure including wiring board, and method for manufacturing wiring board | |
JP5565953B2 (en) | Wiring board and manufacturing method thereof | |
JP5479551B2 (en) | Wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170309 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20171004 |