KR20220042706A - Multilayer ceramic substrate having side electrode and method of manufacturing the same - Google Patents
Multilayer ceramic substrate having side electrode and method of manufacturing the same Download PDFInfo
- Publication number
- KR20220042706A KR20220042706A KR1020200125866A KR20200125866A KR20220042706A KR 20220042706 A KR20220042706 A KR 20220042706A KR 1020200125866 A KR1020200125866 A KR 1020200125866A KR 20200125866 A KR20200125866 A KR 20200125866A KR 20220042706 A KR20220042706 A KR 20220042706A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic plate
- thin
- ceramic substrate
- multilayer ceramic
- electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 측면에 전극이 형성되는 다층 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 기판의 상하면 외에 측면에도 전극을 형성함으로써 기판의 활용도를 높이고, 제조 방법에 대해서는 기판에 기 형성된 비아 전극을 가로지르며 기판을 절단하여 비아 전극의 측면이 노출되도록 하고 노출된 비아 전극의 측면이 전극 역할을 하도록 하는 다층 세라믹 기판 및 그의 제조 방법에 관한 것이다.The present invention relates to a multilayer ceramic substrate in which an electrode is formed on the side surface and a method for manufacturing the same. By forming electrodes on the side surface in addition to the upper and lower surfaces of the substrate, the utilization of the substrate is increased. It relates to a multilayer ceramic substrate in which the side surface of a via electrode is exposed by cutting it so that the side surface of the via electrode serves as an electrode, and a method for manufacturing the same.
세라믹 기판은 절연재료인 세라믹으로 구성되어 그 표면에 도전성 패턴이 형성될 수 있는 판을 말하는데, 이러한 세라믹 기판은 대면적으로 제조된 뒤에 절단되어 사용되는 것이 일반적이다. 이렇게 제조된 세라믹 기판의 상하면에는 전극이 형성되어 전자부품, 전원, 그라운드 등과 기판을 전기적으로 연결한다.A ceramic substrate refers to a plate that is made of ceramic, which is an insulating material, on which a conductive pattern can be formed. In general, such a ceramic substrate is cut and used after being manufactured in a large area. Electrodes are formed on the upper and lower surfaces of the thus-manufactured ceramic substrate to electrically connect the substrate to electronic components, a power source, a ground, and the like.
한편, 최근 전자기기 기술의 발달에 따라 전자기기 자체가 경박단소화되고 박형화되면서 전자기기를 구성하는 부품의 집적화는 필수적인 과제가 되었고, 이에 따라 단층 기판보다는 다층 기판의 수요가 늘고 있으며 단단하고 강도가 높은 세라믹 소재에 대한 관심도 덩달아 증대되고 있다.On the other hand, with the recent development of electronic device technology, as electronic devices themselves have become lighter, thinner and thinner, the integration of components constituting electronic devices has become an essential task. Interest in high-quality ceramic materials is also increasing.
그런데, 현재까지는 세라믹 기판의 상면과 하면에만 전극이 형성되어 있어 다수의 전자부품을 연결하는데 한계가 있었고 부품자체의 기능적/물리적 특성상 기판의 상하면에 설치가 곤란한 경우가 다수 존재하였다. 이러한 문제점을 해결하기 위한 연구가 활발히 진행되고 있으나 이렇다할 방안을 찾지 못하고 있는 실정이다.However, until now, electrodes are formed only on the upper and lower surfaces of the ceramic substrate, limiting the connection of a large number of electronic components, and there have been many cases in which installation on the upper and lower surfaces of the substrate is difficult due to the functional/physical characteristics of the components themselves. Research to solve these problems is being actively conducted, but no solution has been found.
상술한 문제점을 해결하기 위한 본 발명의 목적은 기판의 상하면 외에 측면에도 전극을 형성함으로써 기판의 활용도를 높이고, 다수의 전자부품의 기판연결을 가능하게 하며, 기능적/물리적으로 복잡한 구조의 전자부품의 기판연결을 가능하게 하는 다층 세라믹 기판 및 그의 제조 방법을 제공하는 것이다.An object of the present invention for solving the above problems is to increase the utilization of the substrate by forming electrodes on the side surfaces in addition to the upper and lower surfaces of the substrate, to enable the connection of a plurality of electronic components to the substrate, and to provide a functional/physically complex structure of electronic components. To provide a multilayer ceramic substrate that enables substrate connection and a method for manufacturing the same.
본 발명의 다른 목적은, 기판에 기 형성된 비아 전극을 가로지르며 기판을 절단하여 비아 전극의 측면이 노출되도록 하고 노출된 비아 전극의 측면이 전극 역할을 하도록 하여 보다 수월하게 측면 전극을 형성시키는 다층 세라믹 기판 및 그의 제조 방법을 제공하는 것이다.Another object of the present invention is to cut the substrate across the via electrode previously formed on the substrate so that the side surface of the via electrode is exposed and the exposed side surface of the via electrode serves as an electrode, thereby more easily forming the side electrode. To provide a substrate and a method for manufacturing the same.
본 발명의 일 실시예에 따른 측면에 전극이 형성되는 다층 세라믹 기판은 제1 세라믹 박판 및 상기 제1 세라믹 박판의 상부에 배치되는 제2 세라믹 박판을 포함하는 다층 세라믹 기판으로서, 상기 제1 세라믹 박판 및 상기 제2 세라믹 박판 중 적어도 하나의 일측면에는 전극이 형성된다.A multilayer ceramic substrate on which an electrode is formed on a side surface according to an embodiment of the present invention is a multilayer ceramic substrate including a first thin ceramic plate and a second thin ceramic plate disposed on the first thin ceramic plate, wherein the first thin ceramic plate and an electrode is formed on at least one side of the second thin ceramic plate.
본 발명의 다른 일 실시예에 따른 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법은 제1 세라믹 박판에 비아홀을 형성하고 상기 비아홀에 도전성 재료를 충진하여 비아 전극을 형성하는 단계; 상기 제1 세라믹 박판의 상면에 수직한 방향으로 상기 비아 전극을 절단하는 단계; 상기 제1 세라믹 박판과 제2 세라믹 박판을 적층하는 단계; 및 상기 비아 전극의 절단면의 면방향으로, 상기 제1 세라믹 박판과 상기 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계를 포함한다.According to another embodiment of the present invention, there is provided a method for manufacturing a multilayer ceramic substrate having an electrode formed on a side thereof, the method comprising: forming a via hole in a first thin ceramic plate and filling the via hole with a conductive material to form a via electrode; cutting the via electrode in a direction perpendicular to an upper surface of the first thin ceramic plate; laminating the first thin ceramic plate and the second thin ceramic plate; and cutting the multilayer ceramic substrate formed by laminating the first ceramic thin plate and the second thin ceramic plate in the plane direction of the cut surface of the via electrode.
본 발명의 다른 일 실시예에 따른 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법은 제1 세라믹 박판에 제1 비아홀을 형성하고 상기 제1 비아홀에 도전성 재료를 충진하여 제1 비아 전극을 형성하고, 제2 세라믹 박판에 제2 비아홀을 형성하고 상기 제2 비아홀에 도전성 재료를 충진하여 제2 비아 전극을 형성하는 단계; 상기 제1 세라믹 박판의 상면에 수직한 방향으로 상기 제1 비아 전극을 절단하고, 상기 제2 세라믹 박판의 상면에 수직한 방향으로 상기 제2 비아 전극을 절단하는 단계; 상기 제1 비아 전극의 상면과 상기 제2 비아 전극의 하면이 서로 접하도록, 상기 제1 세라믹 박판의 상부에 상기 제2 세라믹 박판을 적층하는 단계; 및 상기 제1 비아 전극의 절단면과 상기 제2 비아 전극의 절단면의 면방향으로, 상기 제1 세라믹 박판과 상기 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계를 포함한다.According to another embodiment of the present invention, in a method for manufacturing a multilayer ceramic substrate in which electrodes are formed on a side surface, a first via hole is formed in a first thin ceramic plate and a conductive material is filled in the first via hole to form a first via electrode, forming a second via electrode by forming a second via hole in a second thin ceramic plate and filling the second via hole with a conductive material; cutting the first via electrode in a direction perpendicular to the upper surface of the first thin ceramic plate and cutting the second via electrode in a direction perpendicular to the upper surface of the second thin ceramic plate; stacking the second thin ceramic plate on the first thin ceramic plate so that the upper surface of the first via electrode and the lower surface of the second via electrode are in contact with each other; and cutting the multilayer ceramic substrate formed by stacking the first thin ceramic plate and the second thin ceramic plate in the plane direction of the cut surface of the first via electrode and the cut surface of the second via electrode.
바람직하게는, 상기 제1 비아 전극과 상기 제2 비아 전극을 절단하는 단계는, 레이저 조사를 통해 절단한다.Preferably, the cutting of the first via electrode and the second via electrode includes cutting through laser irradiation.
바람직하게는, 상기 다층 세라믹 기판 제조 방법은, 상기 제1 세라믹 박판의 상면에 상기 제1 비아 전극의 절단면의 면방향으로 스크라이빙(Scribing) 라인을 이루는 제1 홈을 형성하고, 상기 제2 세라믹 박판의 상면에 상기 제2 비아 전극의 절단면의 면방향으로 스크라이빙 라인을 이루는 제2 홈을 형성하는 단계를 더 포함하고, 상기 다층 세라믹 기판을 절단하는 단계는, 상기 제1 홈 및 상기 제2 홈에 의한 스크라이빙 라인에 외력을 가함으로써 상기 다층 세라믹 기판을 절단한다.Preferably, in the method for manufacturing a multilayer ceramic substrate, a first groove forming a scribing line is formed on an upper surface of the first thin ceramic plate in a plane direction of a cut surface of the first via electrode, and the second The method further comprising the step of forming a second groove forming a scribing line in the plane direction of the cut surface of the second via electrode on the upper surface of the ceramic thin plate, the step of cutting the multilayer ceramic substrate, the first groove and the The multilayer ceramic substrate is cut by applying an external force to the scribing line formed by the second groove.
본 발명은 기판의 상하면 외에 측면에도 전극을 형성함으로써 기판의 활용도를 높이고, 다수의 전자부품의 기판연결을 가능하게 하며, 기능적/물리적으로 복잡한 구조의 전자부품의 기판연결을 가능하게 하는 다층 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.The present invention is a multilayer ceramic substrate that increases the utilization of the substrate by forming electrodes on the side surface in addition to the upper and lower surfaces of the substrate, enables the connection of a plurality of electronic components to the substrate, and enables the connection of electronic components with a functional/physically complex structure to the substrate. and a method for producing the same.
본 발명은 기판에 기 형성된 비아 전극을 가로지르며 기판을 절단하여 비아 전극의 측면이 노출되도록 하고 노출된 비아 전극의 측면이 전극 역할을 하도록 하여 보다 수월하게 측면 전극을 형성시키는 다층 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.The present invention provides a multilayer ceramic substrate that crosses a via electrode previously formed on the substrate and cuts the substrate so that the side surface of the via electrode is exposed and the exposed side surface of the via electrode serves as an electrode to more easily form the side electrode, and manufacturing thereof method can be provided.
도 1은 본 발명의 일 실시예에 따른, 한 개 층의 측면에 전극이 형성되는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 2는 본 발명의 다른 일 실시예에 따른, 모든 층의 측면에 전극이 형성되는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 3은 본 발명의 다른 일 실시예에 따른, 총 3개의 층 중 상위 2개 층의 측면에 전극이 형성되는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 4는 본 발명의 다른 일 실시예에 따른, 총 3개의 층 중 최상위층과 최하위층의 측면에 전극이 형성되는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
도 6은 본 발명의 다른 일 실시예에 따른, 모든 층의 측면에 전극이 형성되는 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 과정 중 비아 전극이 절단된 모습을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 과정 중 다층 세라믹 기판의 절단 직전의 모습을 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 과정 중 다층 세라믹 기판이 절단된 모습을 나타낸 도면이다.
도 10은 본 발명의 다른 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 과정 중 각 세라믹 박판의 상면에 스크라이빙 라인이 형성된 모습을 나타낸 도면이다.1 is a view showing the structure of a multilayer ceramic substrate in which electrodes are formed on the side surface of one layer, according to an embodiment of the present invention.
2 is a diagram illustrating a structure of a multilayer ceramic substrate in which electrodes are formed on side surfaces of all layers, according to another embodiment of the present invention.
3 is a view showing the structure of a multilayer ceramic substrate in which electrodes are formed on side surfaces of upper two layers among a total of three layers, according to another embodiment of the present invention.
4 is a view showing the structure of a multilayer ceramic substrate in which electrodes are formed on side surfaces of an uppermost layer and a lowermost layer among a total of three layers, according to another embodiment of the present invention.
5 is a view showing a method of manufacturing a multilayer ceramic substrate in which electrodes are formed on a side surface according to an embodiment of the present invention.
6 is a view illustrating a method of manufacturing a multilayer ceramic substrate in which electrodes are formed on side surfaces of all layers, according to another embodiment of the present invention.
7 is a view illustrating a state in which a via electrode is cut during a manufacturing process of a multilayer ceramic substrate having an electrode formed on the side thereof, according to an embodiment of the present invention.
8 is a view showing a state immediately before cutting of the multilayer ceramic substrate during the manufacturing process of the multilayer ceramic substrate on which the electrode is formed on the side, according to an embodiment of the present invention.
9 is a view showing a state in which the multilayer ceramic substrate is cut during the manufacturing process of the multilayer ceramic substrate having electrodes formed on the side thereof, according to an embodiment of the present invention.
10 is a view showing a state in which scribing lines are formed on the upper surface of each thin ceramic plate during the manufacturing process of a multilayer ceramic substrate having electrodes formed on the side thereof, according to another embodiment of the present invention.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components in each drawing, it should be noted that the same components are given the same reference numerals as much as possible even though they are indicated in different drawings.
그리고 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.In the description of the embodiment of the present invention, if it is determined that a detailed description of a related known configuration or function interferes with the understanding of the embodiment of the present invention, the detailed description thereof will be omitted.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.In addition, in describing the components of the embodiment of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, or order of the elements are not limited by the terms.
도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 측면에 전극이 형성되는 다층 세라믹 기판(이하, “본 다층 세라믹 기판”이라 한다)의 구조에 대하여, 이하 설명한다.1 to 4 , the structure of the multilayer ceramic substrate (hereinafter referred to as “the present multilayer ceramic substrate”) on which electrodes are formed on the side surface according to an embodiment of the present invention will be described below.
도 1은 한 개 층의 측면에 전극이 형성되는 본 다층 세라믹 기판의 구조를 나타낸 도면이다. 그리고, 도 2는 모든 층의 측면에 전극이 형성되는 본 다층 세라믹 기판의 구조를 나타낸 도면이다.1 is a view showing the structure of the present multilayer ceramic substrate in which electrodes are formed on the side surface of one layer. And, FIG. 2 is a view showing the structure of the present multilayer ceramic substrate in which electrodes are formed on side surfaces of all layers.
도 1 내지 도 2를 참조하면, 본 다층 세라믹 기판은 제1 세라믹 박판(110) 및 제1 세라믹 박판(110)의 상부에 배치되는 제2 세라믹 박판(120)을 포함한다. 그리고, 제1 세라믹 박판(110) 및/또는 제2 세라믹 박판의 일측면에는 전극(310, 320)이 형성된다.1 to 2 , the multilayer ceramic substrate includes a first thin
도 1과 도 2에는 두 개 층으로 이루어진 다층 세라믹 기판을 표현했으나, 이에 제한되지 않고, 다층 세라믹 기판을 이루는 적어도 하나 이상의 세라믹 박판의 측면에 전극이 형성될 수 있고, 이로써, 본 다층 세라믹 기판의 일측면 전체에 걸쳐 측면 전극이 형성될 수 있고 또는, 일부 층에만 측면 전극이 형성될 수 있다.1 and 2 show a multilayer ceramic substrate consisting of two layers, but the present invention is not limited thereto, and electrodes may be formed on the side surfaces of at least one or more thin ceramic plates constituting the multilayer ceramic substrate. The side electrode may be formed over the entire side surface, or the side electrode may be formed only on a part of the layer.
도 3은 총 3개의 층으로 구성된 다층 세라믹 기판에서 상위 2개 층의 측면에 전극이 형성된 모습을 나타낸 도면이고, 도 4는 최상위층과 최하위층의 측면에만 전극이 형성된 다층 세라믹 기판의 모습을 나타낸 도면이다.3 is a view showing a state in which electrodes are formed on the side surfaces of the upper two layers in a multilayer ceramic substrate composed of a total of three layers, and FIG. 4 is a view showing the appearance of a multilayer ceramic substrate in which electrodes are formed only on the side surfaces of the uppermost layer and the lowermost layer. .
도 3을 참조하면, 측면 전극(320, 330)은 상위 2개 층(120, 130)에만 형성되므로, 상위 2개 층(120, 130)의 박판에만 전기적 연결이 필요한 전자부품 등이 측면 전극(320, 330)을 통해 본 다층 세라믹 기판에 연결될 수 있다.3, since the
마찬가지로, 도 4를 참조하면, 측면 전극(310, 330)은 최상위층(130)과 최하위층(110)에만 형성되므로, 최하위층(110)과 최상위층(130)의 박판에만 전기적 연결이 필요한 전자부품 등의 측면 전극(310, 330)을 통해 본 다층 세라믹 기판에 연결될 수 있다.Similarly, referring to FIG. 4 , since the
도 5 내지 도 10을 참조하여, 본 다층 세라믹 기판의 제조 방법에 대하여, 이하 설명한다.A method of manufacturing the present multilayer ceramic substrate will be described below with reference to FIGS. 5 to 10 .
도 5는 일부 층의 측면에만 전극이 형성되는 본 다층 세라믹 기판의 제조 방법을 나타낸 도면이고, 도 6은 모든 층의 측면에 전극이 형성되는 본 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.5 is a view showing a method of manufacturing the present multilayer ceramic substrate in which electrodes are formed only on the side surfaces of some layers, and FIG. 6 is a view showing the manufacturing method of the present multilayer ceramic substrate in which electrodes are formed on the side surfaces of all layers.
도 5를 참조하면, 본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판(110)에 비아홀(310)을 형성하고 비아홀(310)에 도전성 재료를 충진하여 비아 전극(310)을 형성하는 단계(S110); 제1 세라믹 박판(110)의 상면에 수직한 방향으로 비아 전극(310)을 절단하는 단계(S120); 제1 세라믹 박판(110)과 제2 세라믹 박판(120)을 적층하는 단계(S130); 및/또는 비아 전극(310)의 절단면의 면방향으로, 제1 세라믹 박판(110)과 제2 세라믹 박판(120)이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계(S140)를 포함한다.Referring to FIG. 5 , the method of manufacturing a multilayer ceramic substrate includes forming a
즉, 도 5에서는 도 1의 구조와 같이, 두 개 층으로 구성되는 다층 세라믹 기판에서 한 개 층에만 측면 전극이 형성되는 다층 세라믹 기판의 제조 방법을 설명했으나, 본 발명은 이에 제한되지 않고, 복수 개의 층을 포함하는 다층 세라믹 기판에서 일부 층의 측면에만 전극이 형성되는 다층 세라믹 기판을 제조할 수 있다.That is, in FIG. 5 , as in the structure of FIG. 1 , a method of manufacturing a multilayer ceramic substrate in which a side electrode is formed on only one layer in a multilayer ceramic substrate consisting of two layers has been described, but the present invention is not limited thereto, and a plurality of In a multilayer ceramic substrate including four layers, it is possible to manufacture a multilayer ceramic substrate in which electrodes are formed only on side surfaces of some layers.
또는, 도 6을 참조하면, 본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판에 제1 비아홀을 형성하고 제1 비아홀에 도전성 재료를 충진하여 제1 비아 전극을 형성하고, 제2 세라믹 박판에 제2 비아홀을 형성하고 제2 비아홀에 도전성 재료를 충진하여 제2 비아 전극을 형성하는 단계(S210); 제1 세라믹 박판의 상면에 수직한 방향으로 제1 비아 전극을 절단하고, 제2 세라믹 박판의 상면에 수직한 방향으로 제2 비아 전극을 절단하는 단계(S220); 제1 비아 전극의 상면과 제2 비아 전극의 하면이 서로 접하도록, 제1 세라믹 박판의 상부에 제2 세라믹 박판을 적층하는 단계(S230); 및/또는 제1 비아 전극의 절단면과 제2 비아 전극의 절단면의 면방향으로, 제1 세라믹 박판과 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계(S240)를 포함한다.Alternatively, referring to FIG. 6 , in this method of manufacturing a multilayer ceramic substrate, a first via hole is formed in a first thin ceramic plate, a conductive material is filled in the first via hole to form a first via electrode, and a second via hole is formed in the second thin ceramic plate. forming a second via electrode by forming a second via hole and filling the second via hole with a conductive material (S210); cutting the first via electrode in a direction perpendicular to the upper surface of the first thin ceramic plate and cutting the second via electrode in a direction perpendicular to the upper surface of the second thin ceramic plate (S220); stacking a second thin ceramic plate on top of the first thin ceramic plate so that the upper surface of the first via electrode and the lower surface of the second via electrode are in contact with each other (S230); and/or cutting the multilayer ceramic substrate formed by laminating the first ceramic plate and the second thin ceramic plate in the plane direction of the cut surface of the first via electrode and the cut surface of the second via electrode (S240).
즉, 도 6에서는 도 2의 구조와 같이, 두 개 층으로 구성되는 다층 세라믹 기판에서 두 개 층 모두에서 측면 전극이 형성되는 다층 세라믹 기판의 제조 방법을 설명했으나, 본 발명은 이에 제한되지 않고, 복수 개의 층을 포함하는 다층 세라믹 기판에서 모든 층 또는 일부의 서로 접하는 복수 개의 층의 측면에 전극이 형성되는 다층 세라믹 기판을 제조할 수 있다.That is, in FIG. 6, as in the structure of FIG. 2, in the multilayer ceramic substrate consisting of two layers, a method of manufacturing a multilayer ceramic substrate in which side electrodes are formed in both layers has been described, but the present invention is not limited thereto, In a multilayer ceramic substrate including a plurality of layers, it is possible to manufacture a multilayer ceramic substrate in which electrodes are formed on side surfaces of all or some of the plurality of layers in contact with each other.
도 7은 본 다층 세라믹 기판의 제조 과정 중 비아 전극이 절단된 모습을 나타낸 도면이고, 도 8은 본 다층 세라믹 기판의 제조 과정 중 다층 세라믹 기판의 절단 직전의 모습을 나타낸 도면이며, 도 9는 본 다층 세라믹 기판의 제조 과정 중 다층 세라믹 기판이 절단된 모습을 나타낸 도면이고, 도 10은 본 다층 세라믹 기판의 제조 과정 중 각 세라믹 박판의 상면에 스크라이빙 라인이 형성된 모습을 나타낸 도면이다.7 is a view showing a state in which the via electrode is cut during the manufacturing process of the present multilayer ceramic substrate, FIG. 8 is a view showing a state immediately before cutting of the multilayer ceramic substrate during the manufacturing process of the present multilayer ceramic substrate, and FIG. It is a view showing a state in which the multilayer ceramic substrate is cut during the manufacturing process of the multilayer ceramic substrate, and FIG. 10 is a view showing a state in which scribing lines are formed on the upper surface of each thin ceramic plate during the manufacturing process of the present multilayer ceramic substrate.
도 7 내지 도 10을 참조하여, 본 다층 세라믹 기판의 제조 방법에 대해, 이하 보다 상세히 설명한다.With reference to FIGS. 7 to 10 , the method of manufacturing the present multilayer ceramic substrate will be described in more detail below.
S110 단계에서, 본 발명은 제1 세라믹 박판(110)에 비아홀(310)을 형성하고 형성된 비아홀(310)에 도전성 재료를 충진하여 비아 전극(310)을 형성한다.In step S110 , in the present invention, a
이때, 제1 세라믹 박판(110)과 후술할 제2 세라믹 박판(120)은 각각의 세라믹 그린 시트를 소성하여 생성되며, 구체적으로 무산소 환원 환경 또는 대기 환경에서 1000 내지 1600도로 1시간 내지 5시간동안 세라믹 그린 시트를 소성함으로써 제1 세라믹 박판(110) 및 제2 세라믹 박판(120)이 생성된다. 이때 생성되는 제1 세라믹 박판(110) 및 제2 세라믹 박판(120)의 두께는 10 내지 500마이크론일 수 있고 직경은 12인치 이상일 수 있다.At this time, the first thin
한편, 제1 세라믹 박판(110)에 형성되는 비아홀(310)은 레이저 조사, 케미칼 에칭 등의 공정을 통해 형성될 수 있고, 도면에는 사각형의 형태로 표현됐으나 원형으로 형성될 수 있고 이때 형성되는 비아홀의 직경은 30 내지 200마이크론일 수 있다. 한편, 비아홀(310)에 충진되는 도전성 재료는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 적어도 어느 하나의 소재에 해당할 수 있고, 충진된 도전성 재료는 열처리 공정을 통해 비아홀(310) 내에서 경화되어 비아 전극(310)을 형성한다. 본 명세서에서는 비아홀과 비아 전극에 동일한 부호를 붙여 설명하지만, 비아홀에 도전성 재료가 충진된 후 경화되면 비아 전극이 되는 것이다. 도전성 재료는 0.1 내지 10 중량퍼센트의 무기물 재료를 포함할 수 있다.On the other hand, the
S120 단계에서, 도 7을 참조하면, 본 발명은 제1 세라믹 박판(110)의 상면에 수직한 방향으로 비아 전극(310)을 절단한다. 이때, 레이저 조사를 통해 비아 전극(310)이 절단되며, 도 7에서 절단선(10)은 비아 전극(310)의 중앙을 가로지르지만, 이에 제한되지는 않는다.In step S120 , referring to FIG. 7 , in the present invention, the via
S130 단계에서, 본 발명은 제1 세라믹 박판(110)과 제2 세라믹 박판(120)을 적층하는데, 이때 제1 세라믹 박판(110)과 제2 세라믹 박판(120)에 형성되는 도전성 패턴과 비아홀들이 서로 도통되도록 적층된다.In step S130, the present invention laminates the first thin
S140 단계에서, 도 8을 참조하면, 본 발명은 비아 전극(310)의 절단면(20)의 면방향(30)으로, 제1 세라믹 박판(110)과 제2 세라믹 박판(120)이 적층되어 형성된 다층 세라믹 기판을 절단한다. 이때, 다층 세라믹 기판은 톱(SAW) 방식으로 절단될 수 있다. 상술한 바와 같이 절단된 다층 세라믹 기판은 도 9와 같이, 비아 전극(310)의 좌측면이 기판 외부에 노출되어 측면 전극을 형성한다.In step S140 , referring to FIG. 8 , in the present invention, in the
한편, S210 내지 S240 단계에 따르면, S110 내지 S140 단계와 달리, 제1 세라믹 박판(110)뿐만 아니라 제2 세라믹 박판(120)에도 비아 전극을 형성하고, 형성된 모든 비아 전극을 절단한다. 그리고, 제1 비아 전극(310)의 상면과 제2 비아 전극(320)의 하면이 서로 접하도록, 제1 세라믹 박판(110)의 상부에 제2 세라믹 박판(120)을 적층한 뒤, 적층된 다층 세라믹 기판을 제1 비아 전극(310)의 절단면과 제2 비아 전극(320)의 절단면의 면방향으로 절단한다. 상술한 공정 외의 공정은 S110 내지 S140의 공정과 동일하며, 이에 대한 상세한 설명은 생략한다.Meanwhile, according to steps S210 to S240, unlike steps S110 to S140, via electrodes are formed not only on the first thin
도 10을 참조하면, 본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판(110)의 상면에 제1 비아 전극(310)의 절단면의 면방향으로 스크라이빙(Scribing) 라인을 이루는 제1 홈(210)을 형성하고, 제2 세라믹 박판(120)의 상면에 제2 비아 전극(320)의 절단면의 면방향으로 스크라이빙 라인을 이루는 제2 홈(220)을 형성하는 단계를 더 포함할 수 있고, 다층 세라믹 기판을 절단하는 S140, S240 단계는, 제1 홈(210) 및 제2 홈(220)에 의한 스크라이빙 라인에 외력을 가함으로써 다층 세라믹 기판을 절단할 수 있다.Referring to FIG. 10 , in this method of manufacturing a multilayer ceramic substrate, a first groove (Scribing) forming a scribing line in the surface direction of the cut surface of the first via
이때, 스크라이빙(Scribing)이란 편도 절단의 한 공정으로 대면적 기판을 여러 개의 사용 가능한 기판칩으로 분할하기 위하여 절단할 곳에 미리 선을 긋는 작업을 말하며, 스크라이빙 라인은 이때 형성되는 선을 말하는데, 본 발명에서, 제1 홈(210)과 제2 홈(220)은, 다층 세라믹 기판의 단면 상, 상하방향으로 연장되는 일직선 상에 형성된다. 즉, 제1 홈(210)이 형성된 제1 세라믹 박판(110)과 제2 홈(220)이 형성된 제2 세라믹 박판이 적층된 다층 세라믹 기판에 외력을 가했을 때, 제1 세라믹 박판(110)과 제2 세라믹 박판(120)이 평면상 동일지점이 절단되도록, 다층 세라믹 기판의 단면을 기준으로 다층 세라믹 기판의 상부면 또는 하부면으로부터 직각을 이루는 일직선 상에 제1 홈(210)과 제2 홈(220)이 형성된다. 따라서, 제1 홈(210)에 따른 스크라이빙 라인과 제2 홈(220)에 따른 스크라이빙 라인은 서로 평행하게 형성된다. 이와 같이, 스크라이빙 라인이 형성된 채 제작된 다층 세라믹 기판 블록을 탄성이 있는 바닥면 상에 두고, 다층 세라믹 기판 블록의 상부면을 롤러 등을 통해 외력을 가하면, 스크라이빙 라인 부분이 매끄럽게 절단될 수 있다. 이때, 본 발명은 제1 홈(210)을 제1 세라믹 박판(110)의 두께의 10 내지 50%의 두께로 형성하고, 제2 홈(220)을 제2 세라믹 박판(120)의 두께의 10 내지 50%의 두께로 형성할 수 있다.At this time, scribing refers to the operation of drawing a line in advance where to cut in order to divide a large-area substrate into several usable substrate chips as a one-way cutting process. In other words, in the present invention, the
한편, 본 다층 세라믹 기판의 제조 방법은, 제1 세라믹 박판(110) 및 제2 세라믹 박판(120)의 상면 및/또는 하면에 도전성 패턴을 인쇄하는 단계; 제1 세라믹 박판(110)의 상면에 본딩제를 도포하는 단계; 및/또는 적층된 세라믹 박판들을 열처리하여 제1 세라믹 박판(110)과 제2 세라믹 박판(120) 사이에 도포된 본딩제를 녹임으로써 세라믹 박판들을 서로 접착시키는 단계를 더 포함할 수 있다.On the other hand, the manufacturing method of the present multilayer ceramic substrate includes the steps of: printing a conductive pattern on the upper and/or lower surfaces of the first thin
이때, 인쇄되는 도전성 패턴은 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 적어도 어느 하나의 소재에 해당할 수 있고, 인쇄된 도전성 패턴은 열처리 공정을 통해 세라믹 박판의 표면에서 경화되어 전극을 형성한다. 이때, 인쇄되는 도전성 패턴의 두께는 1 내지 10마이크론일 수 있다. 도전성 패턴은 0.1 내지 10 중량퍼센트의 무기물 재료를 포함할 수 있다.At this time, the printed conductive pattern may correspond to at least one material of Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo, and W, and the printed conductive pattern is formed of a ceramic thin plate through a heat treatment process. It hardens on the surface to form the electrode. In this case, the printed conductive pattern may have a thickness of 1 to 10 microns. The conductive pattern may include 0.1 to 10 weight percent of the inorganic material.
한편, 본 단계에서 각 세라믹 박판의 상하면에 인쇄되는 도전성 패턴은 세라믹 박판 내부에 형성되는 비아홀의 상하부면과 접하도록 형성되어, 각 세라믹 박판의 상하부면에 인쇄되는 도전성 패턴이 비아홀을 통해 서로 전기적으로 연결된다.Meanwhile, in this step, the conductive patterns printed on the upper and lower surfaces of each ceramic thin plate are formed to be in contact with the upper and lower surfaces of the via holes formed inside the ceramic thin plates, and the conductive patterns printed on the upper and lower surfaces of each ceramic thin plate are electrically connected to each other through the via holes. connected
본 발명은 제1 세라믹 박판(110)과 제2 세라믹 박판(120)을 접착시키기 위하여, 본딩제는 제1 세라믹 박판(110) 상에 형성된 도전성 패턴, 제1 홈 내부 및/또는 제1 세라믹 박판(110)의 상면 위로 도포된다. 이때, 본 단계에서 사용되는 본딩제는 세라믹 박판의 단면과 도전성 패턴에 영향을 주지 않는 재료로서, 유리, 세라믹 등과 같은 무기물과 에폭시 등의 유기물 중 적어도 어느 하나로 구성될 수 있다. 일 실시예에 따르면, 본 단계에서, 본 발명은 제1 홈을 피해 제1 세라믹 박판의 상부면에 본딩제를 도포한다. 즉, 본딩제는 세라믹 박판상 형성된 스크라이빙 라인을 피해 도포된다. 본딩제는 0.1 내지 20 중량퍼센트의 무기물 재료를 포함할 수 있다.In the present invention, in order to bond the first thin
이후, 본 발명은 적층된 세라믹 박판들을 열처리하여 세라믹 박판들 사이에 도포된 본딩제를 녹임으로써 세라믹 박판들을 서로 접착시킬 수 있다. 이때, 본딩제의 녹는점은 본딩제를 구성하는 소재에 따라 다를 수 있는데, 세라믹 박판, 세라믹 박판에 인쇄된 패턴 및/또는 세라믹 박판의 비아홀에 충진된 도전성 재료까지 녹는 것을 방지하기 위하여, 본딩제의 녹는점은 세라믹 박판의 녹는점, 패턴 인쇄에 사용된 도전성 재료의 녹는점 및 비아홀에 충진된 도전성 재료의 녹는점보다 낮을 수 있다. 즉, 본 발명은 적층된 세라믹 박판들을 본딩제의 녹는점보다 높고 상기 세라믹 박판과 상기 재료들의 녹는점보다 낮은 온도에서 열처리할 수 있다. 이러한 열처리 공정을 통해 형성되는 본딩층은 2 내지 100마이크론의 두께를 가질 수 있다.Thereafter, in the present invention, the thin ceramic plates can be adhered to each other by heat-treating the laminated ceramic plates to melt the bonding agent applied between the thin ceramic plates. At this time, the melting point of the bonding agent may differ depending on the material constituting the bonding agent. The melting point of may be lower than the melting point of the ceramic thin plate, the melting point of the conductive material used for pattern printing, and the melting point of the conductive material filled in the via hole. That is, the present invention can heat-treat the laminated ceramic thin plates at a temperature higher than the melting point of the bonding agent and lower than the melting point of the ceramic thin plate and the materials. The bonding layer formed through this heat treatment process may have a thickness of 2 to 100 microns.
본 명세서에는 본 발명을 표현하기 위한 최소 단위인 두 개 층으로 구성된 다층 세라믹 기판을 일 예로 들었으나, 두 개 층 이상의 층으로 구성된 다층 세라믹 기판에도 본 발명이 적용될 수 있다.In the present specification, a multilayer ceramic substrate composed of two layers, which is the minimum unit for expressing the present invention, is exemplified, but the present invention may also be applied to a multilayer ceramic substrate composed of two or more layers.
본 발명의 보호범위가 이상에서 명시적으로 설명한 실시예의 기재와 표현에 제한되는 것은 아니다. 또한, 본 발명이 속하는 기술분야에서 자명한 변경이나 치환으로 말미암아 본 발명이 보호범위가 제한될 수도 없음을 다시 한 번 첨언한다.The protection scope of the present invention is not limited to the description and expression of the embodiments explicitly described above. In addition, it is added once again that the protection scope of the present invention cannot be limited due to obvious changes or substitutions in the technical field to which the present invention pertains.
10: 절단선
20: 절단면, 스크라이빙 라인
30: 절단면 면방향
110: 제1 세라믹 박판
120: 제2 세라믹 박판
210: 제1 홈
220: 제2 홈
310: 제1 비아 전극(측면 전극)
320: 제2 비아 전극(측면 전극)
330: 측면 전극10: cutting line 20: cutting surface, scribing line
30: cut surface direction 110: first ceramic thin plate
120: second thin ceramic plate 210: first groove
220: second groove 310: first via electrode (side electrode)
320: second via electrode (side electrode) 330: side electrode
Claims (5)
상기 제1 세라믹 박판 및 상기 제2 세라믹 박판 중 적어도 하나의 일측면에는 전극이 형성되는, 측면에 전극이 형성되는 다층 세라믹 기판.A multilayer ceramic substrate comprising a first thin ceramic plate and a second thin ceramic plate disposed on the first thin ceramic plate,
An electrode is formed on one side of at least one of the first thin ceramic plate and the second thin ceramic plate, the multilayer ceramic substrate having an electrode formed on the side thereof.
상기 제1 세라믹 박판의 상면에 수직한 방향으로 상기 비아 전극을 절단하는 단계;
상기 제1 세라믹 박판과 제2 세라믹 박판을 적층하는 단계; 및
상기 비아 전극의 절단면의 면방향으로, 상기 제1 세라믹 박판과 상기 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계를 포함하는, 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법.forming a via hole in a first thin ceramic plate and filling the via hole with a conductive material to form a via electrode;
cutting the via electrode in a direction perpendicular to an upper surface of the first thin ceramic plate;
laminating the first thin ceramic plate and the second thin ceramic plate; and
and cutting the multilayer ceramic substrate formed by laminating the first ceramic plate and the second thin ceramic plate in the plane direction of the cut surface of the via electrode, wherein the electrode is formed on the side surface.
상기 제1 세라믹 박판의 상면에 수직한 방향으로 상기 제1 비아 전극을 절단하고, 상기 제2 세라믹 박판의 상면에 수직한 방향으로 상기 제2 비아 전극을 절단하는 단계;
상기 제1 비아 전극의 상면과 상기 제2 비아 전극의 하면이 서로 접하도록, 상기 제1 세라믹 박판의 상부에 상기 제2 세라믹 박판을 적층하는 단계; 및
상기 제1 비아 전극의 절단면과 상기 제2 비아 전극의 절단면의 면방향으로, 상기 제1 세라믹 박판과 상기 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계를 포함하는, 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법.A first via hole is formed in a first thin ceramic plate, a first via electrode is formed by filling the first via hole with a conductive material, a second via hole is formed in a second thin ceramic plate, and a conductive material is filled in the second via hole. forming a second via electrode;
cutting the first via electrode in a direction perpendicular to the upper surface of the first thin ceramic plate and cutting the second via electrode in a direction perpendicular to the upper surface of the second thin ceramic plate;
stacking the second thin ceramic plate on the first thin ceramic plate so that the upper surface of the first via electrode and the lower surface of the second via electrode are in contact with each other; and
In the direction of the cut surface of the first via electrode and the cut surface of the second via electrode, the step of cutting the multilayer ceramic substrate formed by laminating the first thin ceramic plate and the second thin ceramic plate, the electrode on the side A method for manufacturing a multilayer ceramic substrate formed.
상기 제1 비아 전극과 상기 제2 비아 전극을 절단하는 단계는, 레이저 조사를 통해 절단하는 것을 특징으로 하는, 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법.4. The method according to claim 3,
The cutting of the first via electrode and the second via electrode comprises cutting through laser irradiation.
상기 다층 세라믹 기판 제조 방법은, 상기 제1 세라믹 박판의 상면에 상기 제1 비아 전극의 절단면의 면방향으로 스크라이빙(Scribing) 라인을 이루는 제1 홈을 형성하고, 상기 제2 세라믹 박판의 상면에 상기 제2 비아 전극의 절단면의 면방향으로 스크라이빙 라인을 이루는 제2 홈을 형성하는 단계를 더 포함하고,
상기 다층 세라믹 기판을 절단하는 단계는, 상기 제1 홈 및 상기 제2 홈에 의한 스크라이빙 라인에 외력을 가함으로써 상기 다층 세라믹 기판을 절단하는 것을 특징으로 하는, 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법.4. The method according to claim 3,
In the multilayer ceramic substrate manufacturing method, a first groove forming a scribing line is formed on an upper surface of the first thin ceramic plate in a plane direction of a cut surface of the first via electrode, and an upper surface of the second thin ceramic plate is formed. Further comprising the step of forming a second groove forming a scribing line in the surface direction of the cut surface of the second via electrode,
The step of cutting the multilayer ceramic substrate comprises cutting the multilayer ceramic substrate by applying an external force to a scribing line formed by the first groove and the second groove. Substrate manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200125866A KR102528873B1 (en) | 2020-09-28 | 2020-09-28 | Multilayer ceramic substrate having side electrode and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200125866A KR102528873B1 (en) | 2020-09-28 | 2020-09-28 | Multilayer ceramic substrate having side electrode and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220042706A true KR20220042706A (en) | 2022-04-05 |
KR102528873B1 KR102528873B1 (en) | 2023-05-04 |
Family
ID=81181718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200125866A KR102528873B1 (en) | 2020-09-28 | 2020-09-28 | Multilayer ceramic substrate having side electrode and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102528873B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990025655A (en) * | 1997-09-13 | 1999-04-06 | 이종구 | Manufacturing method of laminated ceramic parts |
KR20020065261A (en) * | 2001-02-06 | 2002-08-13 | 전자부품연구원 | ceramic piled components and method of manufacturing thereof |
KR101234878B1 (en) | 2011-08-05 | 2013-02-19 | 삼성전기주식회사 | Ceramic substrate of thin film electrode, and method for preparing the same |
KR20190002292A (en) * | 2017-06-29 | 2019-01-08 | 주식회사 디아이티 | Space transformer for durability enhacement of probe pin and method of manufacturing the same |
KR20190105234A (en) * | 2017-05-16 | 2019-09-16 | 헤레우스 도이칠란트 게엠베하 운트 코. 카게 | Low Amorphous Phase Ceramic-Metal Substrates |
KR20220055121A (en) * | 2020-10-26 | 2022-05-03 | 임지영 | Natural preservative composition for cosmetics containing 1,2-hexanediol and manufacturing method the same |
-
2020
- 2020-09-28 KR KR1020200125866A patent/KR102528873B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990025655A (en) * | 1997-09-13 | 1999-04-06 | 이종구 | Manufacturing method of laminated ceramic parts |
KR20020065261A (en) * | 2001-02-06 | 2002-08-13 | 전자부품연구원 | ceramic piled components and method of manufacturing thereof |
KR101234878B1 (en) | 2011-08-05 | 2013-02-19 | 삼성전기주식회사 | Ceramic substrate of thin film electrode, and method for preparing the same |
KR20190105234A (en) * | 2017-05-16 | 2019-09-16 | 헤레우스 도이칠란트 게엠베하 운트 코. 카게 | Low Amorphous Phase Ceramic-Metal Substrates |
KR20190002292A (en) * | 2017-06-29 | 2019-01-08 | 주식회사 디아이티 | Space transformer for durability enhacement of probe pin and method of manufacturing the same |
KR20220055121A (en) * | 2020-10-26 | 2022-05-03 | 임지영 | Natural preservative composition for cosmetics containing 1,2-hexanediol and manufacturing method the same |
Also Published As
Publication number | Publication date |
---|---|
KR102528873B1 (en) | 2023-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6863458B2 (en) | Laminated electronic components | |
KR101548816B1 (en) | Printed circuit board and method of manufacturing the same | |
US7619316B2 (en) | Semiconductor package and method for manufacturing the same | |
JP2022078155A (en) | Package substrate | |
JP6805511B2 (en) | Wiring board and its manufacturing method | |
KR101483875B1 (en) | Glass core substrate and manufacturing method thereof | |
KR102528873B1 (en) | Multilayer ceramic substrate having side electrode and method of manufacturing the same | |
JP2016111244A (en) | Wiring board and manufacturing method thereof | |
JP2012009850A (en) | Hybrid substrate and manufacturing method therefor | |
KR102428653B1 (en) | Multilayer ceramic substrate for easy cutting and method of manufacturing the same | |
JPH0786743A (en) | Manufacture of multilayer ceramic board | |
KR20220042691A (en) | Multilayer ceramic substrate using insulating peoperty of bonding layer and method of manufacturing the same | |
JP2007053206A (en) | Electronic component and manufacturing method thereof | |
KR102466917B1 (en) | Multilayer ceramic substrate with mutual coupling means and method of manufacturing the same | |
JP2000133948A (en) | Electric circuit multilayer board and manufacture thereof | |
KR102558809B1 (en) | Multilayer ceramic substrate with heat means for dissipating heat inside laminate and method of manufacturing the same | |
KR102570727B1 (en) | Printed circuit board and package substrate | |
JP2001332439A (en) | Laminated ceramic capacitor | |
WO2011086796A1 (en) | Method of manufacturing substrate with built-in capacitor | |
KR102466911B1 (en) | Multilayer ceramic substrate having connecting means with frame and method of manufacturing the same | |
WO2010125858A1 (en) | Multilayered resin circuit board, and manufacturing method of multilayered resin circuit board | |
WO2009151006A1 (en) | Method for producing ceramic molded body | |
JP6119843B2 (en) | Method for manufacturing multilayer inductor element, multilayer inductor element, and multilayer body | |
JP2018170372A (en) | Wiring board and manufacturing method thereof | |
WO2011086797A1 (en) | Method of manufacturing substrate with built-in capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
E90F | Notification of reason for final refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) |