KR102570727B1 - Printed circuit board and package substrate - Google Patents

Printed circuit board and package substrate Download PDF

Info

Publication number
KR102570727B1
KR102570727B1 KR1020160155448A KR20160155448A KR102570727B1 KR 102570727 B1 KR102570727 B1 KR 102570727B1 KR 1020160155448 A KR1020160155448 A KR 1020160155448A KR 20160155448 A KR20160155448 A KR 20160155448A KR 102570727 B1 KR102570727 B1 KR 102570727B1
Authority
KR
South Korea
Prior art keywords
pad
electrode
substrate
disposed
sensing
Prior art date
Application number
KR1020160155448A
Other languages
Korean (ko)
Other versions
KR20180057152A (en
Inventor
김민성
백지흠
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160155448A priority Critical patent/KR102570727B1/en
Publication of KR20180057152A publication Critical patent/KR20180057152A/en
Application granted granted Critical
Publication of KR102570727B1 publication Critical patent/KR102570727B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors

Abstract

실시 예에 따른 인쇄회로기판은 절연 기판; 상기 절연 기판 위에 배치된 전극; 상기 절연 기판 위에 배치되며, 내부에 상면 및 하면을 관통하는 관통 홀이 형성된 패드; 및 상기 패드의 관통 홀 내에 배치되는 접착부재를 포함하며, 상기 패드는, 칩의 실장 영역에 배치되어, 상기 접착 부재의 주위를 둘러싼다.A printed circuit board according to an embodiment includes an insulating substrate; an electrode disposed on the insulating substrate; a pad disposed on the insulating substrate and having through holes penetrating upper and lower surfaces therein; and an adhesive member disposed in the through hole of the pad, wherein the pad is disposed in a mounting area of the chip and surrounds the adhesive member.

Description

인쇄회로기판, 이를 포함하는 패키지 기판{PRINTED CIRCUIT BOARD AND PACKAGE SUBSTRATE}Printed circuit board, package substrate including the same {PRINTED CIRCUIT BOARD AND PACKAGE SUBSTRATE}

본 발명은 인쇄회로기판에 관한 것으로, 특히 댐 형상을 가지는 패드를 이용하여 접착제를 도포하고, 상기 도포된 접착제를 이용하여 칩을 실장시킬 수 있는 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, a printed circuit board capable of applying an adhesive using a pad having a dam shape and mounting a chip using the applied adhesive, a package substrate including the same, and a manufacturing method thereof It is about.

현재 널리 사용되는 휴대폰, PDA(Personal Digital Assistant), 스마트폰과 같은 이동 단말기, 통신 장비 및 각종 미디어 플레이어 등에는 각종 칩이 내장되어 기능되고, 이들 칩은 PCB(Printed Circuit Board) 상에서 집적 모듈을 이루어 구성되는 것이 일반적이다.Mobile terminals such as mobile phones, PDAs (Personal Digital Assistants), smartphones, communication equipment, and various media players, which are currently widely used, are equipped with various chips to function, and these chips form an integrated module on a printed circuit board (PCB). It is common to be composed of

한편, 일반적으로 PCB 위에 칩 다이 본딩(Chip die bonding) 및 플립 칩 본딩(Flip chip bonding)을 진행할 때, 기판 위에 패드를 형성하고, 상기 형성된 패드 위에 접착제(adhesive)를 도포하며, 상기 도포된 접착제를 이용하여 상기 칩을 부착하게 된다.Meanwhile, in general, when performing chip die bonding and flip chip bonding on a PCB, a pad is formed on a substrate, an adhesive is applied on the formed pad, and the applied adhesive is applied. The chip is attached by using.

하지만, 종래에는 상기와 같이 편평한 상면을 갖는 패드 위에 상기 접착제를 바로 도포하며, 이에 따라 접착제의 점도나 접촉각(contact angle)에 따라 상기 부착되는 칩의 신뢰성 문제가 발생하게 된다.However, conventionally, the adhesive is directly applied on a pad having a flat upper surface as described above, and thus, reliability problems of the attached chip occur depending on the viscosity or contact angle of the adhesive.

도 1은 종래 기술에 따른 칩 실장 기판을 나타낸 도면이다.1 is a view showing a chip mounting substrate according to the prior art.

도 1의 (a)를 참조하면, 일반적으로 기판(1) 위에 복수의 패드(2)를 형성하고, 상기 형성된 복수의 패드(2) 위에 접착제(3)를 각각 도포한다.Referring to (a) of FIG. 1 , in general, a plurality of pads 2 are formed on a substrate 1, and an adhesive 3 is applied to each of the formed plurality of pads 2.

그리고, 상기 도포된 접착제(3) 위에 칩(4)을 안착시키고, 상기 접착제(3)의 접착력을 이용하여 상기 칩(4)을 상기 기판(1) 위에 부착시킨다.Then, the chip 4 is seated on the applied adhesive 3, and the chip 4 is attached to the substrate 1 by using the adhesive force of the adhesive 3.

그러나, 도 1의 (a)에서와 같이, 복수의 패드(2) 위에 동일한 양의 접착제가 도포되지 않은 경우, 상기 부착되는 칩(4)의 좌우 높이차가 발생하며, 이에 따라 상기 칩(4)이 기울어지는 현상이 발생한다.However, as in FIG. 1 (a), when the same amount of adhesive is not applied on the plurality of pads 2, a difference in height between the left and right sides of the attached chip 4 occurs, and accordingly, the chip 4 This tilting phenomenon occurs.

또한, 상기와 같이 상기 칩(4)이 기울어져 부착됨에 따라, 와이어 본딩 시에 동일 압력으로 와이어 본딩이 이루어질 수 없으며, 이에 따른 와이어 본딩력이 저하되는 문제점이 있다.In addition, as the chip 4 is attached at an angle as described above, wire bonding cannot be performed with the same pressure during wire bonding, and thus, there is a problem in that wire bonding force is lowered.

또한, 도 1의 (b)를 참조하면, 복수의 패드(2) 위에 동일한 양이 접착제가 도포되었다고 하더라도, 적정량보다 많은 접착제가 도포되면, 상기 접착제가 칩 내부로 침투하여 상기 칩의 성능이 저하되는 문제가 발생한다.In addition, referring to FIG. 1 (b), even if the same amount of adhesive is applied on a plurality of pads 2, if more than an appropriate amount of adhesive is applied, the adhesive penetrates into the chip and the performance of the chip deteriorates. problem arises

또한, 종래 기술에 따르면, 점도가 떨어지는 접착제의 경우, 다이 본딩 또는 플립칩 본딩을 할 때, 상기 접착제를 정확한 위치에 도포하기 어려운 문제점이 있다.In addition, according to the prior art, in the case of an adhesive having low viscosity, it is difficult to apply the adhesive in an accurate position during die bonding or flip chip bonding.

본 발명에 따른 실시 예에 의하면, 패드의 중앙 부분을 노출하는 개구부 내에 접착제를 도포하여, 상기 접착제의 넘침을 방지하면서 각각의 패드에 동일한 접착제가 도포될 수 있도록 한 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법을 제공한다.According to an embodiment of the present invention, an adhesive is applied to an opening exposing a central portion of a pad, so that the same adhesive can be applied to each pad while preventing overflow of the adhesive, a printed circuit board, and a package including the same A substrate and a manufacturing method thereof are provided.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical tasks to be achieved in the proposed embodiment are not limited to the technical tasks mentioned above, and other technical tasks not mentioned are clear to those skilled in the art from the description below to which the proposed embodiment belongs. will be understandable.

실시 예에 따른 인쇄회로기판은 절연 기판; 상기 절연 기판 위에 배치된 전극; 상기 절연 기판 위에 배치되며, 내부에 상면 및 하면을 관통하는 관통 홀이 형성된 패드; 및 상기 패드의 관통 홀 내에 배치되는 접착부재를 포함하며, 상기 패드는, 칩의 실장 영역에 배치되어, 상기 접착 부재의 주위를 둘러싼다.A printed circuit board according to an embodiment includes an insulating substrate; an electrode disposed on the insulating substrate; a pad disposed on the insulating substrate and having through holes penetrating upper and lower surfaces therein; and an adhesive member disposed in the through hole of the pad, wherein the pad is disposed in a mounting area of the chip and surrounds the adhesive member.

또한, 상기 패드는, 상기 내부에 관통 홀이 형성된 단일폐곡선 형상을 갖는다.In addition, the pad has a single closed curve shape in which a through hole is formed.

또한, 상기 전극은, 상기 패드와 일정 간격 이격되며, 상기 접착부재는, 전도성 접착제 및 비전도성 접착제 중 어느 하나를 포함한다.In addition, the electrode is spaced apart from the pad by a predetermined distance, and the adhesive member includes any one of a conductive adhesive and a non-conductive adhesive.

또한, 상기 전극과 상기 패드 사이를 전기적으로 연결하는 연결 패턴을 더 포함하며, 상기 접착부재는, 전도성 접착제를 포함한다.Further, a connection pattern electrically connecting the electrode and the pad is included, and the adhesive member includes a conductive adhesive.

또한, 상기 전극, 상기 패드 및 상기 연결 패턴은, 일체로 형성된다.In addition, the electrode, the pad, and the connection pattern are integrally formed.

또한, 상기 패드는, 상기 절연 기판 위에 상기 칩의 모서리 영역에 대응하여 복수 개 배치된다.In addition, a plurality of pads are disposed on the insulating substrate to correspond to corner regions of the chip.

한편, 실시 예에 따른 패키지 기판은, 인쇄회로기판; 및 상기 인쇄회로기판 위에 부착되는 칩을 포함하며, 상기 인쇄회로기판은, 절연 기판과, 상기 절연 기판 위에 배치된 제 1 전극과, 상기 절연 기판 위에 배치되며, 내부에 상면 및 하면을 관통하는 관통 홀이 형성된 제 1 패드와, 상기 제 1 패드의 관통 홀 내에 배치되는 접착부재를 포함하며, 상기 제 1 패드는, 상기 칩의 실장 영역에 배치되어, 상기 접착 부재의 주위를 둘러싸는 단일폐곡선 형상을 갖는다.On the other hand, the package substrate according to the embodiment, the printed circuit board; and a chip attached to the printed circuit board, wherein the printed circuit board includes an insulating substrate, a first electrode disposed on the insulating substrate, and a through-hole disposed on the insulating substrate and penetrating upper and lower surfaces therein. It includes a first pad having a hole and an adhesive member disposed in the through hole of the first pad, wherein the first pad is disposed in a mounting area of the chip and has a shape of a single closed curve surrounding the adhesive member. have

또한, 상기 제 1 전극은, 상기 제 1 패드와 일정 간격 이격되며, 상기 접착부재는, 전도성 접착제 및 비전도성 접착제 중 어느 하나를 포함한다.In addition, the first electrode is spaced apart from the first pad by a predetermined distance, and the adhesive member includes any one of a conductive adhesive and a non-conductive adhesive.

또한, 상기 칩은, 제 2 전극이 상부 방향으로 향하도록 상기 인쇄회로기판 위에 부착되며, 상기 제 2 전극과 상기 제 1 전극을 전기적으로 연결하는 연결 부재를 더 포함한다.In addition, the chip is attached on the printed circuit board so that the second electrode is directed upward, and further includes a connection member electrically connecting the second electrode and the first electrode.

또한, 상기 제 1 전극과 상기 제 1 패드 사이를 전기적으로 연결하며, 상기 전극 및 상기 패드와 일체로 형성된 연결 패턴을 더 포함하며, 상기 접착부재는, 전도성 접착제를 포함한다.The device may further include a connection pattern electrically connecting the first electrode and the first pad and integrally formed with the electrode and the pad, wherein the adhesive member includes a conductive adhesive.

또한, 상기 칩은, 제 2 전극이 하부 방향으로 향하도록 상기 인쇄회로기판 위에 부착되며, 상기 칩의 상기 제 2 전극은, 상기 접착부재를 통해 상기 제 1 패드와 전기적으로 연결된다.Also, the chip is attached on the printed circuit board with the second electrode facing downward, and the second electrode of the chip is electrically connected to the first pad through the adhesive member.

또한, 상기 제 1 패드는, 상기 절연 기판 위에 상기 칩의 모서리 영역에 대응하여 복수 개 배치된다.In addition, a plurality of first pads are disposed on the insulating substrate to correspond to corner regions of the chip.

또한, 상기 칩은, 가스 센싱 모듈을 포함한다.In addition, the chip includes a gas sensing module.

또한, 상기 가스 센싱 모듈은, 제 1 기판과, 상기 제 1 기판 위에 배치되며, 감지 전극, 히팅 전극 및 감지물을 포함하는 감지부와, 상기 감지부와 전기적으로 연결되는 상기 제 1 기판 위에 배치되는 상부 전극 패드를 포함하며, 상기 제 1 기판은, 상기 감지부 주변에 형성되며, 상호 소정의 간격으로 이격되는 복수의 공극을 포함한다.In addition, the gas sensing module includes a first substrate, a sensing unit disposed on the first substrate and including a sensing electrode, a heating electrode, and a sensing object, and a sensing unit electrically connected to the sensing unit. and an upper electrode pad, wherein the first substrate includes a plurality of air gaps formed around the sensing unit and spaced apart from each other at predetermined intervals.

또한, 상기 제 1 기판과 상기 감지부 사이에 배치되는 단열부를 더 포함한다.In addition, a heat insulating part disposed between the first substrate and the sensing part is further included.

또한, 상기 복수의 공극은, 상기 감지부의 주변에 인접하여 형성된 제 1 공극과, 상기 제 1 공극 주변에 인접하여 형성된 제 2 공극을 포함하며, 상기 제 1 공극 및 상기 제 2 공극은, 서로 소정 간격 이격되는 복수의 단위 공극으로 구성된다.In addition, the plurality of air gaps include a first air gap formed adjacent to the periphery of the sensing unit and a second air gap formed adjacent to the periphery of the first air gap, wherein the first air gap and the second air gap are mutually predetermined. It is composed of a plurality of unit pores spaced apart from each other.

또한, 상기 감지부는, 상기 상부 전극 패드와 전기적으로 연결되는 제 1 및 제 2 감지 전극과, 상기 상부 전극 패드와 전기적으로 연결되는 히터 전극과, 상기 제 1 및 제 2 감지 전극을 덮는 감지물을 포함한다.The sensing unit may include first and second sensing electrodes electrically connected to the upper electrode pad, heater electrodes electrically connected to the upper electrode pad, and sensing objects covering the first and second sensing electrodes. include

또한, 상기 제 1 기판 위에 배치되며, 상기 감지물을 제외한 영역을 덮는 보호층을 더 포함하고, 상기 제 1 및 제 2 공극은, 상기 보호층을 관통한다.The device may further include a protective layer disposed on the first substrate and covering an area other than the sensing object, wherein the first and second air gaps pass through the protective layer.

또한, 상기 제 1 기판에 형성된 상기 복수의 공극 내에 단열 재료로 충진된 열 차단부를 더 포함한다.In addition, a thermal blocking portion filled with a heat insulating material in the plurality of air gaps formed in the first substrate is further included.

또한, 상기 가스 센싱 모듈은, 상기 제 1 기판 아래에 배치되는 하부 전극 패드와, 상기 제 1 기판 내에 배치되며, 상기 상부 전극 패드와 상기 하부 전극 패드를 전기적으로 연결하는 연결부를 더 포함한다.The gas sensing module may further include a lower electrode pad disposed under the first substrate and a connection portion disposed within the first substrate and electrically connecting the upper electrode pad and the lower electrode pad.

또한, 상기 연결부는 상기 제 1 기판의 외측에 배치되어, 측면이 외부로 노출된다.In addition, the connecting portion is disposed outside the first substrate, so that a side surface thereof is exposed to the outside.

또한, 상기 제 1 기판은, 실리콘 산화막 및 실리콘 질화막 중 적어도 하나를 포함하는 멤브레인을 포함하며, 상기 복수의 공극은, 상기 멤브레인을 관통한다.In addition, the first substrate includes a membrane including at least one of a silicon oxide layer and a silicon nitride layer, and the plurality of pores penetrate the membrane.

본 발명에 따른 실시 예에 의하면, 단일폐곡선 형상을 갖는 패드의 내부에 접착제를 도포함으로써, 상기 접착제가 외부로 흘러나오는 현상을 사전에 방지할 수 있으며, 상기 패드 내부에 정확한 양의 접착제를 도포할 수 있다.According to the embodiment according to the present invention, by applying the adhesive to the inside of the pad having a single closed curve shape, it is possible to prevent the adhesive from flowing out to the outside in advance, and it is possible to apply an accurate amount of the adhesive to the inside of the pad. can

또한, 본 발명에 따른 실시 예에 의하면, 단일폐곡선 형상의 패드 내부에 도전성 접착제 또는 비도전성 접착제를 선택적으로 도포함으로써, 플립 칩 본딩 및 와이어 본딩 방식에 모두 적용할 수 있는 기판을 제공할 수 있다.In addition, according to an embodiment according to the present invention, a substrate applicable to both flip chip bonding and wire bonding methods can be provided by selectively applying a conductive adhesive or a non-conductive adhesive to the inside of a pad having a single closed curve shape.

또한, 본 발명에 따른 실시 예에 의하면, 단일폐곡선 형상의 패드 내부에 도포된 접착제를 이용하여 칩을 부착함으로써, 상기 칩이 부착되는 정확한 위치에 상기 접착제를 도포할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.In addition, according to the embodiment according to the present invention, by attaching the chip using the adhesive applied to the inside of the pad having a single closed curve shape, the adhesive can be applied to the exact position where the chip is attached, thereby improving reliability. can make it

도 1은 종래 기술에 따른 칩 실장 기판을 나타낸 도면이다.
도 2a는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 단면 구조를 나타낸 도면이다.
도 2b는 도 2a의 인쇄회로기판의 변형 예를 나타낸 도면이다.
도 3은 도 2a 및 도 2b의 인쇄회로기판의 평면도이다.
도 4a는 도 2a의 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이다.
도 4b는 도 2b의 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이다.
도 5a는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 단면 구조를 나타낸 도면이다.
도 5b는 도 5a에 도시된 인쇄회로기판의 변형 예를 나타낸 도면이다.
도 6은 도 5의 인쇄회로기판의 평면도이다.
도 7a는 도 5a의 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이다.
도 7b는 도 5b의 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이다.
도 8은 본 발명의 실시 예에 따른 패드의 형상의 변형 예이다.
도 9는 본 발명의 제 1 실시 예에 따른 패키지 기판의 단면 구조를 나타낸 도면이다.
도 10은 도 9의 패키지 기판의 평면도이다.
도 11a 및 도 11b는 본 발명의 제 2 실시 예에 따른 패키지 기판의 단면 구조를 나타낸 도면이다.
도 12는 도 11a 및 도 11b의 패키지 기판의 평면도이다.
도 13 및 도 14는 본 발명의 실시 예에 따른 패키지 기판의 구현 예이다.
도 15a는 본 발명의 제 1 실시 예에 따른 센싱 모듈의 단면 구조를 나타낸 도면이다.
도 15b는 도 15a에 도시된 센싱 모듈의 변형 예를 나타낸 도면이다.
도 16a는 도 15a의 센싱 모듈의 평면도이다.
도 16b는 도 15b의 센싱 모듈의 평면도이다.
도 17은 도 15a 또는 도 15b의 센싱 모듈의 공극이 늘어난 일 실시 예의 평면도이다.
도 18은 본 발명의 제2 실시 예에 따른 센싱 모듈의 단면 구조를 나타낸 도면이다.
도 19는 본 발명의 제3 실시 예에 따른 센싱 모듈의 단면 구조를 나타낸 도면이다.
도 20은 본 발명의 제4 실시 예에 따른 센싱 모듈의 단면 구조를 나타낸 도면이다.
도 21은 본 발명의 제5 실시 예에 따른 센싱 모듈의 평면도이다.
도 22는 본 발명의 실시 예에 따른 센싱 모듈의 충격 특징을 보여주는 도면이다.
도 23은 본 발명의 실시 예에 따른 센싱 모듈의 온도 변화를 보여주는 그래프이다.
도 24 내지 도 27은 본 발명의 실시 예에 따른 센싱 모듈(100)의 공극(160)의 형상을 보여주는 도면이다.
도 28은 본 발명의 제6 실시 예에 따른 센싱 모듈의 단면 구조를 보여주는 도면이다.
도 29는 본 발명의 제7 실시 예에 따른 센싱 모듈의 단면 구조를 보여주는 단면 도면이다.
1 is a view showing a chip mounting substrate according to the prior art.
2A is a diagram showing a cross-sectional structure of a printed circuit board according to a first embodiment of the present invention.
FIG. 2B is a view showing a modified example of the printed circuit board of FIG. 2A.
3 is a plan view of the printed circuit board of FIGS. 2A and 2B.
FIG. 4A is a cross-sectional view illustrating a manufacturing method of the printed circuit board of FIG. 2A in order of processes.
FIG. 4B is a cross-sectional view illustrating a manufacturing method of the printed circuit board of FIG. 2B in order of process.
5A is a diagram showing a cross-sectional structure of a printed circuit board according to a second embodiment of the present invention.
FIG. 5B is a view showing a modified example of the printed circuit board shown in FIG. 5A.
6 is a plan view of the printed circuit board of FIG. 5 .
FIG. 7A is a cross-sectional view illustrating a manufacturing method of the printed circuit board of FIG. 5A in order of processes.
FIG. 7B is a cross-sectional view illustrating a manufacturing method of the printed circuit board of FIG. 5B in order of processes.
8 is a modified example of a shape of a pad according to an embodiment of the present invention.
9 is a view showing a cross-sectional structure of a package substrate according to a first embodiment of the present invention.
10 is a plan view of the package substrate of FIG. 9 .
11A and 11B are diagrams illustrating a cross-sectional structure of a package substrate according to a second embodiment of the present invention.
12 is a plan view of the package substrate of FIGS. 11A and 11B.
13 and 14 are implementation examples of a package substrate according to an embodiment of the present invention.
15A is a diagram showing a cross-sectional structure of a sensing module according to a first embodiment of the present invention.
15B is a diagram illustrating a modified example of the sensing module shown in FIG. 15A.
16A is a plan view of the sensing module of FIG. 15A.
16B is a plan view of the sensing module of FIG. 15B.
17 is a plan view of an embodiment in which an air gap of the sensing module of FIG. 15A or 15B is increased.
18 is a view showing a cross-sectional structure of a sensing module according to a second embodiment of the present invention.
19 is a diagram showing a cross-sectional structure of a sensing module according to a third embodiment of the present invention.
20 is a diagram showing a cross-sectional structure of a sensing module according to a fourth embodiment of the present invention.
21 is a plan view of a sensing module according to a fifth embodiment of the present invention.
22 is a diagram showing impact characteristics of a sensing module according to an embodiment of the present invention.
23 is a graph showing temperature change of a sensing module according to an embodiment of the present invention.
24 to 27 are views showing the shape of the air gap 160 of the sensing module 100 according to an embodiment of the present invention.
28 is a view showing a cross-sectional structure of a sensing module according to a sixth embodiment of the present invention.
29 is a cross-sectional view showing a cross-sectional structure of a sensing module according to a seventh embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Hereinafter, the configuration and operation according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same reference is given to the same components regardless of reference numerals, and redundant description thereof will be omitted. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시 예들을 설명한다.Hereinafter, embodiments will be clearly revealed through the accompanying drawings and description of the embodiments. In the description of the embodiments, each layer (film), region, pattern or structure is formed "on" or "under" the substrate, each layer (film), region, pad or pattern. In the case of being described as, "on" and "under" include both "directly" or "indirectly" formed through another layer. In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of explanation. Also, the size of each component does not fully reflect the actual size. Hereinafter, embodiments will be described with reference to the accompanying drawings.

도 2a는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 단면 구조를 나타낸 도면이고, 도 2b는 도 2a의 인쇄회로기판의 변형 예를 나타낸 도면이며, 도 3은 도 2a 및 도 2b의 인쇄회로기판의 평면도이며, 도 4a는 도 2a의 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이고, 도 4b는 도 2b의 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이다.2A is a view showing a cross-sectional structure of a printed circuit board according to a first embodiment of the present invention, FIG. 2B is a view showing a modified example of the printed circuit board of FIG. 2A, and FIG. 3 is a view showing a printed circuit board of FIGS. 2A and 2B. FIG. 4A is a cross-sectional view showing the manufacturing method of the printed circuit board of FIG. 2A in process order, and FIG. 4B is a cross-sectional view showing the manufacturing method of the printed circuit board of FIG. 2B in process order.

이하에서는, 도 2 내지 4를 참조하여, 본 발명의 제 1 실시 예에 따른 인쇄회로기판에 대해 설명하기로 한다.Hereinafter, a printed circuit board according to a first embodiment of the present invention will be described with reference to FIGS. 2 to 4 .

먼저, 도 2 내지 4에 도시된 제 1 실시 예에 따른 인쇄회로기판은, 칩이 부착되는 지지 기판이며, 보다 구체적으로는, 와이어 본딩 방식에 의해 상기 칩이 부착되는 지지 기판이다.First, the printed circuit board according to the first embodiment shown in FIGS. 2 to 4 is a support substrate to which a chip is attached, and more specifically, a support substrate to which the chip is attached by a wire bonding method.

도 2a를 참조하면, 인쇄회로기판(10)은, 절연기판(11), 전극(12), 패드(13) 및 접착부재(14)를 포함한다.Referring to FIG. 2A , the printed circuit board 10 includes an insulating substrate 11 , an electrode 12 , a pad 13 and an adhesive member 14 .

절연기판(11)은 평판 구조를 가질 수 있다. 이때, 상기 절연기판(11)은 인쇄회로기판(PCB: Printed Circuit Board)일 수 있다. 여기에서, 상기 절연기판(11)은 단일 기판으로 구현될 수 있으며, 이와 다르게 다수 개의 기판들이 연속적으로 적층된 다층 기판으로 구현될 수 있다.The insulating substrate 11 may have a planar structure. At this time, the insulating substrate 11 may be a printed circuit board (PCB). Here, the insulating substrate 11 may be implemented as a single substrate, or alternatively, may be implemented as a multilayer substrate in which a plurality of substrates are successively stacked.

즉, 절연기판(11)은 단일 패턴이 형성되며, 칩이 장착되는 장치의 지지 기판이다. 보다 바람직하게, 상기 칩은 가스 센서 칩일 수 있으며, 이에 따라 상기 절연기판(11)은 상기 가스 센서 칩이 장착되는 가스 센싱 장치의 지지 기판일 수 있다.That is, the insulating substrate 11 is a support substrate of a device on which a single pattern is formed and a chip is mounted. More preferably, the chip may be a gas sensor chip, and thus the insulating substrate 11 may be a support substrate of a gas sensing device on which the gas sensor chip is mounted.

상기 절연기판(11)은 복수의 적층 구조를 가지는 다층 기판 중 어느 하나의 회로 패턴이 형성되는 일 절연층을 의미할 수 있다.The insulating substrate 11 may refer to an insulating layer on which any one circuit pattern is formed among multilayer substrates having a plurality of stacked structures.

상기 절연기판(11)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulating substrate 11 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate, and may include an epoxy-based insulating resin when a polymer resin is included. Alternatively, a polyimide-based resin may be included.

즉, 상기 절연기판(11)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 판으로, 절연기판 표면에 도체 패턴을 형성할 수 있는 절연 재료로 만들어진, 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.That is, the insulating substrate 11 is a board on which an electric circuit capable of changing wiring is organized, and may include a printed circuit board, a wiring board, and an insulating board made of an insulating material capable of forming a conductor pattern on the surface of the insulating board. there is.

상기 절연기판(11)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 절연기판(11)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 절연기판(11)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.The insulating substrate 11 may be rigid or flexible. For example, the insulating substrate 11 may include glass or plastic. In detail, the insulating substrate 11 includes chemically strengthened/semi-tempered glass such as soda lime glass or aluminosilicate glass, or polyimide (PI) or polyethylene terephthalate (PET). ), reinforced or soft plastics such as propylene glycol (PPG), polycarbonate (PC), or sapphire.

또한, 상기 절연기판(11)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 절연기판(11)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.In addition, the insulating substrate 11 may include an optical isotropic film. For example, the insulating substrate 11 may include Cyclic Olefin Copolymer (COC), Cyclic Olefin Polymer (COP), polycarbonate (PC), or polymethyl methacrylate (PMMA). .

또한, 상기 절연기판(11)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연기판(11)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 절연기판(11)의 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.In addition, the insulating substrate 11 may partially have a curved surface and be bent. That is, the insulating substrate 11 may partially have a flat surface and partially have a curved surface and be bent. In detail, the end of the insulating substrate 11 may be bent while having a curved surface or may be bent or bent with a surface including a random curvature.

또한, 상기 절연기판(11)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 절연기판(11)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이 때, 절연기판(11)은, 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 전기부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.In addition, the insulating substrate 11 may be a flexible substrate having flexible characteristics. In addition, the insulating substrate 11 may be a curved or bent substrate. At this time, the insulating substrate 11 expresses the electric wiring connecting the circuit components in a wiring diagram based on the circuit design, and can reproduce the electric conductor on the insulator. In addition, it is possible to mount electrical components and form wires connecting them in a circuit manner, and to mechanically fix components other than the electrical connection function of the components.

절연기판(11)의 표면에는 전극(12) 및 패드(13)가 형성된다. 또한, 도면에 도시되어 있지는 않지만, 상기 절연기판(11)의 표면에는 상기 전극(12)이나 패드(13), 그리고 기타 단자 등과 같은 구성요소와 전기적으로 연결되는 다수의 회로패턴(도시하지 않음)이 배치되며, 그에 따라 전기적 신호를 전달할 수 있다.An electrode 12 and a pad 13 are formed on the surface of the insulating substrate 11 . In addition, although not shown in the drawings, a plurality of circuit patterns (not shown) electrically connected to components such as the electrodes 12, pads 13, and other terminals are formed on the surface of the insulating substrate 11. This is arranged, and thus an electrical signal can be transmitted.

상기 전극(12) 및 패드(13)는 상기 절연기판(11) 위에 장착되는 칩(추후 설명)과 전기적으로 연결된다. 여기에서, 상기 칩은 소자와 같은 전자제품을 포함할 수 있다. 상기 소자는 능동 소자와 수동 소자로 구분될 수 있으며, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다.The electrode 12 and the pad 13 are electrically connected to a chip (described later) mounted on the insulating substrate 11 . Here, the chip may include electronic products such as devices. The element can be divided into an active element and a passive element. The active element is an element that actively uses a non-linear part, and the passive element means a device that does not use a non-linear characteristic even though both linear and non-linear characteristics exist.

그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 반도체 패키지와 함께 기판 위에 실장된다.In addition, the passive elements may include transistors, IC semiconductor chips, and the like, and the passive elements may include capacitors, resistors, and inductors. The passive element is mounted on a substrate together with a conventional semiconductor package in order to increase the signal processing speed of a semiconductor chip, which is an active element, or perform a filtering function.

이에 따라, 상기 전극(12) 및 패드(13)는 상기와 같은 칩이 실장되는 실장부의 기능과, 상기 칩과 전기적으로 연결되는 단자부의 기능을 수행한다.Accordingly, the electrode 12 and the pad 13 perform the functions of a mounting unit in which the chip is mounted and a terminal unit electrically connected to the chip.

이때, 상기 인쇄회로기판(10)은 와이어 본딩 방식으로 칩이 실장될 수 있도록 하며, 이에 따라 상기 전극(12)과 상기 패드(13)는 서로 분리되어 있다. 다시 말해서, 상기 전극(12)과 상기 패드(13)는 전기적으로 연결되지 않는다.At this time, the printed circuit board 10 allows a chip to be mounted using a wire bonding method, and thus the electrode 12 and the pad 13 are separated from each other. In other words, the electrode 12 and the pad 13 are not electrically connected.

그리고, 상기 패드(13)는 상기 칩이 실장되는 영역에 배치되어, 상기 칩이 안착될 수 있도록 하는 실장 패드이다. 이때, 상기 패드(13)는 상기 칩과 전기적으로 연결되지 않는다. And, the pad 13 is a mounting pad that is disposed in an area where the chip is mounted so that the chip can be seated. At this time, the pad 13 is not electrically connected to the chip.

상기 전극(12)은 상기 절연기판(11) 위에 상기 패드(13)와 일정 간격 이격되어 배치되며, 그에 따라 상기 패드(13) 위에 부착된 칩과 전기적으로 연결된다. 상기 전극(12)은 와이어와 같은 결합 부재를 통해 상기 칩과 전기적으로 연결되는 와이어 본딩부이다.The electrode 12 is disposed on the insulating substrate 11 and spaced apart from the pad 13 by a predetermined distance, and is electrically connected to a chip attached to the pad 13 accordingly. The electrode 12 is a wire bonding part electrically connected to the chip through a coupling member such as a wire.

상기 패드(13)의 내부에는 접착부재(14)가 배치된다. 바람직하게, 상기 패드(13)는 중앙 부분이 개방된 단일폐곡선 형상을 갖는다. 그리고, 상기 접착부재(14)는 상기 개방된 패드(13)의 중앙 부분에 배치된다.An adhesive member 14 is disposed inside the pad 13 . Preferably, the pad 13 has a single closed curve shape with an open central portion. Also, the adhesive member 14 is disposed at the center of the open pad 13 .

상기 패드(13)는 일정 높이를 가지며, 상기 패드(13)의 높이는 상기 패드(13)의 중앙 부분 내에 배치되는 접착부재(14)의 도포량에 의해 결정될 수 있다. 상기 패드(13)는 상기 접착부재(14)의 주위를 둘러싸며 배치되고, 그에 따라 상기 접착부재(14)가 다른 영역으로 흘러 넘치는 것을 방지하는 댐 역할을 한다.The pad 13 has a certain height, and the height of the pad 13 may be determined by the amount of application of the adhesive member 14 disposed in the central portion of the pad 13 . The pad 13 surrounds the periphery of the adhesive member 14 and serves as a dam to prevent the adhesive member 14 from overflowing to other areas.

즉, 상기 절연기판(11)에는 상부에 배치되는 칩과 수직으로 중첩되는 영역에 공극(도시하지 않음)이 형성될 수 있다. 상기 공극은 상기 칩에서 발생하는 열이 상기 절연기판(11)에 배치된 다른 구성요소에 영향을 주지 않기 위함이다. 그러나, 상기와 같은 구조를 가지는 패드(13)가 존재하지 않는 경우, 상기 접착부재(14)가 넘쳐 흐를 수 있으며, 이에 따라 상기 접착부재(14)에 의해 상기 절연기판(11)의 공극이 막히는 상황이 발생할 수 있다.That is, a gap (not shown) may be formed in a region vertically overlapping a chip disposed thereon in the insulating substrate 11 . The air gap is to prevent heat generated from the chip from affecting other components disposed on the insulating substrate 11 . However, when the pad 13 having the above structure does not exist, the adhesive member 14 may overflow, and accordingly, the gap of the insulating substrate 11 is blocked by the adhesive member 14. situation may arise.

그러나, 본 발명에서는 상기와 같은 단일 폐곡선 형상을 갖는 댐 기능을 하는 패드(13)를 형성하고, 상기 패드(13)의 내부에 상기 접착부재(14)를 형성한다. 이에 따라, 상기 접착부재(14)가 상기 패드(13)의 댐에 의해 막혀 외부로 흘러나오지 않으며, 이에 따라 상기 절연기판(11)의 공극이 막히는 상황을 사전에 방지할 수 있다.However, in the present invention, the pad 13 having a single closed curve shape and functioning as a dam is formed, and the adhesive member 14 is formed inside the pad 13. Accordingly, the adhesive member 14 is blocked by the dam of the pad 13 and does not flow out, and accordingly, a situation in which the air gap of the insulating substrate 11 is blocked can be prevented in advance.

상기 패드(13) 및 전극(12)은 전도성이 있는 물질로 형성될 수 있다. 바람직하게, 상기 전극(12)은 전도성이 있는 금속 물질로 형성될 수 있다. 또한, 제 1 실시 예에서의 패드(13)는 전도성 또는 비전도성 물질로 형성될 수 있으며, 바람직하게 상기 접착부재(14)를 안정적으로 둘러쌓을 수 있는 물질로 형성될 수 있다. 한편, 본 발명의 실시 예에서는, 상기 패드(13)와 전극(12)을 동일한 금속으로 형성하도록 하여, 상기 패드(13)와 상기 전극(12)을 한번의 공정에 의해 동시에 형성할 수 있도록 한다.The pad 13 and the electrode 12 may be formed of a conductive material. Preferably, the electrode 12 may be formed of a conductive metal material. In addition, the pad 13 in the first embodiment may be formed of a conductive or non-conductive material, and preferably may be formed of a material capable of stably surrounding the adhesive member 14 . On the other hand, in the embodiment of the present invention, the pad 13 and the electrode 12 are formed of the same metal, so that the pad 13 and the electrode 12 can be formed at the same time in one process .

상기 패드(13) 및 전극(12)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 패드(13) 및 전극(12)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 또한, 상기 전극(12)의 표면에는 금속층(도시하지 않음)이 배치될 수 있으며, 상기 금속층은, 상기 전극(12)의 표면을 보호하면서, 상기 전극(12)의 본딩력을 높일 수 있는 금속물질로 형성된다. 바람직하게, 상기 금속층은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속을 포함하는 금속물질로 형성될 수 있다.The pad 13 and the electrode 12 are at least one selected from gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn) It can be formed of a metal material of. In addition, the pad 13 and the electrode 12 are made of gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), zinc (Zn) with excellent bonding strength It may be formed of a paste or solder paste containing at least one metal material selected from among. In addition, a metal layer (not shown) may be disposed on the surface of the electrode 12, and the metal layer protects the surface of the electrode 12 while increasing the bonding force of the electrode 12. made of matter Preferably, the metal layer includes at least one metal selected from gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn). It can be made of a metal material.

한편, 상기 전극(12) 및 패드(13)는 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다. On the other hand, the electrode 12 and the pad 13 are manufactured using an additive process, a subtractive process, a modified semi-additive process (MSAP), and a semi-additive process (SAP), which are typical printed circuit board manufacturing processes. Additive Process) method, etc., and a detailed description is omitted here.

도 3을 참조하면, 상기 패드(13)와 전극(12) 각각은 상기 절연기판(11) 위에 일정 간격 이격되어 복수 개로 배치될 수 있다.Referring to FIG. 3 , each of the pads 13 and the electrodes 12 may be disposed on the insulating substrate 11 in plural numbers spaced apart from each other by a predetermined interval.

바람직하게, 상기 패드(13)는 상기 절연기판(11) 위에 배치되는 제 1 패드, 제 2 패드, 제 3 패드 및 제 4 패드를 포함할 수 있다.Preferably, the pad 13 may include a first pad, a second pad, a third pad, and a fourth pad disposed on the insulating substrate 11 .

상기 패드(13)는 상기 절연기판(11)의 표면 중 칩이 실장될 실장 영역 위에 배치된다. 바람직하게, 상기 패드(13)는 상기 실장 영역의 모서리 영역에 각각 배치될 수 있다. The pad 13 is disposed on a mounting region on the surface of the insulating substrate 11 where a chip is to be mounted. Preferably, the pads 13 may be respectively disposed at corner regions of the mounting region.

상기 패드(13)는 도 3에 도시된 바와 같이, 단일폐곡선의 링(ring) 형상을 가질 수 있다. 즉, 상기 패드(13)는 중앙 영역에 상기 절연기판(11)의 표면을 노출하는 개구부를 갖는다. As shown in FIG. 3 , the pad 13 may have a ring shape of a single closed curve. That is, the pad 13 has an opening exposing the surface of the insulating substrate 11 in a central region.

그리고, 상기 패드(13)의 개구부(또는 단일폐곡선의 내부) 내에는 접착부재(14)가 배치된다. 상기 접착부재(14)는 상기 패드(13)가 가지는 높이에 대응하는 중량을 가지며 상기 패드(13) 내에 도포된다. 바람직하게, 상기 접착부재(14)는 상기 패드(13)의 상면 위로 일정 높이를 가지고 돌출될 수 있다. 즉, 상기 칩은 상기 패드(13)에 의해 지지되면서, 상기 패드(13)의 상부 영역 위에 부착되어야 한다. 그러나, 상기 접착부재(14)가 상기 패드(13)와 동일 높이를 가지며 상기 패드(13)의 내부에만 도포되는 경우, 상기 칩이 안정적으로 상기 패드(13) 위에 부착될 수 없다. 따라서, 본 발명에서는 상기 접착부재(14)가 일정 높이를 가지고 상기 패드(13)의 표면 위로 돌출되도록 한다. 그리고, 상기 표면 위로 돌출된 접착부재(14)는 상기 칩의 부착 공정에서 상기 패드(13)의 표면 위로 이동하며, 그에 따라 상기 패드(13) 위에 상기 칩이 안정적으로 부착될 수 있도록 하여 접착력을 향상시킨다.An adhesive member 14 is disposed in the opening of the pad 13 (or inside the single closed curve). The adhesive member 14 has a weight corresponding to the height of the pad 13 and is applied within the pad 13 . Preferably, the adhesive member 14 may protrude from the upper surface of the pad 13 at a predetermined height. That is, the chip should be supported by the pad 13 and attached to the upper region of the pad 13 . However, when the adhesive member 14 has the same height as the pad 13 and is applied only to the inside of the pad 13, the chip cannot be stably attached to the pad 13. Therefore, in the present invention, the adhesive member 14 protrudes above the surface of the pad 13 with a certain height. In addition, the adhesive member 14 protruding above the surface moves onto the surface of the pad 13 in the process of attaching the chip, so that the chip can be stably attached to the pad 13, thereby increasing the adhesive force. improve

상기 전극(12)은 상기 절연기판(11) 위에 복수 개 배치된다. 상기 전극(12)의 수는 상기 절연기판(11) 위에 부착되는 칩의 종류나 타입에 의해 결정될 수 있다. 바람직하게, 상기 전극(12)은 4전극 구조로 배치될 수 있으며, 그에 따라 제 1 전극, 제 2 전극, 제 3 전극 및 제 4 전극을 포함할 수 있다.A plurality of electrodes 12 are disposed on the insulating substrate 11 . The number of electrodes 12 may be determined by the type or type of chips attached to the insulating substrate 11 . Preferably, the electrode 12 may be arranged in a 4-electrode structure, and thus may include a first electrode, a second electrode, a third electrode, and a fourth electrode.

한편, 본 발명의 제 1 실시 예에서의 접착부재(14)는 액상 접착제일 수 있다. 즉, 상기 액상 접착제는 접착력이나 구성 성분은 맞으나, 점도가 낮기 때문에 도포 위치나 도포량을 컨트롤 하기가 매우 어렵다.Meanwhile, the adhesive member 14 in the first embodiment of the present invention may be a liquid adhesive. That is, the adhesive strength and components of the liquid adhesive are correct, but the viscosity is low, so it is very difficult to control the application position or application amount.

이에 따라, 본 발명에서는 상기와 같은 댐 구조의 패드(13)를 형성하고, 상기 액상형 접착제를 포함하는 접착부재(14)를 상기 패드(13)의 내부에 도포함으로써, 상기 도포되는 접착부재(14)의 위치나 양을 정확히 조절할 수 있다.Accordingly, in the present invention, by forming the pad 13 of the dam structure as described above and applying the adhesive member 14 containing the liquid adhesive to the inside of the pad 13, the applied adhesive member 14 ) can be precisely controlled.

또한, 본 발명의 제 1 실시 예에서의 상기 접착부재(14)는 전도성 접착제일 수 있으며, 이와 다르게 비전도성 접착제일 수 있다. 즉, 상기 인쇄회로기판(10)은 와이어 본딩 방식의 기판이며, 이에 따라 상기 패드(13)와 상기 칩은 상호 전기적으로 연결되지 않는다. 따라서, 상기 패드(13) 내에 도포되는 접착부재(14)도 상기 칩과 전기적으로 연결되지 않아도 되며, 이에 따라 상기 접착부재(14)는 비전도성 접착제를 사용할 수 있으며, 이와 다르게 전도성 접착제를 사용할 수도 있다.In addition, the adhesive member 14 in the first embodiment of the present invention may be a conductive adhesive, and may be a non-conductive adhesive differently. That is, the printed circuit board 10 is a board of the wire bonding method, and thus the pad 13 and the chip are not electrically connected to each other. Therefore, the adhesive member 14 applied to the pad 13 does not have to be electrically connected to the chip. Accordingly, the adhesive member 14 may use a non-conductive adhesive or, alternatively, a conductive adhesive. there is.

상기 전도성 접착제는, 크게 이방성 도전 접착제(anisotropic conductive adhesive)와 등방성 도전 접착제(isotropic conductive adhesive)로 구분되며, 기본적으로 Ni, Au/고분자, 또는 Ag 등의 도전성 입자들과, 열경화성, 열가소성, 또는 이 둘의 특성을 혼합한 혼합형 절연수지(blend type insulating resin)로 구성된다. The conductive adhesive is largely divided into an anisotropic conductive adhesive and an isotropic conductive adhesive, and is basically conductive particles such as Ni, Au/polymer, or Ag, and thermosetting, thermoplastic, or It is composed of a blend type insulating resin that combines the characteristics of the two.

또한, 비전도성 접착제는 폴리머 접착제일 수 있으며, 바람직하게, 열경화성수지, 열가소성수지, 충전제, 경화제, 및 경화촉진제를 포함하는 비전도 폴리머 접착제일 수 있다.In addition, the non-conductive adhesive may be a polymer adhesive, and preferably may be a non-conductive polymer adhesive including a thermosetting resin, a thermoplastic resin, a filler, a curing agent, and a curing accelerator.

본 발명에 따른 실시 예에 의하면, 단일폐곡선 형상을 갖는 패드의 내부에 접착제를 도포함으로써, 상기 접착제가 외부로 흘러나오는 현상을 사전에 방지할 수 있으며, 상기 패드 내부에 정확한 양의 접착제를 도포할 수 있다.According to the embodiment according to the present invention, by applying the adhesive to the inside of the pad having a single closed curve shape, it is possible to prevent the adhesive from flowing out to the outside in advance, and it is possible to apply an accurate amount of the adhesive to the inside of the pad. can

또한, 본 발명에 따른 실시 예에 의하면, 단일폐곡선 형상의 패드 내부에 도전성 접착제 또는 비도전성 접착제를 선택적으로 도포함으로써, 플립 칩 본딩 및 와이어 본딩 방식에 모두 적용할 수 있는 기판을 제공할 수 있다.In addition, according to an embodiment according to the present invention, a substrate applicable to both flip chip bonding and wire bonding methods can be provided by selectively applying a conductive adhesive or a non-conductive adhesive to the inside of a pad having a single closed curve shape.

또한, 본 발명에 따른 실시 예에 의하면, 단일폐곡선 형상의 패드 내부에 도포된 접착제를 이용하여 칩을 부착함으로써, 상기 칩이 부착되는 정확한 위치에 상기 접착제를 도포할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.In addition, according to the embodiment according to the present invention, by attaching the chip using the adhesive applied to the inside of the pad having a single closed curve shape, the adhesive can be applied to the exact position where the chip is attached, thereby improving reliability. can make it

또한, 본 발명에 따른 실시 예에서는, 칩 실장 시에 접착제가 흘러 나오지 않을 정도의 작은 단부를 구비할 수도 있다. 즉, 도 2a에서는, 상기 패드(13)에는 상기 패드의 중앙 부분에 상기 패드의 상면 및 하면을 관통하는 관통 홀이 형성되었으며, 상기 형성된 관통 홀 내에 상기 접착부재(14)가 도포되었다.In addition, in the embodiment according to the present invention, an end portion small enough to prevent the adhesive from flowing out during chip mounting may be provided. That is, in FIG. 2A , a through hole is formed at the center of the pad 13 to pass through upper and lower surfaces of the pad, and the adhesive member 14 is applied in the formed through hole.

이와 다르게, 도 2b에서와 같이, 상기 패드(13)에는 상면의 중앙 부분에 내부 방향으로 일정 깊이 함몰된 오목부가 형성될 수 있으며, 상기 형성된 오목부 내에 상기 접착제가 도포될 수 있다. Alternatively, as shown in FIG. 2B, a concave portion recessed to a certain depth in an inward direction may be formed in the central portion of the upper surface of the pad 13, and the adhesive may be applied to the formed concave portion.

다시 말해서, 상기 패드(13)는 도 2a에서와 같은 관통 홀이 아닌 홈 형상을 갖는 오목부가 형성될 수 있으며, 그에 따라 상기 오목부 내에 상기 접착부재(14)가 도포될 수 있다.In other words, the pad 13 may have a concave portion having a groove shape rather than a through hole as shown in FIG. 2A , and thus the adhesive member 14 may be applied in the concave portion.

또한, 이와 다르게 상기 접착부재가 패드 외부로 흘러 넘치는 것을 방지할 수 있는 형상이면, 본 실시 예가 속하는 분야의 통상의 지식을 가진 자가 본질적인 특성을 벗어나지 않는 범위 내에서 변경과 응용이 가능하다.In addition, if the shape can prevent the adhesive member from overflowing to the outside of the pad, changes and applications can be made by those skilled in the art without departing from the essential characteristics.

이하에서는, 도 4를 참조하여 도 2 및 3에 도시된 인쇄회로기판(10)의 제조 방법에 대해 설명하기로 한다.Hereinafter, a method of manufacturing the printed circuit board 10 shown in FIGS. 2 and 3 will be described with reference to FIG. 4 .

먼저, 도 4a의 (A)에서와 같이 절연기판(11)을 준비하고, 상기 준비된 절연기판(11) 위에 금속층(11A)을 형성한다.First, as shown in (A) of FIG. 4A, an insulating substrate 11 is prepared, and a metal layer 11A is formed on the prepared insulating substrate 11.

이때, 상기 금속층(11A)은 상기 절연기판(11) 위에 구리를 포함하는 금속을 무전해 도금하여 형성할 수 있다.In this case, the metal layer 11A may be formed by electroless plating a metal including copper on the insulating substrate 11 .

상기 절연기판(11)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulating substrate 11 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate, and may include an epoxy-based insulating resin when a polymer resin is included. Alternatively, a polyimide-based resin may be included.

상기 금속층(11A)은 상기 절연기판(11)의 표면에 무전해 도금하여 형성하는 것과는 달리 일반적인 CCL(Copper Clad Laminate)을 사용할 수 있다.Unlike forming the metal layer 11A by electroless plating on the surface of the insulating substrate 11, a general CCL (Copper Clad Laminate) may be used.

이때, 상기 금속층(11A)을 무전해 도금하여 형성하는 경우, 상기 절연기판(11)의 상면에 조도를 부여하여 도금이 원활히 진행되도록 할 수 있다.In this case, when the metal layer 11A is formed by electroless plating, roughness may be applied to the upper surface of the insulating substrate 11 so that the plating may proceed smoothly.

무전해 도금 방식은 탈지과정, 소프트 부식과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층(11A)은 도금이 아닌 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있을 것이다.The electroless plating method may be performed in the order of a degreasing process, a soft corrosion process, a preliminary catalyst treatment process, a catalyst treatment process, an activation process, an electroless plating process, and an oxidation prevention process. In addition, the metal layer 11A may be formed by sputtering metal particles using plasma instead of plating.

이때, 상기 금속층(11A)을 도금하기 이전에 상기 절연기판(11)의 표면의 스미어를 제거하는 디스미어 공정을 추가로 수행할 수 있다. 상기 디스미어 공정은 상기 절연기판(11)의 표면에 조도를 부여하여, 상기 금속층(11A)의 형성에 대한 도금력을 높이기 위해 수행된다.At this time, a desmear process for removing smear from the surface of the insulating substrate 11 may be additionally performed before plating the metal layer 11A. The desmear process is performed to increase plating power for forming the metal layer 11A by imparting roughness to the surface of the insulating substrate 11 .

다음으로, 도 4a의 (B)에서와 같이, 상기 금속층(11A)을 선택적으로 제거하여, 상기 절연기판(11) 위에 일정 간격을 두고 서로 이격된 복수의 패드(13) 및 복수의 전극(12)을 형성한다. 이때, 상기 패드(13) 및 전극(12)은 상기 동일한 금속층(11A)을 이용하여 형성되기 때문에, 동일한 물질로 동시에 형성될 수 있다.Next, as shown in (B) of FIG. 4A, the metal layer 11A is selectively removed to form a plurality of pads 13 and a plurality of electrodes 12 spaced apart from each other at regular intervals on the insulating substrate 11. ) to form At this time, since the pad 13 and the electrode 12 are formed using the same metal layer 11A, they may be simultaneously formed of the same material.

이를 위해, 상기 금속층(11A) 위에 상기 패드(13) 및 전극(12)의 형성 위치를 덮는 드라이 필름(도시하지 않음)을 형성한다. 상기 드라이 필름은, 상기 금속층(11A)의 표면 중 제거될 부분이 개방된 개구부를 갖는다. To this end, a dry film (not shown) is formed on the metal layer 11A to cover the formation positions of the pad 13 and the electrode 12 . The dry film has an opening in which a portion of the surface of the metal layer 11A to be removed is open.

이때, 상기 패드(13) 및 전극(12)을 형성하기 위한 상기 금속층(11A)의 제거 공정에서, 상기 패드(13)의 중앙 부분도 함께 제거하여, 상기 개구부(13A)를 포함하는 상기 패드(13)를 형성한다. At this time, in the process of removing the metal layer 11A for forming the pad 13 and the electrode 12, the central portion of the pad 13 is also removed, and the pad including the opening 13A ( 13) form.

이때, 상기 도면에서와 같이, 상기 개구부(13A)의 깊이는 상기 패드(13)의 높이와 동일하며, 이에 따라 상기 개구부(13A)는 관통 홀로 형성될 수 있다. At this time, as shown in the drawing, the depth of the opening 13A is the same as the height of the pad 13, and thus the opening 13A may be formed as a through hole.

이때, 상기 전극(12)은 상기 절연기판(11) 위에 상기 패드(13)와 일정 간격 이격되어 배치되며, 그에 따라 상기 패드(13) 위에 부착된 칩과 전기적으로 연결된다. 상기 전극(12)은 와이어와 같은 결합 부재를 통해 상기 칩과 전기적으로 연결되는 와이어 본딩부이다. At this time, the electrode 12 is disposed on the insulating substrate 11 and spaced apart from the pad 13 by a predetermined interval, and is electrically connected to a chip attached to the pad 13 accordingly. The electrode 12 is a wire bonding part electrically connected to the chip through a coupling member such as a wire.

다음으로, 도 4a의 (C)와 같이, 상기 패드(13)의 개구부(13A) 내에 접착부재(14)를 도포한다. 바람직하게, 상기 패드(13)는 중앙 부분이 개방된 단일폐곡선 형상을 갖는다. 그리고, 상기 접착부재(14)는 상기 개방된 패드(13)의 중앙 부분에 배치된다.Next, as shown in (C) of FIG. 4A, an adhesive member 14 is applied to the opening 13A of the pad 13. Preferably, the pad 13 has a single closed curve shape with an open central portion. Also, the adhesive member 14 is disposed at the center of the open pad 13 .

이때, 상기 패드(13)는 일정 높이를 가지며, 상기 패드(13)의 높이는 상기 패드(13)의 중앙 부분 내에 배치되는 접착부재(14)의 도포량에 의해 결정될 수 있다. 상기 패드(13)는 상기 접착부재(14)의 주위를 둘러싸며 배치되고, 그에 따라 상기 접착부재(14)가 다른 영역으로 흘러 넘치는 것을 방지하는 댐 역할을 한다.At this time, the pad 13 has a certain height, and the height of the pad 13 may be determined by the amount of application of the adhesive member 14 disposed in the central portion of the pad 13 . The pad 13 surrounds the periphery of the adhesive member 14 and serves as a dam to prevent the adhesive member 14 from overflowing to other areas.

접착부재(14)는 액상 접착제일 수 있다. 즉, 상기 액상 접착제는 접착력이나 구성 성분은 맞으나, 점도가 낮기 때문에 도포 위치나 도포량을 컨트롤 하기가 매우 어렵다.The adhesive member 14 may be a liquid adhesive. That is, the adhesive strength and components of the liquid adhesive are correct, but the viscosity is low, so it is very difficult to control the application position or application amount.

이에 따라, 본 발명에서는 상기와 같은 댐 구조의 패드(13)를 형성하고, 상기 액상형 접착제를 포함하는 접착부재(14)를 상기 패드(13)의 내부에 도포함으로써, 상기 도포되는 접착부재(14)의 위치나 양을 정확히 조절할 수 있다.Accordingly, in the present invention, by forming the pad 13 of the dam structure as described above and applying the adhesive member 14 containing the liquid adhesive to the inside of the pad 13, the applied adhesive member 14 ) can be precisely controlled.

또한, 본 발명의 제 1 실시 예에서의 상기 접착부재(14)는 전도성 접착제일 수 있으며, 이와 다르게 비전도성 접착제일 수 있다. 즉, 상기 인쇄회로기판(10)은 와이어 본딩 방식의 기판이며, 이에 따라 상기 패드(13)와 상기 칩은 상호 전기적으로 연결되지 않는다. 따라서, 상기 패드(13) 내에 도포되는 접착부재(14)도 상기 칩과 전기적으로 연결되지 않아도 되며, 이에 따라 상기 접착부재(14)는 비전도성 접착제를 사용할 수 있으며, 이와 다르게 전도성 접착제를 사용할 수도 있다.In addition, the adhesive member 14 in the first embodiment of the present invention may be a conductive adhesive, and may be a non-conductive adhesive differently. That is, the printed circuit board 10 is a board of the wire bonding method, and thus the pad 13 and the chip are not electrically connected to each other. Therefore, the adhesive member 14 applied to the pad 13 does not have to be electrically connected to the chip. Accordingly, the adhesive member 14 may use a non-conductive adhesive or, alternatively, a conductive adhesive. there is.

한편, 도 4b에 도시된 바와 같은 공정을 통해 도 2b에 도시된 인쇄회로기판(10)을 제조할 수 있다.Meanwhile, the printed circuit board 10 shown in FIG. 2B may be manufactured through the process shown in FIG. 4B.

먼저, 도 4b의 (A)에서와 같이 절연기판(11)을 준비하고, 상기 준비된 절연기판(11) 위에 금속층(11A)을 형성한다.First, as in (A) of FIG. 4B , an insulating substrate 11 is prepared, and a metal layer 11A is formed on the prepared insulating substrate 11 .

다음으로, 도 4b의 (B)에서와 같이, 상기 금속층(11A)을 선택적으로 제거하여, 상기 절연기판(11) 위에 일정 간격을 두고 서로 이격된 복수의 패드(13) 및 복수의 전극(12)을 형성한다. Next, as shown in (B) of FIG. 4B, the metal layer 11A is selectively removed to form a plurality of pads 13 and a plurality of electrodes 12 spaced apart from each other at regular intervals on the insulating substrate 11. ) to form

다음으로, 도 4b의 (C)에서와 같이, 상기 절연기판(11), 상기 패드(13) 및 상기 전극(12) 위에 개구부(13A)를 형성하기 위한 마스크(도시하지 않음)를 배치하고, 상기 형성된 마스크를 이용하여 상기 패드(13)의 일부를 제거한다.Next, as in (C) of FIG. 4B, a mask (not shown) for forming an opening 13A is disposed on the insulating substrate 11, the pad 13, and the electrode 12, A portion of the pad 13 is removed using the formed mask.

즉, 상기 마스크는, 상기 상기 절연기판(11), 상기 패드(13) 및 상기 전극(12) 위에 배치되면서, 제거될 상기 패드(13)의 표면을 노출하는 개구부를 갖는다. 이때, 상기 개구부(13A)의 깊이는 상기 패드(13)의 높이보다 작을 수 있다. 다시 말해서, 상기 개구부(13A)는 도 4b의 (C)에서와 같은 홈(groove) 형상을 가질 수 있다.That is, the mask is disposed on the insulating substrate 11, the pad 13, and the electrode 12, and has an opening exposing a surface of the pad 13 to be removed. In this case, the depth of the opening 13A may be smaller than the height of the pad 13 . In other words, the opening 13A may have a groove shape as shown in (C) of FIG. 4B.

여기에서, 상기 개구부(13A)가 홈(groove) 형상을 가지는 경우, 상기 도 4a의 (B) 공정이, 상기 패드(13) 및 전극(12)을 형성하는 제 1 공정과, 상기 개구부(13A)를 형성하는 제 2 공정으로 구분되어 각각 각각 진행될 수 있다.Here, when the opening 13A has a groove shape, the step (B) of FIG. 4A is a first step of forming the pad 13 and the electrode 12, and the opening 13A ) It can be divided into a second process of forming, and each can proceed.

다음으로, 도 4b의 (D)와 같이, 상기 패드(13)의 개구부(13A) 내에 접착부재(14)를 도포한다Next, as shown in (D) of FIG. 4B, the adhesive member 14 is applied in the opening 13A of the pad 13.

도 5a는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 단면 구조를 나타낸 도면이고, 도 5b는 도 5a에 도시된 인쇄회로기판의 변형 예를 나타낸 도면이고, 도 6은 도 5의 인쇄회로기판의 평면도이며, 도 7a는 도 5a의 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이고, 도 7b는 도 5b의 인쇄회로기판의 제조 방법을 공정 순으로 도시한 단면도이다.5A is a view showing a cross-sectional structure of a printed circuit board according to a second embodiment of the present invention, FIG. 5B is a view showing a modified example of the printed circuit board shown in FIG. 5A, and FIG. 6 is a printed circuit diagram of FIG. 5 7a is a cross-sectional view showing the manufacturing method of the printed circuit board of FIG. 5a in process order, and FIG. 7b is a cross-sectional view showing the manufacturing method of the printed circuit board of FIG. 5b in process order.

이하에서는, 도 5 내지 7을 참조하여, 본 발명의 제 1 실시 예에 따른 인쇄회로기판에 대해 설명하기로 한다.Hereinafter, a printed circuit board according to a first embodiment of the present invention will be described with reference to FIGS. 5 to 7 .

먼저, 도 5 내지 7에 도시된 제 2 실시 예에 따른 인쇄회로기판은, 칩이 부착되는 지지 기판이며, 보다 구체적으로는 플립 칩 본딩에 의해 상기 칩이 부착되는 지지 기판이다. 상기 플립 칩 본딩 방식은, 상기 칩의 전극과 상기 인쇄회로기판의 전극이 별도의 연결 부재 없이 직접 연결되는 방식이며, 구체적으로 상기 인쇄회로기판이 전극 위에 상기 칩이 전극을 바로 부착시키는 방식이다.First, the printed circuit board according to the second embodiment shown in FIGS. 5 to 7 is a support substrate to which a chip is attached, and more specifically, a support substrate to which the chip is attached by flip chip bonding. The flip chip bonding method is a method in which electrodes of the chip and electrodes of the printed circuit board are directly connected without a separate connecting member, and specifically, a method in which the chip electrodes are directly attached on the electrodes of the printed circuit board.

한편, 도 5a에 도시된 인쇄회로기판(20)은 도 2a에 도시된 인쇄회로기판(10)과 전극의 구조만 다를 뿐, 다른 부분의 구조는 서로 동일하다. 이에 따라, 이하에서는, 상기 인쇄회로기판(20)의 전극의 구조에 대해서만 설명하기로 한다.Meanwhile, the printed circuit board 20 shown in FIG. 5A is different from the printed circuit board 10 shown in FIG. 2A only in the structure of the electrode, and the structure of other parts is the same. Accordingly, hereinafter, only the structure of the electrode of the printed circuit board 20 will be described.

도 2a에서의 인쇄회로기판(10)은 상기 절연기판(11) 위에 배치된 전극(12)과 패드(13)는 서로 전기적으로 분리되어 있었다. 다시 말해서, 상기 전극(12)과 상기 패드(13)는 상호 일정 간격 이격되어 있었다.In the printed circuit board 10 of FIG. 2A , electrodes 12 and pads 13 disposed on the insulating board 11 are electrically separated from each other. In other words, the electrode 12 and the pad 13 were spaced apart from each other by a predetermined distance.

그러나, 도 5a에 도시된 제 2 실시 예에서의 인쇄회로기판(20)은, 절연기판(21) 위에 전극(22) 및 패드(23)가 배치되는데, 이때 상기 전극(22)과 패드(23)는 서로 전기적으로 연결되어 있다. However, in the printed circuit board 20 in the second embodiment shown in FIG. 5A, the electrodes 22 and the pads 23 are disposed on the insulating substrate 21. At this time, the electrodes 22 and the pads 23 ) are electrically connected to each other.

다시 말해서, 인쇄회로기판(10)은 상기 절연기판(21) 위에 배치되며, 상기 전극(22)과 패드(23) 사이에 배치되며, 상기 전극(22)과 패드(23)를 상호 전기적으로 연결하는 연결패턴(25)을 더 포함한다.In other words, the printed circuit board 10 is disposed on the insulating substrate 21, disposed between the electrode 22 and the pad 23, and electrically connects the electrode 22 and the pad 23 to each other. It further includes a connection pattern 25 to do.

상기 연결패턴(25)의 일단은 상기 전극(22)과 연결되고, 상기 연결패턴(25)의 타단은 상기 패드(23)와 연결된다.One end of the connection pattern 25 is connected to the electrode 22 , and the other end of the connection pattern 25 is connected to the pad 23 .

연결패턴(25)은 상기 전극(22) 및 패드(23)와 마찬가지로, 전도성이 있는 금속 물질로 형성될 수 있다. 바람직하게, 상기 연결패턴(25)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 패드(13) 및 전극(12)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. Like the electrodes 22 and the pads 23, the connection patterns 25 may be formed of a conductive metal material. Preferably, the connection pattern 25 is at least one selected from gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn). It may be made of a metal material. In addition, the pad 13 and the electrode 12 are made of gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), zinc (Zn) with excellent bonding strength It may be formed of a paste or solder paste containing at least one metal material selected from among.

한편, 도 5a에서는 설명의 편의를 위해 상기 절연기판(21) 위에 상기 전극(22), 연결패턴(25) 및 패드(23)가 상호 구분되는 것으로 도시하였지만, 실질적으로 상기 전극(22), 연결패턴(25) 및 패드(23)는 일체로 형성된 구조를 갖는다. 다시 말해서, 상기 전극(22), 상기 패드(23) 및 상기 연결패턴(25)은 하나의 금속층을 에칭하거나, 동일한 금속물질을 도금하여 형성되며, 그에 따라 실질적으로 상기 전극(22), 패드(23) 및 상기 연결패턴(25)은 서로 연결된 일체 구조를 갖는다.Meanwhile, in FIG. 5A, for convenience of description, the electrode 22, the connection pattern 25, and the pad 23 are shown as being separated from each other on the insulating substrate 21, but in reality, the electrode 22, the connection The pattern 25 and the pad 23 have an integrally formed structure. In other words, the electrode 22, the pad 23, and the connection pattern 25 are formed by etching one metal layer or plating the same metal material, and thus the electrode 22, the pad ( 23) and the connection pattern 25 have an integrated structure connected to each other.

이때, 상기 전극(22), 상기 패드(23) 및 상기 연결패턴(25)을 포함하는 회로 패턴은, 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다. At this time, the circuit pattern including the electrode 22, the pad 23, and the connection pattern 25 is a conventional printed circuit board manufacturing process, such as an additive process or a subtractive process. Process), MSAP (Modified Semi Additive Process) and SAP (Semi Additive Process) methods, etc., and detailed descriptions are omitted here.

한편, 상기 패드(23)의 개구부(또는 단일폐곡선의 내부) 내에는 접착부재(24)가 배치된다. 상기 접착부재(24)는 상기 패드(13)가 가지는 높이에 대응하는 중량을 가지며 상기 패드(23) 내에 도포된다. 바람직하게, 상기 접착부재(24)는 상기 패드(23)의 상면 위로 일정 높이를 가지고 돌출될 수 있다. Meanwhile, an adhesive member 24 is disposed in the opening of the pad 23 (or inside the single closed curve). The adhesive member 24 has a weight corresponding to the height of the pad 13 and is applied within the pad 23 . Preferably, the adhesive member 24 may protrude from the upper surface of the pad 23 at a predetermined height.

또한, 본 발명의 제 2 실시 예에서의 상기 접착부재(24)는 전도성 접착제임이 바람직하다. 즉, 상기 인쇄회로기판(20)은 플립 칩 본딩 방식의 기판이며, 이에 따라 상기 패드(23)와 상기 칩은 상호 전기적으로 연결되어야 한다. 따라서, 상기 패드(23) 내에 도포되는 접착부재(24)도 상기 칩과 전기적으로 연결되어야 하며, 이에 따라 상기 접착부재(24)는 전도성 접착제를 사용하는 것이 바람직하다.In addition, the adhesive member 24 in the second embodiment of the present invention is preferably a conductive adhesive. That is, the printed circuit board 20 is a substrate of a flip chip bonding method, and accordingly, the pad 23 and the chip must be electrically connected to each other. Therefore, the adhesive member 24 applied to the pad 23 must also be electrically connected to the chip, and accordingly, it is preferable to use a conductive adhesive as the adhesive member 24 .

상기 전도성 접착제는, 크게 이방성 도전 접착제(anisotropic conductive adhesive)와 등방성 도전 접착제(isotropic conductive adhesive)로 구분되며, 기본적으로 Ni, Au/고분자, 또는 Ag 등의 도전성 입자들과, 열경화성, 열가소성, 또는 이 둘의 특성을 혼합한 혼합형 절연수지(blend type insulatingresin)로 구성된다. 본 발명에 따른 실시 예에 의하면, 단일폐곡선 형상을 갖는 패드의 내부에 접착제를 도포함으로써, 상기 접착제가 외부로 흘러나오는 현상을 사전에 방지할 수 있으며, 상기 패드 내부에 정확한 양의 접착제를 도포할 수 있다.The conductive adhesive is largely divided into an anisotropic conductive adhesive and an isotropic conductive adhesive, and is basically conductive particles such as Ni, Au/polymer, or Ag, and thermosetting, thermoplastic, or It is composed of a blend type insulating resin that combines the characteristics of the two. According to the embodiment according to the present invention, by applying the adhesive to the inside of the pad having a single closed curve shape, it is possible to prevent the adhesive from flowing out to the outside in advance, and it is possible to apply an accurate amount of the adhesive to the inside of the pad. can

또한, 본 발명에 따른 실시 예에 의하면, 단일폐곡선 형상의 패드 내부에 도전성 접착제 또는 비도전성 접착제를 선택적으로 도포함으로써, 플립 칩 본딩 및 와이어 본딩 방식에 모두 적용할 수 있는 기판을 제공할 수 있다.In addition, according to an embodiment according to the present invention, a substrate applicable to both flip chip bonding and wire bonding methods can be provided by selectively applying a conductive adhesive or a non-conductive adhesive to the inside of a pad having a single closed curve shape.

또한, 본 발명에 따른 실시 예에 의하면, 단일폐곡선 형상의 패드 내부에 도포된 접착제를 이용하여 칩을 부착함으로써, 상기 칩이 부착되는 정확한 위치에 상기 접착제를 도포할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.In addition, according to the embodiment according to the present invention, by attaching the chip using the adhesive applied to the inside of the pad having a single closed curve shape, the adhesive can be applied to the exact position where the chip is attached, thereby improving reliability. can make it

또한, 도 5 b에서와 같이, 상기 패드(23)에는 상면의 중앙 부분에 내부 방향으로 일정 깊이 함몰된 오목부가 형성될 수 있으며, 상기 형성된 오목부 내에 상기 접착제가 도포될 수 있다. 다시 말해서, 상기 패드(23)는 도 5a에서와 같은 관통 홀이 아닌 홈 형상을 갖는 오목부가 형성될 수 있으며, 그에 따라 상기 오목부 내에 상기 접착부재(24)가 도포될 수 있다.In addition, as shown in FIG. 5B , a concave portion recessed to a certain depth in an inward direction may be formed in the central portion of the upper surface of the pad 23, and the adhesive may be applied to the formed concave portion. In other words, the pad 23 may have a concave portion having a groove shape rather than a through hole as shown in FIG. 5A , and thus the adhesive member 24 may be applied in the concave portion.

이하에서는, 도 7를 참조하여 도 5 및 6에 도시된 인쇄회로기판(20)의 제조 방법에 대해 설명하기로 한다.Hereinafter, a method of manufacturing the printed circuit board 20 shown in FIGS. 5 and 6 will be described with reference to FIG. 7 .

도 7a는 도 5a에 도시된 인쇄회로기판(20)의 제조 방법을 공정 순으로 나타낸 것이고, 도 7b는 도 5b에 도시된 인쇄회로기판(20)의 제조 방법을 공정 순으로 나타낸 것이다.FIG. 7A shows a manufacturing method of the printed circuit board 20 shown in FIG. 5A in process order, and FIG. 7B shows a manufacturing method of the printed circuit board 20 shown in FIG. 5B in process order.

먼저, 도 7a의 (A)에서와 같이 절연기판(21)을 준비하고, 상기 준비된 절연기판(21) 위에 금속층(21A)을 형성한다.First, as shown in (A) of FIG. 7A, an insulating substrate 21 is prepared, and a metal layer 21A is formed on the prepared insulating substrate 21.

이때, 상기 금속층(21A)은 상기 절연기판(21) 위에 구리를 포함하는 금속을 무전해 도금하여 형성할 수 있다.In this case, the metal layer 21A may be formed by electroless plating a metal including copper on the insulating substrate 21 .

다음으로, 도 7a의 (B)에서와 같이, 상기 금속층(21A)을 선택적으로 제거하여, 상기 절연기판(21) 위에 일정 간격을 두고 서로 이격된 복수의 패드(23), 복수의 전극(22), 그리고, 상기 복수의 패드(23)와 복수의 전극(22) 각각을 연결하는 연결패턴(25)을 형성한다.Next, as shown in (B) of FIG. 7A, the metal layer 21A is selectively removed to form a plurality of pads 23 and a plurality of electrodes 22 spaced apart from each other at regular intervals on the insulating substrate 21. ), and a connection pattern 25 connecting each of the plurality of pads 23 and the plurality of electrodes 22 is formed.

다시 말해서, 도 7a의 (B)에서와 같이, 상기 절연기판(21) 위에 배치된 금속층을 선택적으로 제거하여, 상기 절연기판(21) 위에 회로 패턴을 형성한다. 이때, 상기 회로 패턴은 상기 설명한 바와 같이, 패드(23), 전극(22) 및 연결패턴(25)을 포함할 수 있다.In other words, as shown in (B) of FIG. 7A , a circuit pattern is formed on the insulating substrate 21 by selectively removing the metal layer disposed on the insulating substrate 21 . At this time, the circuit pattern may include the pad 23, the electrode 22, and the connection pattern 25 as described above.

이때, 상기 패드(23) 및 전극(22)을 형성하기 위한 상기 금속층(21A)의 제거 공정에서, 상기 패드(23)의 중앙 부분도 함께 제거하여, 상기 개구부(23A)를 포함하는 상기 패드(23)를 형성한다. At this time, in the process of removing the metal layer 21A for forming the pad 23 and the electrode 22, the central portion of the pad 23 is also removed, and the pad including the opening 23A ( 23) form.

이때, 상기 도면에서와 같이, 상기 개구부(23A)의 깊이는 상기 패드(23)의 높이와 동일하며, 이에 따라 상기 개구부(23A)는 관통 홀로 형성될 수 있다.At this time, as shown in the drawings, the depth of the opening 23A is the same as the height of the pad 23, and thus the opening 23A may be formed as a through hole.

이때, 상기 도면에서는 상기 개구부(23A)의 깊이가 상기 패드(23)의 높이와 동일한 것으로 도시하였지만, 상기 개구부(23A)의 깊이는 상기 패드(23)의 높이보다 작을 수 있다. 다시 말해서, 상기 개구부(23A)는 도 7a의 (C)에서와 같은 관통 홀이 아닌 홈(groove) 형상을 가질 수 있다. 여기에서, 상기 개구부(23A)가 홈(groove) 형상을 가지는 경우, 상기 도 7a의 (B) 및 (C)에서와 같이, 상기 패드(23) 및 전극(22)을 형성하는 제 1 공정과, 상기 개구부(23A)를 형성하는 제 2 공정이 별개의 공정으로 각각 진행될 수 있다.In this case, although the depth of the opening 23A is shown as being the same as the height of the pad 23 in the drawings, the depth of the opening 23A may be smaller than the height of the pad 23 . In other words, the opening 23A may have a groove shape instead of a through hole as shown in (C) of FIG. 7A. Here, when the opening 23A has a groove shape, as shown in (B) and (C) of FIG. 7A, the first step of forming the pad 23 and the electrode 22; , the second process of forming the opening 23A may be performed as a separate process.

다음으로, 도 7a의 (D)와 같이, 상기 패드(23)의 개구부(23A) 내에 접착부재(24)를 도포한다. 바람직하게, 상기 패드(23)는 중앙 부분이 개방된 단일폐곡선 형상을 갖는다. 그리고, 상기 접착부재(24)는 상기 개방된 패드(23)의 중앙 부분에 배치된다.Next, as shown in (D) of FIG. 7A, an adhesive member 24 is applied in the opening 23A of the pad 23. Preferably, the pad 23 has a single closed curve shape with an open central portion. And, the adhesive member 24 is disposed at the central portion of the open pad 23 .

이때, 상기 패드(23)는 일정 높이를 가지며, 상기 패드(23)의 높이는 상기 패드(23)의 중앙 부분 내에 배치되는 접착부재(24)의 도포량에 의해 결정될 수 있다. 상기 패드(23)는 상기 접착부재(24)의 주위를 둘러싸며 배치되고, 그에 따라 상기 접착부재(24)가 다른 영역으로 흘러 넘치는 것을 방지하는 댐 역할을 한다.At this time, the pad 23 has a certain height, and the height of the pad 23 may be determined by the amount of application of the adhesive member 24 disposed in the central portion of the pad 23 . The pad 23 surrounds the adhesive member 24 and serves as a dam to prevent the adhesive member 24 from overflowing to other areas.

접착부재(24)는 액상 접착제일 수 있다. 즉, 상기 액상 접착제는 접착력이나 구성 성분은 맞으나, 점도가 낮기 때문에 도포 위치나 도포량을 컨트롤 하기가 매우 어렵다.The adhesive member 24 may be a liquid adhesive. That is, the adhesive strength and components of the liquid adhesive are correct, but the viscosity is low, so it is very difficult to control the application position or application amount.

이에 따라, 본 발명에서는 상기와 같은 댐 구조의 패드(23)를 형성하고, 상기 액상형 접착제를 포함하는 접착부재(24)를 상기 패드(23)의 내부에 도포함으로써, 상기 도포되는 접착부재(24)의 위치나 양을 정확히 조절할 수 있다.Accordingly, in the present invention, by forming the pad 23 of the dam structure as described above and applying the adhesive member 24 containing the liquid adhesive to the inside of the pad 23, the applied adhesive member 24 ) can be precisely controlled.

한편, 도 7b에 도시된 바와 같은 공정을 통해 도 5b에 도시된 인쇄회로기판(10)을 제조할 수 있다.Meanwhile, the printed circuit board 10 shown in FIG. 5B may be manufactured through the process shown in FIG. 7B.

먼저, 도 7b의 (A)에서와 같이 절연기판(21)을 준비하고, 상기 준비된 절연기판(21) 위에 금속층(21A)을 형성한다.First, as in (A) of FIG. 7B, an insulating substrate 21 is prepared, and a metal layer 21A is formed on the prepared insulating substrate 21.

다음으로, 도 7b의 (B)에서와 같이, 상기 금속층(21A)을 선택적으로 제거하여, 상기 절연기판(21) 위에 일정 간격을 두고 서로 이격된 복수의 패드(23) 및 복수의 전극(22)을 형성한다. Next, as shown in (B) of FIG. 7B, the metal layer 21A is selectively removed to form a plurality of pads 23 and a plurality of electrodes 22 spaced apart from each other at regular intervals on the insulating substrate 21. ) to form

다음으로, 도 7b의 (C)에서와 같이, 상기 절연기판(21), 상기 패드(23) 및 상기 전극(22) 위에 개구부(23A)를 형성하기 위한 마스크(도시하지 않음)를 배치하고, 상기 형성된 마스크를 이용하여 상기 패드(23)의 일부를 제거한다.Next, as shown in (C) of FIG. 7B, a mask (not shown) for forming an opening 23A is disposed on the insulating substrate 21, the pad 23, and the electrode 22, A portion of the pad 23 is removed using the formed mask.

즉, 상기 마스크는, 상기 상기 절연기판(21), 상기 패드(23) 및 상기 전극(22) 위에 배치되면서, 제거될 상기 패드(23)의 표면을 노출하는 개구부를 갖는다. 이때, 상기 개구부(23A)의 깊이는 상기 패드(23)의 높이보다 작을 수 있다. 다시 말해서, 상기 개구부(12A)는 도 7b의 (C)에서와 같은 홈(groove) 형상을 가질 수 있다.That is, the mask is disposed on the insulating substrate 21, the pad 23, and the electrode 22, and has an opening exposing a surface of the pad 23 to be removed. In this case, the depth of the opening 23A may be smaller than the height of the pad 23 . In other words, the opening 12A may have a groove shape as shown in (C) of FIG. 7B.

여기에서, 상기 개구부(23A)가 홈(groove) 형상을 가지는 경우, 상기 도 7a의 (B) 공정이, 도 7b에서와 같이 상기 패드(23) 및 전극(22)을 형성하는 제 1 공정과, 상기 개구부(23A)를 형성하는 제 2 공정으로 구분되어 각각 각각 진행될 수 있다.Here, when the opening 23A has a groove shape, the step (B) of FIG. 7A is the first step of forming the pad 23 and the electrode 22 as shown in FIG. 7B and , It can be divided into the second process of forming the opening 23A, respectively, and can proceed respectively.

다음으로, 도 7b의 (D)와 같이, 상기 패드(23)의 개구부(23A) 내에 접착부재(24)를 도포한다.Next, as shown in (D) of FIG. 7B, an adhesive member 24 is applied to the opening 23A of the pad 23.

도 8은 본 발명의 실시 예에 따른 패드의 형상의 변형 예이다.8 is a modified example of a shape of a pad according to an embodiment of the present invention.

도 2 내지 도 7에서는, 상기 패드가 링 형상을 가지는 단일폐곡선 형상을 갖는 것으로 도시하였다. 그러나, 이는 일 실시 예에 불과할 뿐, 상기 패드는 상기 링 형상 이외에도 댐 기능을 하는 다른 형상의 단일폐곡선으로 형성될 수 있다.In FIGS. 2 to 7 , the pad is illustrated as having a single closed curve shape having a ring shape. However, this is only an example, and the pad may be formed as a single closed curve of another shape that functions as a dam, in addition to the ring shape.

뿐만 아니라, 상기 패드는 접착제가 상기 패드의 내부에서 다른 곳으로 흘러 넘치지 않는 구조로 상기 단일폐곡선이 아닌 약간의 간격을 가지는 형상으로 형성될 수도 있다.In addition, the pad may be formed in a shape having a slight gap rather than the single closed curve in a structure in which the adhesive does not overflow from the inside of the pad to other places.

즉, 도 8의 (A)에서와 같이, 상기 패드(23)는 삼각 형상을 가질 수 있다. 또한, 이와 다르게 상기 패드(23)는 사각 형상을 가질 수 있다. 또한, 이와 다르게 상기 패드(23)는 다각 형상을 가질수 있다.That is, as shown in (A) of FIG. 8 , the pad 23 may have a triangular shape. Alternatively, the pad 23 may have a square shape. Alternatively, the pad 23 may have a polygonal shape.

또한, 도면에 도시된 형상 이외에도 상기 패드(23)는 타원 형상, 부채꼴 형상, 별 형상 등 다양한 형상으로도 변형 가능하다.In addition to the shape shown in the drawings, the pad 23 can be deformed into various shapes such as an elliptical shape, a fan shape, and a star shape.

도 9는 본 발명의 제 1 실시 예에 따른 패키지 기판의 단면 구조를 나타낸 도면이고, 도 10은 도 9의 패키지 기판의 평면도이다.9 is a view showing a cross-sectional structure of a package substrate according to a first embodiment of the present invention, and FIG. 10 is a plan view of the package substrate of FIG. 9 .

도 9를 참조하면, 패키지 기판은, 인쇄회로기판(10) 및 상기 인쇄회로기판(10) 위에 배치되는 칩(30)을 포함한다.Referring to FIG. 9 , the package substrate includes a printed circuit board 10 and a chip 30 disposed on the printed circuit board 10 .

이때, 상기 인쇄회로기판(10)은 도 2 내지 4에서 이미 설명하였으므로, 이에 대한 상세한 설명은 생략한다.At this time, since the printed circuit board 10 has already been described with reference to FIGS. 2 to 4 , a detailed description thereof will be omitted.

상기 인쇄회로기판(10) 위에는 칩(30)이 부착된다. 이때, 상기 칩(30)은 상기 설명한 바와 같이, 다양한 전자 부품 중 어느 하나일 수 있으며, 능동 소자 및 수동 소자 중 어느 하나를 포함할 수 있다.A chip 30 is attached to the printed circuit board 10 . At this time, as described above, the chip 30 may be any one of various electronic components, and may include any one of an active element and a passive element.

이때, 상기 칩(30)은 전극(40)을 포함하며, 상기 칩(30)의 전극(40)은 상기 절연기판(11) 상에서 상부 방향으로 향하도록 배치된다. 바람직하게, 상기 칩(30)은 상기 전극(40)이 상부 방향으로 향하도록 상기 절연기판(11) 위에 부착될 수 있다.At this time, the chip 30 includes an electrode 40, and the electrode 40 of the chip 30 is disposed on the insulating substrate 11 to face upward. Preferably, the chip 30 may be attached on the insulating substrate 11 so that the electrode 40 faces upward.

그리고, 상기 패드(13) 내에는 접착부재(14)가 배치되며, 상기 칩(30)은 상기 접착부재(14)의 접착력에 의해 상기 패드(23) 위에 부착될 수 있다. 상기 접착부재(14)는 상기 패드(23)의 내부에 도포된 상태에서, 상기 칩(30)이 안착됨에 따라 상기 패드(23)의 표면 위로 일정 양이 이동한다. 따라서, 상기 칩(30)은 상기 접착부재(14)에 의해 상기 패드(13) 위에 안정적으로 부착될 수 있다.Also, an adhesive member 14 is disposed within the pad 13 , and the chip 30 may be attached to the pad 23 by the adhesive force of the adhesive member 14 . While the adhesive member 14 is applied to the inside of the pad 23, a predetermined amount moves on the surface of the pad 23 as the chip 30 is seated thereon. Thus, the chip 30 can be stably attached to the pad 13 by the adhesive member 14 .

또한, 상기 패드(13)는 상기 칩(30)의 4개의 모서리 부분이 위치하는 영역에 각각 배치되며, 그에 따라 상기 칩(30)의 모서리 영역을 각각 안정적으로 지지하게 된다.In addition, the pads 13 are disposed in regions where the four corner portions of the chip 30 are located, and accordingly, each corner region of the chip 30 is stably supported.

또한, 상기 연결 부재(50)는 상기 인쇄회로기판(10)의 전극(12)과 상기 칩(30)의 전극(40)을 서로 전기적으로 연결한다. 바람직하게, 상기 연결 부재(50)는 일단이 상기 인쇄회로기판(10)의 전극(12)과 연결되고, 타단이 상기 칩(30)의 전극(40)과 연결된다. 상기 연결 부재(50)는 일반적인 와이어를 이용할 수 있다.In addition, the connecting member 50 electrically connects the electrode 12 of the printed circuit board 10 and the electrode 40 of the chip 30 to each other. Preferably, the connecting member 50 has one end connected to the electrode 12 of the printed circuit board 10 and the other end connected to the electrode 40 of the chip 30 . The connection member 50 may use a general wire.

도 11a 및 도 11b는 본 발명의 제 2 실시 예에 따른 패키지 기판의 단면 구조를 나타낸 도면이고, 도 12는 도 11a 및 도 11b의 패키지 기판의 평면도이다.11A and 11B are views illustrating a cross-sectional structure of a package substrate according to a second embodiment of the present invention, and FIG. 12 is a plan view of the package substrate of FIGS. 11A and 11B.

도 11a를 참조하면, 패키지 기판은, 인쇄회로기판(20) 및 상기 인쇄회로기판(20) 위에 배치되는 칩(30)을 포함한다.Referring to FIG. 11A , the package substrate includes a printed circuit board 20 and a chip 30 disposed on the printed circuit board 20 .

이때, 상기 인쇄회로기판(20)은 도 5 내지 7에서 이미 설명하였으므로, 이에 대한 상세한 설명은 생략한다.At this time, since the printed circuit board 20 has already been described in FIGS. 5 to 7, a detailed description thereof will be omitted.

상기 인쇄회로기판(20) 위에는 칩(30)이 부착된다. 이때, 상기 칩(30)은 상기 설명한 바와 같이, 다양한 전자 부품 중 어느 하나일 수 있으며, 능동 소자 및 수동 소자 중 어느 하나를 포함할 수 있다.A chip 30 is attached to the printed circuit board 20 . At this time, as described above, the chip 30 may be any one of various electronic components, and may include any one of an active element and a passive element.

이때, 상기 칩(30)은 전극(40)을 포함하며, 상기 칩(30)의 전극(40)은 상기 절연기판(21) 상에서 하부 방향으로 향하도록 배치된다. 바람직하게, 상기 칩(30)은 상기 전극(40)이 상기 절연기판(21)의 상면과 마주보도록 배치된 상태에서 상기 절연기판(21) 위에 부착될 수 있다. At this time, the chip 30 includes an electrode 40, and the electrode 40 of the chip 30 is disposed on the insulating substrate 21 to face downward. Preferably, the chip 30 may be attached on the insulating substrate 21 in a state in which the electrode 40 is disposed to face the upper surface of the insulating substrate 21 .

그리고, 상기 패드(23) 내에는 접착부재(24)가 배치되며, 상기 칩(30)은 상기 접착부재(24)의 접착력에 의해 상기 패드(23) 위에 부착될 수 있다. 상기 접착부재(24)는 상기 패드(23)의 내부에 도포된 상태에서, 상기 칩(30)이 안착됨에 따라 상기 패드(23)의 표면 위로 일정 양이 이동한다. 따라서, 상기 칩(30)은 상기 접착부재(24)에 의해 상기 패드(23) 위에 안정적으로 부착될 수 있다. Also, an adhesive member 24 is disposed within the pad 23 , and the chip 30 may be attached to the pad 23 by the adhesive force of the adhesive member 24 . While the adhesive member 24 is applied to the inside of the pad 23, a predetermined amount moves on the surface of the pad 23 as the chip 30 is seated thereon. Thus, the chip 30 can be stably attached to the pad 23 by the adhesive member 24 .

이때, 상기 패드(23)에 형성된 개구부의 폭은 상기 칩(30)의 전극(40)의 폭보다 클 수 있다. 이에 따라, 상기 칩(30)의 전극(40)은 상기 패드(23)의 개구부 내로 삽입될 수 있으며, 그에 따라 상기 접착부재(24) 내에 매립될 수 있다.In this case, the width of the opening formed in the pad 23 may be greater than that of the electrode 40 of the chip 30 . Accordingly, the electrode 40 of the chip 30 may be inserted into the opening of the pad 23 and, accordingly, may be embedded in the adhesive member 24 .

또한, 상기 패드(23)는 상기 칩(30)의 4개의 모서리 부분이 위치하는 영역에 각각 배치되며, 그에 따라 상기 칩(30)의 모서리 영역을 각각 안정적으로 지지하게 된다.In addition, the pads 23 are respectively disposed in regions where the four corner portions of the chip 30 are located, and accordingly, each corner region of the chip 30 is stably supported.

또한, 상기 연결패턴(25)은 상기 인쇄회로기판(20)의 전극(22)과 상기 칩(30)의 전극(40)을 서로 전기적으로 연결한다. 바람직하게, 상기 연결패턴(25)은 상기 패드(23)와 전극(22) 사이에 배치되어, 그에 따라 상기 패드(23) 및 상기 접착부재(24) 내에 매립된 상기 칩(30)의 전극(40)과 상기 인쇄회로기판(20)의 전극(22)을 전기적으로 연결한다.In addition, the connection pattern 25 electrically connects the electrode 22 of the printed circuit board 20 and the electrode 40 of the chip 30 to each other. Preferably, the connection pattern 25 is disposed between the pad 23 and the electrode 22, and thus the electrode of the chip 30 buried in the pad 23 and the adhesive member 24 ( 40) and the electrode 22 of the printed circuit board 20 are electrically connected.

또한, 상기 연결패턴(25)은 상기 전극(22) 또는 상기 패드(23)의 폭보다 작을 수 있으며, 이에 따라 인쇄회로기판의 전체 크기를 줄일 수 있다.Also, the width of the connection pattern 25 may be smaller than that of the electrode 22 or the pad 23, and accordingly, the overall size of the printed circuit board may be reduced.

또한, 도 11b를 참조하면, 본 발명의 제 2 실시 예에 따른 패키지 기판은, 인쇄회로기판(20) 및 상기 인쇄회로기판(20) 위에 배치되는 칩(30)을 포함한다. Also, referring to FIG. 11B , the package substrate according to the second embodiment of the present invention includes a printed circuit board 20 and a chip 30 disposed on the printed circuit board 20 .

이때, 상기 패드(23)에 형성된 개구부의 폭은 상기 칩(30)의 전극(40)의 폭보다 작을 수 있다. 이에 따라, 상기 칩(30)의 전극(40)은 상기 패드(23)의 개구부 내로 삽입되지 않고, 상기 패드(23)의 표면 위에 안착될 수 있다.In this case, the width of the opening formed in the pad 23 may be smaller than the width of the electrode 40 of the chip 30 . Accordingly, the electrode 40 of the chip 30 may be seated on the surface of the pad 23 without being inserted into the opening of the pad 23 .

또한, 도 11b에서는, 상기 접착부재(24)가 상기 칩(30)의 전극(40)의 일부만을 감싸며 형성되는 것으로 도시하였지만, 이와 다르게 상기 전극(40)의 전체를 감싸도록 상기 접착부재(24)가 형성될 수도 있을 것이다.In addition, although FIG. 11B shows that the adhesive member 24 is formed to cover only a part of the electrode 40 of the chip 30, the adhesive member 24 covers the entire electrode 40 differently. ) may be formed.

도 13 및 도 14는 본 발명의 실시 예에 따른 패키지 기판의 구현 예이다.13 and 14 are implementation examples of a package substrate according to an embodiment of the present invention.

도 13을 참조하면, 절연기판(11) 위에는 다수의 칩(30)이 부착될 수 있다. 바람직하게, 상기 절연기판(11)의 상부 영역은 복수의 영역으로 구분될 수 있다. 그리고, 상기 각각의 영역에는 각각 칩(30)이 부착될 수 있다.Referring to FIG. 13 , a plurality of chips 30 may be attached to the insulating substrate 11 . Preferably, the upper region of the insulating substrate 11 may be divided into a plurality of regions. In addition, a chip 30 may be attached to each of the regions.

이를 위해, 상기 각각의 영역에는, 상기 설명한 바와 같은 패드, 전극 및 접착 부재가 배치되며, 그에 따라 칩(30)은 연결 부재를 통해 상기 전극과 전기적으로 연결될 수 있다.To this end, pads, electrodes, and adhesive members as described above are disposed in each of the regions, and accordingly, the chip 30 may be electrically connected to the electrodes through the connecting members.

도면 상에는 상기 절연기판(11)의 상부 영역이 6개의 영역으로 구분되고, 그에 따라 6개의 칩(30)이 상기 절연기판(11) 위에 부착되는 것으로 도시하였으나, 이는 일 실시 예에 불과할 뿐, 상기 구분되는 영역의 수나 상기 부착되는 칩의 수는 감소하거나 더 증가할 수도 있을 것이다.In the drawing, it is shown that the upper region of the insulating substrate 11 is divided into six regions, and six chips 30 are attached to the insulating substrate 11 accordingly, but this is only one embodiment. The number of distinct regions or the number of attached chips may decrease or increase.

도 14를 참조하면, 절연기판(21) 위에는 다수의 칩(30)이 부착될 수 있다. 바람직하게, 상기 절연기판(21)의 상부 영역은 복수의 영역으로 구분될 수 있다. 그리고, 상기 각각의 영역에는 각각 칩(30)이 부착될 수 있다.Referring to FIG. 14 , a plurality of chips 30 may be attached to an insulating substrate 21 . Preferably, the upper region of the insulating substrate 21 may be divided into a plurality of regions. In addition, a chip 30 may be attached to each of the regions.

이를 위해, 상기 각각의 영역에는, 상기 설명한 바와 같은 패드, 전극 및 접착 부재가 배치되며, 그에 따라 칩(30)은 연결 패턴을 통해 상기 전극과 전기적으로 연결될 수 있다.To this end, pads, electrodes, and adhesive members as described above are disposed in each of the regions, and accordingly, the chip 30 may be electrically connected to the electrodes through a connection pattern.

도면 상에는 상기 절연기판(21)의 상부 영역이 6개의 영역으로 구분되고, 그에 따라 6개의 칩(30)이 상기 절연기판(21) 위에 부착되는 것으로 도시하였으나, 이는 일 실시 예에 불과할 뿐, 상기 구분되는 영역의 수나 상기 부착되는 칩의 수는 감소하거나 더 증가할 수도 있을 것이다.In the drawing, it is shown that the upper region of the insulating substrate 21 is divided into 6 regions, and six chips 30 are attached on the insulating substrate 21 accordingly, but this is only one embodiment. The number of distinct regions or the number of attached chips may decrease or increase.

한편, 본 발명에서의 상기 칩(30)은 센싱 모듈일 수 있다. 이하에서는, 상기 인쇄회로기판(10) 위에 부착되는 센싱 모듈에 대해 구체적으로 설명하기로 한다. 이하에서의 센싱 모듈은 플립 칩 본딩 방식에 의해 상기 기판 위에 부착될 수 있으며, 이와 다르게 와이어 본딩 방식에 의해 상기 기판 위에 부착될 수 있다.Meanwhile, the chip 30 in the present invention may be a sensing module. Hereinafter, the sensing module attached to the printed circuit board 10 will be described in detail. The sensing module described below may be attached to the substrate by a flip chip bonding method, and may be attached to the substrate by a wire bonding method.

도 15a는 본 발명의 제 1 실시 예에 따른 센싱 모듈의 단면 구조를 나타낸 도면이고, 도 15b는 도 15a에 도시된 센싱 모듈의 변형 예를 나타낸 도면이며, 도 16a는 도 15a의 센싱 모듈의 평면도이고, 도 16b는 도 15b의 센싱 모듈의 평면도이며, 도 17은 도 15a 또는 도 15b의 센싱 모듈의 공극이 늘어난 일 실시 예의 평면도이다.15A is a view showing a cross-sectional structure of a sensing module according to a first embodiment of the present invention, FIG. 15B is a view showing a modified example of the sensing module shown in FIG. 15A, and FIG. 16A is a plan view of the sensing module of FIG. 15A. 16B is a plan view of the sensing module of FIG. 15B, and FIG. 17 is a plan view of an embodiment in which the air gap of the sensing module of FIG. 15A or 15B is increased.

도 15a 및 16a를 참조하면, 센싱 모듈(100A)은 기판(110), 중간층(115), 제 1 전극 패드(120), 제 2 전극 패드(125), 금속층(130), 히터 전극(135), 감지 전극(140), 감지물(145), 보호층(150), 연결부(155)를 포함한다.15A and 16A, the sensing module 100A includes a substrate 110, an intermediate layer 115, a first electrode pad 120, a second electrode pad 125, a metal layer 130, and a heater electrode 135. , a sensing electrode 140, a sensing object 145, a protective layer 150, and a connection portion 155.

기판(110)은 전극 패드가 형성되는 센싱 모듈(100A)의 지지 기판이다. 상기 기판(110)은 절연 플레이트를 형성하며, 세라믹 기판일 수 있다.The substrate 110 is a support substrate of the sensing module 100A on which electrode pads are formed. The substrate 110 forms an insulating plate and may be a ceramic substrate.

바람직하게, 상기 기판(110)은 알루미나(Alumina) 또는 질화 실리콘(SiN)를 포함하는 세라믹 기판일 수 있다.Preferably, the substrate 110 may be a ceramic substrate including alumina or silicon nitride (SiN).

기판(110) 위에는 제 1 전극 패드(120)가 배치된다.A first electrode pad 120 is disposed on the substrate 110 .

상기 제 1 전극 패드(120)는 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 형성 가능하며, 여기에서는 이에 대한 상세한 설명은 생략한다.The first electrode pad 120 is formed by additive process, subtractive process, MSAP (Modified Semi Additive Process), and SAP (Semi Additive Process) process, which are typical printed circuit board manufacturing processes. etc., and a detailed description thereof is omitted here.

상기 제 1 전극 패드(120)는 상기 기판(110) 위에 소정 간격을 두고 복수 개 배치된다.A plurality of first electrode pads 120 are disposed on the substrate 110 at predetermined intervals.

바람직하게, 제 1 전극 패드(120)는 제 1 상부 전극 패드(121), 제 2 상부 전극 패드(122), 제 3 상부 전극 패드(123) 및 제 4 상부 전극 패드(124)를 포함한다.Preferably, the first electrode pad 120 includes a first upper electrode pad 121, a second upper electrode pad 122, a third upper electrode pad 123, and a fourth upper electrode pad 124.

그리고, 상기 제 1 내지 4 상부 전극 패드(121, 122, 123, 124) 중 2개의 상부 전극 패드는, 히터 전극(135)가 연결되고, 나머지 2개의 상부 전극 패드는 감지 전극(140)과 연결된다. 다시 말해서, 상기 제 1 상부 전극 패드(121) 및 제 2 상부 전극 패드(122)는 감지 전극(140)과 연결되는 감지 전극 패드이고, 제 3 상부 전극 패드(123) 및 제 4 상부 전극 패드(124)는 히터 전극(135)과 연결되는 히터 전극 패드이다.In addition, two upper electrode pads among the first to fourth upper electrode pads 121, 122, 123, and 124 are connected to the heater electrode 135, and the remaining two upper electrode pads are connected to the sensing electrode 140. do. In other words, the first upper electrode pad 121 and the second upper electrode pad 122 are sensing electrode pads connected to the sensing electrode 140, and the third upper electrode pad 123 and the fourth upper electrode pad ( 124 ) is a heater electrode pad connected to the heater electrode 135 .

이때, 상기 제 1 내지 4 상부 전극 패드(121, 122, 123, 124)는 판 형상을 갖는 상기 기판(110)의 4개의 모서리 영역에 각각 배치될 수 있다.In this case, the first to fourth upper electrode pads 121 , 122 , 123 , and 124 may be respectively disposed on four corner regions of the substrate 110 having a plate shape.

한편, 상기 기판(110) 아래에는 제 2 전극 패드(125)가 배치된다.Meanwhile, a second electrode pad 125 is disposed below the substrate 110 .

다시 말해서, 기판(110)의 상면에는 제 1 전극 패드(120)가 배치되고, 상기 기판(110)의 하면에는 제 2 전극 패드(125)가 배치된다.In other words, the first electrode pad 120 is disposed on the upper surface of the substrate 110, and the second electrode pad 125 is disposed on the lower surface of the substrate 110.

상기 제 2 전극 패드(125)는 상기 센싱 모듈(100A)을 인쇄회로기판(10, 20)에 부착시키기 위한 부착 패드이다. 이를 위해, 상기 제 2 전극 패드(125)는 페이스트로 형성될 수 있다. 다시 말해서, 상기 제 2 전극 패드(125)는 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn)의 금속 물질로 형성될 수 있다. 또한 상기 제 2 전극 패드(125)는 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn)의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다.The second electrode pad 125 is an attachment pad for attaching the sensing module 100A to the printed circuit boards 10 and 20 . To this end, the second electrode pad 125 may be formed of paste. In other words, the second electrode pad 125 is made of a metal material such as gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), or zinc (Zn). can be formed In addition, the second electrode pad 125 is made of metals such as gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn), which have excellent bonding strength. It may be formed of a paste containing a material or a solder paste.

상기 제 2 전극 패드(125)의 표면에는 금속층(130)이 배치된다. 상기 금속층(130)은 상기 제 2 전극 패드(125)의 표면을 보호하면서, 상기 제 2 전극 패드(125)의 본딩력을 높일 수 있는 금속물질로 형성된다. 바람직하게, 상기 금속층(130)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn)의 금속을 포함하는 물질로 형성될 수 있다.A metal layer 130 is disposed on the surface of the second electrode pad 125 . The metal layer 130 is formed of a metal material capable of increasing bonding force of the second electrode pad 125 while protecting the surface of the second electrode pad 125 . Preferably, the metal layer 130 is made of a material containing a metal such as gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), or zinc (Zn). can be formed

한편, 상기 제 2 전극 패드(125)는 상기 기판(110)의 하면에 소정 간격을 두고 복수 개 배치된다.Meanwhile, a plurality of second electrode pads 125 are disposed on the lower surface of the substrate 110 at predetermined intervals.

즉, 제 2 전극 패드(125)는 제 1 하부 전극 패드 내지 제 4 하부 전극 패드(도시하지 않음)를 포함할 수 있다.That is, the second electrode pad 125 may include first to fourth lower electrode pads (not shown).

그리고, 제 1 하부 전극 패드는 상기 제 1 상부 전극 패드(121)와 전기적으로 연결되고, 제 2 하부 전극 패드는 상기 제 2 상부 전극 패드(122)와 전기적으로 연결되며, 제 3 하부 전극 패드는 상기 제 3 상부 전극 패드(123)와 전기적으로 연결되고, 제 4 하부 전극 패드는 상기 제 4 상부 전극 패드(124)와 전기적으로 연결된다.And, the first lower electrode pad is electrically connected to the first upper electrode pad 121, the second lower electrode pad is electrically connected to the second upper electrode pad 122, and the third lower electrode pad is The third upper electrode pad 123 is electrically connected, and the fourth lower electrode pad is electrically connected to the fourth upper electrode pad 124 .

또한, 상기 금속층(130)은 상기 제 1 내지 4 하부 전극 패드의 표면에 각각 배치된다.In addition, the metal layer 130 is disposed on surfaces of the first to fourth lower electrode pads, respectively.

연결부(155)는 상기 기판(110)을 관통하며, 일단이 상기 제 1 전극 패드(120)과 연결되고, 타단이 상기 제 2 전극 패드(125)와 연결된다.The connecting portion 155 penetrates the substrate 110, has one end connected to the first electrode pad 120, and the other end connected to the second electrode pad 125.

다시 말해서, 연결부(155)는 상기 기판(110)을 관통하며 배치되고, 그에 따라 상기 제 1 전극 패드(120)와 제 2 전극 패드(125)를 상호 전기적으로 연결한다.In other words, the connection portion 155 is disposed penetrating the substrate 110 and thus electrically connects the first electrode pad 120 and the second electrode pad 125 to each other.

상기 연결부(155)는 상기 기판(110)을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.The connection part 155 may be formed by filling a through hole (not shown) penetrating the substrate 110 with a conductive material.

상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.The through hole may be formed by any one of mechanical processing, laser processing, and chemical processing.

상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 기판(110)을 개방할 수 있다.When the through hole is formed by machining, methods such as milling, drilling, and routing may be used, and when the through hole is formed by laser processing, a UV or CO 2 laser method may be used. In the case of being formed by chemical processing, the substrate 110 can be opened using chemicals including aminosilane, ketones, and the like.

한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다. On the other hand, the laser processing is a cutting method that melts and evaporates a part of the material by concentrating optical energy on the surface to take a desired shape, and can easily process complex formations by computer programs, and other methods Even difficult composite materials can be machined.

또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.In addition, the processing by the laser can cut a diameter of up to a minimum of 0.005 mm, and has the advantage of a wide range of processable thickness.

상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.As the laser processing drill, it is preferable to use a YAG (Yttrium Aluminum Garnet) laser, a CO 2 laser, or an ultraviolet (UV) laser. The YAG laser is a laser capable of processing both the copper foil layer and the insulating layer, and the CO 2 laser is a laser capable of processing only the insulating layer.

상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 연결부(155)를 형성한다. 상기 연결부(155)는 상기 제 1 전극 패드(120)와 제 2 전극 패드(125)를 상호 전기적으로 도통시키기 위해 형성된다. 상기 연결부(155)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.When the through hole is formed, the inside of the through hole is filled with a conductive material to form the connection part 155 . The connection portion 155 is formed to electrically conduct the first electrode pad 120 and the second electrode pad 125 to each other. The metal material forming the connection portion 155 may be any one material selected from copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni), and palladium (Pd), , The conductive material filling may use any one of electroless plating, electrolytic plating, screen printing, sputtering, evaporation, inkjetting, and dispensing, or a combination thereof.

상기 기판(110) 위에는, 상기 제 1 전극 패드(120)과 연결되는 히터 전극(135) 및 감지 전극(140)이 각각 배치된다.A heater electrode 135 and a sensing electrode 140 connected to the first electrode pad 120 are respectively disposed on the substrate 110 .

상기 히터 전극(135)은 상기 기판(110) 위에 배치되어 열을 발생하는 저항체이며, 백금(Pt), 금(Au), 텅스텐(W), 팔라듐(Pd), 실리콘(Si), 실리콘 합금 또는 전도성 금속 산화물 중 적어도 어느 하나로 형성될 수 있으며, 상기 금속 중에서 백금(Pt)으로 형성되는 것이 바람직하다. 상기 센싱 모듈(100A)은 고온(예를 들어, 250~300℃)에서 동작하기 때문에 온도를 상승시키기 위한 구성이 필요하며, 이에 따라 상기 히터 전극(135)은 외부에서 인가되는 전원에 의해 주울 열(Joule Heat)을 발생하여 상기 센싱 모듈(100A)의 온도를 상승시킨다.The heater electrode 135 is a resistor disposed on the substrate 110 and generates heat, and is made of platinum (Pt), gold (Au), tungsten (W), palladium (Pd), silicon (Si), a silicon alloy or It may be formed of at least one of conductive metal oxides, and among the metals, it is preferably formed of platinum (Pt). Since the sensing module 100A operates at a high temperature (eg, 250 to 300° C.), a configuration for increasing the temperature is required, and accordingly, the heater electrode 135 generates Joule heat by an external power supply. (Joule Heat) is generated to increase the temperature of the sensing module 100A.

이때, 상기 센싱 모듈(100A)은 다양한 종류의 가스를 센싱하는 가스 센싱 모듈일 수 있으며, 상기 센싱되는 가스의 종류에 따라 상기 센싱 모듈이 최적의 감도를 나타낼 수 있는 온도도 상이하다.In this case, the sensing module 100A may be a gas sensing module that senses various types of gas, and the temperature at which the sensing module may exhibit optimum sensitivity is different according to the type of gas to be sensed.

따라서, 본 발명에서는 상기 센싱되는 가스의 종류에 따라 상기 히터 전극(135)의 온도를 제어할 수 있으며, 이에 따라 상기 센싱 모듈(100A)이 최적의 감도를 나타낼 수 있는 특정 온도까지 상승되도록 한다. 이때, 상기 히터 전극(135)에서 발생하는 온도는 상기 인가되는 전원(Power)의 크기에 따라 조절될 수 있다. 또한, 상기 히터 전극(135)에서 발생하는 온도는 상기 히터 전극(135)의 폭이나 길이 등의 변화를 통해 조절할 수도 있을 것이다.Therefore, in the present invention, the temperature of the heater electrode 135 can be controlled according to the type of gas to be sensed, and accordingly, the sensing module 100A is raised to a specific temperature capable of exhibiting optimum sensitivity. At this time, the temperature generated by the heater electrode 135 may be adjusted according to the magnitude of the applied power. In addition, the temperature generated by the heater electrode 135 may be adjusted by changing the width or length of the heater electrode 135 .

한편, 상기 기판(110) 위에는 중간층(115)이 배치된다. Meanwhile, an intermediate layer 115 is disposed on the substrate 110 .

상기 중간층(115)은 열 전도율이 낮은 물질로 형성되며, 그에 따라 상기 히터 전극(135)에 의해 발생한 열이 외부로 방출되지 않도록 한다. 다시 말해서, 상기 중간층(115)은 상기 히터 전극(135)에서 발생한 열이 외부로 방출되지 않도록 하는 단열부로 기능한다.The intermediate layer 115 is formed of a material having low thermal conductivity, and thus prevents heat generated by the heater electrode 135 from being emitted to the outside. In other words, the intermediate layer 115 functions as a heat insulator preventing heat generated from the heater electrode 135 from being released to the outside.

이를 위해, 상기 중간층(115)은 상기 히터 전극(135) 아래에 배치될 수 있다. 바람직하게, 상기 중간층(115)은 상기 기판(110)의 상부 영역 중 감지 영역(감지물(145)이 올라가는 영역)에 배치될 수 있다.To this end, the intermediate layer 115 may be disposed under the heater electrode 135 . Preferably, the intermediate layer 115 may be disposed in a sensing area (an area where the sensing object 145 goes up) among the upper areas of the substrate 110 .

그리고, 상기 히터 전극(135)은 상기 기판(110)의 감지 영역에 배치된 중간층(115) 위에 배치된다. 즉, 상기 기판(110)의 상부 영역 중 상기 중간층(115)이 배치된 영역이 감지 영역일 수 있고, 상기 중간층(115)이 배치된 영역을 제외한 영역(다시 말해서, 제 1 전극 패드(120)가 배치된 영역)이 주변 영역일 수 있다.And, the heater electrode 135 is disposed on the intermediate layer 115 disposed in the sensing area of the substrate 110 . That is, among the upper regions of the substrate 110, the region where the intermediate layer 115 is disposed may be a sensing region, and the region excluding the region where the intermediate layer 115 is disposed (in other words, the first electrode pad 120) The area where is disposed) may be a peripheral area.

이때, 상기 히터 전극(135)은 상기 중간층(115)에 배치된 히터 전극과 상기 제 1 전극 패드(120)를 상호 전기적으로 연결한다. 이때, 상기 히터 전극(135) 중 상기 중간층(115) 위에 배치된 부분의 두께는 상기 제 1 전극 패드(120)와 연결되는 부분의 두께보다 얇다. 즉, 상기 히터 전극(135)은 상기 기판(110) 위에 배치된 부분과 상기 중간층(115) 위에 배치된 부분의 두께가 서로 다르다. At this time, the heater electrode 135 electrically connects the heater electrode disposed on the intermediate layer 115 and the first electrode pad 120 to each other. At this time, a thickness of a portion of the heater electrode 135 disposed on the intermediate layer 115 is smaller than a thickness of a portion connected to the first electrode pad 120 . That is, the heater electrode 135 has a different thickness between a portion disposed on the substrate 110 and a portion disposed on the intermediate layer 115 .

상기 히터 전극(135)은 상기 감지물(145)이 배치된 위치로 갈수록 두께가 점차 얇아지며, 그에 따라 상기 감지물(145)이 배치된 부분의 히터 전극(135)은 다른 부분에 배치된 부분의 히터 전극이 가지는 저항보다 낮게 설정된다.The thickness of the heater electrode 135 gradually becomes thinner toward the position where the detection object 145 is disposed, and accordingly, the heater electrode 135 of the part where the detection object 145 is disposed is a part disposed in another part. is set lower than the resistance of the heater electrode of

따라서, 상기 중간층(115) 위에 배치된 히터 전극(135)은 다른 부분의 히터 전극보다 높은 온도를 발생하여 상기 감지물(145)을 가열한다. Accordingly, the heater electrode 135 disposed on the intermediate layer 115 heats the sensing object 145 by generating a higher temperature than heater electrodes of other parts.

한편, 상기 중간층(115)은 글래스 또는 산화물로 형성된 층일 수 있으며, 바람직하게 상기 히터 전극(135)에서 발생하는 열이 외부로 방출되는 것을 막기 위해 낮은 열 전도율(Low Thermal Conductivity)을 갖는 물질로 형성될 수 있다.Meanwhile, the intermediate layer 115 may be a layer formed of glass or oxide, and is preferably formed of a material having low thermal conductivity to prevent heat generated from the heater electrode 135 from being discharged to the outside. It can be.

또한, 감지 전극(140)은 소정 간격으로 상호 이격되는 제 1 감지 전극(141) 및 제 2 감지 전극(142)을 포함할 수 있다. 바람직하게, 상기 제 1 감지 전극(141)은 네거티브(-) 특성을 갖는 전극일 수 있고, 제 2 감지 전극(142)은 포지티브(+) 특성을 갖는 전극일 수 있다. Also, the sensing electrode 140 may include a first sensing electrode 141 and a second sensing electrode 142 spaced apart from each other at a predetermined interval. Preferably, the first sensing electrode 141 may be an electrode having a negative (-) characteristic, and the second sensing electrode 142 may be an electrode having a positive (+) characteristic.

감지물(145)은 상기 감지 전극(140) 상부에 금속 산화물로 구성될 수 있으며, 그에 따라 가스와 흡착되어 상기 금속 산화물의 저항 변화가 발생할 수 있다. 그리고, 상기 감지 전극(140)은 상기 감지물(145)에 흡착되는 상기 가스에 의한 저항 변화를 측정한다. The sensing object 145 may be formed of a metal oxide on the sensing electrode 140, and accordingly, a gas may be adsorbed and a resistance change of the metal oxide may occur. Also, the sensing electrode 140 measures a change in resistance caused by the gas adsorbed to the sensing object 145 .

상기 감지 전극(140)은 금(Au) 또는 백금(Pt)으로 형성될 수 있다. The sensing electrode 140 may be formed of gold (Au) or platinum (Pt).

또한, 상기 감지 전극(140)도 상기 히터 전극(135)과 마찬가지로 상기 중간층(115) 위에 배치될 수 있다. Also, the sensing electrode 140 may be disposed on the intermediate layer 115 like the heater electrode 135 .

이를 위해, 상기 중간층(115)은 상기 히터 전극(135)뿐 아니라 상기 감지 전극(140) 아래에도 배치될 수 있다. To this end, the intermediate layer 115 may be disposed under the sensing electrode 140 as well as the heater electrode 135 .

그리고, 상기 감지 전극(140)은 상기 기판(110)의 감지 영역에 배치된 중간층(115) 위에 배치된다. And, the sensing electrode 140 is disposed on the intermediate layer 115 disposed in the sensing area of the substrate 110 .

이때, 상기 감지 전극(140)은 상기 제 1 전극 패드(120)와 전기적으로 연결되어 있고, 상기 중간층(115)에 배치된 부분에서 히터 전극(135)에 의해 기화된 가스를 감지한다.At this time, the sensing electrode 140 is electrically connected to the first electrode pad 120 and senses gas vaporized by the heater electrode 135 at a portion disposed on the intermediate layer 115 .

즉, 상기 감지 전극(140) 중 상기 중간층(115) 위에 배치된 부분은 상기 감지물(145)에 의해 덮이며, 이에 따라 상기 히터 전극(135)에 의해 기화된 가스를 감지한다.That is, a portion of the sensing electrode 140 disposed on the intermediate layer 115 is covered by the sensing object 145, and accordingly, gas vaporized by the heater electrode 135 is sensed.

한편, 상기 감지물(145)은 금속 산화물, 금 나노입자, 그래핀(graphene), 탄소나노튜브(Carbon nanoTube), 풀러렌(fullerene) 및 이황화 몰리브덴(MoS2) 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 금속 산화물은 텅스텐 산화물(WOx), 주석 산화물(SnOx), 아연 산화물(ZnOx), 인듐 산화물(InOx), 티타늄 산화물(TiOx), 갈륨 산화물(GaOx) 및 코발트 산화물(CoOx) 중 둘 이상이 일정한 비율로 결합될 수 있으나, 이에 제한되지 않는다. 다른 실시예에 있어서, 상기 금속 산화물은 백금(Pt), 금(Au), 텅스텐(W), 로듐(Rh) 및 팔라듐(Pd) 중 적어도 하나의 금속 또는 산화 알루미늄(Al2O3)과 같은 금속 산화물을 보조 입자로 더 포함할 수 있다. 이때, 상기 금속 산화물은 평균 직경의 크기가 1nm 내지 500nm 수준의 나노 입자일 수 있다. 또한 상기 금속 산화물은 나노 기둥으로 형성된 주상 구조를 가지는 박막일 수 있다. 상기 나노 입자는 상기 감지 전극(140)과의 접촉력이 크게 향상될 수 있어 상기 감지물(145)에 접촉된 가스에 의한 전기저항의 변화가 보다 민감하게 체크될 수 있다. 또한 상기 나노 입자는 표면적이 크고, 외부 영향에 의한 전기적인 변화가 크므로 센싱 모듈(100A)의 작동온도를 크게 낮출 수 있다.Meanwhile, the sensing object 145 may include at least one of metal oxide, gold nanoparticles, graphene, carbon nanotube, fullerene, and molybdenum disulfide (MoS2). For example, the metal oxide is two of tungsten oxide (WOx), tin oxide (SnOx), zinc oxide (ZnOx), indium oxide (InOx), titanium oxide (TiOx), gallium oxide (GaOx), and cobalt oxide (CoOx). More than one may be combined in a certain ratio, but is not limited thereto. In another embodiment, the metal oxide is at least one metal of platinum (Pt), gold (Au), tungsten (W), rhodium (Rh) and palladium (Pd) or aluminum oxide (Al 2 O 3 ), such as A metal oxide may be further included as an auxiliary particle. In this case, the metal oxide may be nanoparticles having an average diameter of 1 nm to 500 nm. In addition, the metal oxide may be a thin film having a columnar structure formed of nanocolumns. The contact force of the nanoparticles with the sensing electrode 140 can be greatly improved, so that a change in electrical resistance caused by a gas in contact with the sensing object 145 can be checked more sensitively. In addition, since the nanoparticles have a large surface area and a large electrical change due to external influence, the operating temperature of the sensing module 100A can be greatly reduced.

상기 기판(110) 위에는 보호층(150)이 형성된다.A protective layer 150 is formed on the substrate 110 .

상기 보호층(150)은 상기 기판(110) 위에 배치된 제 1 전극 패드(120), 히터 전극(135) 및 감지 전극(140)을 덮으며 형성된다.The protective layer 150 is formed to cover the first electrode pad 120 , the heater electrode 135 , and the sensing electrode 140 disposed on the substrate 110 .

바람직하게, 상기 보호층(150)은 상기 감지 전극(140) 위에 배치된 감지물(145)을 제외한 영역, 다시 말해서, 상기 감지물(145)에 의해 덮이지 않은 감지 전극(140)의 일부분, 상기 히터 전극(135), 상기 제 1 전극 패드(120) 및 상기 기판(110)의 상면을 덮으며 형성된다.Preferably, the protective layer 150 is a region other than the sensing object 145 disposed on the sensing electrode 140, that is, a portion of the sensing electrode 140 not covered by the sensing object 145, It is formed to cover the heater electrode 135 , the first electrode pad 120 and the upper surface of the substrate 110 .

이때, 상기 보호층(150)은 글래스 또는 산화물로 형성된 층일 수 있으며, 바람직하게 상기 히터 전극(135)에서 발생하는 열이 외부로 방출되는 것을 막기 위해 낮은 열 전도율(Low Thermal Conductivity)을 갖는 물질로 형성될 수 있다.At this time, the protective layer 150 may be a layer formed of glass or oxide, and is preferably made of a material having low thermal conductivity to prevent heat generated from the heater electrode 135 from being discharged to the outside. can be formed

상기와 같이, 본 발명에 따른 센싱 모듈(100A)은 세라믹 기판에 상기 감지 전극 및 히터 전극과 연결되는 관통 전극을 형성한 센싱 모듈을 제공함으로써, 와이어 본딩과 같은 공정을 제거하여 센싱 모듈 및 센싱 장치의 소형화나 슬림화를 달성할 수 있으며, 이에 따른 다양한 제품에 적용할 수 있는 센싱 장치를 제공할 수 있다.As described above, the sensing module 100A according to the present invention provides a sensing module in which a through electrode connected to the sensing electrode and the heater electrode is formed on a ceramic substrate, thereby eliminating a process such as wire bonding, thereby eliminating the sensing module and the sensing device. It is possible to achieve miniaturization or slimming of, and accordingly, it is possible to provide a sensing device that can be applied to various products.

한편, 상기 기판(110)에는 공극(160)이 형성된다. 상기 공극(160)은 상기 감지 영역의 주위를 둘러싸며 배치된다.Meanwhile, an air gap 160 is formed in the substrate 110 . The air gap 160 is disposed surrounding the sensing region.

바람직하게, 상기 공극(160)은 상기 보호층(150)의 상면에서부터 상기 기판(110)의 하면까지 관통하며 형성된다. 그리고, 상기 공극(160)은 상기 감지 영역을 둘러싸며 배치되어, 상기 감지 영역과 상기 주변 영역 사이에 열 전달이 이루어지지 않도록 한다.Preferably, the air gap 160 is formed penetrating from the upper surface of the protective layer 150 to the lower surface of the substrate 110 . Also, the air gap 160 is disposed to surround the sensing area and prevents heat transfer between the sensing area and the peripheral area.

여기에서, 상기 감지 영역은 상기 중간층(115)이 배치된 영역일 수 있다. 따라서, 상기 공극(160)은 상기 중간층(115)의 주변 영역에 배치된다. 이때, 상기 공극(160)이 상기 기판(110) 및 상기 보호층(150)의 전체 영역에 걸쳐 형성되게 되면, 상기 중간층(115)을 포함하는 감지 영역과 상기 주변 영역 사이의 연결 강도가 약해질 수 있다.Here, the sensing area may be an area where the intermediate layer 115 is disposed. Thus, the void 160 is disposed in the peripheral area of the intermediate layer 115 . At this time, when the void 160 is formed over the entire area of the substrate 110 and the protective layer 150, the connection strength between the sensing area including the intermediate layer 115 and the peripheral area is weakened. can

따라서, 상기 공극(160)은 상기 중간층(115)과 소정 간격 이격된 둘레 영역을 둘러싸며 배치되는 복수의 단위 공극을 포함할 수 있다. 그리고, 상기 기판(110) 중 상기 복수의 단위 공극 사이의 부분은 제거되지 않고 남아 감지 영역과 상기 주변 영역 사이의 연결을 지지하여, 연결부의 강도를 향상시키도록 한다.Accordingly, the air gap 160 may include a plurality of unit air gaps disposed surrounding the circumferential area spaced apart from the intermediate layer 115 by a predetermined distance. In addition, a portion between the plurality of unit pores of the substrate 110 is not removed and remains to support the connection between the sensing area and the peripheral area, so as to improve the strength of the connection portion.

상기 복수의 단위 공극은, 도 16a에 도시된 바와 같이 "ㄷ" 형상을 가질 수 있으며, 상기 중간층(115)의 상하 중심선을 기준으로 대칭 형상을 가지며 각각 배치될 수 있다.The plurality of unit pores may have a “c” shape, as shown in FIG. 16A, and may have a symmetrical shape with respect to the upper and lower center lines of the intermediate layer 115 and may be disposed respectively.

상기 공극(160)은 도 16a에 도시된 기판(110)만을 관통하며 형성되는 것이 아니라, 상기 기판(110)과 함께 상기 기판(110) 위에 배치된 보호층(150)도 관통하며 형성된다. 따라서, 상기 공극(160)에 의해, 상기 보호층(150) 영역에서부터 상기 기판(110)의 영역까지 열 차단 영역이 형성된다.The void 160 is formed not only passing through the substrate 110 shown in FIG. 16A, but also passing through the protective layer 150 disposed on the substrate 110 together with the substrate 110. Accordingly, a heat blocking region is formed from the protective layer 150 region to the substrate 110 region by the air gap 160 .

상기 공극(160)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 상기 기판(110) 및 상기 보호층(150)을 개방하며 형성될 수 있다.The gap 160 may be formed by opening the substrate 110 and the protective layer 150 by any one of mechanical processing, laser processing, and chemical processing.

상기와 같이 본 발명에 따른 실시 예에 의하면, 감지물의 주변에 복수의 공극을 형성함으로써, 상기 감지물로 전달되는 외부 열을 차단할 수 있으며, 이에 따라 상기 외부의 열이 상기 감지물로 전달됨에 따라 나타나는 가스 감지 오류 현상을 제거하여 센서의 동작 신뢰성을 향상시킬 수 있다.As described above, according to the embodiment according to the present invention, by forming a plurality of air gaps around the sensing object, it is possible to block external heat transferred to the sensing object, and accordingly, as the external heat is transferred to the sensing object, It is possible to improve the operation reliability of the sensor by removing the gas detection error phenomenon that appears.

또한, 본 발명에 따른 실시 의하면, 상기 공극에 의해 상기 감지물의 열이 외부로 방출되지 않음으로써, 상기 감지물이 항상 고온을 유지할 수 있도록 하며, 상기 감지물을 일정 온도로 유지시키기 위한 소비 전력을 최소화할 수 있다.In addition, according to the practice according to the present invention, the heat of the sensing object is not emitted to the outside by the gap, so that the sensing object can always maintain a high temperature, and the power consumption for maintaining the sensing object at a constant temperature is reduced. can be minimized.

한편, 도 15b 및 도 16b에 도시된 바와 같이, 센싱 모듈(100B)은, 기판(110), 중간층(115), 제 1 전극 패드(120), 제 2 전극 패드(125), 금속층(130), 히터 전극(135), 감지 전극(140), 감지물(145), 보호층(150), 연결부(155A)를 포함한다.Meanwhile, as shown in FIGS. 15B and 16B , the sensing module 100B includes a substrate 110, an intermediate layer 115, a first electrode pad 120, a second electrode pad 125, and a metal layer 130. , a heater electrode 135, a sensing electrode 140, a sensing object 145, a protective layer 150, and a connection portion 155A.

도 15b 및 도 16b에 도시된 가스 센싱 모듈(100B)은 도 15a 및 도 16a에 도시된 가스 센싱 모듈(100A)과 제 1 전극 패드(120) 및 연결부(155A)를 제외한 다른 구성은 동일하다. 이에 따라, 상기 제 1 전극 패드(120) 및 연결부(155A)를 제외한 다른 구성에 대한 상세한 설명은 생략하기로 한다.The gas sensing module 100B shown in FIGS. 15B and 16B has the same configuration as the gas sensing module 100A shown in FIGS. 15A and 16A except for the first electrode pad 120 and the connection portion 155A. Accordingly, detailed descriptions of components other than the first electrode pad 120 and the connecting portion 155A will be omitted.

상기 연결부(155A)는 상기 기판(110)을 관통하며, 일단이 상기 제 1 전극 패드(120)과 연결되고, 타단이 상기 제 2 전극 패드(125)와 연결된다.The connecting portion 155A penetrates the substrate 110, has one end connected to the first electrode pad 120, and the other end connected to the second electrode pad 125.

다시 말해서, 연결부(155A)는 상기 기판(110)을 관통하며 배치되고, 그에 따라 상기 제 1 전극 패드(120)와 제 2 전극 패드(125)를 상호 전기적으로 연결한다.In other words, the connection portion 155A is disposed penetrating the substrate 110 and thus electrically connects the first electrode pad 120 and the second electrode pad 125 to each other.

상기 연결부(155A)는 상기 기판(110)을 관통하는 관통 홀(도시하지 않음) 내부를 금속 물질로 충진하여 형성할 수 있다.The connection portion 155A may be formed by filling a through hole (not shown) penetrating the substrate 110 with a metal material.

이때, 상기 관통 홀은 상기 기판(110)의 외곽부에 형성될 수 있다. 다시 말해서, 상기 관통 홀은 상기 기판(110)의 모서리 영역에 각각 형성될 수 있다. 따라서, 상기 관통 홀은 상기 기판(110)의 외곽에 형성되어 상기 기판(110)의 외측으로 노출된다.In this case, the through hole may be formed in an outer portion of the substrate 110 . In other words, each of the through holes may be formed in a corner region of the substrate 110 . Thus, the through hole is formed outside the substrate 110 and exposed to the outside of the substrate 110 .

따라서, 상기 연결부(155A)는 상기 기판(110)의 외곽부에 형성되며, 바람직하게 상기 기판(110)의 모서리 영역에 각각 배치될 수 있다. 이에 따라, 상기 연결부(155A)의 일부는 상기 기판(110)의 외측으로 노출된다. 이때, 상기 노출되는 부분은 상기 연결부(155A)의 상면 또는 하면이 아닌 측면이다. Accordingly, the connection portion 155A is formed on the outer portion of the substrate 110 and may be preferably disposed at a corner area of the substrate 110 . Accordingly, a portion of the connection portion 155A is exposed to the outside of the substrate 110 . At this time, the exposed part is a side surface other than the top or bottom surface of the connection part 155A.

또한, 제 1 전극 패드(120)는 제 1 상부 전극 패드(121A), 제 2 상부 전극 패드(122A), 제 3 상부 전극 패드(123A) 및 제 4 상부 전극 패드(124A)를 포함한다.In addition, the first electrode pad 120 includes a first upper electrode pad 121A, a second upper electrode pad 122A, a third upper electrode pad 123A, and a fourth upper electrode pad 124A.

그리고, 상기 제 1 내지 4 상부 전극 패드(121A, 122A, 123A, 124A) 중 2개의 상부 전극 패드는, 히터 전극(135)가 연결되고, 나머지 2개의 상부 전극 패드는 감지 전극(140)과 연결된다. 다시 말해서, 상기 제 1 상부 전극 패드(121A) 및 제 2 상부 전극 패드(122A)는 감지 전극(140)과 연결되는 감지 전극 패드이고, 제 3 상부 전극 패드(123A) 및 제 4 상부 전극 패드(124A)는 히터 전극(135)과 연결되는 히터 전극 패드이다.In addition, two upper electrode pads among the first to fourth upper electrode pads 121A, 122A, 123A, and 124A are connected to the heater electrode 135, and the remaining two upper electrode pads are connected to the sensing electrode 140. do. In other words, the first upper electrode pad 121A and the second upper electrode pad 122A are sensing electrode pads connected to the sensing electrode 140, and the third upper electrode pad 123A and the fourth upper electrode pad ( 124A) is a heater electrode pad connected to the heater electrode 135 .

이때, 상기 제 1 내지 4 상부 전극 패드(121A, 122A, 123A, 124A)는 판 형상을 갖는 상기 기판(110)의 4개의 모서리 영역에 각각 배치될 수 있다. 즉, 상기 제 1 내지 4 상부 전극 패드(121A, 122A, 123A, 124A)은 상기 기판(110)의 상부 영역의 외곽부에 배치된다. 이에 따라, 상기 제 1 내지 4 상부 전극 패드(121A, 122A, 123A, 124A)의 측면은 기판(110)의 외측으로 노출될 수 있다.In this case, the first to fourth upper electrode pads 121A, 122A, 123A, and 124A may be respectively disposed at four corner regions of the substrate 110 having a plate shape. That is, the first to fourth upper electrode pads 121A, 122A, 123A, and 124A are disposed outside the upper region of the substrate 110 . Accordingly, side surfaces of the first to fourth upper electrode pads 121A, 122A, 123A, and 124A may be exposed to the outside of the substrate 110 .

상기와 같이, 연결부(155A)와 같은 관통 전극를 기판의 외곽부에 배치하여 상기 관통 전극의 일부가 외부로 노출되도록 함으로써, 전체 관통 전극의 면적 비율을 감소할 수 있으며, 이에 따라 상기 관통 전극을 구성하는 전도성 물질이나 전도성 페이스트의 사용량을 감소할 수 있다.As described above, by disposing the through electrode such as the connection portion 155A on the outer portion of the substrate so that a part of the through electrode is exposed to the outside, the area ratio of the entire through electrode can be reduced, thereby configuring the through electrode. It is possible to reduce the amount of conductive material or conductive paste used.

한편, 도 17에 도시된 바와 같이, 상기 공극(160)은 복수 개로 형성될 수 있다.Meanwhile, as shown in FIG. 17 , the air gap 160 may be formed in plurality.

다시 말해서, 도 17은 도 16a 또는 도 16b에 도시된 공극(160)인 늘어난 일 실시 예의 평면도이다.In other words, FIG. 17 is a plan view of one stretched embodiment of the void 160 shown in FIG. 16A or 16B.

이하에서의 센싱 모듈(100)은 상기 도 15a에 도시된 센싱 모듈(100A) 및 도 15b에 도시된 센싱 모듈(100B) 중 어느 하나를 의미할 수 있다.Hereinafter, the sensing module 100 may mean any one of the sensing module 100A shown in FIG. 15A and the sensing module 100B shown in FIG. 15B.

도 17을 참조하면, 상기 공극(160)은 상기 중간층(115)과 소정 간격 이격되어 상기 중간층(115)의 주변 영역에 배치되는 제 1 공극(161)과, 상기 제 1 공극(161)과 소정 간격 이격되어 상기 제 1 공극(161)의 주변 영역에 배치되는 제 2 공극(162)과, 상기 제 2 공극(162)과 소정 간격 이격되어 상기 제 2 공극(162)의 주변 영역에 배치되는 제 3 공극(163)을 포함한다.Referring to FIG. 17, the void 160 is spaced apart from the intermediate layer 115 by a predetermined distance and is disposed in a peripheral area of the intermediate layer 115. A second air gap 162 spaced apart from the first air gap 161 and disposed in the peripheral area of the second air gap 161, and a second air gap 162 spaced apart from the second air gap 162 by a predetermined distance and disposed in the peripheral area of the second air gap 162. 3 voids 163.

상기 제 1 공극(161)은 중간층(115)의 주위를 둘러싸며 배치되고, 상호 소정 간격 이격된 복수의 제 1 단위 공극을 포함한다. 상기 복수의 제 1 단위 공극 사이에는 상기 기판(110)이나 상기 보호층(150)이 그대로 남아있게 되며, 그에 따라 상기 감지 영역과 상기 주변 영역 사이의 연결 강도를 상승시킨다.The first air gap 161 is disposed surrounding the middle layer 115 and includes a plurality of first unit air gaps spaced apart from each other by a predetermined interval. The substrate 110 or the protective layer 150 remains between the plurality of first unit pores, thereby increasing the connection strength between the sensing area and the peripheral area.

제 2 공극(162)은 상기 제 1 공극(161)과 소정 간격 이격된 위치에 형성되고, 그에 따라 상기 제 1 공극(161)의 주위를 둘러싸며 배치된다. 또한, 상기 제 2 공극(162)은 상기 제 1 공극(161)과 마찬가지로 상호 소정 간격 이격된 복수의 제 2 단위 공극으로 구성된다.The second air gap 162 is formed at a position spaced apart from the first air gap 161 by a predetermined distance, and thus is disposed surrounding the first air gap 161 . Also, like the first air gap 161, the second air gap 162 is composed of a plurality of second unit air spaces spaced apart from each other by a predetermined interval.

제 3 공극(163)은 상기 제 2 공극(162)과 소정 간격 이격된 위치에 형성되고, 그에 따라 상기 제 2 공극(162)의 주위를 둘러싸며 배치된다. 또한, 상기 제 3 공극(163)은 상기 제 1 및 2 공극(161, 162)과 마찬가지로 상호 소정 간격 이격된 복수의 제 3 단위 공극으로 구성된다.The third air gap 163 is formed at a position spaced apart from the second air gap 162 by a predetermined distance, and thus is disposed surrounding the second air gap 162 . In addition, the third air gap 163 is composed of a plurality of third unit air spaces spaced apart from each other by a predetermined distance, similarly to the first and second air gaps 161 and 162 .

상기와 같은, 본 발명에 따른 실시 예에 의하면, 감지물 주변에 소정 간격 이격된 복수의 공극을 형성함으로써, 외부에서 발생한 충격 에너지가 내부 전달되어 크랙이 발생하는 것을 방지하며, 그에 따라 센싱 모듈의 파손 문제를 해결할 수 있다.As described above, according to the embodiment according to the present invention, by forming a plurality of air gaps spaced apart at predetermined intervals around the sensing object, impact energy generated from the outside is transmitted to the inside to prevent cracks from occurring, and accordingly, the sensing module The breakage problem can be solved.

한편, 센싱 모듈은 도 15a 또는 도 15b에 도시된 바와 같은 일체형 기판 구조가 아닌 멤브레인 구조 또는 브리지 구조를 가질 수 있으며, 상기 멤브레인 구조 또는 브리지 구조에 도 17에 설명한 바와 같은 복수의 공극(160)이 형성될 수 있다.Meanwhile, the sensing module may have a membrane structure or a bridge structure rather than an integral substrate structure as shown in FIG. 15A or 15B, and a plurality of pores 160 as described in FIG. 17 may be provided in the membrane structure or the bridge structure. can be formed

도 18은 본 발명의 제2 실시 예에 따른 센싱 모듈의 단면 구조를 나타낸 도면이다.18 is a view showing a cross-sectional structure of a sensing module according to a second embodiment of the present invention.

도 18은 일반적인 1층 멤브레인 구조를 가지며, 기판에 공극(260)이 형성된 것을 특징으로 한다.18 has a general one-layer membrane structure, and is characterized in that an air gap 260 is formed in the substrate.

도 18을 참조하면, 센싱 모듈(200)은 기판(210), 전극 패드(220), 히터 전극(235), 감지 전극(240) 및 감지물(245)을 포함한다.Referring to FIG. 18 , the sensing module 200 includes a substrate 210 , an electrode pad 220 , a heater electrode 235 , a sensing electrode 240 and a sensing object 245 .

기판(210)은 절연 플레이트(211), 제 1 산화 실리콘 박막(212), 질화 실리콘 박막(213) 및 제 2 산화 실리콘 박막(213)이 순차적으로 적층된 구조를 갖는다.The substrate 210 has a structure in which an insulating plate 211, a first silicon oxide thin film 212, a silicon nitride thin film 213, and a second silicon oxide thin film 213 are sequentially stacked.

절연 플레이트(211)는 일반적인 반도체 공정에서 사용되는 실리콘 기판을 이용할 수 있으며, 산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 석영(quartz), 갈륨-질소(GaN) 또는 갈륨-비소(GaAs)가 도핑된 기판을 이용할 수도 있다.The insulating plate 211 may use a silicon substrate used in a general semiconductor process, aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), quartz, gallium-nitrogen (GaN) or gallium-arsenic ( A substrate doped with GaAs) may also be used.

한편, 히터 전극(235) 및 감지 전극(240)이 배치되는 영역에 대응하는 상기 절연 플레이트(211)의 하부 영역은 식각되어 제거된다. Meanwhile, the lower region of the insulating plate 211 corresponding to the region where the heater electrode 235 and the sensing electrode 240 are disposed is etched and removed.

이때, 상기 절연 플레이트(211)를 식각함에 있어서는 포토레지스트 패턴을 이용한 건식 식각 공정을 이용할 수 있다.At this time, in etching the insulating plate 211, a dry etching process using a photoresist pattern may be used.

제 1 산화 실리콘 박막(212), 질화 실리콘 박막(213) 및 제 2 산화 실리콘 박막(214)은 멤브레인(membrane)을 형성하며, 절연 플레이트(211) 상에 순차적으로 적층된다.The first silicon oxide thin film 212 , the silicon nitride thin film 213 , and the second silicon oxide thin film 214 form a membrane and are sequentially stacked on the insulating plate 211 .

상기 멤브레인은 절연 플레이트(211)의 하부 영역 식각 시에 식각 방지층의 역할을 하며, 또한 상기 감지 전극(240)이나 히터 전극(235)의 지지대 역할을 한다. 또한, 상기 멤브레인은 히터 전극(235)의 가열 시에 발열에 의한 소자의 변형이 일어나는 것을 방지하기 위한 것으로서, 산화 실리콘 박막 또는 질화 실리콘 박막으로 형성되거나, 산화 실리콘 박막 및 질화 실리콘 박막의 적층 구조로 형성될 수 있다. The membrane serves as an etch stop layer when the lower region of the insulating plate 211 is etched, and also serves as a support for the sensing electrode 240 or the heater electrode 235 . In addition, the membrane is to prevent deformation of the element due to heat generation when the heater electrode 235 is heated, and is formed of a silicon oxide thin film or a silicon nitride thin film, or has a laminated structure of a silicon oxide thin film and a silicon nitride thin film. can be formed

본 도면에서는 멤브레인이 제 1 산화 실리콘 박막(212), 질화 실리콘 박막(213) 및 제 2 산화 실리콘 박막(214)의 적층 구조로 형성된 경우에 대해 도시하고 있는데, 이와 같이 멤브레인은 압축 응력을 갖는 산화 실리콘 박막과 신장 응력을 갖는 질화 실리콘 박막을 도 18과 같은 구조로 형성하는 것이 바람직하다. 물론, 멤브레인은 이들 중 어느 하나의 박막으로만 이루어질 수도 있다.In this figure, a case is shown in which the membrane is formed in a laminated structure of a first silicon oxide thin film 212, a silicon nitride thin film 213, and a second silicon oxide thin film 214. In this way, the membrane is oxidized with compressive stress. It is preferable to form a silicon thin film and a silicon nitride thin film having a tensile stress in a structure as shown in FIG. 18 . Of course, the membrane may be made of only one of these thin films.

상기 멤브레인은 열산화법, 스퍼터링법 또는 화학 기상 증착법 등의 방법을 이용하여 형성할 수 있다The membrane may be formed using methods such as thermal oxidation, sputtering, or chemical vapor deposition.

상기 제 2 산화 실리콘 박막(214) 위에는 전극 패드(220)가 배치된다. 상기 전극 패드(220)는 상기 설명한 바와 같이, 복수의 전극 패드로 구성될 수 있으며, 바람직하게는 4개의 전극 패드로 구성될 수 있다.An electrode pad 220 is disposed on the second silicon oxide thin film 214 . As described above, the electrode pad 220 may be composed of a plurality of electrode pads, preferably four electrode pads.

또한, 상기 제 2 산화 실리콘 박막(214) 위에는 히터 전극(235) 및 감지 전극(240)이 각각 배치된다.In addition, a heater electrode 235 and a sensing electrode 240 are respectively disposed on the second silicon oxide thin film 214 .

그리고, 상기 제 2 산화 실리콘 박막(214) 위에는 상기 감지 전극(240)을 덮으며 감지물(245)이 배치된다.A sensing object 245 is disposed on the second silicon oxide thin film 214 while covering the sensing electrode 240 .

그리고, 상기 기판(210)에는 상기 감지물(245)의 주변에 상기 감지물(245)을 둘러싸며 배치되는 공극(260)이 형성된다.In addition, an air gap 260 is formed around the sensing object 245 in the substrate 210 to surround the sensing object 245 .

바람직하게, 상기 절연 플레이트(211)의 하부 영역은 상기 설명한 바와 같은 식각에 의해 제거되며, 그에 따라 상기 공극(260)은 상기 제 1 산화 실리콘 박막(212), 질화 실리콘 박막(213) 및 제 2 산화 실리콘 박막(214)을 관통하며 형성되어 상기 제거된 절연 플레이트(211)의 하부 영역과 연결된다.Preferably, the lower region of the insulating plate 211 is removed by etching as described above, and thus the gap 260 is formed by the first silicon oxide thin film 212, the silicon nitride thin film 213 and the second silicon nitride thin film 213. It is formed to penetrate the silicon oxide thin film 214 and is connected to the lower region of the removed insulating plate 211 .

상기 공극(260)은 상기 설명한 바와 같은 복수의 공극을 포함할 수 있으며, 상기 복수의 공극 각각은, 소정 간격 이격된 복수의 단위 공극으로 구성될 수 있다.The air gap 260 may include a plurality of air gaps as described above, and each of the plurality of air gaps may be composed of a plurality of unit air gaps spaced apart at predetermined intervals.

상기와 같은 센싱 모듈(200)은 1층 구조의 센싱 모듈이며, 바람직하게 동일한 층에 감지 전극(240)과 히터 전극(235)이 각각 배치되는 구조를 갖는다.The sensing module 200 as described above is a one-layer sensing module, and preferably has a structure in which the sensing electrode 240 and the heater electrode 235 are respectively disposed on the same layer.

도 19는 본 발명의 제3 실시 예에 따른 센싱 모듈의 단면 구조를 나타낸 도면이다.19 is a diagram showing a cross-sectional structure of a sensing module according to a third embodiment of the present invention.

도 19는 일반적인 2층 멤브레인 구조를 가지며, 기판에 공극(360)이 형성된 것을 특징으로 한다.19 has a general two-layer membrane structure, and is characterized in that an air gap 360 is formed in the substrate.

도 19를 참조하면, 센싱 모듈(300)은 기판(310), 보호층(315), 전극 패드(320), 히터 전극(335), 감지 전극(340) 및 감지물(345)을 포함한다.Referring to FIG. 19 , the sensing module 300 includes a substrate 310, a protective layer 315, an electrode pad 320, a heater electrode 335, a sensing electrode 340, and a sensing object 345.

기판(310)은 절연 플레이트(311), 제 1 산화 실리콘 박막(312), 질화 실리콘 박막(313) 및 제 2 산화 실리콘 박막(313)이 순차적으로 적층된 구조를 갖는다.The substrate 310 has a structure in which an insulating plate 311, a first silicon oxide thin film 312, a silicon nitride thin film 313, and a second silicon oxide thin film 313 are sequentially stacked.

절연 플레이트(311)는 일반적인 반도체 공정에서 사용되는 실리콘 기판을 이용할 수 있으며, 산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 석영(quartz), 갈륨-질소(GaN) 또는 갈륨-비소(GaAs)가 도핑된 기판을 이용할 수도 있다.The insulating plate 311 may use a silicon substrate used in a general semiconductor process, aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), quartz, gallium-nitrogen (GaN) or gallium-arsenic ( A substrate doped with GaAs) may also be used.

한편, 히터 전극(335) 및 감지 전극(340)이 배치되는 영역에 대응하는 상기 절연 플레이트(211)의 하부 영역은 식각되어 제거된다. Meanwhile, the lower region of the insulating plate 211 corresponding to the region where the heater electrode 335 and the sensing electrode 340 are disposed is etched and removed.

이때, 상기 절연 플레이트(311)를 식각함에 있어서는 포토레지스트 패턴을 이용한 건식 식각 공정을 이용할 수 있다.At this time, in etching the insulating plate 311, a dry etching process using a photoresist pattern may be used.

제 1 산화 실리콘 박막(312), 질화 실리콘 박막(313) 및 제 2 산화 실리콘 박막(314)은 멤브레인(membrane)을 형성하며, 절연 플레이트(311) 상에 순차적으로 적층된다.The first silicon oxide thin film 312 , the silicon nitride thin film 313 , and the second silicon oxide thin film 314 form a membrane and are sequentially stacked on the insulating plate 311 .

상기 멤브레인은 절연 플레이트(311)의 하부 영역 식각 시에 식각 방지층의 역할을 하며, 또한 상기 감지 전극(340)이나 히터 전극(335)의 지지대 역할을 한다. 또한, 상기 멤브레인은 히터 전극(335)의 가열 시에 발열에 의한 소자의 변형이 일어나는 것을 방지하기 위한 것으로서, 산화 실리콘 박막 또는 질화 실리콘 박막으로 형성되거나, 산화 실리콘 박막 및 질화 실리콘 박막의 적층 구조로 형성될 수 있다. The membrane serves as an etch stop layer when the lower region of the insulating plate 311 is etched, and also serves as a support for the sensing electrode 340 or the heater electrode 335 . In addition, the membrane is to prevent deformation of the element due to heat generation when the heater electrode 335 is heated, and is formed of a silicon oxide thin film or a silicon nitride thin film, or has a laminated structure of a silicon oxide thin film and a silicon nitride thin film. can be formed

상기 멤브레인은 열산화법, 스퍼터링법 또는 화학 기상 증착법 등의 방법을 이용하여 형성할 수 있다The membrane may be formed using methods such as thermal oxidation, sputtering, or chemical vapor deposition.

상기 제 2 산화 실리콘 박막(314) 위에는 전극 패드(320)가 배치된다.An electrode pad 320 is disposed on the second silicon oxide thin film 314 .

상기 전극 패드(220)는 상기 설명한 바와 같이, 복수의 전극 패드로 구성될 수 있다. 이때, 상기 제 2 산화 실리콘 박막(314) 위에 배치되는 전극 패드(320)는 히터 전극(335)과 연결되는 전극 패드이다.As described above, the electrode pad 220 may include a plurality of electrode pads. At this time, the electrode pad 320 disposed on the second silicon oxide thin film 314 is an electrode pad connected to the heater electrode 335 .

또한, 상기 제 2 산화 실리콘 박막(314) 위에는 히터 전극(335)이 각각 배치된다.In addition, heater electrodes 335 are respectively disposed on the second silicon oxide thin film 314 .

그리고, 상기 제 2 산화 실리콘 박막(314) 위에는 상기 히터 전극(335)을 덮으며 보호층(315)이 배치된다.A protective layer 315 is disposed on the second silicon oxide thin film 314 to cover the heater electrode 335 .

그리고, 상기 보호층(315) 위에는 감지 전극(340), 그리고 상기 감지 전극(340)과 전기적으로 연결되는 전극 패드(320)가 배치된다.A sensing electrode 340 and an electrode pad 320 electrically connected to the sensing electrode 340 are disposed on the protective layer 315 .

그리고, 상기 보호층(315) 위에는 상기 감지 전극(340)을 덮으며 감지물(335)이 배치된다.A sensing object 335 is disposed on the protective layer 315 while covering the sensing electrode 340 .

그리고, 상기 기판(310) 및 상기 보호층(315)에는 상기 감지물(345)의 주변에 상기 감지물(345)을 둘러싸며 배치되는 공극(360)이 형성된다.In addition, a gap 360 is formed around the sensing object 345 in the substrate 310 and the protective layer 315 to surround the sensing object 345 .

바람직하게, 상기 절연 플레이트(311)의 하부 영역은 상기 설명한 바와 같은 식각에 의해 제거되며, 그에 따라 상기 공극(360)은 상기 보호층(315), 상기 제 1 산화 실리콘 박막(312), 질화 실리콘 박막(313) 및 제 2 산화 실리콘 박막(314)을 관통하며 형성되어 상기 제거된 절연 플레이트(311)의 하부 영역과 연결된다.Preferably, the lower region of the insulating plate 311 is removed by etching as described above, and thus the void 360 is formed by the passivation layer 315, the first silicon oxide thin film 312, and silicon nitride. It is formed to pass through the thin film 313 and the second silicon oxide thin film 314 and is connected to the lower region of the removed insulating plate 311 .

상기 공극(360)은 상기 설명한 바와 같은 복수의 공극을 포함할 수 있으며, 상기 복수의 공극 각각은, 소정 간격 이격된 복수의 단위 공극으로 구성될 수 있다.The air gap 360 may include a plurality of air gaps as described above, and each of the plurality of air gaps may be composed of a plurality of unit air gaps spaced apart at predetermined intervals.

상기와 같은 센싱 모듈(300)은 2층 구조의 센싱 모듈이며, 바람직하게 제 1 층에는 히터 전극(335)이 배치되고, 상기 제 1 층 위의 제 2 층에 감지 전극(340)이 배치되는 구조를 갖는다.The sensing module 300 as described above is a sensing module having a two-layer structure. Preferably, the heater electrode 335 is disposed on the first layer and the sensing electrode 340 is disposed on the second layer above the first layer. have a structure

상기와 같은, 멤브레인 구조는 기판의 지지대 역할이 가능하며, 도 5에서와 같은 2 layer 구조에서는 공정상 가이드 역할이 가능하므로 감지물을 디스펜싱 하거나 스크린 프린팅이 가능하도록 마크 얼라인에 유리하다As described above, the membrane structure can serve as a support for the substrate, and in the 2-layer structure as shown in FIG.

도 20은 본 발명의 제4 실시 예에 따른 센싱 모듈의 단면 구조를 나타낸 도면이다.20 is a diagram showing a cross-sectional structure of a sensing module according to a fourth embodiment of the present invention.

도 20은 일반적인 브리지 구조를 가지며, 기판에 공극(460)이 형성된 것을 특징으로 한다.20 has a general bridge structure and is characterized in that an air gap 460 is formed in the substrate.

도 20을 참조하면, 센싱 모듈(400)은 기판(410), 전극 패드(420), 히터 전극(435), 감지 전극(440), 보호층(415), 브리지부(470) 및 감지물(445)을 포함한다.Referring to FIG. 20 , the sensing module 400 includes a substrate 410, an electrode pad 420, a heater electrode 435, a sensing electrode 440, a protective layer 415, a bridge part 470, and a sensing object ( 445).

기판(410)은 절연 플레이트(411), 제 1 산화 실리콘 박막(412), 질화 실리콘 박막(413) 및 제 2 산화 실리콘 박막(413)이 순차적으로 적층된 구조를 갖는다.The substrate 410 has a structure in which an insulating plate 411 , a first silicon oxide thin film 412 , a silicon nitride thin film 413 , and a second silicon oxide thin film 413 are sequentially stacked.

절연 플레이트(411)는 일반적인 반도체 공정에서 사용되는 실리콘 기판을 이용할 수 있으며, 산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 석영(quartz), 갈륨-질소(GaN) 또는 갈륨-비소(GaAs)가 도핑된 기판을 이용할 수도 있다.The insulating plate 411 may use a silicon substrate used in a general semiconductor process, and aluminum oxide (Al2O3), magnesium oxide (MgO), quartz, gallium-nitrogen (GaN) or gallium-arsenic (GaAs) may be used. A doped substrate may also be used.

한편, 히터 전극(435) 및 감지 전극(440)이 배치되는 영역에 대응하는 상기 절연 플레이트(411)의 상부 영역은 식각되어 제거된다. Meanwhile, the upper region of the insulating plate 411 corresponding to the region where the heater electrode 435 and the sensing electrode 440 are disposed is etched and removed.

이때, 상기 절연 플레이트(411)를 식각함에 있어서는 포토레지스트 패턴을 이용한 건식 식각 공정을 이용할 수 있다.At this time, in etching the insulating plate 411, a dry etching process using a photoresist pattern may be used.

제 1 산화 실리콘 박막(412), 질화 실리콘 박막(413) 및 제 2 산화 실리콘 박막(414)은 멤브레인(membrane)을 형성하며, 절연 플레이트(411) 상에 순차적으로 적층된다.The first silicon oxide thin film 412 , the silicon nitride thin film 413 , and the second silicon oxide thin film 414 form a membrane and are sequentially stacked on the insulating plate 411 .

상기 멤브레인은 감지 전극(440)이나 히터 전극(435)의 지지대 역할을 한다. 또한, 상기 멤브레인은 히터 전극(435)의 가열 시에 발열에 의한 소자의 변형이 일어나는 것을 방지하기 위한 것으로서, 산화 실리콘 박막 또는 질화 실리콘 박막으로 형성되거나, 산화 실리콘 박막 및 질화 실리콘 박막의 적층 구조로 형성될 수 있다. The membrane serves as a support for the sensing electrode 440 or the heater electrode 435. In addition, the membrane is to prevent deformation of the element due to heat generation when the heater electrode 435 is heated, and is formed of a silicon oxide thin film or a silicon nitride thin film, or has a laminated structure of a silicon oxide thin film and a silicon nitride thin film. can be formed

상기 제 2 산화 실리콘 박막(414) 위에는 전극 패드(420)가 배치된다. 상기 전극 패드(420)는 상기 설명한 바와 같이, 복수의 전극 패드로 구성될 수 있으며, 바람직하게는 4개의 전극 패드로 구성될 수 있다.An electrode pad 420 is disposed on the second silicon oxide thin film 414 . As described above, the electrode pad 420 may be composed of a plurality of electrode pads, preferably four electrode pads.

또한, 상기 제 2 산화 실리콘 박막(414) 위에는 히터 전극(435) 및 감지 전극(440)이 각각 배치된다. In addition, a heater electrode 435 and a sensing electrode 440 are respectively disposed on the second silicon oxide thin film 414 .

그리고, 상기 제 2 산화 실리콘 박막(414) 위에는 상기 히터 전극(435)을 덮으며 보호층(415)이 형성된다. A protective layer 415 is formed on the second silicon oxide thin film 414 to cover the heater electrode 435 .

그리고, 상기 제 2 산화 실리콘 박막(414) 위에는 상기 보호층(415) 및 상기 감지 전극(440)을 덮으며 감지물(445)이 배치된다.A sensing object 445 is disposed on the second silicon oxide thin film 414 while covering the protective layer 415 and the sensing electrode 440 .

그리고, 상기 기판(410)에는 상기 감지물(445)의 주변에 상기 감지물(445) 주변을 둘러싸며 배치되는 공극(460)이 형성된다.In addition, an air gap 460 disposed around the sensing object 445 is formed in the substrate 410 while surrounding the sensing object 445 .

바람직하게, 상기 절연 플레이트(411)의 상부 영역은 상기 설명한 바와 같은 식각에 의해 제거되며, 그에 따라 상기 공극(460)은 상기 제 1 산화 실리콘 박막(412), 질화 실리콘 박막(413) 및 제 2 산화 실리콘 박막(414)을 관통하며 형성되어 상기 제거된 절연 플레이트(411)의 상부 영역과 연결된다.Preferably, the upper region of the insulating plate 411 is removed by etching as described above, and thus the gap 460 is formed by the first silicon oxide thin film 412, the silicon nitride thin film 413 and the second silicon nitride thin film 413. It is formed to penetrate the silicon oxide thin film 414 and is connected to the upper region of the removed insulating plate 411 .

상기 공극(460)은 상기 설명한 바와 같은 복수의 공극을 포함할 수 있으며, 상기 복수의 공극 각각은, 소정 간격 이격된 복수의 단위 공극으로 구성될 수 있다.The air gap 460 may include a plurality of air gaps as described above, and each of the plurality of air gaps may be composed of a plurality of unit air gaps spaced apart at predetermined intervals.

또한, 상기 기판(410)에는 상기 감지물(445)이 형성된 영역을 플로팅(floating) 시키기 위한 브리지를 포함하는 브리지부(470)가 형성된다. 이에 따라, 상기 공극(460)은 상기 브리지부(470)와 상기 감지물(445) 사이에 배치되는 것이 바람직하다.In addition, a bridge part 470 including a bridge for floating an area where the sensing object 445 is formed is formed on the substrate 410 . Accordingly, the air gap 460 is preferably disposed between the bridge part 470 and the sensing object 445 .

상기와 같은 센싱 모듈(400)은 브리지 구조의 센싱 모듈이며, 상기와 같이 기판에 공극이 형성되어 상기 감지 영역 내의 온도가 일정하게 유지될 수 있도록 한다.The sensing module 400 as described above is a sensing module having a bridge structure, and an air gap is formed in the substrate as described above so that the temperature in the sensing region can be maintained constant.

도 21은 본 발명의 제5 실시 예에 따른 센싱 모듈의 평면도이다.21 is a plan view of a sensing module according to a fifth embodiment of the present invention.

도 16a에서는, 기판(110)의 상면에 복수의 제 1 전극 패드(120)가 배치되는데, 상기 복수의 제 1 전극 패드(120)는 4개로 형성되는 것을 확인할 수 있었다.In FIG. 16A , a plurality of first electrode pads 120 are disposed on the upper surface of the substrate 110, and it can be confirmed that the plurality of first electrode pads 120 are formed in four pieces.

도 21을 참조하면, 기판(510) 위에는 복수의 제 1 전극 패드(520)가 배치되며, 상기 복수의 제 1 전극 패드(520)는 도 2a와는 다르게, 제 1 상부 전극 패드(521), 제 2 상부 전극 패드(522) 및 제 3 상부 전극 패드(523)를 포함한다. Referring to FIG. 21, a plurality of first electrode pads 520 are disposed on a substrate 510, and unlike FIG. 2A, the plurality of first electrode pads 520 include first upper electrode pads 521, A second upper electrode pad 522 and a third upper electrode pad 523 are included.

그리고, 상기 제 1 상부 전극 패드(521)는 제 1 감지 전극(541) 및 히터 전극(535)과 공통 연결되고, 제 2 상부 전극 패드(522)는 제 2 감지 전극(542)과 연결되고, 제 3 상부 전극 패드(523)은 히터 전극(535)과 연결된다. 즉, 도 16a에서는 감지 전극(140) 및 히터 전극(135)이 서로 개별적으로 전극 패드와 연결되었으나, 도 21에 따르면, 하나의 전극 패드를 감지 전극과 히터 전극의 공용 전극 패드로 사용한다.In addition, the first upper electrode pad 521 is commonly connected to the first sensing electrode 541 and the heater electrode 535, and the second upper electrode pad 522 is connected to the second sensing electrode 542, The third upper electrode pad 523 is connected to the heater electrode 535 . That is, in FIG. 16A, the sensing electrode 140 and the heater electrode 135 are individually connected to the electrode pad, but according to FIG. 21, one electrode pad is used as a common electrode pad for the sensing electrode and the heater electrode.

따라서, 도 21에 따르면 기판 위에 배치되는 전극 패드를 4개의 전극 패드에서 3 개의 전극 패드 구조로 줄일 수 있다.Accordingly, according to FIG. 21 , the number of electrode pads disposed on the substrate may be reduced from 4 electrode pads to 3 electrode pads.

도 22는 본 발명의 실시 예에 따른 센싱 모듈의 충격 특징을 보여주는 도면이다.22 is a diagram showing impact characteristics of a sensing module according to an embodiment of the present invention.

도 22의 (a)를 참조하면, 센싱 모듈은 중간층(115)의 주변에 하나의 공극(160)만이 형성되어 있으며, 도 22의 (b)를 참조하면 중간층(115)의 주변에 복수의 공극이 소정 간격 이격되어 배치되어 있다.Referring to (a) of FIG. 22, in the sensing module, only one air gap 160 is formed around the intermediate layer 115, and referring to (b) of FIG. 22, a plurality of air gaps around the intermediate layer 115. They are spaced apart from each other by a predetermined interval.

도 22의 (a)에 따른 구조를 보면, 일반적으로 취성이 강한 세라믹 기판은 외부 충격에 따른 크랙이 내부에 발생하여 파손 가능성이 있다. 이때, 제 1 전극 패드(120)의 일부에서 크랙이 발생함에 따라 상기 크랙은 기판(110)의 상부 영역의 전체 영역으로 전파되며, 그에 따른 세라믹 기판의 파손 가능성이 높아진다.Referring to the structure shown in (a) of FIG. 22 , a generally brittle ceramic substrate may be damaged due to internal cracks caused by external impact. At this time, as a crack occurs in a portion of the first electrode pad 120, the crack propagates to the entire upper region of the substrate 110, and thus the possibility of damage to the ceramic substrate increases.

그러나, 도 22의 (b)에 따른 본 발명의 센싱 모듈의 구조를 보면, 기판(110)은 서로 소정 간격 이격되는 복수의 공극이 형성된 브리지 구조를 가짐으로써, 외부에서 발생된 충격에 따른 에너지를 상쇄시킬 수 있다.However, looking at the structure of the sensing module of the present invention according to (b) of FIG. 22, the substrate 110 has a bridge structure in which a plurality of air gaps spaced apart from each other are formed, so that the energy according to the impact generated from the outside can cancel out.

다시 말해서, 본 발명에 따른 센싱 모듈의 구조는, 세라믹 기판의 취성은 같으나, 복수의 공극 사이의 세라믹 기판의 브리지(복수의 공극 사이에 배치되는 기판 영역) 선폭이 길이 대비 상대적으로 작기 때문에 외부 충격에서 발생되어 전파되는 충격 에너지는 외팔보(single beam) 또는 양팔보(양쪽 고정 beam)와 같이 보(beam)의 상/하/좌/우 운동으로 발산/소멸되며, 그에 따라 내부로 크랙이 전파되는 것을 방해함에 따라 세라믹 기판의 파손 확률을 감소시킬 수 있다.In other words, in the structure of the sensing module according to the present invention, although the brittleness of the ceramic substrate is the same, the line width of the ceramic substrate between the plurality of pores (substrate area disposed between the plurality of pores) is relatively small compared to the length, so that the external impact The impact energy generated and propagated is dissipated/dissipated by the up/down/left/right movement of the beam, such as a single beam or a double beam (both fixed beams), and cracks propagate internally accordingly. It is possible to reduce the probability of breakage of the ceramic substrate.

도 23은 본 발명의 실시 예에 따른 센싱 모듈의 온도 변화를 보여주는 그래프이다.23 is a graph showing temperature change of a sensing module according to an embodiment of the present invention.

도 23의 (a)는 종래 기술에 따른 센싱 모듈의 시간에 따른 측정 온도의 변화를 보여주고, (b)는 본 발명에 따른 센싱 모듈의 시간에 따른 측정 온도의 변화를 보여준다.23 (a) shows a change in measured temperature over time of a sensing module according to the prior art, and (b) shows a change in measured temperature over time of a sensing module according to the present invention.

종래에는 상기와 같은 공극(160)이 기판(110)에 형성되어 있지 않음에 따라 감지 영역의 온도는 외부 온도에 영향을 많이 받았으며, 그에 따라 시간에 따른 측정 온도의 변화량은 큰 것을 확인할 수 있다. 따라서, 종래에서는 기판 상의 감지부의 온도를 일정하게 유지하기 위해 상기 히터 전극에 지속적인 전원을 공급해야 했으며, 이에 따른 소비 전력이 증가하였다.Conventionally, since the above-described air gap 160 is not formed in the substrate 110, the temperature of the sensing area is greatly influenced by the external temperature, and accordingly, the change in the measured temperature over time is large. Therefore, in the prior art, in order to keep the temperature of the sensing unit on the substrate constant, power had to be continuously supplied to the heater electrode, resulting in increased power consumption.

그러나, 본 발명에 따르면, 상기 공극(160)이 기판(110)에 형성되어 있음에 따라 상기 감지 영역의 온도가 외부 온도에 영향을 받지 않고 일정하게 유지될 수 있도록 하며, 그에 따라 종래에 대비하여 시간에 따른 측정 온도의 변화량은 미세한 것을 확인할 수 있다. 따라서, 본 발명에서는 상기 공극(160)에 의해 상기 기판의 온도를 일정하게 유지시킬 수 있으며, 이에 따라 상기 히터 전극에 공급되는 전원을 감소시켜 전력 소모를 획기적으로 절감할 수 있다.However, according to the present invention, since the air gap 160 is formed in the substrate 110, the temperature of the sensing region can be maintained constant without being affected by the external temperature, and thus, compared to the prior art It can be seen that the amount of change in the measured temperature with time is minute. Therefore, in the present invention, the temperature of the substrate can be kept constant by the air gap 160, and thus power supplied to the heater electrode can be reduced, thereby dramatically reducing power consumption.

도 24 내지 도 27은 본 발명의 실시 예에 따른 센싱 모듈(100)의 공극(160)의 형상을 보여주는 도면이다.24 to 27 are views showing the shape of the air gap 160 of the sensing module 100 according to an embodiment of the present invention.

도 24 내지 도 26은 공극(160)의 수직 단면의 형상을 보여주고, 도 27은 공극(160)의 수평 단면의 형상을 보여준다.24 to 26 show the shape of the vertical cross section of the void 160, and FIG. 27 shows the shape of the horizontal cross section of the void 160.

상기 공극(160)의 형상은 상기 공극(160)의 형성 방법에 의해 결정될 수 있다. 상기 공극(160)은 식각 공정에 의해 형성될 수 있으며, 이와 다르게 샌드 블러스트나 레이저 가공과 같은 기계 가공에 의해 형성될 수 있다.The shape of the void 160 may be determined by a method of forming the void 160 . The void 160 may be formed by an etching process, or alternatively, it may be formed by a mechanical process such as sand blasting or laser processing.

도 24를 참조하면, 상기 공극(160)은 습식 식각(wet etching)에 의해 형성될 수 있다.Referring to FIG. 24 , the gap 160 may be formed by wet etching.

따라서, 상기 공극(160)은 도 24의 (a)에 도시된 바와 같이, 기판(110)의 하부를 과에칭함에 따라 상부에서 하부로 갈수록 폭이 점차 증가하는 형상을 가질 수 있으며, 도 24의 (b)에 도시된 바와 같이 기판(110)의 상부를 과에칭함에 따라 하부에서 상부로 갈수록 폭이 점차 증가하는 형상을 가질 수도 있다.Therefore, as shown in (a) of FIG. 24, the void 160 may have a shape in which the width gradually increases from the top to the bottom as the lower portion of the substrate 110 is overetched. As shown in (b) of (b), as the top of the substrate 110 is overetched, the width may gradually increase from the bottom to the top.

도 25를 참조하면, 상기 공극(160)은 드라이 식각(dry etching)에 의해 형성될 수 있다.Referring to FIG. 25 , the gap 160 may be formed by dry etching.

따라서, 상기 공극(160)은 도 25의 (a)와 같이 일반적인 드라이 식각에 따라 상부에서 하부로 갈수록 폭이 점차 감소하는 형상을 가질 수 있고, (b)에 도시된 바와 같이, 상부에서 하부로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다.Accordingly, the void 160 may have a shape in which the width gradually decreases from top to bottom according to general dry etching, as shown in (a) of FIG. 25, and as shown in (b), from top to bottom. It may have a shape in which the width gradually increases.

또한, 상기 드라이 에칭으로 DRIE(Deep reactive-ion etching)이 이용될 수 있으며, 이에 따라 상기 공극(160)은 곡면 형상을 가질 수 있다.Also, deep reactive-ion etching (DRIE) may be used as the dry etching, and thus the void 160 may have a curved shape.

즉, 상기 공극(160)은 도 25의 (c)와 같이 기판의 내부 방향으로 오목한 곡면 형상을 가질 수 있고, (d)에 도시된 바와 같이, 기판의 외부 방향으로 볼록한 곡면 형상을 가질 수 있으며, (e)에 도시된 바와 같이 내부 방향으로 오목하면서 하부로 갈수록 폭이 점차 감소하는 곡면 형상을 가질 수도 있을 것이다.That is, the void 160 may have a concave curved shape toward the inside of the substrate, as shown in (c) of FIG. 25, or a convex curved shape toward the outside of the substrate, as shown in (d), As shown in , (e), it may have a curved shape in which the width gradually decreases toward the bottom while being concave in the inward direction.

또한, 도 26을 참조하면, 상기 공극(160)은 기계 가공에 의해 형성될 수 있다.Also, referring to FIG. 26 , the air gap 160 may be formed by machining.

즉, 공극(160)은 도 26의 (a)에 도시된 바와 같이, 샌드 블러스트 가공에 의해 형성될 수 있으며, 이에 따라 상부에서 하부로 갈수록 불규칙한 폭 변화를 갖는 형상을 가질 수 있다. 또한, 공극(160)은 도 26의 (b)에 도시된 바와 같이, 레이저 가공에 의해 형성될 수 있으며, 이에 따라 상부에서 하부로 갈수폭 불규칙한 폭 변화를 가지는 형상을 가질 수 있다.That is, as shown in (a) of FIG. 26 , the void 160 may be formed by sand blasting, and thus may have a shape having an irregular width change from top to bottom. In addition, as shown in (b) of FIG. 26, the void 160 may be formed by laser processing, and thus may have a shape having an irregular width change from top to bottom.

한편, 상기 공극(160)은 다양한 수평 단면을 가질 수 있다.Meanwhile, the void 160 may have various horizontal cross sections.

즉, 도 27의 (a)에 도시된 바와 같이, 상기 공극(160)은 감지물(145)의 주변을 둘러싸는 원형 도넛 형상의 단위 공극들을 포함할 수 있다. That is, as shown in (a) of FIG. 27 , the air gap 160 may include circular donut-shaped unit air spaces surrounding the sensing object 145 .

또한, 도 27의 (b)에 도시된 바와 같이, 상기 공극(160)은 감지물(145)의 주변을 둘러싸며 원형의 내부 형상 및 사각의 외곽 형상을 갖는 복수의 단위 공극들을 포함할 수 있다.In addition, as shown in (b) of FIG. 27, the air gap 160 surrounds the sensing object 145 and may include a plurality of unit air gaps having a circular inner shape and a quadrangular outer shape. .

또한, 도 27의 (c)에 도시된 바와 같이, 상기 공극(160)은 감지물(145)의 주변을 둘러싸며 삼각 형상을 갖는 복수의 단위 공극들을 포함할 수 있다.In addition, as shown in (c) of FIG. 27 , the air gap 160 may include a plurality of unit pores having a triangular shape surrounding the sensing object 145 .

또한, 도 27의 (d)에 도시된 바와 같이, 상기 공극(160)은 감지물(145)의 주변을 둘러싸며, 직선의 사각 형상을 갖는 복수의 단위 공극들을 포함할 수 있다.In addition, as shown in (d) of FIG. 27 , the air gap 160 surrounds the sensing object 145 and may include a plurality of unit air gaps having a straight rectangular shape.

도 28은 본 발명의 제6 실시 예에 따른 센싱 모듈의 단면 구조를 보여주는 도면이다.28 is a view showing a cross-sectional structure of a sensing module according to a sixth embodiment of the present invention.

도 28을 참조하면, 센싱 모듈(600)은 기판(610), 중간층(615), 제 1 전극 패드(620), 제 2 전극 패드(625), 금속층(630), 히터 전극(635), 감지 전극(640), 감지물(645), 보호층(650), 연결부(655)를 포함한다.Referring to FIG. 28 , the sensing module 600 includes a substrate 610, an intermediate layer 615, a first electrode pad 620, a second electrode pad 625, a metal layer 630, a heater electrode 635, a sensing It includes an electrode 640, a sensing object 645, a protective layer 650, and a connection part 655.

여기에서, 상기 센싱 모듈(600)은 공극을 제외한 다른 부분의 구조는 도 15 내지 도 17에서 설명한 센싱 모듈(100)의 구조와 동일하므로, 이에 대한 설명은 생략한다.Here, the structure of other parts of the sensing module 600 except for the air gap is the same as that of the sensing module 100 described in FIGS. 15 to 17, so a description thereof will be omitted.

한편, 상기 기판(610)에는 공극(660)이 형성된다. 상기 공극(660)은 상기 감지 영역의 주위를 둘러싸며 배치된다.Meanwhile, a gap 660 is formed in the substrate 610 . The air gap 660 is disposed surrounding the sensing region.

바람직하게, 상기 공극(660)은 상기 보호층(650) 및 기판(610)에 형성되며, 이때 상기 보호층(65)을 관통하면서 상기 기판(610)을 비관통하며 형성된다.Preferably, the air gap 660 is formed in the protective layer 650 and the substrate 610 , and at this time, it is formed while penetrating the protective layer 65 and not penetrating the substrate 610 .

즉, 본 발명의 제 1 실시 예에서의 공극(160)은 홀 형상을 가졌지만, 제 6 실시 예에서의 상기 공극(660)은 비관통의 홈 형상을 갖는다.That is, the void 160 in the first embodiment of the present invention has a hole shape, but the void 660 in the sixth embodiment has a non-penetrating groove shape.

도 29는 본 발명의 제7 실시 예에 따른 센싱 모듈의 단면 구조를 보여주는 단면 도면이다.29 is a cross-sectional view showing a cross-sectional structure of a sensing module according to a seventh embodiment of the present invention.

도 29를 참조하면, 센싱 모듈(700)은 기판(710), 중간층(715), 제 1 전극 패드(720), 제 2 전극 패드(725), 금속층(730), 히터 전극(735), 감지 전극(740), 감지물(745), 보호층(750), 연결부(755)를 포함한다.Referring to FIG. 29 , the sensing module 700 includes a substrate 710, an intermediate layer 715, a first electrode pad 720, a second electrode pad 725, a metal layer 730, a heater electrode 735, a sensing It includes an electrode 740, a sensing object 745, a protective layer 750, and a connection part 755.

여기에서, 상기 센싱 모듈(700)은 공극을 제외한 다른 부분의 구조는 도 15 내지 17에서 설명한 센싱 모듈(100)의 구조와 동일하므로, 이에 대한 설명은 생략한다.Here, since the sensing module 700 has the same structure as the sensing module 100 described with reference to FIGS. 15 to 17, the structure of other parts except for the air gap is omitted.

한편, 상기 기판(710)에는 공극이 형성되며, 상기 공극은 열 차단을 위한 단열 재료로 충진된 열 차단부(760)를 형성한다.Meanwhile, an air gap is formed in the substrate 710, and the air gap forms a thermal blocking portion 760 filled with a heat insulating material for blocking heat.

이때, 상기 열 차단부(760)는 도 15 내지 17에 도시된 바와 같이 관통 형상을 가질 수 있으며, 이와 다르게 도 28에 도시된 바와 같이 비관통 형상을 가질 수 있다.In this case, the heat blocking part 760 may have a penetrating shape as shown in FIGS. 15 to 17 , and may have a non-penetrating shape as shown in FIG. 28 .

그리고, 상기 공극 내에 충진되는 단열 재료는 내부 진공형 세라믹 입자와 유기 재료를 포함할 수 있다. 이때, 상기 열이 상기 세라믹 입자의 중공부의 진공 부분을 통과하지 못하고, 입자 계면과 입자 커버 부분을 지나가야 하므로, 열 전도 계수가 상대적으로 낮아지며, 이에 따라 열 차단부(760)는 단열 효과(열 차단 효과)를 가지게 된다.In addition, the heat insulating material filled in the voids may include internal vacuum-type ceramic particles and organic materials. At this time, since the heat does not pass through the vacuum portion of the hollow part of the ceramic particle and must pass through the particle interface and the particle cover portion, the heat conduction coefficient is relatively low. blocking effect).

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the embodiments above are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, and effects illustrated in each embodiment can be combined or modified with respect to other embodiments by those skilled in the art in the field to which the embodiments belong. Therefore, contents related to these combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above has been described centering on the embodiment, this is only an example and does not limit the embodiment, and those skilled in the art in the field to which the embodiment belongs may find various things not exemplified above to the extent that they do not deviate from the essential characteristics of the embodiment. It will be appreciated that variations and applications of branches are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the embodiments set forth in the appended claims.

10, 20: 인쇄회로기판
11, 21: 절연기판
12, 22: 전극
13, 23: 패드
14, 24: 접착부재
30: 칩
10, 20: printed circuit board
11, 21: insulating substrate
12, 22: electrode
13, 23: pad
14, 24: adhesive member
30: chip

Claims (22)

절연 기판;
상기 절연 기판 상에 배치되며, 수용부가 구비된 패드; 및
상기 패드의 상기 수용부 내에 배치되는 접착부재를 포함하며,
상기 수용부는 상기 패드의 상면에서 상기 패드의 하면을 향하여 오목한 리세스이며,
상기 수용부의 바닥면은 상기 절연 기판의 상면 및 상기 패드의 하면보다 높게 위치하고,
상기 접착 부재는 상기 절연 기판과 접촉하지 않는,
인쇄회로기판.
insulating substrate;
a pad disposed on the insulating substrate and having an accommodating portion; and
An adhesive member disposed within the receiving portion of the pad,
The receiving portion is a recess concave from the upper surface of the pad toward the lower surface of the pad,
The bottom surface of the receiving part is located higher than the upper surface of the insulating substrate and the lower surface of the pad,
The adhesive member does not contact the insulating substrate,
printed circuit board.
제 1항에 있어서,
상기 패드는 칩 실장 영역에 대응하는 위치에 배치된
인쇄회로기판.
According to claim 1,
The pad is disposed at a position corresponding to the chip mounting area.
printed circuit board.
제 1항에 있어서,
상기 절연 기판 상에 배치되고, 상기 패드와 일정 간격 이격된 전극을 더 포함하며,
상기 접착부재는,
전도성 접착제 및 비전도성 접착제 중 어느 하나를 포함하는
인쇄회로기판.
According to claim 1,
Disposed on the insulating substrate and further comprising an electrode spaced apart from the pad at a predetermined interval,
The adhesive member,
Containing any one of a conductive adhesive and a non-conductive adhesive
printed circuit board.
제 3항에 있어서,
상기 전극과 상기 패드 사이를 전기적으로 연결하는 연결 패턴을 더 포함하며,
상기 접착부재는,
전도성 접착제를 포함하는
인쇄회로기판.
According to claim 3,
Further comprising a connection pattern electrically connecting between the electrode and the pad,
The adhesive member is
with conductive adhesive
printed circuit board.
제 4항에 있어서,
상기 전극, 상기 패드 및 상기 연결 패턴은,
일체로 형성된
인쇄회로기판.
According to claim 4,
The electrode, the pad, and the connection pattern,
integrally formed
printed circuit board.
제 2항에 있어서,
상기 패드는,
상기 칩 실장 영역의 모서리 영역에 대응하게 상기 절연 기판 상에 복수 개 배치된
인쇄회로기판.
According to claim 2,
the pad,
A plurality of plates are disposed on the insulating substrate to correspond to the corner region of the chip mounting region.
printed circuit board.
인쇄회로기판; 및
상기 인쇄회로기판 위에 부착되는 칩을 포함하며,
상기 인쇄회로기판은,
절연 기판과,
상기 절연 기판 상에 배치된 제 1 전극과,
상기 절연 기판 상에 배치되며, 수용부를 구비한 제1 패드와,
상기 제 1 패드의 상기 수용부 내에 배치되는 접착부재를 포함하며,
상기 제 1 패드는,
상기 칩의 실장 영역에 배치되고,
상기 수용부는 상기 패드의 상면에서 상기 패드의 하면을 향하여 오목한 리세스이며,
상기 수용부의 바닥면은 상기 절연 기판의 상면 및 상기 패드의 하면보다 높게 위치하고,
상기 접착 부재는 상기 절연 기판과 접촉하지 않는
패키지 기판.
printed circuit board; and
Including a chip attached to the printed circuit board,
The printed circuit board,
an insulating substrate;
a first electrode disposed on the insulating substrate;
a first pad disposed on the insulating substrate and having an accommodating portion;
An adhesive member disposed in the accommodating portion of the first pad,
The first pad,
disposed in the mounting area of the chip;
The receiving portion is a recess concave from the upper surface of the pad toward the lower surface of the pad,
The bottom surface of the receiving part is located higher than the upper surface of the insulating substrate and the lower surface of the pad,
The adhesive member does not come into contact with the insulating substrate.
package substrate.
제 7항에 있어서,
상기 제 1 전극은,
상기 제 1 패드와 일정 간격 이격되며,
상기 접착부재는,
전도성 접착제 및 비전도성 접착제 중 어느 하나를 포함하는
패키지 기판.
According to claim 7,
The first electrode is
It is spaced apart from the first pad at a predetermined interval,
The adhesive member,
Containing any one of a conductive adhesive and a non-conductive adhesive
package substrate.
제 8항에 있어서,
상기 칩은,
제 2 전극이 상부 방향으로 향하도록 상기 인쇄회로기판 위에 부착되며,
상기 제 2 전극과 상기 제 1 전극을 전기적으로 연결하는 연결 부재를 더 포함하는
패키지 기판.
According to claim 8,
the chip,
It is attached on the printed circuit board so that the second electrode faces upward,
Further comprising a connecting member electrically connecting the second electrode and the first electrode
package substrate.
제 7항에 있어서,
상기 제 1 전극과 상기 제 1 패드 사이를 전기적으로 연결하며, 상기 제1 전극 및 상기 패드와 일체로 형성된 연결 패턴을 더 포함하며,
상기 접착부재는,
전도성 접착제를 포함하는
패키지 기판.
According to claim 7,
A connection pattern electrically connected between the first electrode and the first pad and integrally formed with the first electrode and the pad,
The adhesive member,
with conductive adhesive
package substrate.
제 10항에 있어서,
상기 칩은,
제 2 전극이 하부 방향으로 향하도록 상기 인쇄회로기판 위에 부착되며,
상기 칩의 상기 제 2 전극은,
상기 접착부재를 통해 상기 제 1 패드와 전기적으로 연결되는
패키지 기판.
According to claim 10,
the chip,
It is attached on the printed circuit board so that the second electrode faces downward,
The second electrode of the chip,
Electrically connected to the first pad through the adhesive member
package substrate.
제 7항에 있어서,
상기 제 1 패드는,
상기 절연 기판 위에 상기 칩의 모서리 영역에 대응하여 복수 개 배치되는
패키지 기판.
According to claim 7,
The first pad,
A plurality of pieces are disposed on the insulating substrate to correspond to the corner region of the chip.
package substrate.
제 7항에 있어서,
상기 칩은,
가스 센싱 모듈을 포함하는
패키지 기판.
According to claim 7,
the chip,
Including a gas sensing module
package substrate.
제 13항에 있어서,
상기 가스 센싱 모듈은,
제 1 기판과,
상기 제 1 기판 위에 배치되며, 감지 전극, 히팅 전극 및 감지물을 포함하는 감지부와,
상기 감지부와 전기적으로 연결되는 상기 제 1 기판 위에 배치되는 상부 전극 패드를 포함하며,
상기 제 1 기판은,
상기 감지부 주변에 형성되며, 상호 소정의 간격으로 이격되는 복수의 공극을 포함하는
패키지 기판.
According to claim 13,
The gas sensing module,
a first substrate;
a sensing unit disposed on the first substrate and including a sensing electrode, a heating electrode, and a sensing object;
And an upper electrode pad disposed on the first substrate electrically connected to the sensing unit,
The first substrate,
Formed around the sensing unit and including a plurality of air gaps spaced apart from each other at predetermined intervals
package substrate.
제 14항에 있어서,
상기 제 1 기판과 상기 감지부 사이에 배치되는 단열부를 더 포함하는
패키지 기판.
According to claim 14,
Further comprising a heat insulating part disposed between the first substrate and the sensing part
package substrate.
제 14 항에 있어서,
상기 복수의 공극은,
상기 감지부의 주변에 인접하여 형성된 제 1 공극과,
상기 제 1 공극 주변에 인접하여 형성된 제 2 공극을 포함하며,
상기 제 1 공극 및 상기 제 2 공극은,
서로 소정 간격 이격되는 복수의 단위 공극으로 구성되는
패키지 기판.
15. The method of claim 14,
The plurality of voids,
A first air gap formed adjacent to the periphery of the sensing unit;
And a second void formed adjacent to the periphery of the first void,
The first void and the second void are
Composed of a plurality of unit pores spaced apart from each other by a predetermined distance
package substrate.
제 14항에 있어서,
상기 감지부는,
상기 상부 전극 패드와 전기적으로 연결되는 제 1 및 제 2 감지 전극과,
상기 상부 전극 패드와 전기적으로 연결되는 히터 전극과,
상기 제 1 및 제 2 감지 전극을 덮는 감지물을 포함하는
패키지 기판.
According to claim 14,
the sensor,
first and second sensing electrodes electrically connected to the upper electrode pad;
A heater electrode electrically connected to the upper electrode pad;
Including a sensing material covering the first and second sensing electrodes
package substrate.
제 17항에 있어서,
상기 제 1 기판 위에 배치되며, 상기 감지물을 제외한 영역을 덮는 보호층을 더 포함하고,
상기 제 1 및 제 2 공극은, 상기 보호층을 관통하는
패키지 기판.
According to claim 17,
It is disposed on the first substrate and further includes a protective layer covering an area other than the sensing object,
The first and second gaps pass through the protective layer.
package substrate.
제 18 항에 있어서,
상기 제 1 기판에 형성된 상기 복수의 공극 내에 단열 재료로 충진된 열 차단부를 더 포함하는
패키지 기판.
According to claim 18,
Further comprising a thermal blocking portion filled with a heat insulating material in the plurality of pores formed in the first substrate
package substrate.
제 14항에 있어서,
상기 가스 센싱 모듈은,
상기 제 1 기판 아래에 배치되는 하부 전극 패드와,
상기 제 1 기판 내에 배치되며, 상기 상부 전극 패드와 상기 하부 전극 패드를 전기적으로 연결하는 연결부를 더 포함하는
패키지 기판.
According to claim 14,
The gas sensing module,
a lower electrode pad disposed under the first substrate;
Disposed in the first substrate, further comprising a connection portion electrically connecting the upper electrode pad and the lower electrode pad.
package substrate.
제 20항에 있어서,
상기 연결부는 상기 제 1 기판의 외측에 배치되어, 측면이 외부로 노출되는
패키지 기판.
21. The method of claim 20,
The connection part is disposed on the outside of the first substrate, and the side surface is exposed to the outside.
package substrate.
제 14 항에 있어서,
상기 제 1 기판은,
실리콘 산화막 및 실리콘 질화막 중 적어도 하나를 포함하는 멤브레인을 포함하며,
상기 복수의 공극은,
상기 멤브레인을 관통하는
패키지 기판.
15. The method of claim 14,
The first substrate,
A membrane including at least one of a silicon oxide film and a silicon nitride film,
The plurality of voids,
penetrating the membrane
package substrate.
KR1020160155448A 2016-11-22 2016-11-22 Printed circuit board and package substrate KR102570727B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160155448A KR102570727B1 (en) 2016-11-22 2016-11-22 Printed circuit board and package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160155448A KR102570727B1 (en) 2016-11-22 2016-11-22 Printed circuit board and package substrate

Publications (2)

Publication Number Publication Date
KR20180057152A KR20180057152A (en) 2018-05-30
KR102570727B1 true KR102570727B1 (en) 2023-08-25

Family

ID=62299997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160155448A KR102570727B1 (en) 2016-11-22 2016-11-22 Printed circuit board and package substrate

Country Status (1)

Country Link
KR (1) KR102570727B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587939A (en) * 2019-01-08 2019-04-05 京东方科技集团股份有限公司 A kind of display base plate and preparation method thereof and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319928A (en) * 2003-04-21 2004-11-11 Dainippon Printing Co Ltd Circuit substrate for rapid signal transmission
KR101216913B1 (en) * 2005-08-24 2012-12-28 코니카 미놀타 어드밴스드 레이어즈 인코포레이티드 Solid image pickup unit and camera module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319928A (en) * 2003-04-21 2004-11-11 Dainippon Printing Co Ltd Circuit substrate for rapid signal transmission
KR101216913B1 (en) * 2005-08-24 2012-12-28 코니카 미놀타 어드밴스드 레이어즈 인코포레이티드 Solid image pickup unit and camera module

Also Published As

Publication number Publication date
KR20180057152A (en) 2018-05-30

Similar Documents

Publication Publication Date Title
US20200146140A1 (en) Flexible circuit board, cof module and electronic device comprising the same
US8941016B2 (en) Laminated wiring board and manufacturing method for same
US20140041907A1 (en) Core substrate and printed circuit board using the same
JP2008085089A (en) Resin wiring board and semiconductor device
CN109587928B (en) Printed circuit board
JP5151158B2 (en) Package and semiconductor device using the package
JP2010050286A (en) Semiconductor device
US11039536B2 (en) Printed circuit board and printed circuit board strip
US20240090140A1 (en) Component-incorporated substrate and method for manufacturing same
KR102570727B1 (en) Printed circuit board and package substrate
US20130308289A1 (en) Tape for electronic devices with reinforced lead crack
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
KR20140020767A (en) Chip-type electronic component and connecting structure
KR20230066541A (en) Circuit board
KR20180018034A (en) Flexible circuit board and electronic device comprising the same
KR101996935B1 (en) Semiconductor package substrate, Package system using the same and method for manufacturing thereof
TWI782247B (en) Multilayer substrate and manufacturing method thereof
JP7379893B2 (en) Wiring board with support board, wiring board, wiring board laminate with element, and wiring board with element
TWI753468B (en) Substrate structure with heat dissipation structure and manufacturing method thereof
KR102359236B1 (en) Gas sensing module and sensing device
JP2016213422A (en) Printed wiring board and manufacturing method of the same
KR20150115346A (en) The printed circuit board and the method for manufacturing the same
KR20140078104A (en) LED package and manufacturing method therfor
JP2013222944A (en) Interposer and semiconductor device using the same
KR20200139416A (en) Circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant