JP7379893B2 - Wiring board with support board, wiring board, wiring board laminate with element, and wiring board with element - Google Patents
Wiring board with support board, wiring board, wiring board laminate with element, and wiring board with element Download PDFInfo
- Publication number
- JP7379893B2 JP7379893B2 JP2019131652A JP2019131652A JP7379893B2 JP 7379893 B2 JP7379893 B2 JP 7379893B2 JP 2019131652 A JP2019131652 A JP 2019131652A JP 2019131652 A JP2019131652 A JP 2019131652A JP 7379893 B2 JP7379893 B2 JP 7379893B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- layer
- electrode layer
- support substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 617
- 239000000758 substrate Substances 0.000 claims description 211
- 239000012790 adhesive layer Substances 0.000 claims description 71
- 238000007747 plating Methods 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 32
- 229920005989 resin Polymers 0.000 claims description 32
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 description 74
- 239000000463 material Substances 0.000 description 39
- 239000010949 copper Substances 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 239000000853 adhesive Substances 0.000 description 16
- 230000001070 adhesive effect Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000004020 conductor Substances 0.000 description 12
- 239000010931 gold Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000011651 chromium Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 239000007769 metal material Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 238000007772 electroless plating Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- -1 gold (Au) Chemical class 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000011135 tin Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 239000010948 rhodium Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- 238000007788 roughening Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000006087 Silane Coupling Agent Substances 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 1
- 229920003050 poly-cycloolefin Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本開示は、支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板に関する。 The present disclosure relates to a wiring board with a support substrate, a wiring board, a wiring board laminate with an element, and a wiring board with an element.
近年の電子機器の小型化、高性能化に伴い、配線基板の薄膜化が求められている。配線基板を薄膜化する技術の一つとして、例えば、ビルドアップ法を用いて、支持基板上に電極層および絶縁層等を有する積層体を形成した後、得られた積層体を支持基板から剥離して配線基板として用いる技術の開発が進められている。上記技術により得られた配線基板は、支持基板を有しない、コアレス構造を有する。 In recent years, with the miniaturization and higher performance of electronic devices, there has been a demand for thinner wiring boards. One technique for thinning wiring boards is, for example, by using a build-up method to form a laminate having an electrode layer, an insulating layer, etc. on a support substrate, and then peeling the obtained laminate from the support substrate. Development of technology for use as wiring boards is progressing. The wiring board obtained by the above technique has a coreless structure without a support substrate.
コアレス構造を有する配線基板に関して、例えば、特許文献1には、半導体パッケージ基板の初期の積層段階で銅ポストを表裏同時に形成する技術が開示されている。
Regarding wiring boards having a coreless structure, for example,
また例えば、特許文献2には、半導体チップを内蔵する半導体装置の製造に用いられる配線基板積層体であって、上記配線基板積層体は、ガラス支持基板と上記ガラス支持基板上に形成された配線基板とを備え、上記配線基板と上記ガラス支持基板とは、剥離可能な接着層を介して接着されており、上記配線基板は、上記ガラス支持基板上の上記接着層上に形成されている外部接続端子と、上記外部接続端子の上層に設けられる1層または多層の電極層と、上記外部接続端子と上記電極層との層間及び上記多層の電極層の層間に設けられる絶縁層と、上記外部接続端子と上記電極層との層間及び上記多層の電極層の層間を電気的に接続するためのビアホールと、最上層の電極層に設けられる絶縁膜と、上記絶縁膜の一部を除去して上記最上層の電極層の一部を露出させることによって形成され、上記半導体チップとの接続箇所となるチップ接続端子とを含む、配線基板積層体が開示されている。
Further, for example,
また例えば、特許文献3には、絶縁層と、上記絶縁層に内蔵された電子部品と、上記絶縁層に形成され、上記絶縁層の一方の面側に開口し、上記電子部品の電極を露出するビアホールと、上記絶縁層に埋め込まれ、一方の面が上記絶縁層の一方の面から露出する第1電極層と、上記第1電極層の一方の面に形成された配線パターン、及び上記配線パターンから上記ビアホール内に延在して上記電子部品の電極と直接接続されたビア配線、を含む第2電極層と、を有する配線基板が開示されている。
Further, for example,
また例えば、特許文献4には、交互に積層されている導体層および樹脂絶縁層により構成されていて2以上の樹脂絶縁層を含んでいる積層体を有するコアレス構造のプリント配線板であって、上記積層体は、上記積層体の表裏それぞれの最表層の樹脂絶縁層の一面それぞれからなる第1面および第2面を有し、かつ、上記第2面上に複数の導体パッドを含む導体層を有しており、上記積層体の第1面を構成する第1樹脂絶縁層は補強材を含む材料で形成され、上記第1樹脂絶縁層以外の上記積層体内の樹脂絶縁層は補強材を含まない材料で形成され、上記積層体の第2面上の導体層は、外部の第1電子部品と接続される複数の第1導体パッド、および上記第1電子部品よりも大型の外部の第2電子部品と接続される複数の第2導体パッドを含んでおり、上記複数の第2導体パッドは、上記複数の第1導体パッドよりも上記第2面の外周側に、上記複数の第1導体パッドの配置ピッチよりも大きいピッチで配置されているプリント配線基板が開示されている。
Further, for example,
しかしながら、上述したようなコアレス構造を有する配線基板は、上記配線基板の支持基板側であった面に露出している電極層に金メッキ等の処理を施した場合、上記電極層の内部が腐食する場合があり、最終的には断線にいたる可能性があるといった不具合があった。また、上記配線基板の支持基板側であった面に他の配線基板や部材等を実装する可能性がある。しかしながら、上述した実装を行う際に上記配線基板の支持基板側であった面の平滑性が悪く、上述した他の部材との接続に問題が生じる可能性があるといった課題があった。 However, in the wiring board having the above-mentioned coreless structure, when the electrode layer exposed on the side of the supporting substrate side of the wiring board is subjected to a treatment such as gold plating, the inside of the electrode layer corrodes. There was a problem with this, which could eventually lead to a disconnection. Furthermore, there is a possibility that other wiring boards, members, etc. may be mounted on the surface of the wiring board that was on the support substrate side. However, when performing the above-mentioned mounting, there was a problem in that the surface of the wiring board on the support substrate side was not smooth, which could cause problems in connection with the other members mentioned above.
本開示は上記実情に鑑みてなされた発明であり、支持基板側であった面に金メッキ等の後処理を施した場合でも不具合が生じず、かつ支持基板側であった面の平滑性が良好なコアレス構造を有する配線基板を提供することを主目的とする。 The present disclosure is an invention made in view of the above circumstances, and there is no problem even when post-processing such as gold plating is applied to the surface that was on the support substrate side, and the smoothness of the surface that was on the support substrate side is good. The main purpose of this invention is to provide a wiring board having a coreless structure.
上記課題を解決するために、本発明者らが鋭意検討した結果、コアレス構造を有する配線基板は、支持基板から剥離する際に、上記配線基板の支持基板側に存在する電極層と絶縁層との間に剪断応力が加わり、剥離してしまうといった不具合が発生していることを見出した。 In order to solve the above-mentioned problems, the inventors of the present invention made extensive studies and found that when a wiring board having a coreless structure is peeled off from a supporting substrate, the electrode layer and the insulating layer existing on the supporting substrate side of the wiring board are separated. It was discovered that shear stress was applied during the process, causing problems such as peeling.
このような不具合があった場合、その後の金メッキ処理等において処理液が上記剥離部分に侵入することから、内部の電極層を継続的に腐食し、結果として断線等の課題が生じる。また、上記剥離が生じた場合、電極層が凹んでしまったり、剥離部分の絶縁層が突出してしまったりするため、平滑性を維持することができない場合があり、その後の実装に課題が生じる。 If such a problem occurs, the processing liquid will enter the peeled portion during the subsequent gold plating process, etc., which will continuously corrode the internal electrode layer, resulting in problems such as disconnection. Further, when the above-mentioned peeling occurs, the electrode layer becomes depressed or the insulating layer in the peeled portion protrudes, so that smoothness may not be maintained, which causes problems in subsequent mounting.
本発明者等は、これらの新たな課題を解決すべく検討を行った結果、上記支持基板との剥離面における電極層と絶縁層との界面における密着性を向上させることにより上記課題を解決できる点を見出し、本発明を完成させるに至ったものである。 The present inventors conducted studies to solve these new problems, and found that the above problems can be solved by improving the adhesion at the interface between the electrode layer and the insulating layer on the peeling surface with the support substrate. This discovery led to the completion of the present invention.
すなわち、本開示は、支持基板と、上記支持基板の一方の面側に配置され、電極層、および樹脂を含有する絶縁層を有する配線基板と、を備え、上記配線基板は上記支持基板から剥離されてコアレス構造を有する配線基板として用いられる、支持基板付配線基板であって、上記電極層は、上記支持基板に最も近い位置に配置された第1電極層を有し、上記絶縁層は、上記支持基板に最も近い位置に配置され、かつ上記第1電極層の側面に配置された第1絶縁層を有し、上記第1電極層の側面と、上記第1絶縁層との間の、少なくとも上記支持基板側領域に、密着層が配置されている、支持基板付配線基板を提供する。 That is, the present disclosure includes a support substrate and a wiring board disposed on one side of the support substrate and having an electrode layer and an insulating layer containing resin, and the wiring board is peeled from the support substrate. A wiring board with a supporting substrate, which is used as a wiring board having a coreless structure, wherein the electrode layer has a first electrode layer disposed closest to the supporting substrate, and the insulating layer includes: a first insulating layer disposed at a position closest to the support substrate and disposed on a side surface of the first electrode layer, between the side surface of the first electrode layer and the first insulating layer; A wiring board with a support substrate is provided, in which an adhesive layer is disposed at least in the region on the support substrate side.
本開示によれば、第1電極層の側面と第1絶縁層との間の、少なくとも上記支持基板側領域に、密着層が配置されていることにより、支持基板から配線基板を剥離したときに、剥離面またはその近傍に位置する電極層の側面が絶縁層から剥離することを抑制可能な支持基板付配線基板とすることができる。したがって、支持基板を剥離した後に得られる配線基板が、上述したような不具合の無い配線基板とすることが可能となる。 According to the present disclosure, the adhesive layer is disposed between the side surface of the first electrode layer and the first insulating layer at least in the support substrate side region, so that when the wiring board is peeled off from the support substrate, , it is possible to provide a wiring board with a support substrate that can suppress peeling of the side surface of the electrode layer located on or near the peeling surface from the insulating layer. Therefore, the wiring board obtained after peeling off the support substrate can be a wiring board free from the above-mentioned defects.
本開示においては、上記密着層が、上記第1電極層側面と、上記第1絶縁層との間の全領域に形成されていることが好ましい。第1電極層と第1絶縁層との密着力をより強固とすることができるからである。 In the present disclosure, it is preferable that the adhesive layer is formed in the entire area between the side surface of the first electrode layer and the first insulating layer. This is because the adhesion between the first electrode layer and the first insulating layer can be made stronger.
本開示においては、上記密着層がシード層であり、上記第1電極層がめっき層であることが好ましい。電極層をめっきにより形成する場合、密着層形成工程をシード層形成工程と同一の工程で行うことができるので、工程の簡略化が可能となるからである。 In the present disclosure, it is preferable that the adhesive layer is a seed layer and the first electrode layer is a plating layer. This is because when the electrode layer is formed by plating, the adhesion layer forming process can be performed in the same process as the seed layer forming process, so the process can be simplified.
本開示においては、上記密着層が、金属または無機酸化物で構成されていることが好ましい、第1電極層と第1絶縁層との密着性を向上させることができるからである。 In the present disclosure, it is preferable that the adhesion layer is made of a metal or an inorganic oxide, because the adhesion between the first electrode layer and the first insulating layer can be improved.
また、本開示においては、上記第1絶縁層がビアホールを有し、上記第1電極層が上記ビアホールの内部に配置されたビア電極層であってもよく、また、上記第1絶縁層がビアホールを有し、上記第1電極層が上記ビアホールの上記支持基板側に配置されたランド部であってもよい。 Further, in the present disclosure, the first insulating layer may have a via hole, and the first electrode layer may be a via electrode layer disposed inside the via hole, and the first insulating layer may have a via hole. The first electrode layer may be a land portion disposed on the support substrate side of the via hole.
本開示は、電極層と、樹脂を含有する絶縁層とを有し、支持基板を有しないコアレス構造を有する配線基板であって、上記配線基板は、表裏面の一方の面が上記支持基板と接していた平滑面であり、上記電極層は、上記平滑面に最も近い位置に配置された第1電極層を有し、上記絶縁層は、上記平滑面に最も近い位置に配置され、かつ上記第1電極層の側面に配置された第1絶縁層を有し、上記第1電極層の側面と、上記第1絶縁層との間の、少なくとも上記支持基板側領域に、密着層が配置されている、配線基板を提供する。 The present disclosure provides a wiring board having a coreless structure having an electrode layer and an insulating layer containing resin and having no support substrate, wherein one of the front and back surfaces of the wiring board is connected to the support substrate. The electrode layer has a first electrode layer disposed closest to the smooth surface, and the insulating layer has a first electrode layer disposed closest to the smooth surface, and the insulating layer has a first electrode layer disposed closest to the smooth surface, and a first insulating layer disposed on a side surface of the first electrode layer; an adhesive layer disposed at least in a region on the support substrate side between the side surface of the first electrode layer and the first insulating layer; The company provides wiring boards.
本開示によれば、上記支持基板付配線基板と同様の理由から、剥離面またはその近傍に位置する電極層の側面が絶縁層から剥離することを抑制された配線基板とすることができる。 According to the present disclosure, it is possible to provide a wiring board in which peeling of the side surface of the electrode layer located on or near the peeling surface from the insulating layer is suppressed for the same reason as the wiring board with a support substrate described above.
本開示においては、上記密着層が、上記第1電極層側面と、上記第1絶縁層との間の全領域に形成されていることが好ましく、また、上記密着層がシード層であり、上記第1電極層がめっき層であることが好ましく、さらには、上記密着層が、金属または無機酸化物で構成されていることが好ましい。上記支持基板付配線基板の場合と同様の理由によるものである。 In the present disclosure, it is preferable that the adhesion layer is formed in the entire area between the side surface of the first electrode layer and the first insulating layer, and the adhesion layer is a seed layer, and It is preferable that the first electrode layer is a plating layer, and it is further preferable that the adhesive layer is made of a metal or an inorganic oxide. This is due to the same reason as in the case of the above-mentioned wiring board with support board.
また、本開示においては、上記第1絶縁層がビアホールを有し、上記第1電極層が上記ビアホールの内部に配置されたビア電極層であってもよく、また、上記第1絶縁層がビアホールを有し、上記第1電極層が上記ビアホールの上記支持基板側に配置されたランド部であってもよい。 Further, in the present disclosure, the first insulating layer may have a via hole, and the first electrode layer may be a via electrode layer disposed inside the via hole, and the first insulating layer may have a via hole. The first electrode layer may be a land portion disposed on the support substrate side of the via hole.
さらに、本開示は、上述した支持基板付配線基板と、上記支持基板付配線基板の上記支持基板と反対側の面に実装された素子とを有する、素子付配線基板積層体を提供する。さらにまた、本開示は、上述した配線基板と、上記配線基板に実装された素子とを有する、素子付配線基板を提供する。いずれも、上述した支持基板付配線基板の場合で説明した利点と同様の利点を有するものとなる。 Further, the present disclosure provides a wiring board laminate with an element, which includes the above-mentioned wiring board with a support substrate and an element mounted on a surface of the wiring board with a support substrate on a side opposite to the support substrate. Furthermore, the present disclosure provides a wiring board with an element, which includes the wiring board described above and an element mounted on the wiring board. Both have the same advantages as explained in the case of the above-mentioned wiring board with supporting substrate.
本開示の支持基板付配線基板は、支持基板から配線基板を剥離したときに、剥離面またはその近傍に位置する電極層の側面が絶縁層から剥離することを抑制することができることから、得られるコアレス構造を有する配線基板における断線等の不具合や、支持基板が剥離された面における実装不良等の問題の発生を抑えることができるといった効果を奏するものである。 The wiring board with a supporting substrate of the present disclosure can be obtained because when the wiring board is peeled off from the supporting substrate, the side surface of the electrode layer located on or near the peeled surface can be prevented from peeling off from the insulating layer. This has the effect of suppressing the occurrence of problems such as wire breakage in a wiring board having a coreless structure and problems such as mounting defects on the surface from which the support substrate is peeled off.
下記に、図面等を参照しながら本開示の実施の形態を説明する。ただし、本開示は多くの異なる態様で実施することが可能であり、下記に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の形態に比べ、各部の幅、厚さ、形状等について模式的に表わされる場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。 Embodiments of the present disclosure will be described below with reference to the drawings and the like. However, the present disclosure can be implemented in many different ways, and should not be construed as being limited to the description of the embodiments exemplified below. Further, in order to make the explanation clearer, the drawings may schematically represent the width, thickness, shape, etc. of each part compared to the actual form, but this is just an example and does not limit the interpretation of the present disclosure. It's not something you do. In addition, in this specification and each figure, the same elements as those described above with respect to the previously shown figures are denoted by the same reference numerals, and detailed explanations may be omitted as appropriate.
「上に」、あるいは「下に」と表記する場合、特に断りの無い限りは、ある部材に接するように、直上、あるいは直下に他の部材を配置する場合と、ある部材の上方、あるいは下方に、さらに別の部材を介して他の部材を配置する場合との両方を含むものとする。 When we say "above" or "below," unless otherwise specified, there are cases where another member is placed directly above or directly below a certain member, and cases where another member is placed above or below a certain member. This also includes the case where another member is disposed via another member.
以下、本開示の支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板の詳細を説明する。 Hereinafter, details of a wiring board with a support substrate, a wiring board, a wiring board laminate with an element, and a wiring board with an element according to the present disclosure will be described.
A.支持基板付配線基板
本開示の支持基板付配線基板は、支持基板と、上記支持基板の一方の面側に配置され、電極層、および樹脂を含有する絶縁層を有する配線基板と、を備え、上記配線基板は上記支持基板から剥離されてコアレス構造を有する配線基板として用いられる、支持基板付配線基板であって、上記電極層は、上記支持基板に最も近い位置に配置された第1電極層を有し、上記絶縁層は、上記支持基板に最も近い位置に配置され、かつ上記第1電極層の側面に配置された第1絶縁層を有し、上記第1電極層の側面と、上記第1絶縁層との間の、少なくとも上記支持基板側領域に、密着層が配置されていることを特徴とするものである。
A. Wiring board with support board The wiring board with support board of the present disclosure includes a support board, and a wiring board disposed on one side of the support board and having an electrode layer and an insulating layer containing resin, The wiring board is a wiring board with a support substrate that is peeled off from the support substrate and used as a wiring board having a coreless structure, and the electrode layer is a first electrode layer disposed at a position closest to the support substrate. The insulating layer has a first insulating layer disposed at a position closest to the support substrate and on a side surface of the first electrode layer, and the insulating layer has a first insulating layer disposed at a position closest to the supporting substrate and on a side surface of the first electrode layer; The present invention is characterized in that an adhesive layer is disposed at least in the support substrate side region between the first insulating layer and the first insulating layer.
本開示の支持基板付配線基板について図を用いて説明する。図1(a)は本開示の支持基板付配線基板の一例を示す概略断面図であり、図1(b)および(c)は図1(a)の支持基板付配線基板から得られるコアレス構造を有する配線基板の一例および他の例を示す概略断面図である。 A wiring board with a support substrate according to the present disclosure will be explained using figures. FIG. 1(a) is a schematic cross-sectional view showing an example of a wiring board with a support substrate of the present disclosure, and FIGS. 1(b) and (c) are coreless structures obtained from the wiring board with a support substrate of FIG. 1(a). FIG. 3 is a schematic cross-sectional view showing one example and another example of a wiring board having a wiring board.
図1(a)に示す支持基板付配線基板10は、支持基板1と、支持基板1の一方の面側に配置された配線基板2とを備える。図1(b)および(c)に示すように、配線基板2は支持基板1から剥離されて用いられる。配線基板2は、支持基板1の一方の面側に配置された電極層21と、支持基板1の電極層21側の面側に配置され、樹脂を含有する絶縁層22とを有する。この例の配線基板2に示す通り、最も支持基板1側に位置する電極層21が第1電極層21aとなり、最も支持基板1側に位置する絶縁層22が第1絶縁層22aとなる。上記第1電極層21aの側面と上記第1絶縁層22との間に密着層23が配置されている。ここで、第1電極層21aは、第1絶縁層22aに設けられたビアホールV内に配置されたビア電極層である。上記ビア電極層である第1電極層21aは、上記第1絶縁層22aの上記支持基板1とは反対側の面に設けられた面内配線層である電極層21bと一体に形成されている。この例では、上記面内配線層である電極層21bと第1絶縁層22aとの間にも密着層23が配置されている。
A wiring board with a
図1(a)、(b)、および(c)では、配線基板2が、2層の電極層(21aおよび21b、ならびに21c)と3層の絶縁層22a、22b、および22cが積層されている例を示している。また、この例では、配線基板2が、支持基板1側とは反対側の面側に接続部24を有しており、さらにまた、図1(a)に示すように、支持基板1と配線基板2との間に剥離層3が配置されている。
1(a), (b), and (c), the
本開示によれば、第1電極層の側面と第1絶縁層との間の、少なくとも上記支持基板側領域に、密着層が配置されていることにより、支持基板から配線基板を剥離したときに、剥離面またはその近傍に位置する電極層の側面が絶縁層から剥離することを抑制可能な支持基板付配線基板とすることができる。 According to the present disclosure, the adhesive layer is disposed between the side surface of the first electrode layer and the first insulating layer at least in the support substrate side region, so that when the wiring board is peeled off from the support substrate, , it is possible to provide a wiring board with a support substrate that can suppress peeling of the side surface of the electrode layer located on or near the peeling surface from the insulating layer.
通常、コアレス構造を有する配線基板においては、剥離面またはその近傍に位置する電極層の側面および絶縁層の間に隙間を生じると、後工程で処理液を用いる場合に、処理液が上述した剥離面の隙間に浸み込んで電極層が腐食するといった課題が生じるが、本開示の支持基板付配線基板は、上述した隙間の発生を抑制して支持基板から配線基板を剥離することができるため、電気信頼性の高い配線基板を得ることができる。 Normally, in a wiring board having a coreless structure, if a gap is created between the side surface of the electrode layer located at or near the peeling surface and the insulating layer, when a treatment liquid is used in a later process, the treatment liquid may cause the above-mentioned peeling. Although there is a problem that the electrode layer corrodes by penetrating into the gaps between surfaces, the wiring board with a supporting substrate of the present disclosure can suppress the generation of the above-mentioned gaps and peel the wiring board from the supporting substrate. , a wiring board with high electrical reliability can be obtained.
さらに、本開示の支持基板付配線基板は、上述した隙間の発生を抑制して支持基板から配線基板を剥離することができるため、上記支持基板付配線基板から支持基板を剥離して得られるコアレス構造を有する配線基板において、上記支持基板側の面を平滑な面とすることが可能となる。これにより、上記コアレス構造を有する配線基板の支持基板が配置されていた面側に他の部材を実装する際に不具合が生じる可能性を抑えることができる。
以下、本開示の支持基板付配線基板の各構成について詳細に説明する。
Furthermore, since the wiring board with a support substrate of the present disclosure can suppress the generation of the above-mentioned gap and peel the wiring board from the support substrate, the core-less wiring board obtained by peeling the support substrate from the wiring board with the support substrate described above can be removed. In the wiring board having the structure, the surface on the support substrate side can be made smooth. Thereby, it is possible to suppress the possibility of problems occurring when other members are mounted on the surface of the wiring board having the coreless structure on which the support substrate is disposed.
Hereinafter, each structure of the wiring board with support substrate of the present disclosure will be described in detail.
1.配線基板
本開示における配線基板は、支持基板の一方の面側に配置される部材であり、支持基板から剥離して用いられる部材であり、支持基板を有しないコアレス構造を有する配線基板として用いられるものである。このような配線線基板は、電極層、絶縁層、および密着層を少なくとも有する。以下、それぞれについて説明する。
1. Wiring board The wiring board in the present disclosure is a member that is placed on one side of a support substrate, is a member that is used after being peeled off from the support substrate, and is used as a wiring board that has a coreless structure without a support substrate. It is something. Such a wiring board has at least an electrode layer, an insulating layer, and an adhesion layer. Each will be explained below.
(1)密着層
本開示における密着層は、上記支持基板に最も近い位置に配置された電極層を第1電極層とし、上記支持基板に最も近い位置に配置され、かつ上記第1電極層の側面に配置された絶縁層を第1絶縁層としたとき、上記第1電極層の側面と、上記第1絶縁層との間の、少なくとも上記支持基板側領域に配置される部材である。密着層は第1電極層の側面と第1絶縁層との間の密着性を高める機能を有する。
(1) Adhesion layer The adhesion layer in the present disclosure includes an electrode layer disposed at a position closest to the support substrate as a first electrode layer, and an adhesion layer disposed at a position closest to the support substrate and the first electrode layer. When the insulating layer disposed on the side surface is a first insulating layer, it is a member disposed at least in the support substrate side region between the side surface of the first electrode layer and the first insulating layer. The adhesion layer has a function of increasing adhesion between the side surface of the first electrode layer and the first insulating layer.
本開示において、上記第1電極層の側面と上記第1絶縁層との間の少なくとも上記支持基板側領域とは、上記配線基板の上記支持基板側の面における上記第1電極層の側面と上記第1絶縁層との境界が含まれる領域を示すものであり、その範囲は特に限定されるものではないが、上記第1電極層側面と、上記第1絶縁層との間の全領域であることが、密着性向上の面から好ましいものとなる。
本開示における密着層は、さらに上記第1電極層の側面と上記第1絶縁層との間以外の領域に配置されていてもよい。
In the present disclosure, at least the support substrate side region between the side surface of the first electrode layer and the first insulating layer refers to the side surface of the first electrode layer on the support substrate side surface of the wiring board and the region on the support substrate side. This indicates a region including the boundary with the first insulating layer, and the range is not particularly limited, but is the entire region between the side surface of the first electrode layer and the first insulating layer. This is preferable from the viewpoint of improving adhesion.
The adhesion layer in the present disclosure may further be disposed in a region other than between the side surface of the first electrode layer and the first insulating layer.
例えば、図1(a)に示すように、密着層23は、ビア電極層である第1電極層21aの側面および面内配線層である電極層21bの支持基板1側の面、すなわち、支持基板1と電極層21bとの間に配置されていてもよい。上記密着層をシード層として用いる場合に、電解めっきにより上記電極層を形成しやすいといった利点を有する。
For example, as shown in FIG. 1A, the
また例えば、図2(a)に示すように、密着層23は、ランド部である第1電極層21aの側面および第1電極層21aの支持基板1側とは反対側の面に配置されてもよい。なお、図示はしないが、密着層が第1電極層の支持基板側とは反対側の面に配置される場合であって、密着層が導電性を有しない場合、上記第1電極層の上記支持基板とは反対側の面には密着層は形成されない。
For example, as shown in FIG. 2(a), the
密着層の材料としては、第1電極層の側面および第1絶縁層の間の密着性を高くすることができれば、特に限定されるものではなく、いかなる材料であっても用いることが可能であるが、本開示においては、金属材料もしくは無機酸化物が好適に用いられる。 The material for the adhesion layer is not particularly limited, and any material can be used as long as it can increase the adhesion between the side surface of the first electrode layer and the first insulating layer. However, in the present disclosure, metal materials or inorganic oxides are preferably used.
密着層に用いられる金属材料としては、例えば、チタン(Ti)、クロム(Cr)、ニッケル(Ni)、銅(Cu)、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、銀(Ag)、金(Au)等の金属、ニッケルクロム合金(Ni-Cr)等の合金が挙げられる。上述した金属材料を用いた場合に第1電極層および第1絶縁層の間の密着性が高くなる理由については以下のように推定される。 Examples of metal materials used for the adhesive layer include titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), aluminum (Al), tungsten (W), molybdenum (Mo), and silver (Ag). ), metals such as gold (Au), and alloys such as nickel-chromium alloy (Ni-Cr). The reason why the adhesion between the first electrode layer and the first insulating layer increases when the above-mentioned metal material is used is estimated as follows.
すなわち、第1電極層および第1絶縁層の材質によって、密着層として最適な材料は異なるが、表面エネルギー、弾性率、および熱膨張率等の少なくとも一つの特性について、各層の間を取り持つような特性を有する金属材料を上述の金属材料から選択して用いることにより、第1電極層および第1絶縁層の間の層間応力が小さくなり、良好な接着性(密着性)を得ることができると推定される。具体例の一つとして、配線材料として好適に用いられるCuを含む第1電極層と、絶縁材料として好適に用いられるポリイミドを含む第1絶縁層の間では、熱膨張率の低いTi、Crを密着層として介在させることで密着性を向上させることができる。
金属材料としては、中でも、Tiが好ましい。CuやAlなど拡散しやすい配線材料を第1電極層として用いた場合にマイグレーション耐性を付与することができるからである。
In other words, the optimal material for the adhesion layer differs depending on the materials of the first electrode layer and the first insulating layer, but there is a material that mediates between each layer with respect to at least one property such as surface energy, elastic modulus, and coefficient of thermal expansion. By selecting and using a metal material having the above-mentioned characteristics from the metal materials mentioned above, interlayer stress between the first electrode layer and the first insulating layer can be reduced, and good adhesion can be obtained. Presumed. As one specific example, between the first electrode layer containing Cu, which is suitably used as a wiring material, and the first insulating layer containing polyimide, which is suitably used as an insulating material, Ti or Cr, which has a low coefficient of thermal expansion, is used. Adhesion can be improved by intervening as an adhesion layer.
Among these, Ti is preferable as the metal material. This is because migration resistance can be imparted when a wiring material that easily diffuses, such as Cu or Al, is used as the first electrode layer.
密着層に用いられる無機酸化物としては、例えば、シリコーン、酸化インジウムスズ(スズドープ酸化インジウム)(Indium Tin Oxide、ITO)、酸化インジウム亜鉛(Indium Zinc Oxide、IZO)、酸化チタン、酸化亜鉛、酸化クロム、酸化銅等を挙げることができる。上述した無機酸化物を用いた場合に第1電極層および第1絶縁層の間の密着性が高くなる理由は、密着層に無機酸化物を用いることで絶縁層に含まれる水酸基と水素結合を結び密着性を向上させることができるためであると推定される。 Examples of inorganic oxides used in the adhesive layer include silicone, indium tin oxide (ITO), indium zinc oxide (IZO), titanium oxide, zinc oxide, and chromium oxide. , copper oxide, etc. The reason why the adhesion between the first electrode layer and the first insulating layer increases when the above-mentioned inorganic oxide is used is that by using the inorganic oxide in the adhesion layer, hydrogen bonds with the hydroxyl groups contained in the insulating layer are formed. It is presumed that this is because the knot adhesion can be improved.
密着層に用いられる無機酸化物がシリコーンである場合、例えばシランカップリング剤を用い、加水分解および縮合反応により密着層を形成することができる。得られた密着層のSi-O-Si基が金属材料または無機酸化物を含有する第1電極層と親和性を有し、密着層に含まれる有機官能基が樹脂を含有する第1絶縁層と親和性を有することで、第1電極層の側面および第1絶縁層の間の密着性を高くすることができる。 When the inorganic oxide used for the adhesive layer is silicone, the adhesive layer can be formed by hydrolysis and condensation reaction using, for example, a silane coupling agent. A first insulating layer in which the Si-O-Si group of the obtained adhesive layer has an affinity with the first electrode layer containing a metal material or an inorganic oxide, and the organic functional group contained in the adhesive layer contains a resin. By having affinity for this, it is possible to increase the adhesion between the side surface of the first electrode layer and the first insulating layer.
本開示において後述する第1電極層をめっき法で形成する場合、めっき層を形成する際に形成されるシード層を密着層として用いることができる。めっき法におけるシード層を用いる場合、密着層の材料としては、例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、銅(Cu)、アルミニウム(Al)、これらの化合物、これらの合金等を挙げることができる。 When forming the first electrode layer described later in the present disclosure by a plating method, a seed layer formed when forming a plating layer can be used as an adhesion layer. When using a seed layer in a plating method, examples of materials for the adhesion layer include titanium (Ti), molybdenum (Mo), tungsten (W), tantalum (Ta), nickel (Ni), chromium (Cr), copper ( Cu), aluminum (Al), compounds thereof, alloys thereof, and the like.
また、密着層に用いられる材料としては、その線膨張係数が、第1電極層の材料の線膨張係数と第1絶縁層の線膨張係数との間の値を有する材料であることが好ましい。第1電極層と第1絶縁層との密着性を良好にすることができるからである。密着層に用いられる材料の線膨張係数は、例えば、1(10-6/℃)以上、100(10-6/℃)以下であることが好ましく、3(10-6/℃)以上、17(10-6/℃)以下であることがより好ましい。線膨張係数は、JIS Z 2285「金属材料の線膨張係数の測定方法」に準拠した測定方法を用いて測定することができる。 The material used for the adhesion layer is preferably a material whose linear expansion coefficient is between the value of the linear expansion coefficient of the material of the first electrode layer and the linear expansion coefficient of the first insulating layer. This is because the adhesion between the first electrode layer and the first insulating layer can be improved. The linear expansion coefficient of the material used for the adhesive layer is preferably, for example, 1 (10 -6 /°C) or more and 100 (10 -6 /°C) or less, and 3 (10 -6 /°C) or more and 17 (10 −6 /°C) or less is more preferable. The linear expansion coefficient can be measured using a measurement method based on JIS Z 2285 "Method for measuring linear expansion coefficient of metal materials".
密着層の厚さは、第1電極層の側面および第1絶縁層の間の密着性を高くすることができる程度の厚さであれば特に限定されず、密着層の材料に応じて適宜選択することができる。密着層の厚さは、例えば、0.001μm以上であってもよく、0.01μm以上であってもよく、0.1μm以上であってもよい。また、密着層の厚さは、例えば、10μm以下であってもよく、1μm以下であってもよく、0.1μm以下であってもよい。密着層の厚さが上記範囲より薄い場合または厚い場合は、密着層の形成が困難となる可能性があるからである。また、密着層の厚さが上記範囲より薄い場合、第1電極層の側面および第1絶縁層の間の密着性を十分に高くすることが困難となる可能性があるからである。また、密着層は後述する第1電極層よりも厚さが薄いことが好ましい。 The thickness of the adhesive layer is not particularly limited as long as it is thick enough to increase the adhesiveness between the side surface of the first electrode layer and the first insulating layer, and is appropriately selected depending on the material of the adhesive layer. can do. The thickness of the adhesive layer may be, for example, 0.001 μm or more, 0.01 μm or more, or 0.1 μm or more. Further, the thickness of the adhesive layer may be, for example, 10 μm or less, 1 μm or less, or 0.1 μm or less. This is because if the thickness of the adhesive layer is thinner or thicker than the above range, it may be difficult to form the adhesive layer. Further, if the thickness of the adhesive layer is thinner than the above range, it may be difficult to sufficiently increase the adhesiveness between the side surface of the first electrode layer and the first insulating layer. Further, it is preferable that the adhesive layer is thinner than the first electrode layer described later.
密着層の形成方法としては、第1電極層の側面および第1絶縁層の間に密着層を配置することが可能な方法であれば特に限定されない。密着層の形成方法としては、ウェットプロセスであってもよく、ドライプロセスであってもよい。ウェットプロセスとしては、例えば、無電解めっき法、シランカップリング剤を用いる方法等を挙げることができる。一方、ドライプロセスとしては、例えば、スパッタ法、物理的蒸着法(PVD法)や化学的蒸着法(CVD法)といった蒸着法を用いて密着層を形成した後、フォトリソグラフィ法等を用いて不要な密着層を除去する方法を挙げることができる。 The method of forming the adhesive layer is not particularly limited as long as it is a method that allows the adhesive layer to be placed between the side surface of the first electrode layer and the first insulating layer. The adhesive layer may be formed by a wet process or a dry process. Examples of the wet process include electroless plating, a method using a silane coupling agent, and the like. On the other hand, as a dry process, for example, after forming an adhesive layer using a vapor deposition method such as a sputtering method, a physical vapor deposition method (PVD method), or a chemical vapor deposition method (CVD method), an adhesive layer is formed using a photolithography method or the like. A method for removing the adhesive layer can be mentioned.
(2)電極層
本開示における電極層は、支持基板の一方の面側に配置され、後述する絶縁層と共に配線基板を構成する部材である。本開示における電極層は、支持基板に最も近い位置に配置された第1電極層と、上記第1電極層以外の電極層とに分けることができる。以下、それぞれについて説明する。
(2) Electrode Layer The electrode layer in the present disclosure is a member that is disposed on one surface of the support substrate and constitutes a wiring board together with an insulating layer to be described later. The electrode layer in the present disclosure can be divided into a first electrode layer disposed closest to the support substrate and electrode layers other than the first electrode layer. Each will be explained below.
(a)第1電極層
本開示における第1電極層は、配線基板において、支持基板に最も近い位置に配置された電極層であり、絶縁層と接触する側面が配線基板の支持基板側の面まで延びて配置された電極層である。このような第1電極層としては、具体的には、上記第1絶縁層に形成されたビアホール内に形成されたビア電極層(図1(a)におけるビアホールV内に配置されたビア電極層21a)、上記第1絶縁層に形成されたビアホールの上記支持基板側に配置されたランド部(図2(a)に示すランド部21a)、さらには、上記第1絶縁層と支持基板との間に配置された面内配線層を挙げることができる。
本開示においては、第1電極層が上記ビア電極層および上記ランド部であることが、密着性向上の観点から好ましいものであるといえる。
(a) First electrode layer The first electrode layer in the present disclosure is an electrode layer disposed on the wiring board at a position closest to the support substrate, and the side surface in contact with the insulating layer is the surface on the support substrate side of the wiring board. This is an electrode layer arranged to extend up to the point. Specifically, such a first electrode layer is a via electrode layer formed in a via hole formed in the first insulating layer (a via electrode layer arranged in a via hole V in FIG. 1(a)). 21a), a land portion disposed on the supporting substrate side of the via hole formed in the first insulating layer (
In the present disclosure, it can be said that it is preferable that the first electrode layer is the via electrode layer and the land portion from the viewpoint of improving adhesion.
上記ビア電極層は、通常、絶縁層に設けられたビアホールの内部の側面に連続して配置される。ビア電極層は、少なくともビアホールの内部の側面に配置されていればよく、中空構造を有していてもよく、中空構造を有していなくてもよい。中空構造を有する場合、中空部には充填層が配置されていることが好ましい。配線基板の強度を高くすることができるからである。充填層の材料としては、例えば、樹脂を挙げることができる。 The via electrode layer is usually arranged continuously on the inner side surface of a via hole provided in an insulating layer. The via electrode layer only needs to be disposed at least on the inner side surface of the via hole, and may or may not have a hollow structure. When having a hollow structure, it is preferable that a filling layer is disposed in the hollow part. This is because the strength of the wiring board can be increased. Examples of the material for the filling layer include resin.
なお、例えば上記ビア電極層が、上記第1絶縁層の上記支持基板と反対側の面に配置されたランド部や面内配線層と一体に形成されていた場合であっても、本開示における第1電極層はビア電極層のみを示すものとする。 Note that even if, for example, the via electrode layer is formed integrally with a land portion or an in-plane wiring layer disposed on the surface of the first insulating layer opposite to the supporting substrate, the present disclosure does not apply. The first electrode layer represents only a via electrode layer.
本開示においては、このような第1電極層の側面に上記密着層が形成されるものであるが、上記配線基板において、上記第1電極層が複数形成されていた場合は、少なくとも一つの第1電極層の側面に上記密着層が形成されていればよい。なお、通常は不具合を防止する観点からは、全ての第1電極層の側面に上記密着層が形成されていることが好ましい。 In the present disclosure, the adhesive layer is formed on the side surface of such a first electrode layer, but if a plurality of the first electrode layers are formed in the wiring board, at least one of the first electrode layers is formed on the side surface of the first electrode layer. It is sufficient that the adhesive layer is formed on the side surface of one electrode layer. Note that, from the viewpoint of preventing problems, it is usually preferable that the adhesive layer is formed on the side surfaces of all the first electrode layers.
本開示における第1電極層の材料は、導電性を有する材料であれば特に限定されない。第1電極層の材料としては、例えば、金属材料に含まれる金属元素としては、例えは、クロム(Cr)、マンガン(Mn)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、亜鉛(Zn)、ガリウム(Ga)、ゲルマニウム(Ge)、ヒ素(As)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、銀(Ag)、カドミウム(Cd)、インジウム(In)、スズ(Sn)、アンチモン(Sb)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、金(Au)、水銀(Hg)、タリウム(Tl)、鉛(Pb)、ビスマス(Bi)、モリブデン(Mo)、チタン(Ti)、タングステン(W)、タンタル(Ta)、アルミニウム(Al)が挙げられる。中でも、配線の材料は、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属単体、または、これらの金属元素の少なくとも一種を含む合金が好ましく、銅単体または銅を含む合金がより好ましい。銅は電気抵抗が低いため、第1電極層の導電性を良好にすることができるからである。また、酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)等の金属酸化物を用いることもできる。 The material of the first electrode layer in the present disclosure is not particularly limited as long as it is a conductive material. Examples of the material of the first electrode layer include metal elements contained in the metal material such as chromium (Cr), manganese (Mn), iron (Fe), cobalt (Co), nickel (Ni), and copper. (Cu), zinc (Zn), gallium (Ga), germanium (Ge), arsenic (As), ruthenium (Ru), rhodium (Rh), palladium (Pd), silver (Ag), cadmium (Cd), indium (In), tin (Sn), antimony (Sb), osmium (Os), iridium (Ir), platinum (Pt), gold (Au), mercury (Hg), thallium (Tl), lead (Pb), bismuth (Bi), molybdenum (Mo), titanium (Ti), tungsten (W), tantalum (Ta), and aluminum (Al). Among these, the wiring material is preferably a simple metal such as copper, gold, silver, platinum, rhodium, tin, aluminum, nickel, or chromium, or an alloy containing at least one of these metal elements; Alloys are more preferred. This is because copper has a low electrical resistance and can improve the electrical conductivity of the first electrode layer. Further, metal oxides such as indium tin oxide (ITO) and indium zinc oxide (IZO) can also be used.
また、第1電極層がめっき層である場合、第1電極層の材料としては、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。第1電極層がめっき層である場合、密着層がシード層であることが好ましい。 In addition, when the first electrode layer is a plating layer, examples of the material of the first electrode layer include metals such as copper, gold, silver, platinum, rhodium, tin, aluminum, nickel, and chromium, or alloys using these. etc., or a laminate of these can be used. When the first electrode layer is a plating layer, it is preferable that the adhesive layer is a seed layer.
第1電極層の材料の線膨張係数は、特に限定されないが、例えば、3(10-6/℃)以上、50(10-6/℃)以下であってもよく、5(10-6/℃)以上、17(10-6/℃)以下であってもよい。第1電極層の材料の線膨張係数の測定方法については、密着層の材料の線膨張係数の測定方法と同様とすることができる。 The linear expansion coefficient of the material of the first electrode layer is not particularly limited, but may be, for example, 3 (10 -6 /°C) or more and 50 (10 -6 /°C) or less, or 5 (10 -6 /°C) or less. ℃) or more and 17 (10 −6 /°C) or less. The method for measuring the coefficient of linear expansion of the material of the first electrode layer can be the same as the method of measuring the coefficient of linear expansion of the material of the adhesive layer.
第1電極層の厚さは、配線基板の用途に応じて適宜選択することができ、特に限定されない。第1電極層の厚さは、例えば0.1μm以上であり、0.5μm以上であってもよく、1μm以上であってもよく、3μm以上であってもよく、5μm以上であってもよい。一方、第1電極層の厚さは、例えば20μm以下であり、15μm以下であってもよい。 The thickness of the first electrode layer can be appropriately selected depending on the use of the wiring board, and is not particularly limited. The thickness of the first electrode layer is, for example, 0.1 μm or more, may be 0.5 μm or more, may be 1 μm or more, may be 3 μm or more, or may be 5 μm or more. . On the other hand, the thickness of the first electrode layer is, for example, 20 μm or less, and may be 15 μm or less.
第1電極層の形成方法は、所望の電極層を形成することができれば特に限定されず、アディティブ法であってもよく、サブトラクティブ法であってもよい。アディティブ法では、例えばフォトリソグラフィ法によりレジストパターンを作製し、レジストパターンから露出した部分に、めっき法を行うことにより、パターン状の第1電極層が得られる。電解めっき法を用いる場合は、レジストパターンを作製する前に、支持基板上にシード層を形成してもよい。また、上記シード層を密着層として用いてもよい。サブトラクティブ法では、例えば、全面形成した第1電極層上にレジストパターンを作製し、レジストパターンから露出した部分をエッチングすることにより、パターン状の第1電極層が得られる。 The method for forming the first electrode layer is not particularly limited as long as a desired electrode layer can be formed, and may be an additive method or a subtractive method. In the additive method, a resist pattern is produced by, for example, photolithography, and a plating method is performed on the portions exposed from the resist pattern, thereby obtaining a patterned first electrode layer. When using electrolytic plating, a seed layer may be formed on the support substrate before producing the resist pattern. Further, the above seed layer may be used as an adhesion layer. In the subtractive method, for example, a resist pattern is formed on the first electrode layer formed on the entire surface, and the portion exposed from the resist pattern is etched, thereby obtaining a patterned first electrode layer.
(b)他の電極層
本開示における配線基板は、少なくとも第1電極層を有していればよいが、通常、他の電極層を有するものである。このような他の電極層としては、上記第1絶縁層の上記支持基板とは反対側の主面に形成されるランド部や面内配線層等、さらには、第1絶縁層の上記支持基板とは反対側にさらに設けられた他の絶縁層に設けられたビアホールに充填されたビア電極層、ランド部、面内配線層等の種々のものを挙げることができる。
これらの他の電極層については、その数や種類については特に限定されず、配線基板の用途等に応じて適宜選択することができる。
(b) Other electrode layers The wiring board according to the present disclosure only needs to have at least the first electrode layer, but usually has other electrode layers. Such other electrode layers include land portions and in-plane wiring layers formed on the main surface of the first insulating layer opposite to the supporting substrate, and further, the supporting substrate of the first insulating layer. Examples include a via electrode layer filled in a via hole provided in another insulating layer further provided on the opposite side, a land portion, an in-plane wiring layer, and the like.
The number and type of these other electrode layers are not particularly limited, and can be appropriately selected depending on the use of the wiring board and the like.
(3)絶縁層
絶縁層は、支持基板の一方の面側に配置され、上記電極層と共に配線基板を構成する部材であり、上記電極層を保護する機能や、電極層間に配置されて、電極層の短絡を防止する機能を有する。本開示における絶縁層は、上記支持基板に最も近い位置に配置され、かつ上記第1電極層の側面に配置された第1絶縁層と、上記第1絶縁層以外の絶縁層とに分けることができる。以下、それぞれについて説明する。
(3) Insulating layer The insulating layer is a member that is placed on one side of the support substrate and constitutes the wiring board together with the electrode layer, and has the function of protecting the electrode layer, and is placed between the electrode layers to It has the function of preventing layer short circuits. The insulating layer in the present disclosure can be divided into a first insulating layer disposed closest to the supporting substrate and on a side surface of the first electrode layer, and an insulating layer other than the first insulating layer. can. Each will be explained below.
(a)第1絶縁層
本開示における第1絶縁層は、上記支持基板に最も近い位置に配置され、かつ上記第1電極層の側面に配置された絶縁層を示すものである。本開示における配線基板が、1層の絶縁層のみを有する場合は、上記絶縁層が第1絶縁層に該当する。また、2層以上の絶縁層が積層された多層配線基板を有する場合は、多層絶縁層のうち、最も支持基板側に配置される絶縁層が、第1絶縁層に該当する。
(a) First Insulating Layer The first insulating layer in the present disclosure refers to an insulating layer disposed closest to the support substrate and on the side surface of the first electrode layer. When the wiring board according to the present disclosure has only one insulating layer, the insulating layer corresponds to the first insulating layer. Further, in the case of having a multilayer wiring board in which two or more insulating layers are laminated, the insulating layer disposed closest to the support substrate among the multilayer insulating layers corresponds to the first insulating layer.
本開示における第1絶縁層は、支持基板の全面に配置されていてもよく、特定のパターン状に配置されていてもよい。また、第1絶縁層は、第1絶縁層を貫通するビアホールを有していてもよい。第1絶縁層がビアホールを有する場合、上記ビアホール内部に配置されたビア電極層が上述した第1電極層となり、上述したようにビア電極層の側面とビアホールの側面との間に密着層が配置されていることが好ましい。 The first insulating layer in the present disclosure may be arranged over the entire surface of the support substrate, or may be arranged in a specific pattern. Further, the first insulating layer may have a via hole penetrating the first insulating layer. When the first insulating layer has a via hole, the via electrode layer arranged inside the via hole becomes the above-mentioned first electrode layer, and as described above, an adhesive layer is arranged between the side surface of the via electrode layer and the side surface of the via hole. It is preferable that the
第1絶縁層に設けられるビアホールの縦断面(支持基板の表面に直角方向の断面)形状は、ビア電極層を配置して第1絶縁層の表裏を導通させることができれば特に限定されない。例えば、図3に示すように、ビアホールVの縦断面形状は矩形形状であってもよく、図4に示すように、ビアホールVの縦断面形状は支持基板1側の開口部の大きさが支持基板1側とは反対側の開口部よりも小さくなるようなテーパー形状であってもよい。ビアホールが上述したテーパー形状である場合は、第1電極層の側面および第1絶縁層の間の剥離をより抑制することができる。
The shape of the vertical cross section (the cross section in the direction perpendicular to the surface of the support substrate) of the via hole provided in the first insulating layer is not particularly limited as long as the via electrode layer can be arranged and the front and back sides of the first insulating layer can be electrically connected. For example, as shown in FIG. 3, the vertical cross-sectional shape of the via hole V may be rectangular, and as shown in FIG. The opening may have a tapered shape that is smaller than the opening on the side opposite to the
本開示における第1絶縁層は樹脂を含有するものであり、通常は樹脂で構成されるものである。上記絶縁層に用いられる樹脂としては、絶縁性を有するものであれば特に限定されるものではなく、例えば、感光性樹脂であってもよく、非感光性樹脂であってもよい。具体的には、ポリイミド、ポリアミド、ポリアミドイミド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリエーテルスルホン、ポリカーボネート、ポリエーテルイミド、エポキシ樹脂、フェノール樹脂、ポリフェニレンエーテル、アクリル樹脂、ポリオレフィン(例えばポリエチレン、ポリプロピレン)、ポリシクロオレフィン(例えばポリノルボルネン)、液晶性高分子化合物が挙げられる。 The first insulating layer in the present disclosure contains resin, and is usually composed of resin. The resin used for the insulating layer is not particularly limited as long as it has insulating properties, and may be, for example, a photosensitive resin or a non-photosensitive resin. Specifically, polyimide, polyamide, polyamideimide, polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetheretherketone, polyethersulfone, polycarbonate, polyetherimide, epoxy resin, phenolic resin, polyphenylene ether, acrylic resin, polyolefin. (eg, polyethylene, polypropylene), polycycloolefin (eg, polynorbornene), and liquid crystalline polymer compounds.
第1絶縁層の材料の線膨張係数は、特に限定されないが、例えば、1(10-6/℃)以上、100(10-6/℃)以下であってもよく、3(10-6/℃)以上、50(10-6/℃)以下であってもよい。第1絶縁層の材料の線膨張係数は、JIS K7197 「プラスチックの熱機械分析による線膨張率試験方法」に準拠した測定方法により測定することができる。 The linear expansion coefficient of the material of the first insulating layer is not particularly limited, but may be, for example, 1 (10 -6 /°C) or more and 100 (10 -6 /°C) or less, or 3 (10 -6 /°C) or less. ℃) or more and 50 (10 −6 /°C) or less. The linear expansion coefficient of the material of the first insulating layer can be measured by a measurement method based on JIS K7197 "Linear expansion coefficient testing method by thermomechanical analysis of plastics".
絶縁層の厚さは、配線基板の用途に応じて適宜選択することができ、特に限定されない。絶縁層の厚さは、例えば、層間絶縁層の厚さは、例えば1.5μm以上であり、2.0μm以上であってもよく、2.5μm以上であってもよい。一方、絶縁層の厚さは、例えば、8μm以下であってもよく、6μm以下であってもよい。 The thickness of the insulating layer can be appropriately selected depending on the use of the wiring board, and is not particularly limited. The thickness of the insulating layer, for example, the thickness of the interlayer insulating layer is, for example, 1.5 μm or more, may be 2.0 μm or more, or may be 2.5 μm or more. On the other hand, the thickness of the insulating layer may be, for example, 8 μm or less, or 6 μm or less.
第1絶縁層の形成方法は、第1絶縁層の材料に応じて適宜選択することが好ましい。例えば、第1絶縁層の材料が感光性材料である場合、全面形成した第1絶縁層に対して、露光現像を行うことにより、パターン状の第1絶縁層が得られる。一方、第1絶縁層の材料が非感光性材料である場合、全面形成した第1絶縁層上にレジストパターンを作製し、レジストパターンから露出した部分をエッチングすることにより、パターン状の第1絶縁層が得られる。また、例えば、第1絶縁層に対して、レーザー加工を行うことにより、パターン状の第1絶縁層を形成してもよい。 The method for forming the first insulating layer is preferably selected appropriately depending on the material of the first insulating layer. For example, when the material of the first insulating layer is a photosensitive material, a patterned first insulating layer can be obtained by exposing and developing the first insulating layer formed on the entire surface. On the other hand, when the material of the first insulating layer is a non-photosensitive material, a resist pattern is created on the first insulating layer formed on the entire surface, and the exposed part of the resist pattern is etched to form a patterned first insulating layer. You get layers. Further, for example, a patterned first insulating layer may be formed by performing laser processing on the first insulating layer.
第1絶縁層上に密着層が直接配置される場合、第1絶縁層の表面を粗面化して密着層との密着性を高める粗面化処理(アンカー処理)を行ってもよい。この場合、第1絶縁層の表面粗さRaは、例えば、0.005μm以上、1μm以下である。表面粗さRaは、例えば、原子間力顕微鏡(AFM)を用いて測定することができる。粗面化処理の方法としては、例えば、プラズマアッシング法を挙げることができる。 When the adhesive layer is directly disposed on the first insulating layer, the surface of the first insulating layer may be roughened to improve adhesion to the adhesive layer (anchor treatment). In this case, the surface roughness Ra of the first insulating layer is, for example, 0.005 μm or more and 1 μm or less. Surface roughness Ra can be measured using, for example, an atomic force microscope (AFM). As a method for surface roughening treatment, for example, a plasma ashing method can be mentioned.
(b)他の絶縁層
本開示における配線基板は、少なくとも第1絶縁層を有していればよく、第1絶縁層のみを有していてもよい。また、多層の配線基板とする場合には、さらに上記第1絶縁層の上記支持基板とは反対側に他の絶縁層を設けてもよい。このような絶縁層の数、絶縁層の形状については特に限定されず、配線基板の用途等に応じて適宜選択することができる。
(b) Other Insulating Layers The wiring board according to the present disclosure only needs to have at least the first insulating layer, and may have only the first insulating layer. Further, in the case of a multilayer wiring board, another insulating layer may be further provided on the side of the first insulating layer opposite to the supporting substrate. The number of such insulating layers and the shape of the insulating layers are not particularly limited, and can be appropriately selected depending on the use of the wiring board, etc.
(4)その他の部材
本開示における配線基板は、電極層、絶縁層および密着層を有していれば特に限定されず、必要な部材を適宜選択して形成することができる。
(4) Other members The wiring board according to the present disclosure is not particularly limited as long as it has an electrode layer, an insulating layer, and an adhesive layer, and can be formed by appropriately selecting necessary members.
(a)アンカー層
本開示においては、密着層と絶縁層との間に配置されたアンカー層を有していてもよい。アンカー層は、密着層と絶縁層との間の密着層を高めるために用いられる部材である。
(a) Anchor layer In the present disclosure, an anchor layer may be provided between the adhesive layer and the insulating layer. The anchor layer is a member used to increase the adhesion layer between the adhesion layer and the insulating layer.
アンカー層は、表裏面の少なくとも一方に粗面を有する層であることが好ましい。アンカー層の表面粗さRaは、例えば、例えば、0.005μm以上、1μm以下である。アンカー層の材料としては、例えば、上述した「(1)密着層」の項で説明した金属材料、無機酸化物、上述した「(3)絶縁層 (a)第1絶縁層」の項で説明した樹脂を挙げることができる。 The anchor layer is preferably a layer having a rough surface on at least one of the front and back surfaces. The surface roughness Ra of the anchor layer is, for example, 0.005 μm or more and 1 μm or less. Materials for the anchor layer include, for example, the metal materials and inorganic oxides described in the section "(1) Adhesion layer" above, and the materials explained in the section "(3) Insulating layer (a) First insulating layer" above. Examples of these resins include:
アンカー層の厚さとしては、密着層と絶縁層との間の密着性を高めることができれば特に限定されず、上述した密着層の厚さと同程度とすることができる。アンカー層の形成方法としては、例えば、金属層または無機酸化物層を形成した後、逆スパッタ法を用いてその表面を粗面化する方法、また例えば、樹脂層を形成した後、プラズマアッシング法等でその表面を粗面化する方法等を挙げることができる。 The thickness of the anchor layer is not particularly limited as long as it can improve the adhesion between the adhesion layer and the insulating layer, and can be approximately the same as the thickness of the adhesion layer described above. The anchor layer can be formed by, for example, forming a metal layer or an inorganic oxide layer and then roughening the surface using a reverse sputtering method, or, for example, forming a resin layer and then using a plasma ashing method. For example, a method of roughening the surface by, for example,
(b)接続部
本開示における配線基板は、素子を搭載する際に素子と接続させるための接続部を有していてもよい。例えば、図1(a)等に示すように、接続部24は配線基板2の支持基板1側とは反対側の最表面に配置されていてもよい。接続部は、例えば、絶縁層の開口部により露出した電極層上に配置されていてもよい。この場合、接続部は絶縁層から突出していることが好ましい。また、接続部は凸部形状を有することが好ましい。
(b) Connection portion The wiring board according to the present disclosure may have a connection portion for connecting to the element when the element is mounted. For example, as shown in FIG. 1A, the connecting
接続部の材料としては導電性を有していれば特に限定されないが、例えば、PdおよびNiを含有することが好ましい。また、接続部は無電解めっき法により形成された無電解めっき部であることが好ましい。また、接続部は金めっき部であってもよい。 The material for the connection part is not particularly limited as long as it has conductivity, but preferably contains Pd and Ni, for example. Moreover, it is preferable that the connection part is an electroless plated part formed by an electroless plating method. Further, the connecting portion may be a gold-plated portion.
(c)はんだ部
配線基板は、素子を実装する際に素子と接続させるためのはんだ部を有していてもよい。はんだ部は、例えば、上述した接続部上に配置されていることが好ましい。はんだ部は、例えば、Sn、Cu、Pbの少なくとも一種を含有することが好ましい。はんだ部は、例えば、印刷法または無電解めっき法により形成することができる。
(c) Solder Portion The wiring board may have a solder portion for connecting to the device when mounting the device. It is preferable that the solder part is arranged, for example, on the above-mentioned connection part. It is preferable that the solder part contains at least one of Sn, Cu, and Pb, for example. The solder portion can be formed by, for example, a printing method or an electroless plating method.
2.支持基板
支持基板は、配線基板を形成する際に、配線基板の各部材を支持するために用いられる部材である。
2. Support Substrate The support substrate is a member used to support each member of the wiring board when forming the wiring board.
支持基板の材質としては、支持基板上に所望の配線基板を形成することができれば特に限定されず、例えば、有機材料であってもよく、無機材料であってもよく、有機材料および無機材料を含有する複合材料であってもよい。本開示においては、中でも支持基板は無機材料であることがこのましく、ガラスであることが特に好ましい。耐熱性が高く、寸法安定性が良好であるため、配線基板を精度よく形成することができるからである。 The material of the support substrate is not particularly limited as long as a desired wiring board can be formed on the support substrate. For example, it may be an organic material or an inorganic material, and organic materials and inorganic materials may be used. It may also be a composite material containing. In the present disclosure, the supporting substrate is preferably made of an inorganic material, and particularly preferably glass. This is because it has high heat resistance and good dimensional stability, so that wiring boards can be formed with high precision.
支持基板がガラス基板である場合、用いられるガラスとしては、例えば、ソーダライムガラス、無アルカリガラス、石英ガラス等を挙げることができる。 When the support substrate is a glass substrate, examples of the glass used include soda lime glass, alkali-free glass, and quartz glass.
支持基板の厚さは、特に限定されず、配線基板の層構成、用途等に合わせて適宜選択することができる。支持基板は、フレキシブル性を有していてもよく、フレキシブル性を有していなくてもよい。 The thickness of the support substrate is not particularly limited, and can be appropriately selected depending on the layer structure of the wiring board, the application, and the like. The support substrate may or may not have flexibility.
3.剥離層
本開示の支持基板付配線基板は、支持基板と配線基板との間に配置された剥離層を有していてもよい。剥離層を有することにより、支持基板から配線基板を容易に剥離することができる。
3. Peeling Layer The wiring board with support substrate of the present disclosure may have a peeling layer disposed between the support substrate and the wiring board. By having the peeling layer, the wiring board can be easily peeled off from the support substrate.
剥離層は、支持基板から配線基板を剥離しやすくすることが可能であれば特に限定されない。例えば、レーザー照射により剥離層が焼切られることにより、支持基板から配線基板を剥離しやすくする層であってもよい。この場合、剥離層に用いられる材料としては樹脂が挙げられる。剥離層に用いられる樹脂としては、例えば、「(3)絶縁層 (a)第1絶縁層」の項で説明した樹脂を挙げることができる。剥離層に用いられる樹脂としては、レーザー光の波長の吸収率が高い樹脂であることが好ましい。 The peeling layer is not particularly limited as long as it can easily peel the wiring board from the support substrate. For example, it may be a layer that facilitates peeling off the wiring board from the support substrate by burning off the peeling layer by laser irradiation. In this case, the material used for the release layer may be a resin. Examples of the resin used for the release layer include the resins described in the section "(3) Insulating layer (a) First insulating layer". The resin used for the release layer is preferably a resin that has a high absorption rate at the wavelength of laser light.
また、剥離層は、機械的な剥離方法により支持基板から配線基板を剥離する際に、支持基板から配線基板をはがれやすくする層であってもよい。この場合、剥離層の材料としては再剥離可能な接着剤が挙げられる。ここで、「再剥離可能」とは、接着剤を用いて貼り合せた部材を剥離した際に、各部材を損傷せずに剥離できることをいう。 Further, the peeling layer may be a layer that makes it easier to peel off the wiring board from the support substrate when the wiring board is peeled off from the support substrate by a mechanical peeling method. In this case, the material for the release layer includes a removable adhesive. Here, "repeelable" means that when members bonded together using an adhesive are peeled off, each member can be peeled off without being damaged.
再剥離可能な接着剤としては、例えば、熱、光等を照射することで再剥離性を発現する接着剤であってもよい。このような接着剤としては、例えば、シリコーン系接着剤、セラミック系接着剤等の無機径接着剤、ポリマー系接着剤、ゴム系接着剤等の有機系接着剤、シリコーンポリマー系接着剤等の無機系―有機系ハイブリッド接着剤が挙げられる。なお、無機系接着剤及び有機系接着剤を混合させた接着剤等も用いることができる。 The removable adhesive may be, for example, an adhesive that exhibits removability upon irradiation with heat, light, or the like. Examples of such adhesives include inorganic adhesives such as silicone adhesives and ceramic adhesives, organic adhesives such as polymer adhesives and rubber adhesives, and inorganic adhesives such as silicone polymer adhesives. Examples include organic-based hybrid adhesives. Note that an adhesive such as a mixture of an inorganic adhesive and an organic adhesive can also be used.
剥離層の厚さについては、特に限定されず、剥離層の材料、配線基板および支持基板の材料等に応じて適宜調整することができる。 The thickness of the release layer is not particularly limited, and can be adjusted as appropriate depending on the material of the release layer, the material of the wiring board, the support substrate, and the like.
4.製造方法
本開示の支持基板付配線基板の製造方法は、支持基板の一方の面側に所望の配線基板を形成することができれば特に限定されず、配線基板の材料、層構成に応じて適宜選択することができる。また、配線基板の各部材の形成方法については、上述した「1.配線基板」の各部材の項で説明した形成方法から適宜選択することができる。
4. Manufacturing method The method for manufacturing the wiring board with support substrate of the present disclosure is not particularly limited as long as a desired wiring board can be formed on one side of the support substrate, and can be selected as appropriate depending on the material and layer structure of the wiring board. can do. Further, the method for forming each member of the wiring board can be appropriately selected from the forming methods described in the section of each member in "1. Wiring board" above.
本開示の支持基板付配線基板の製造方法の例示として、以下に図1(a)および図2(a)に示される支持基板付配線基板10の製造方法について、図5および図6を用いて説明する。
As an example of the method for manufacturing the wiring board with support substrate of the present disclosure, the method for manufacturing the wiring board with
図5(a)~(e)は本開示の支持基板付配線基板の製造方法の一例を示す工程図である。図5では、図1(a)に示される支持基板付配線基板10を製造する例を示している。まず、図5(a)に示すように、支持基板1上の全面に剥離層3を形成する。次に図5(b)に示すように、剥離層3上に所定のパターンを有する第1絶縁層22aを形成する。次に、図5(c)に示すように、第1絶縁層22aが配置された剥離層3上の全面に密着層23を形成する。次に、密着層23をシード層として用い、電解めっき法によりビアホール内に第1電極層となるビア電極層、第1絶縁層の上記支持基板とは反対側の表面に、他の電極層となる配線層を形成する。これにより図5(d)に示すように、所定のパターンを有する密着層23、ビア電極層である第1電極層21a、および面内配線層21bを形成する。さらに絶縁層および電極層の形成を繰り返し行い、さらに接続部を形成することにより、図5(e)に示すように、複数層の電極層21、複数層の絶縁層22、密着層23および接続部24を有する配線基板2を形成する。以上の工程により、支持基板付配線基板10を得ることができる。
FIGS. 5(a) to 5(e) are process diagrams showing an example of a method for manufacturing a wiring board with a support substrate according to the present disclosure. FIG. 5 shows an example of manufacturing the wiring board with
図6(a)~(e)は本開示の支持基板付配線基板の製造方法の他の例を示す工程図であり、図2に示される支持基板付配線基板10を製造する例を示している。まず、図6(a)に示すように、支持基板1上に剥離層3を形成する。次に図6(b)に示すように、剥離層3上にランド部となるパターンを有する第1電極層21aを形成する。次に、図6(c)に示すように、第1電極層21aが配置された剥離層3上の全面に密着層23を形成する。次に、図6(d)に示すように、密着層23上に所定のパターンを有する第1絶縁層22aを形成する。さらに絶縁層および電極層の形成を繰り返し行い、さらに接続部を形成することにより、図6(e)に示すように、複数層の電極層21、複数層の絶縁層22、密着層23および接続部24を有する配線基板2を形成する。以上の工程により、支持基板付配線基板10を得ることができる。
FIGS. 6(a) to 6(e) are process diagrams showing other examples of the method of manufacturing a wiring board with a support substrate according to the present disclosure, and show an example of manufacturing the wiring board with a
配線基板の各部材の形成方法については、上述した「1.配線基板」の各部材の項で説明した形成方法から適宜選択することができる。 The method for forming each member of the wiring board can be appropriately selected from the forming methods described in the section of each member in "1. Wiring board" above.
B.配線基板
本開示の配線基板は、電極層と、樹脂を含有する絶縁層とを有し、支持基板を有しないコアレス構造を有する配線基板であって、上記配線基板は、表裏面の一方の面が上記支持基板と接していた平滑面であり、上記電極層は、上記平滑面に最も近い位置に配置された第1電極層を有し、上記絶縁層は、上記平滑面に最も近い位置に配置され、かつ上記第1電極層の側面に配置された第1絶縁層を有し、上記第1電極層の側面と、上記第1絶縁層との間の、少なくとも上記支持基板側領域に、密着層が配置されていることを特徴とするものである。
B. Wiring Board The wiring board of the present disclosure has an electrode layer and an insulating layer containing resin, and has a coreless structure without a support substrate, wherein the wiring board has one of the front and back surfaces. is a smooth surface that was in contact with the support substrate, the electrode layer has a first electrode layer located closest to the smooth surface, and the insulating layer has a first electrode layer located closest to the smooth surface. and a first insulating layer disposed on a side surface of the first electrode layer, at least in a region on the supporting substrate side between the side surface of the first electrode layer and the first insulating layer, It is characterized in that an adhesive layer is provided.
本開示の配線基板について図を用いて説明する。図1(b)および(c)、並びに図2(b)および(c)は本開示の配線基板の一例を示す概略断面図である。図1(b)および(c)、並びに図2(b)および(c)に示す配線基板2は、電極層21と、樹脂を含有する絶縁層22とを有し、支持基板を有しないコアレス構造の配線基板である。配線基板2は、一方の面側に、配線基板を形成する際に上記支持基板と接していた面である平滑面Sを有し、最も平滑面S側に位置する電極層21を第1電極層21aとし、最も平滑面S側に位置し、上記第1電極層の側面に配置された絶縁層22を第1絶縁層22aとしたとき、第1電極層21aの側面と第1絶縁層22aとの間に密着層23が配置されている。
The wiring board of the present disclosure will be explained using figures. 1(b) and (c) and FIG. 2(b) and (c) are schematic cross-sectional views showing an example of the wiring board of the present disclosure. The
本開示によれば、上記「A.支持基板付配線基板」の項で説明したものと同様の作用効果を奏することができる。すなわち、第1電極層の側面と第1絶縁層との間に密着層が配置されていることにより、支持基板から配線基板を剥離する際に第1電極層の側面が第1絶縁層から剥離することを抑制できる。 According to the present disclosure, the same effects as those described in the above section "A. Wiring board with support board" can be achieved. That is, since the adhesive layer is disposed between the side surface of the first electrode layer and the first insulating layer, the side surface of the first electrode layer is not peeled off from the first insulating layer when the wiring board is peeled off from the support substrate. can be restrained from doing so.
本開示の配線基板においては、剥離面またはその近傍に位置する電極層の側面および絶縁層の間に隙間を生じると、後工程で処理液を用いる場合に、処理液が上述した剥離面の隙間に浸み込んで電極層が腐食するといった課題が生じる。これに対し、本開示の配線基板は、上述した隙間の発生を抑制することができるため、電気信頼性の高い配線基板を得ることができる。 In the wiring board of the present disclosure, if a gap is created between the side surface of the electrode layer located at or near the peeled surface and the insulating layer, when a treatment liquid is used in a subsequent process, the treatment liquid will be applied to the gap between the peeled surfaces and the insulating layer. The problem arises that the electrode layer is corroded by seepage into the electrode layer. On the other hand, the wiring board of the present disclosure can suppress the occurrence of the above-mentioned gaps, so that a wiring board with high electrical reliability can be obtained.
さらに、支持基板から配線基板を剥離する際に第1電極層の側面が第1絶縁層から剥離することを抑制できるので、本開示の配線基板は、上記支持基板側であった面を平滑面とすることが可能となり、上記平滑面側に他の部材を実装する際に不具合が生じる可能性を抑えることができる。 Furthermore, since it is possible to suppress the side surface of the first electrode layer from peeling off from the first insulating layer when the wiring board is peeled off from the support substrate, the wiring board of the present disclosure has a smooth surface on the side that was on the support substrate side. This makes it possible to suppress the possibility of problems occurring when other members are mounted on the smooth surface side.
1.平滑面
配線基板は、表裏面の一方の面側に平滑面を有する。本開示の配線基板においては、通常、平滑面は、配線基板を構成する少なくとも2層の部材が面一で配置されることにより構成される。例えば図1(b)に示すように、平滑面Sは、密着層23と第1絶縁層22aとが面一で配置されて構成されていてもよい。また例えば図1(c)および図2(c)に示すように、平滑面Sは、第1電極層21aと密着層23と第1絶縁層22aとが面一で配置されて構成されていてもよい。また例えば図2(b)に示すように、平滑面Sは、第1電極層21aと密着層23とが面一で配置されて構成されていてもよい。
1. Smooth Surface The wiring board has a smooth surface on one of the front and back surfaces. In the wiring board of the present disclosure, the smooth surface is usually formed by disposing at least two layers of members constituting the wiring board flush. For example, as shown in FIG. 1(b), the smooth surface S may be configured such that the
2.配線基板の部材
本開示の配線基板の部材については、上述した「A.支持基板付配線基板 1.配線基板」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。また、本開示の配線基板は、平滑面側に以下の構成を有していてもよい。
2. Components of Wiring Board The members of the wiring board of the present disclosure can be the same as those explained in the above section "A. Wiring board with
(1)保護めっき層
例えば図7に示すように、配線基板2は、第1電極層21aの平滑面S側に配置された保護めっき層25を有していてもよい。保護めっき層は第1電極層を保護する機能を有する。また、保護めっき層は、配線基板の平滑面側に搭載される素子と、第1電極層とを接続させるための接続部として機能する。保護めっき層は、通常、平滑面Sから突出するように配置される。
(1) Protective plating layer For example, as shown in FIG. 7, the
保護めっき層に用いられるめっき層としては、特に限定されないが、例えば、金、ニッケル、パラジウムおよび銀の少なくともいずれかを含む金属めっき層であることが好ましく、金めっき層であることがより好ましい。保護めっき層の形成方法としては、電解めっき法であってもよく、無電解めっき法であってもよい。 The plating layer used for the protective plating layer is not particularly limited, but is preferably a metal plating layer containing at least one of gold, nickel, palladium, and silver, and more preferably a gold plating layer. The protective plating layer may be formed by electrolytic plating or electroless plating.
(2)はんだ部
本開示の配線基板は、第1電極層の平滑面側に配置されたはんだ部を有していてもよい。はんだ部は第1電極層上に直接配置されていてもよく、上述した保護めっき層上に直接配置されていてもよい。はんだ部については、上述した「A.支持基板付配線基板 1.配線基板 (4)その他の部材 (ii)はんだ部」の項で説明した内容と同様であるので、ここでの説明は省略する。
(2) Solder Portion The wiring board of the present disclosure may have a solder portion disposed on the smooth surface side of the first electrode layer. The solder portion may be placed directly on the first electrode layer, or may be placed directly on the above-mentioned protective plating layer. The solder part is the same as that explained in the section "A. Wiring board with
3.その他
本開示の配線基板は、例えば、上述した「A.支持基板付配線基板」の項で説明した支持基板付配線基板から配線基板を剥離することにより得ることができる。配線基板の剥離方法については、一般的なコアレス基板の製造方法において用いられる剥離方法として公知の方法を用いることができる。
3. Others The wiring board of the present disclosure can be obtained, for example, by peeling off the wiring board from the wiring board with a support substrate described in the above section "A. Wiring board with support substrate". As for the method for peeling off the wiring board, a method known as a peeling method used in a general method for manufacturing a coreless board can be used.
また、支持基板付配線基板から剥離された配線基板が、剥離面に密着層が配置された構成を有する場合、例えば図1(c)および図2(c)に示すように、必要に応じて剥離面の密着層を除去してもよい。密着層の除去方法は、一般的な金属層、無機酸化物層の除去方法として公知の方法を用いることができる。 In addition, if the wiring board peeled off from the wiring board with support substrate has a structure in which an adhesive layer is disposed on the peeled surface, for example, as shown in FIG. 1(c) and FIG. 2(c), if necessary, The adhesive layer on the peeled surface may be removed. As a method for removing the adhesive layer, a method known as a general method for removing metal layers and inorganic oxide layers can be used.
C.素子付配線基板積層体
本開示の素子付配線基板積層体は、上記「A.支持基板付き配線基板」で説明した支持基板付配線基板と、上記支持基板付配線基板の上記支持基板と反対側の面に実装された素子とを有することを特徴とする。
C. Wiring board laminate with element The wiring board laminate with element of the present disclosure includes the wiring board with support substrate described in "A. Wiring board with support board" above, and the side of the wiring board with support board opposite to the support substrate. The device is characterized by having an element mounted on the surface of the device.
本開示の素子付配線基板積層体について図を用いて説明する。図8は本開示の素子付配線基板積層体の一例を示す概略断面図である。図8に示される素子付配線基板積層体100は、支持基板付配線基板10と、支持基板付配線基板10の配線基板2に搭載された素子20とを有する。
An element-equipped wiring board laminate according to the present disclosure will be described with reference to the drawings. FIG. 8 is a schematic cross-sectional view showing an example of an element-equipped wiring board laminate according to the present disclosure. A
本開示によれば、上述した支持基板付配線基板を有することにより、素子が搭載された配線基板を支持基板から剥離した際に、剥離面または剥離面近傍の第1電極層の側面が第1絶縁層から剥離することを抑制することができる。 According to the present disclosure, by having the above-mentioned wiring board with a support substrate, when the wiring board on which an element is mounted is peeled off from the support substrate, the side surface of the first electrode layer on the peeled surface or in the vicinity of the peeled surface is the first electrode layer. Peeling from the insulating layer can be suppressed.
1.支持基板付配線基板
支持基板付配線基板については、上述した「A.支持基板付配線基板」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
1. Wiring Board with Support Board The wiring board with support board can be the same as that explained in the above section "A. Wiring board with support board", so the explanation here will be omitted.
2.素子
本開示における素子は、配線基板に搭載される部材である。素子は、能動素子であってもよく、受動素子であってもよく、機構素子であってもよい。また、素子は、半導体素子であることが好ましい。素子としては、例えば、トランジスタ、集積回路(例えばLSI)、MEMS(Micro Electro Mechanical Systems)、リレー、発光素子(例えばLED、OLED)、センサ、抵抗器、キャパシタ、インダクタ、圧電素子、バッテリーが挙げられる。
2. Element The element in the present disclosure is a member mounted on a wiring board. The element may be an active element, a passive element, or a mechanical element. Moreover, it is preferable that the element is a semiconductor element. Examples of elements include transistors, integrated circuits (for example, LSI), MEMS (Micro Electro Mechanical Systems), relays, light emitting elements (for example, LEDs, OLEDs), sensors, resistors, capacitors, inductors, piezoelectric elements, and batteries. .
3.その他
本開示の素子付配線基板積層体においては、上記素子付配線基板積層体から支持基板を剥離することにより、配線基板に搭載された素子とを有する素子付配線基板を得ることができる。素子付配線基板の用途としては、特に限定されないが、例えば、表示装置、情報処理端末(例えばパソコン、タブレット、スマートフォン)、車用品(例えば車用内装品、車用外装品)、プリント配線基板、電磁波シールド材、アンテナ、パワー半導体、ノイズフィルタが挙げられる。
3. Others In the wiring board laminate with an element of the present disclosure, by peeling off the support substrate from the wiring board laminate with an element, it is possible to obtain a wiring board with an element having an element mounted on the wiring board. Applications of wiring boards with elements are not particularly limited, but include, for example, display devices, information processing terminals (e.g. personal computers, tablets, smartphones), car supplies (e.g. car interior parts, car exterior parts), printed wiring boards, Examples include electromagnetic shielding materials, antennas, power semiconductors, and noise filters.
D.素子付配線基板
本開示の素子付配線基板は、上述した「B.配線基板」の項で説明した配線基板と、上記配線基板に実装された素子とを有することを特徴とする。
D. Wiring board with element The wiring board with element of the present disclosure is characterized by having the wiring board described in the above section "B. Wiring board" and an element mounted on the wiring board.
本開示の素子付配線基板について図を用いて説明する。図9は本開示の素子付配線基板の一例を示す概略断面図である。図9に示される素子付配線基板200は、配線基板2と、配線基板2に搭載された素子20とを有する。
A wiring board with an element according to the present disclosure will be described with reference to the drawings. FIG. 9 is a schematic cross-sectional view showing an example of an element-attached wiring board according to the present disclosure. A wiring board with an
本開示によれば、上述した配線基板を有することにより、例えば、配線基板の平滑面側とは反対側の面側に素子を搭載した場合は、素子付配線基板の平滑面側を他の部材と対向させて安定的に配置することができる。また、例えば、配線基板の平滑面側に素子を搭載した場合は、素子の傾きを抑制して配線基板に搭載することができる。 According to the present disclosure, by having the wiring board described above, for example, when an element is mounted on the side opposite to the smooth side of the wiring board, the smooth side of the wiring board with the element can be mounted on another member. It can be stably placed facing the Further, for example, when an element is mounted on the smooth surface side of a wiring board, the element can be mounted on the wiring board while suppressing inclination of the element.
本開示に用いられる配線基板については、上述した「B.配線基板」の項で説明した内容と同様であるので、ここでの説明は省略する。また、本開示に用いられる素子、および素子付配線基板の用途については、上述した「C.素子付配線基板積層体 3.その他」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
The wiring board used in the present disclosure is the same as that described in the section "B. Wiring board" above, so the description here will be omitted. In addition, the applications of the element and the wiring board with element used in the present disclosure can be the same as those explained in the above section "C. Wiring board laminate with
なお、本開示は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本開示の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本開示の技術的範囲に包含される。 Note that the present disclosure is not limited to the above embodiments. The above-mentioned embodiments are illustrative, and any embodiment that has substantially the same configuration as the technical idea stated in the claims of the present disclosure and provides similar effects is the present invention. within the technical scope of the disclosure.
[実施例1]
図5(a)~(e)に示される手順により支持基板付配線基板10を作製した。支持基板1に無アルカリガラスを使用し、剥離層3としてポリイミド樹脂膜を形成した(図5(a))。その上に第1絶縁層21aとしてアクリル樹脂膜を形成し、所定のビアホールが形成できるようにフォトリソグラフィ法によって加工した(図5(b))。その上に、スパッタにより密着層23としてのTi層と、シード層(図示せず)としてのCu層を成膜した(図5(c))。その上にポジ型レジストを塗布し、同じくフォトリソ法で所定の配線形状が得られるように加工した。めっき法により、レジスト除去部にCuめっき配線を形成し、レジストを除去してビア電極層(第1電極層)21aおよび面内配線層21bとしてのCuめっき配線を得た。不要な部分のシード層と密着層を除去した(図5(d))。以上の工程により、支持基板上に第1絶縁層22a、密着層23、ビア電極層(第1電極層)21a、および面内電極層21bを形成した。上記と同様にフォトリソ法により絶縁層と配線層を繰り返し形成することで配線基板2を得た。以上の手順により、支持基板付配線基板10を得た(図5(e))。
[Example 1]
A
支持基板付配線基板の支持基板側よりレーザーを照射し、剥離層を除去した。配線基板の剥離面の逆面側にキャリアテープを張り付け、90°ピール試験に準拠した方法で配線基板を剥離し、コアレス構造の配線基板(コアレス基板)を得た。得られたコアレス基板を無電解めっき液で処理したところ、電極近傍にめっき液の染み込みは見られなかった。 A laser was irradiated from the support substrate side of the wiring board with support substrate to remove the release layer. A carrier tape was attached to the opposite side of the peeled surface of the wiring board, and the wiring board was peeled off using a method conforming to a 90° peel test to obtain a wiring board with a coreless structure (coreless board). When the obtained coreless substrate was treated with an electroless plating solution, no plating solution was found to seep into the vicinity of the electrodes.
[比較例]
図10(a)~(e)に示される手順により支持基板付配線基板10’を作製した。支持基板1に無アルカリガラスを使用し、剥離層3としてポリイミド樹脂膜を形成した。その上にスパッタにより金属シード層4としてのCu層を形成した(図10(a))。その上にポジ型レジストを塗布し、フォトリソ法で所定のパッド形状が得られるように加工し、めっき法で第1電極層21aを形成した(図10(b))。次に、第1絶縁層22aとしてアクリル樹脂膜を形成し、所定のビアホールが形成できるようにフォトリソグラフィ法によって加工した(図10(c))。次に、スパッタによりシード層としてのCu層を成膜した。その上にポジ型レジストを塗布し、同じくフォトリソ法で所定の配線形状が得られるように加工した。めっき法により、レジスト除去部にCuめっき配線を形成し、レジストを除去した。不要な部分のシード層を除去した。これにより第1電極層21aとしてCuめっき配線を得た(図10(d))。上記と同様にフォトリソ法により絶縁層と配線層を繰り返し形成することで配線基板2を得た。以上の手順により、支持基板付配線基板10’を得た(図10(e))。
[Comparative example]
A wiring board 10' with a support substrate was manufactured by the procedure shown in FIGS. 10(a) to 10(e). A non-alkali glass was used for the
支持基板付配線基板の支持基板側よりレーザーを照射し、剥離層3を除去した(図10(f)。配線基板2の剥離面の逆面側にキャリアテープを張り付け、90°ピール試験に準拠した方法で配線基板2を剥離しコアレス基板を得た(図10(g)。得られたコアレス基板の剥離面のシード層を除去したのち、無電解めっき液で処理したところ、電極近傍にめっき液の染み込みが見られた。
A laser was irradiated from the support substrate side of the wiring board with support substrate to remove the peeling layer 3 (Fig. 10(f). A carrier tape was pasted on the side opposite to the peeled side of the
[実施例2]
第1絶縁層を含む絶縁層としてポリイミド樹脂膜を形成し、密着層としてCr層を形成した点以外は、実施例1と同様にして支持基板付配線基板を得た。また、実施例1と同様にして支持基板から配線基板を剥離してコアレス基板を得た。得られたコアレス基板を無電解めっき液で処理したところ、電極近傍にめっき液の染み込みは見られなかった。
[Example 2]
A wiring board with a support substrate was obtained in the same manner as in Example 1, except that a polyimide resin film was formed as the insulating layer including the first insulating layer, and a Cr layer was formed as the adhesive layer. Further, in the same manner as in Example 1, the wiring board was peeled off from the support substrate to obtain a coreless board. When the obtained coreless substrate was treated with an electroless plating solution, no plating solution was found to seep into the vicinity of the electrodes.
1 … 支持基板
2 … 配線基板
3 … 剥離層
10 … 支持基板付配線基板
20 … 素子
21、21b、21c … 電極層
21a … 第1電極層
22、22b、22c … 絶縁層
22a … 第1絶縁層
23、23a、23b … 密着層
100 … 素子付配線基板積層体
200 … 素子付配線基板
S … 平滑面
1...
Claims (14)
前記電極層は、前記支持基板に最も近い位置に配置された第1電極層を有し、
前記絶縁層は、前記支持基板に最も近い位置に配置され、かつ前記第1電極層の側面に配置された第1絶縁層を有し、
前記第1電極層の側面と、前記第1絶縁層との間の、少なくとも前記支持基板側領域に、密着層が配置されており、
前記第1絶縁層がビアホールを有し、前記第1電極層が前記ビアホールの内部に配置されたビア電極層である、あるいは、前記第1電極層が前記ビアホールの前記支持基板側に配置されたランド部であり、
前記密着層が、無機酸化物で構成されている、支持基板付配線基板。 A support substrate, and a wiring board disposed on one side of the support substrate and having an electrode layer and an insulating layer containing resin, and the wiring board is peeled from the support substrate and has a coreless structure. A wiring board with a supporting board used as a wiring board,
The electrode layer has a first electrode layer located closest to the support substrate,
The insulating layer has a first insulating layer disposed closest to the support substrate and on a side surface of the first electrode layer,
an adhesion layer is disposed at least in the support substrate side region between the side surface of the first electrode layer and the first insulating layer;
The first insulating layer has a via hole, and the first electrode layer is a via electrode layer disposed inside the via hole, or the first electrode layer is disposed on the support substrate side of the via hole. It is a land part,
A wiring board with a support substrate, wherein the adhesive layer is made of an inorganic oxide .
前記電極層は、前記支持基板に最も近い位置に配置された第1電極層を有し、 The electrode layer has a first electrode layer located closest to the support substrate,
前記絶縁層は、前記支持基板に最も近い位置に配置され、かつ前記第1電極層の側面に配置された第1絶縁層を有し、 The insulating layer has a first insulating layer disposed closest to the support substrate and on a side surface of the first electrode layer,
前記第1電極層の側面と、前記第1絶縁層との間の、少なくとも前記支持基板側領域に、密着層が配置されており、 an adhesion layer is disposed at least in the support substrate side region between the side surface of the first electrode layer and the first insulating layer;
前記第1絶縁層がビアホールを有し、前記第1電極層が前記ビアホールの内部に配置されたビア電極層である、あるいは、前記第1電極層が前記ビアホールの前記支持基板側に配置されたランド部であり、 The first insulating layer has a via hole, and the first electrode layer is a via electrode layer disposed inside the via hole, or the first electrode layer is disposed on the support substrate side of the via hole. It is a land part,
前記密着層が、導電性を有しない、支持基板付配線基板。 A wiring board with a support substrate, wherein the adhesive layer has no conductivity.
前記電極層は、前記支持基板に最も近い位置に配置された第1電極層を有し、 The electrode layer has a first electrode layer located closest to the support substrate,
前記絶縁層は、前記支持基板に最も近い位置に配置され、かつ前記第1電極層の側面に配置された第1絶縁層を有し、 The insulating layer has a first insulating layer disposed closest to the support substrate and on a side surface of the first electrode layer,
前記第1電極層の側面と、前記第1絶縁層との間の、少なくとも前記支持基板側領域に、密着層が配置されており、 an adhesion layer is disposed at least in the support substrate side region between the side surface of the first electrode layer and the first insulating layer;
前記第1絶縁層がビアホールを有し、前記第1電極層が前記ビアホールの内部に配置されたビア電極層であり、 the first insulating layer has a via hole, the first electrode layer is a via electrode layer disposed inside the via hole,
前記第1電極層の側面と前記密着層との間にシード層が配置されており、 A seed layer is disposed between a side surface of the first electrode layer and the adhesive layer,
前記密着層がTiで構成されている、支持基板付配線基板。 A wiring board with a support substrate, wherein the adhesive layer is made of Ti.
前記配線基板は、表裏面の一方の面が前記支持基板と接していた平滑面であり、
前記電極層は、前記平滑面に最も近い位置に配置された第1電極層を有し、
前記絶縁層は、前記平滑面に最も近い位置に配置され、かつ前記第1電極層の側面に配置された第1絶縁層を有し、
前記第1電極層の側面と、前記第1絶縁層との間の、少なくとも前記支持基板側領域に、密着層が配置されており、
前記第1絶縁層がビアホールを有し、前記第1電極層が前記ビアホールの内部に配置されたビア電極層である、あるいは、前記第1電極層が前記ビアホールの前記支持基板側に配置されたランド部であり、
前記密着層が、無機酸化物で構成されている、配線基板。 A wiring board having a coreless structure having an electrode layer and an insulating layer containing resin and having no support substrate,
The wiring board has a smooth surface with one of the front and back surfaces in contact with the support board,
The electrode layer has a first electrode layer located closest to the smooth surface,
The insulating layer has a first insulating layer disposed closest to the smooth surface and on a side surface of the first electrode layer,
an adhesion layer is disposed at least in the support substrate side region between the side surface of the first electrode layer and the first insulating layer;
The first insulating layer has a via hole, and the first electrode layer is a via electrode layer disposed inside the via hole, or the first electrode layer is disposed on the support substrate side of the via hole. It is a land part,
A wiring board , wherein the adhesive layer is made of an inorganic oxide .
前記配線基板は、表裏面の一方の面が前記支持基板と接していた平滑面であり、 The wiring board has a smooth surface with one of the front and back surfaces in contact with the support board,
前記電極層は、前記平滑面に最も近い位置に配置された第1電極層を有し、 The electrode layer has a first electrode layer located closest to the smooth surface,
前記絶縁層は、前記平滑面に最も近い位置に配置され、かつ前記第1電極層の側面に配置された第1絶縁層を有し、 The insulating layer has a first insulating layer disposed closest to the smooth surface and on a side surface of the first electrode layer,
前記第1電極層の側面と、前記第1絶縁層との間の、少なくとも前記支持基板側領域に、密着層が配置されており、 an adhesion layer is disposed at least in the support substrate side region between the side surface of the first electrode layer and the first insulating layer;
前記第1絶縁層がビアホールを有し、前記第1電極層が前記ビアホールの内部に配置されたビア電極層である、あるいは、前記第1電極層が前記ビアホールの前記支持基板側に配置されたランド部であり、 The first insulating layer has a via hole, and the first electrode layer is a via electrode layer disposed inside the via hole, or the first electrode layer is disposed on the support substrate side of the via hole. It is a land part,
前記密着層が、導電性を有しない、配線基板。 A wiring board in which the adhesive layer has no conductivity.
前記配線基板は、表裏面の一方の面が前記支持基板と接していた平滑面であり、 The wiring board has a smooth surface with one of the front and back surfaces in contact with the support board,
前記電極層は、前記平滑面に最も近い位置に配置された第1電極層を有し、 The electrode layer has a first electrode layer located closest to the smooth surface,
前記絶縁層は、前記平滑面に最も近い位置に配置され、かつ前記第1電極層の側面に配置された第1絶縁層を有し、 The insulating layer has a first insulating layer disposed closest to the smooth surface and on a side surface of the first electrode layer,
前記第1電極層の側面と、前記第1絶縁層との間の、少なくとも前記支持基板側領域に、密着層が配置されており、 an adhesion layer is disposed at least in the support substrate side region between the side surface of the first electrode layer and the first insulating layer;
前記第1絶縁層がビアホールを有し、前記第1電極層が前記ビアホールの内部に配置されたビア電極層であり、 the first insulating layer has a via hole, the first electrode layer is a via electrode layer disposed inside the via hole,
前記第1電極層の側面と前記密着層との間にシード層が配置されており、 A seed layer is disposed between a side surface of the first electrode layer and the adhesive layer,
前記密着層がTiで構成されている、配線基板。 A wiring board, wherein the adhesive layer is made of Ti.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019131652A JP7379893B2 (en) | 2019-07-17 | 2019-07-17 | Wiring board with support board, wiring board, wiring board laminate with element, and wiring board with element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019131652A JP7379893B2 (en) | 2019-07-17 | 2019-07-17 | Wiring board with support board, wiring board, wiring board laminate with element, and wiring board with element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021018997A JP2021018997A (en) | 2021-02-15 |
JP7379893B2 true JP7379893B2 (en) | 2023-11-15 |
Family
ID=74566128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019131652A Active JP7379893B2 (en) | 2019-07-17 | 2019-07-17 | Wiring board with support board, wiring board, wiring board laminate with element, and wiring board with element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7379893B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207262A (en) | 2002-12-20 | 2004-07-22 | Fujitsu Ltd | Thin-film multilayer circuit board and manufacturing method therefor |
JP2007123524A (en) | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | Substrate with built-in electronic part |
JP2009188324A (en) | 2008-02-08 | 2009-08-20 | Shinko Electric Ind Co Ltd | Wiring substrate, and method for manufacturing the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147483A (en) * | 1993-09-30 | 1995-06-06 | Ibiden Co Ltd | Printed wiring board and manufacture thereof |
JP4452222B2 (en) * | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | Multilayer wiring board and manufacturing method thereof |
JP5410660B2 (en) * | 2007-07-27 | 2014-02-05 | 新光電気工業株式会社 | WIRING BOARD AND ITS MANUFACTURING METHOD, ELECTRONIC COMPONENT DEVICE AND ITS MANUFACTURING METHOD |
JP6266907B2 (en) * | 2013-07-03 | 2018-01-24 | 新光電気工業株式会社 | Wiring board and method of manufacturing wiring board |
US9420693B2 (en) * | 2014-09-18 | 2016-08-16 | Intel Corporation | Integration of embedded thin film capacitors in package substrates |
-
2019
- 2019-07-17 JP JP2019131652A patent/JP7379893B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207262A (en) | 2002-12-20 | 2004-07-22 | Fujitsu Ltd | Thin-film multilayer circuit board and manufacturing method therefor |
JP2007123524A (en) | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | Substrate with built-in electronic part |
JP2009188324A (en) | 2008-02-08 | 2009-08-20 | Shinko Electric Ind Co Ltd | Wiring substrate, and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2021018997A (en) | 2021-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3220417B1 (en) | Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method | |
US9040832B2 (en) | Wiring substrate and method of manufacturing the same | |
JP5084509B2 (en) | Interconnect element for interconnecting terminals exposed on the outer surface of an integrated circuit chip and method for manufacturing the same, multilayer interconnect substrate including a plurality of interconnect elements, method for manufacturing the same, and method for manufacturing multilayer interconnect substrate | |
US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
JP5300558B2 (en) | Manufacturing method of semiconductor device | |
KR20180010890A (en) | Flexible circuit board, cof module and electronic device comprising the same | |
JP4708407B2 (en) | Capacitor-embedded printed circuit board and manufacturing method thereof | |
WO2015151512A1 (en) | Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method | |
JP4972633B2 (en) | Manufacturing method of semiconductor device | |
JP2006147970A (en) | Multilayer wiring board and its manufacturing method | |
US9661750B2 (en) | Printed circuit board and method of manufacturing the same | |
JP5715237B2 (en) | Flexible multilayer board | |
JP5135194B2 (en) | Manufacturing method of semiconductor device | |
TWI446843B (en) | Circuit board and process for fabricating the same | |
JP5599860B2 (en) | Manufacturing method of semiconductor package substrate | |
JP7379893B2 (en) | Wiring board with support board, wiring board, wiring board laminate with element, and wiring board with element | |
JP2015198093A (en) | Interposer, semiconductor device, method of manufacturing interposer, and method of manufacturing semiconductor device | |
JP2007194472A (en) | Method for manufacturing thin film capacitor | |
KR101272664B1 (en) | Multilayer printed circuit board including metal pattern including a seed layer and a plating layer, and method for manufacturing the same | |
KR102570727B1 (en) | Printed circuit board and package substrate | |
TWI782247B (en) | Multilayer substrate and manufacturing method thereof | |
JP6371043B2 (en) | Electronic circuit board, assembly and related methods | |
JP5493020B2 (en) | Wiring board manufacturing method and semiconductor package manufacturing method | |
JP7439486B2 (en) | Wiring board and mounting board | |
JP5222663B2 (en) | Wiring board and semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7379893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |