KR101272664B1 - Multilayer printed circuit board including metal pattern including a seed layer and a plating layer, and method for manufacturing the same - Google Patents
Multilayer printed circuit board including metal pattern including a seed layer and a plating layer, and method for manufacturing the same Download PDFInfo
- Publication number
- KR101272664B1 KR101272664B1 KR1020110145109A KR20110145109A KR101272664B1 KR 101272664 B1 KR101272664 B1 KR 101272664B1 KR 1020110145109 A KR1020110145109 A KR 1020110145109A KR 20110145109 A KR20110145109 A KR 20110145109A KR 101272664 B1 KR101272664 B1 KR 101272664B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- metal
- metal pattern
- layer
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
Abstract
Description
본 발명은 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다면 회로 기판에 관한 것으로, 시드층과 도금층을 포함하는 금속 패턴과 기판 간의 접착성을 향상시키기 위하여, 상기 금속 패턴을 양면이 접착력을 갖는 기판의 양면 상에 각각 전사하여 형성된 회로 패턴을 포함하는 다면 회로 기판 및 이의 제조 방법에 관한 것이다. The present invention relates to a multi-sided circuit board including a metal pattern including a seed layer and a plating layer, and in order to improve adhesion between the metal pattern including the seed layer and the plating layer and the substrate, both sides of the metal pattern have adhesive strength. The present invention relates to a multi-sided circuit board and a method for manufacturing the same, including a circuit pattern formed on each of both surfaces of the substrate by transferring.
통상적으로, 반도체 회로를 제조하는 경우에 금속 패턴 형성방법은 기판에 박막 증착 설비를 이용하여 금속 패턴을 구현하는 박막 증착 기술, 웨이퍼 또는 웨이퍼 위에 증착된 박막의 일부분을 선택적으로 제거하여 원하는 형태의 초미세 금속 패턴을 형성하는데 사용되는 식각 기술, 기판위에 전도성의 페이스트를 사용하여 패턴 인쇄 후 열처리하여 금속 패턴을 구현하는 스크린 인쇄 기술, 및 나노 입자 잉크를 사용하여 패턴 인쇄 후 열처리하여 금속 패턴을 구현하는 잉크젯 인쇄 기술 등이 선택적으로 사용된다. In general, in the case of manufacturing a semiconductor circuit, a metal pattern forming method is a thin film deposition technique for implementing a metal pattern using a thin film deposition facility on a substrate, a wafer or a portion of a thin film deposited on the wafer by selectively removing the An etching technique used to form a fine metal pattern, a screen printing technique using a conductive paste on a substrate for pattern printing and heat treatment to implement a metal pattern, and a pattern printing using nanoparticle ink to heat treatment after a pattern printing to implement a metal pattern Inkjet printing techniques and the like are optionally used.
상기의 박막 증착 기술은 고가의 제조장비가 필요하여 제조 단가가 상승하고, 식각 기술은 제조공정이 복잡하고 재료 낭비가 심할 뿐만 아니라 제조단가 또한 고가이다. The thin film deposition technique requires expensive manufacturing equipment, which increases the manufacturing cost, and the etching technique is not only complicated in the manufacturing process, but also a waste of materials, and expensive.
스크린 인쇄 기술의 경우 통상 페이스트를 사용하므로 높은 열처리온도에 견디는 기판을 선택해야하므로 재료선택이 한정적이었다. 또한, 스크린 인쇄 기술은 스크린 제판 비용이 별도로 소요되며, 은(Ag)전극을 페이스트로 사용할 경우, 접착성은 좋아지나 다량의 은을 사용해야 하므로 제조비용이 상승하는 문제가 있었다. In the case of screen printing technology, since paste is usually used, a material selection has been limited because a substrate that withstands high heat treatment temperature must be selected. In addition, the screen printing technology requires a separate screen-making cost, and when using the silver (Ag) electrode as a paste, the adhesiveness is good, but a large amount of silver must be used to increase the manufacturing cost.
따라서, 최근 가장 각광받고 있는 나노 잉크젯 인쇄 기술이 널리 사용되고 있으며, 이러한 기술은 대한민국 공개특허 제2009-76176호, 공개특허 제2010-110982호, 공개특허 제2006-102450호, 공개특허 제2008-13207호, 및 특허등록 제720940호에 개시되어 있다.Therefore, recently, the most popular nano inkjet printing technology is widely used, and such technology is disclosed in Republic of Korea Patent Publication No. 2009-76176, Publication No. 2010-110982, Publication No. 2006-102450, Publication No. 2008-13207 And Patent No. 720940.
특히 본 출원인에 의해 제안되어 상기 특허등록 제720940호에 개시된 금속 패턴 형성 방법을 도 1 내지 도 3을 참고하여 하기에서 설명한다. In particular, the method of forming a metal pattern proposed by the present applicant and disclosed in Patent Registration No. 720940 will be described below with reference to FIGS. 1 to 3.
종래의 금속 패턴 형성 방법은 도 1에서와 같이, 투명한 유리 기판이나 플렉시블(flexible)한 플라스틱 기판 또는 불투명한 절연 기판(40) 위에 일정 크기의 개구를 갖는 노즐(도시 생략)이 형성된 인쇄 헤드(41)를 배치한다. The conventional metal pattern forming method is a
도면에 도시되지 않았지만, 그 인쇄 헤드(41)는 소정의 전자잉크(42)가 채워진 공급수단과 연결되고, 그 전자 잉크(42)가 인쇄 헤드(41)의 내부에 공급된다. 또한, 도면에 도시되지 않았지만, 그 인쇄 헤드(41)에는 분출되는 전자 잉크(42)의 양을 조절하기 위한 밸브가 설치되어 있다.Although not shown in the figure, the
그 인쇄 헤드(41)에 공급된 전자 잉크(42)는 노즐에서 분출되어 기판(40)상에 소정의 패턴으로 적층된다. 이때, 그 전자 잉크(42)의 적층두께(즉, 추후에 시드 금속층으로 될 제1금속층(43)의 두께)는 노즐의 개구의 크기, 밸브의 개폐정도, 전자잉크(42)의 점도, 인쇄 헤드(41)의 진행속도 등에 의해 결정된다. 이러한 요소들을 적절하게 제어함으로써 원하는 두께 또는 크기의 제1금속층(43)을 형성한다. 여기서, 그 제1금속층(43)은 추후에 도금을 위한 시드(seed)역할을 충실히 하면 되므로, 그 제1금속층(43)의 두께는 나노~1㎛ 정도로 얇은 두께이면 충분하다.The
이후, 도 2에서와 같이 그 제1금속층(43)내의 솔벤트 성분을 없애기 위해 큐어링을 실시한다. 큐어링은 통상적으로 200℃ 미만에서 상기 패턴화된 제1금속층(43)을 가열하거나 광을 조사함으로써 이루어지는데, 이때 인가되는 열이나 광의 양은 그 제1금속층(43)내의 전자 잉크의 점도 또는 적층된 제1금속층(43)의 두께 등에 의해 결정된다. 그 큐어링에 의해 제1금속층(43)은 솔벤트 성분이 제거된 채로 기판(40)상에 고착되고, 그 고착된 제1금속층(43)은 도금을 위한 시드 금속층이 된다.Thereafter, as shown in FIG. 2, curing is performed to remove the solvent component in the
그리고 나서, 도 3에서와 같이 상기 시드 금속층(43)위에 Au, Ag, Cu, Ni, Al, Sn의 도전성 금속중의 어느 하나로 된 제2금속층(44)을 도금한다. 이때, 도금은 습식 도금 방식을 채택하고, 그 습식 도금에 의해 제2금속층(44)을 그 시드 금속층(43)의 위쪽 방향으로 원하는 두께 및 크기로 성장시킨다.Then, the
상기 종래기술에 의하면, 제2금속층을 도금하기 이전에는 제1금속층의 접착력은 양호하나, 제2금속층의 도금이 진행되면서 예를 들어, 구리도금에 의한 스트레스 및 도금액 침식으로 인한 접착력이 약화되는 문제가 있었고, 배선 부분은 상부에 커버필름에 의해 보호되나, 단자 노출 부위의 접착력은 매우 약하여 인쇄 회로 기판의 불량을 초래할 수 있다. According to the prior art, before plating the second metal layer, the adhesion of the first metal layer is good, but as the plating of the second metal layer proceeds, for example, the adhesive strength due to stress caused by copper plating and erosion of the plating solution is weakened. Although the wiring portion is protected by the cover film on the upper side, the adhesive force of the exposed portion of the terminal is very weak, which may cause a defect of the printed circuit board.
또한, 종래기술에 따른 금속 패턴 형성 방법을 이용하여 형성한 회로 기판을 적층하여 다층 인쇄 회로 기판을 형성하는 경우, 기판의 중첩으로 인하여 다층 인쇄 회로 기판의 두께가 두꺼워지는 문제점이 있다. In addition, when a multilayer printed circuit board is formed by stacking circuit boards formed by using the metal pattern forming method according to the prior art, there is a problem in that the thickness of the multilayer printed circuit board becomes thick due to overlapping of the substrates.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 시드층과 도금층을 포함하는 금속 패턴을 양면이 접착력을 갖는 기판의 양면 상으로 전사시켜 회로 패턴을 형성함으로써, 회로 패턴과 기판 간의 접착성이 향상되고 두께가 얇은 다층 인쇄 회로 기판을 제공하는데 그 목적이 있다. Therefore, the present invention is to solve the above problems, by transferring the metal pattern including the seed layer and the plating layer on both sides of the substrate having the adhesive force on both sides to form a circuit pattern, the adhesion between the circuit pattern and the substrate Its purpose is to provide an improved, thinner multilayer printed circuit board.
또한, 본 발명은 시드층과 도금층을 포함하는 금속 패턴을 양면이 접착력을 갖는 기판 상으로 전사시켜 회로 패턴을 형성함으로써 회로 패턴과 기판 간의 접착성이 향상되고 두께가 얇은 다층 인쇄 회로 기판을 제조하는 방법을 제공하는데 그 목적이 있다. In addition, the present invention transfers the metal pattern including the seed layer and the plating layer on the substrate having the adhesive strength on both sides to form a circuit pattern to improve the adhesion between the circuit pattern and the substrate and to manufacture a thin multilayer printed circuit board The purpose is to provide a method.
또한, 본 발명은 시드층과 도금층을 포함하는 금속 패턴을 양면이 접착력을 갖는 기판 상으로 전사시켜 회로 패턴을 형성함으로써, 회로 패턴과 기판 간의 접착성이 향상되고 두께가 얇은 다층 인쇄 회로 기판을 복수 개 적층하여 형성된 적층형 다층 인쇄 회로 기판을 제공하는데 그 목적이 있다.In addition, the present invention transfers a metal pattern comprising a seed layer and a plating layer onto a substrate having adhesive strength on both sides to form a circuit pattern, thereby improving the adhesion between the circuit pattern and the substrate and a plurality of thin-layered printed circuit boards. It is an object to provide a multilayered multilayer printed circuit board formed by stacking pieces.
상기 과제를 달성하기 위하여, 본 발명에서는:In order to achieve the above object, in the present invention:
제1기판;A first substrate;
상기 제1기판의 상면과 대향하는 제2기판;A second substrate facing the upper surface of the first substrate;
상기 제1기판 및 상기 제2기판 사이에 구비되는 제1접착층; A first adhesive layer provided between the first substrate and the second substrate;
상기 제1접착층에 의해 커버되며 상기 제1기판의 상면 상에 위치하는 하나 이상의 제1 금속 패턴;At least one first metal pattern covered by the first adhesive layer and positioned on an upper surface of the first substrate;
상기 제1기판의 하면과 대향하는 제3기판;A third substrate facing the lower surface of the first substrate;
상기 제1기판 및 상기 제3기판 사이에 구비되는 제2접착층; 및A second adhesive layer provided between the first substrate and the third substrate; And
상기 제2접착층에 의해 커버되며 상기 제1기판의 하면 상에 위치하는 하나 이상의 제2 금속 패턴을 포함하고,At least one second metal pattern covered by the second adhesive layer and positioned on the bottom surface of the first substrate,
상기 제1 금속 패턴 및 상기 제2 금속 패턴은 각각 잉크젯 방식에 의해 형성된 제1금속층 및 도금에 의해 형성된 제2금속층을 포함하고, 상기 제1 금속 패턴의 표면 중 상기 제2기판과 대향하는 표면 및 상기 제2 금속 패턴의 표면 중 상기 제3기판과 대향하는 표면은, 각각 상기 제1금속층의 표면 중 상기 제2기판 또는 제3기판과 대향하는 제1대향면 및 상기 제2금속층의 표면 중 상기 제2기판 또는 제3기판과 대향하는 제2대향면을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판을 제공한다.Each of the first metal pattern and the second metal pattern includes a first metal layer formed by an inkjet method and a second metal layer formed by plating, and a surface facing the second substrate among the surfaces of the first metal pattern; The surface of the second metal pattern, which faces the third substrate, may include the first facing surface facing the second substrate or the third substrate of the surface of the first metal layer and the surface of the second metal layer. Provided is a multi-layer printed circuit board comprising a second opposing surface opposing a second substrate or a third substrate.
상기 제1대향면의 면적은 상기 제2대향면의 면적의 1.5배 이상 1000배 이하일 수 있다.The area of the first facing surface may be 1.5 times or more and 1000 times smaller than the area of the second facing surface.
상기 제2기판 및 상기 제3기판은 각각 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 불투명한 절연 기판 중 어느 하나일 수 있다.The second substrate and the third substrate may each be any one of a transparent glass substrate, a flexible plastic substrate, and an opaque insulating substrate.
상기 제2기판 및 상기 제3기판은 폴리이미드 필름(polyimide film)일 수 있다.The second substrate and the third substrate may be a polyimide film.
상기 제2기판 및 상기 제3기판 중 적어도 어느 하나는 비감광성 폴리이미드를 포함할 수 있다.At least one of the second substrate and the third substrate may include a non-photosensitive polyimide.
상기 제1기판은 상면과 하면이 접착력을 가질 수 있다.An upper surface and a lower surface of the first substrate may have adhesive strength.
상기 제1기판은 양면테이프일 수 있다.The first substrate may be a double-sided tape.
상기 제1기판은 베이스기판 및 상기 베이스기판의 상면 및 하면에 형성된 접착층을 포함할 수 있다.The first substrate may include a base substrate and adhesive layers formed on upper and lower surfaces of the base substrate.
상기 베이스기판은 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 불투명한 절연 기판 중 어느 하나일 수 있다.The base substrate may be any one of a transparent glass substrate, a flexible plastic substrate, and an opaque insulating substrate.
상기 베이스기판은 폴리이미드 필름(polyimide film)일 수 있다.The base substrate may be a polyimide film.
상기 베이스 기판은 금속 기판일 수 있다.The base substrate may be a metal substrate.
상기 금속 기판은 알루미늄, 구리, 은, 티타늄, 니오븀, 스테인리스, 아연, 베릴륨 또는 마그네슘을 포함할 수 있다.The metal substrate may include aluminum, copper, silver, titanium, niobium, stainless steel, zinc, beryllium or magnesium.
상기 접착층은 유전층일 수 있다.The adhesive layer may be a dielectric layer.
상기 유전층은 프리프레그, 열전도성 입자를 포함하는 내열성 수지 및 세라믹 재료 중 적어도 어느 하나를 포함할 수 있다.The dielectric layer may include at least one of a prepreg, a heat resistant resin including thermally conductive particles, and a ceramic material.
상기 내열성 수지는 에폭시 수지, 불포화 폴리에스테르, 아크릴 변성 수지, 요소 수지 및 폴리이미드 수지 중 적어도 어느 하나일 수 있다.The heat resistant resin may be at least one of an epoxy resin, an unsaturated polyester, an acrylic modified resin, a urea resin, and a polyimide resin.
상기 제1금속층은 은(Ag) 또는 구리(Cu)를 포함하고, 상기 제2금속층은 도전성 금속을 포함할 수 있다.The first metal layer may include silver (Ag) or copper (Cu), and the second metal layer may include a conductive metal.
상기 도전성 금속은 구리, 은, 금, 알루미늄, 니켈 또는 주석을 포함할 수 있다.The conductive metal may include copper, silver, gold, aluminum, nickel or tin.
상기 제2기판 및 제1접착층에는 상기 제1 금속 패턴을 노출시키는 컨택홀이 적어도 하나 이상 형성되어 있을 수 있다.At least one contact hole exposing the first metal pattern may be formed in the second substrate and the first adhesive layer.
상기 제3기판 및 제2접착층에는 상기 제2 금속 패턴을 노출시키는 컨택홀이 적어도 하나 이상 형성되어 있을 수 있다.At least one contact hole exposing the second metal pattern may be formed in the third substrate and the second adhesive layer.
상기 제1 금속 패턴의 표면 중 상기 제2기판과 대향하는 표면 및 상기 제2 금속 패턴의 표면 중 상기 제3기판과 대향하는 표면은 조화면일 수 있다.The surface of the first metal pattern facing the second substrate and the surface of the second metal pattern facing the third substrate may be roughened surfaces.
상기 제1기판은 상기 제1기판을 관통하는 비아를 하나 이상 포함할 수 있다.The first substrate may include one or more vias penetrating through the first substrate.
상기 비아는 상기 제1 금속 패턴 중 하나와 상기 제2 금속 패턴 중 하나와 접촉하며 서로 전기적으로 연결시킬 수 있다.The via may be in electrical contact with one of the first metal pattern and one of the second metal patterns.
상기 비아는 도전성 나노 입자로 충진되어 있을 수 있다. The via may be filled with conductive nanoparticles.
상기 도전성 나노 입자는 나노 사이즈의 직경을 갖는 도전성 금속 입자일 수인 있다.The conductive nanoparticles may be conductive metal particles having a nano-size diameter.
상기 도전성 금속 입자는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물일 수 있다.The conductive metal particles may be silver nanoparticles or a mixture of silver nanoparticles and tin nanoparticles.
상기 비아와 접촉하는 상기 제1 금속 패턴 및 상기 제2 금속 패턴 중 적어도 어느 하나는 상기 비아와 접촉하는 표면이 조화면일 수 있다.At least one of the first metal pattern and the second metal pattern in contact with the via may have a roughened surface in contact with the via.
상기 조화면의 요철은, 각각 5㎛ 미만의 두께를 가질 수 있다.The roughness of the roughened surface may have a thickness of less than 5 μm, respectively.
상기 비아와 접촉하는 상기 제1 금속 패턴 및 상기 제2 금속 패턴 중 적어도 어느 하나에는 상기 비아를 충진하고 있는 상기 도전성 나노 입자를 노출시키는 개구부가 형성되어 있을 수 있으며, 상기 개구부는 상기 개구부가 형성되어 있는 금속 패턴의 전체 영역 중 상기 비아 상에 위치하는 영역에 형성되어 있을 수 있다.At least one of the first metal pattern and the second metal pattern in contact with the via may have an opening that exposes the conductive nanoparticles filling the via, and the opening is formed with the opening. It may be formed in the region located on the via of the entire region of the metal pattern.
상기 개구부는 격자 모양의 메쉬 패턴 형태, 다수의 작은 구멍의 형태, 다수의 폭이 좁은 슬릿의 형태 및 지름을 달리하는 다수의 동심원 형태 중 어느 한 형태일 수 있다.The opening may be any one of a grid-shaped mesh pattern, a plurality of small holes, a plurality of narrow slits, and a plurality of concentric circles having different diameters.
상기 개구부는 격자 모양의 메쉬 패턴 형태일 수 있다.The opening may be in the form of a grid mesh pattern.
상기 다른 과제를 달성하기 위하여 본 발명에서는:In order to achieve the above another object, in the present invention:
캐리어 기판의 상면에 하나 이상의 제1금속층을 잉크젯 방식에 의해 형성하는 단계;Forming at least one first metal layer on an upper surface of the carrier substrate by an inkjet method;
상기 제1금속층을 시드층으로 하여 제2금속층을 도금함으로써, 상기 제1금속층 및 상기 제2금속층을 포함하는 금속 패턴을 포함하는 하나 이상의 전사용 캐리어 기판을 형성하는 단계;Plating at least one second metal layer using the first metal layer as a seed layer, thereby forming at least one transfer carrier substrate including a metal pattern including the first metal layer and the second metal layer;
양면이 접착력을 갖는 제1기판의 상기 양면이 각각 상기 금속 패턴과 접촉하도록, 상기 양면을 각각 상기 전사용 캐리어 기판과 접촉하여 상기 제1기판과 상기 전사용 캐리어 기판을 결합하는 단계;Coupling the first substrate and the transfer carrier substrate by contacting the both sides with the transfer carrier substrate, respectively, such that both sides of the first substrate having both sides adhere to the metal pattern;
상기 전사용 캐리어 기판을 상기 제1기판의 양면으로부터 분리하여 상기 금속 패턴을 상기 제1기판의 상기 양면 상으로 전사함으로써, 상기 제1기판의 상면 상에 제1 금속 패턴을 형성하고, 상기 제1기판의 하면 상에 제2 금속 패턴을 형성하는 단계;By separating the transfer carrier substrate from both sides of the first substrate and transferring the metal pattern on both sides of the first substrate, a first metal pattern is formed on the top surface of the first substrate, the first Forming a second metal pattern on the bottom surface of the substrate;
상기 제1 금속 패턴 및 상기 제1기판의 상기 상면을 커버하도록 상기 제1기판의 상기 상면 상에 상에 제1절연층을 형성하고, 상기 제2 금속 패턴 및 상기 제1기판의 상기 하면을 커버하도록, 상기 제1기판의 상기 하면 상에 제2절연층을 형성하는 단계; 및A first insulating layer is formed on the top surface of the first substrate to cover the first metal pattern and the top surface of the first substrate, and covers the bottom surface of the second metal pattern and the first substrate. Forming a second insulating layer on the bottom surface of the first substrate; And
상기 제1절연층 상에 상기 제1기판의 상기 상면과 대향하도록 제2기판을 형성하고, 상기 제2절연층 상에 상기 제1기판의 상기 하면과 대향하도록 제3기판을 형성하는 단계를 포함하며,Forming a second substrate on the first insulating layer to face the upper surface of the first substrate, and forming a third substrate on the second insulating layer to face the lower surface of the first substrate. ,
상기 제1 금속 패턴 및 상기 제2 금속 패턴은 잉크젯 방식에 의해 형성된 제1금속층 및 도금에 의해 형성된 제2금속층을 포함하고, 상기 제1 금속 패턴의 표면 중 상기 제2기판과 대향하는 표면 및 상기 제2 금속 패턴의 표면 중 상기 제3기판과 대향하는 표면은, 각각 상기 제1금속층의 표면 중 상기 제2기판과 대향하는 제1대향면 및 상기 제2금속층의 표면 중 상기 제2기판과 대향하는 제2대향면을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법을 제공한다.The first metal pattern and the second metal pattern may include a first metal layer formed by an inkjet method and a second metal layer formed by plating, and a surface of the surface of the first metal pattern facing the second substrate and the The surface of the second metal pattern, which faces the third substrate, is respectively opposed to the second substrate among the surfaces of the first metal layer and the first facing surface that faces the second substrate, and the surface of the second metal layer. It provides a manufacturing method of a multilayer printed circuit board comprising a second opposing surface.
상기 제1대향면의 면적은 상기 제2대향면의 면적의 1.5배 이상 1000배 이하일 수 있다.The area of the first facing surface may be 1.5 times or more and 1000 times smaller than the area of the second facing surface.
상기 전사용 캐리어 기판을 상기 제1기판의 양면에 결합하기 전에, 상기 금속 패턴의 표면 중 상기 제1기판과 대향하는 표면에 조화 처리를 하는 단계를 더 포함할 수 있다.The method may further include performing a roughening treatment on a surface of the metal pattern facing the first substrate before the transfer carrier substrate is bonded to both surfaces of the first substrate.
상기 조화 처리에 의해 상기 금속 패턴의 표면에 형성되는 조화면의 요철이, 각각 5㎛ 미만의 두께를 가질 수 있다.The roughness of the roughened surface formed on the surface of the metal pattern by the roughening treatment may have a thickness of less than 5 μm, respectively.
상기 제1기판은 양면 테이프일 수 있다.The first substrate may be a double-sided tape.
상기 제1기판은 베이스기판 및 상기 베이스기판의 상면 및 하면에 형성된 접착층을 포함할 수 있다.The first substrate may include a base substrate and adhesive layers formed on upper and lower surfaces of the base substrate.
상기 제2기판은 비감광성 폴리이미드를 포함할 수 있다.The second substrate may include a non-photosensitive polyimide.
상기 제1절연층 상에 상기 제2기판을 형성하는 단계는,Forming the second substrate on the first insulating layer,
상기 제1기판의 상면 상에 형성된 제1절연층 및 제1 금속 패턴을 커버하도록 비감광성 폴리이미드 수지층을 형성하는 단계;Forming a non-photosensitive polyimide resin layer to cover the first insulating layer and the first metal pattern formed on the upper surface of the first substrate;
상기 비감광성 폴리이미드 수지층 상에 포토레지스트막을 형성하는 단계;Forming a photoresist film on the non-photosensitive polyimide resin layer;
상기 포토레지스트막을 부분 노광하고 현상하여 포토레지스트 패턴을 형성하는 단계;Partially exposing and developing the photoresist film to form a photoresist pattern;
상기 포토레지스트 패턴을 마스크로 사용하여 상기 비감광성 폴리이미드 수지층 및 상기 제1절연층을 에칭하여 상기 제1 금속 패턴을 노출시키는 컨택홀을 형성하는 단계; 및Etching the non-photosensitive polyimide resin layer and the first insulating layer using the photoresist pattern as a mask to form a contact hole exposing the first metal pattern; And
상기 포토레지스트 패턴을 제거하는 단계를 포함할 수 있다.It may include removing the photoresist pattern.
상기 제1기판과 상기 전사용 캐리어 기판을 결합하는 단계는,Joining the first substrate and the transfer carrier substrate,
상기 제1기판을 관통하는 비아홀을 형성하는 단계;Forming a via hole penetrating the first substrate;
상기 금속 패턴이 상기 비아홀의 하부 개구부를 막을 수 있도록, 상기 전사용 캐리어 기판 중 어느 하나를 상기 제1기판과 접촉시켜 결합하는 단계;Contacting and coupling any one of the transfer carrier substrates with the first substrate so that the metal pattern may block the lower opening of the via hole;
상기 비아홀을 도전성 나노 입자로 충진하여 비아를 형성하는 단계; 및Filling the via holes with conductive nanoparticles to form vias; And
상기 금속 패턴이 상기 비아홀의 상부 개구부를 막을 수 있도록, 상기 전사용 캐리어 기판 중 어느 하나를 상기 제1기판과 접촉시켜 결합하는 단계를 포함할 수 있다.And contacting one of the transfer carrier substrates with the first substrate so that the metal pattern blocks the upper opening of the via hole.
상기 도전성 금속 입자는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물일 수 있다.The conductive metal particles may be silver nanoparticles or a mixture of silver nanoparticles and tin nanoparticles.
상기 또 다른 과제를 달성하기 위하여 본 발명에서는:In order to achieve the above another object, in the present invention:
제1기판;A first substrate;
상기 제1기판의 상면과 대향하는 제2기판;A second substrate facing the upper surface of the first substrate;
상기 제1기판 및 상기 제2기판 사이에 구비되는 제1접착층; A first adhesive layer provided between the first substrate and the second substrate;
상기 제1접착층에 의해 커버되며 상기 제1기판의 상면 상에 위치하는 하나 이상의 제1 금속 패턴;At least one first metal pattern covered by the first adhesive layer and positioned on an upper surface of the first substrate;
상기 제1기판의 하면과 대향하는 제3기판;A third substrate facing the lower surface of the first substrate;
상기 제1기판 및 상기 제3기판 사이에 구비되는 제2접착층; 및A second adhesive layer provided between the first substrate and the third substrate; And
상기 제2접착층에 의해 커버되며 상기 제1기판의 하면 상에 위치하는 하나 이상의 제2 금속 패턴을 포함하고,At least one second metal pattern covered by the second adhesive layer and positioned on the bottom surface of the first substrate,
상기 제1 금속 패턴 및 상기 제2 금속 패턴은 각각 잉크젯 방식에 의해 형성된 제1금속층 및 도금에 의해 형성된 제2금속층을 포함하고, 상기 제1 금속 패턴의 표면 중 상기 제2기판과 대향하는 표면 및 상기 제2 금속 패턴의 표면 중 상기 제3기판과 대향하는 표면은, 각각 상기 제1금속층의 표면 중 상기 제2기판 또는 제3기판과 대향하는 제1대향면 및 상기 제2금속층의 표면 중 상기 제2기판 또는 제3기판과 대향하는 제2대향면을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판이 복수 개 적층된 구조를 갖는 다층 인쇄 회로 기판을 제공한다.Each of the first metal pattern and the second metal pattern includes a first metal layer formed by an inkjet method and a second metal layer formed by plating, and a surface facing the second substrate among the surfaces of the first metal pattern; The surface of the second metal pattern, which faces the third substrate, may include the first facing surface facing the second substrate or the third substrate of the surface of the first metal layer and the surface of the second metal layer. Provided is a multilayer printed circuit board having a structure in which a plurality of multilayer printed circuit boards are stacked, the second facing surface facing the second substrate or the third substrate.
본 발명의 다층 인쇄 회로 기판은 도금 시드층과 도금층을 포함하는 금속 패턴을 형성할 때 식각 방식이나 스크린 인쇄 방식이 아닌 잉크젯 방식을 이용함으로써, 금속 패턴을 이루는 금속의 사용량을 최소화할 수 있어 제조 단가를 낮출 수 있고 공정을 단순화할 수 있으며, 시드층과 도금층을 포함하는 금속 패턴이 전사 공정을 통해 양면이 접착력을 갖는 기판의 양면 상으로 전사되고, 상기 금속 패턴이 접착층에 의해 압착되어 완전히 매립될 수 있어, 회로 패턴을 이루는 금속 패턴과 기판 간의 접착력을 향상시켜 우수한 안정성 및 신뢰성을 가질 수 있다. 또한, 금속 패턴의 표면 중 캐리어 기판과 접촉했다가 분리된 표면은, 굴곡이 거의 형성되어 있지 않아 기판과의 접착 시에 보다 우수한 접착력을 가질 수 있으며, 상기 다층 인쇄 회로 기판을 적층하여 적층형 다층 인쇄 회로 기판을 제조함으로써 얇은 두께를 갖는 적층형 다층 인쇄 회로 기판을 제조할 수 있다. In the multilayer printed circuit board of the present invention, when the metal pattern including the plating seed layer and the plating layer is formed, the inkjet method is used instead of the etching method or the screen printing method, thereby minimizing the amount of the metal forming the metal pattern. The metal pattern including the seed layer and the plating layer is transferred onto both sides of the substrate having the adhesive force on both sides through a transfer process, and the metal pattern is pressed by the adhesive layer and completely buried. It is possible to improve the adhesion between the metal pattern constituting the circuit pattern and the substrate can have excellent stability and reliability. In addition, the surface of the metal pattern that is in contact with and separated from the carrier substrate may have almost no bending, and thus may have better adhesive strength when bonding to the substrate. By manufacturing a circuit board, a multilayered multilayer printed circuit board having a thin thickness can be produced.
도 1 내지 도 3은 특허등록 제720940호에 개시된 금속 패턴 형성 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 다층 인쇄 회로 기판을 설명하기 위한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 다층 인쇄 회로 기판을 설명하기 위한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판을 설명하기 위한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판을 설명하기 위한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판을 설명하기 위한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판을 설명하기 위한 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판을 설명하기 위한 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판을 설명하기 위한 단면도이다.
도 12 내지 도 17은 본 발명의 일 실시예에 따른 다층 인쇄 회로 기판의 제조 방법을 나타내는 단면도들이다.
도 18는 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판을 설명하기 위한 단면도이다.1 to 3 are cross-sectional views illustrating a metal pattern forming method disclosed in Patent Registration No. 720940.
4 is a cross-sectional view illustrating a multilayer printed circuit board according to an exemplary embodiment of the present invention.
5 is a cross-sectional view illustrating a multilayer printed circuit board according to another exemplary embodiment of the present invention.
6 is a cross-sectional view illustrating a multilayer printed circuit board according to still another embodiment of the present invention.
7 is a cross-sectional view illustrating a multilayer printed circuit board according to still another embodiment of the present invention.
8 is a cross-sectional view illustrating a multilayer printed circuit board according to still another embodiment of the present invention.
9 is a cross-sectional view illustrating a multilayer printed circuit board according to still another embodiment of the present invention.
10 is a cross-sectional view illustrating a multilayer printed circuit board according to still another embodiment of the present invention.
11 is a cross-sectional view illustrating a multilayer printed circuit board according to still another exemplary embodiment of the present invention.
12 to 17 are cross-sectional views illustrating a method of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention.
18 is a cross-sectional view illustrating a multilayer printed circuit board according to still another embodiment of the present invention.
이하, 본 발명의 예시적인 실시예들에 따른 회로 기판 및 회로 기판의 제조 방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a circuit board and a method of manufacturing a circuit board according to exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited by the following embodiments, and Those skilled in the art will be able to implement the present invention in various other forms without departing from the spirit of the present invention.
본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.In this specification, specific structural and functional descriptions are merely illustrative and are for the purpose of describing the embodiments of the present invention only, and embodiments of the present invention may be embodied in various forms and are limited to the embodiments described herein And all changes, equivalents, and alternatives falling within the spirit and scope of the invention are to be understood as being included therein. When a component is described as being "connected" or "contacted" to another component, it is to be understood that it may be directly connected to or in contact with another component, but there may be another component in between. something to do. In addition, when a component is described as being "directly connected" or "directly contacted" with another component, it may be understood that there is no other component in between. Other expressions that describe the relationship between components, for example, "between" and "directly between" or "adjacent to" and "directly adjacent to", and the like may also be interpreted.
본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.The terminology used herein is for the purpose of describing exemplary embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. As used herein, the terms "comprise", "comprise" or "have" are intended to designate that there is a feature, number, step, action, component, part, or combination thereof that is practiced, and that one or the same. It is to be understood that the present invention does not exclude in advance the possibility of the presence or addition of other features, numbers, steps, operations, components, parts, or combinations thereof. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Does not.
제1, 제2 및 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.
Terms such as first, second and third may be used to describe various components, but such components are not limited by the terms. The terms are used to distinguish one component from another component. For example, without departing from the scope of the present invention, the first component may be referred to as the second or third component, and similarly, the second or third component may be alternatively named.
도 4는 본 발명의 일 실시예에 따른 다층 인쇄 회로 기판(100)을 설명하기 위한 단면도이다.4 is a cross-sectional view illustrating a multilayer printed
도 4를 참조하면, 다층 인쇄 회로 기판(100)은 제1기판(110), 제2기판(120), 제3기판(130), 제1접착층(125), 제2접착층(135), 하나 이상의 제1 금속 패턴(140) 및 하나 이상의 제2 금속 패턴(150)을 포함한다. Referring to FIG. 4, the multilayer printed
제1기판(110)은 양면이 접착력을 갖는 플렉서블(flexible)한 플라스틱 기판 및 양면이 접착력을 갖는 절연 기판 중 어느 하나일 수 있으며, 바람직하게는 양면테이프일 수 있다. 본 발명의 일 실시예에 있어서, 제1기판(110)의 제1면과 제2기판(120)의 제1면은 서로 대향하도록 배치될 수 있으며, 제1기판(110)의 제2면과 제2기판(120)의 제2면은 각기 제1기판(110)의 상기 제1면 및 제2기판(120)의 상기 제1면의 반대면(opposite face)에 해당할 수 있다. 제1기판(110)의 제2면과 제3기판(130)의 제1면은 서로 대향하도록 배치될 수 있으며, 제3기판(130)의 제2면은 제3기판(130)의 상기 제1면의 반대면(opposite face)에 해당할 수 있다.The
제2기판(120)과 제3기판(130)은 각각 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 불투명한 절연 기판 중 어느 하나일 수 있으며, 바람직하게는 폴리이미드 필름(polyimide film)일 수 있다.The
제1기판(110)과 제2기판(120) 사이에는 제1접착층(125)이 배치될 수 있으며, 제1접착층(125)은 제1기판(110)의 상기 제1면 및 제2기판(120)의 상기 제1면과 접촉하면서 배치될 수 있다. 제1기판(110)과 제3기판(130) 사이에는 제2접착층(135)이 배치될 수 있으며, 제2접착층(125)은 제1기판(110)의 상기 제1면 및 제3기판(130)의 상기 제1면과 접촉하면서 배치될 수 있다.The first
제1접착층(125) 및 제2접착층(135)은 각각 약 10 ~ 80 μm의 두께를 가질 수 있고, 아크릴 타입(acrylic type) 또는 에폭시 타입(epoxy type) 모두 사용할 수 있으며, 이들을 혼합하여 사용할 수 있다. 한편, 제1접착층(125) 및 제2접착층(135)은 상온에서 접착력을 갖는 성분을 포함하거나, 혹은 가열을 통해 접착력이 생기는 성분을 포함할 수 있다.Each of the first
제1 금속 패턴(140)은 제1기판(110)의 상기 제1면 상에 위치할 수 있고, 제1 금속 패턴(140)의 표면 중 제1기판(110)의 상기 제1면과 접촉하고 있는 표면을 제외한 나머지 표면은 제1접착층(125)에 의해 매립된 구조를 가질 수 있으며, 제2 금속 패턴(150)은 제1기판(110)의 상기 제2면 상에 위치할 수 있고, 제2 금속 패턴(150)의 표면 중 제1기판(110)의 상기 제2면과 접촉하고 있는 표면을 제외한 나머지 표면은 제2접착층(135)에 의해 매립된 구조를 가질 수 있다. 제1 금속 패턴(140) 및 제2 금속 패턴(150)은 각각 제1방향으로 연장되는 형상을 가질 수 있고, 제1 금속 패턴(140)은 잉크젯 방식에 의해 형성된 제1금속층(142) 및 도금에 의해 형성된 제2금속층(144)을 포함할 수 있으며, 제2 금속 패턴(150)은 잉크젯 방식에 의해 형성된 제1금속층(152) 및 도금에 의해 형성된 제2금속층(154)을 포함할 수 있다. 제1금속층(142, 152)은 약 1 nm ~ 1 ㎛의 두께를 가질 수 있고, 도전성 금속을 포함하며, 바람직하게는 은(Ag) 또는 구리(Cu)를 포함할 수 있다. 제2금속층(144, 154)은 도전성 금속을 포함하며, 바람직하게는 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al) 또는 주석(Sn)을 포함할 수 있다.The
제1 금속 패턴(140)의 표면 중 제2기판(120)의 상기 제1면과 대향하는 표면은, 제1금속층(142)의 표면 중 제2기판(120)의 상기 제1면과 대향하는 제1대향면(146) 및 제2금속층(144)의 표면 중 제2기판(120)의 상기 제1면과 대향하는 제2대향면(148)을 포함할 수 있다. 제2 금속 패턴(150)의 표면 중 제3기판(130)의 상기 제1면과 대향하는 표면은, 제1금속층(152)의 표면 중 제3기판(130)의 상기 제1면과 대향하는 제1대향면(156) 및 제2금속층(154)의 표면 중 제3기판(130)의 상기 제1면과 대향하는 제2대향면(158)을 포함할 수 있다. 제1대향면(146, 156)의 면적은 제2대향면(148, 158)의 면적의 약 1.5배 이상 1000배 이하일 수 있으며, 제1대향면(146, 156)과 제2대향면(148, 158)의 면적 비율은 회로 기판(100)의 특성 및 용도 등에 따라 변할 수 있다.
The surface of the
도 5는 본 발명의 다른 실시예에 따른 다층 인쇄 회로 기판(200)을 설명하기 위한 단면도이다.5 is a cross-sectional view illustrating a multilayer printed
다층 인쇄 회로 기판(200)은 제1기판(210), 제2기판(220), 제3기판(230), 제1접착층(225), 제2접착층(235), 하나 이상의 제1 금속 패턴(240) 및 하나 이상의 제2 금속 패턴(250)을 포함한다. 다층 인쇄 회로 기판(200)은 제1기판(210)의 소재 및 제1금속패턴(240)과 제2금속패턴(250)이 각각 제1접착층(225)과 제2접착층(235)에 매립된 구조를 제외하고는 도 4를 참조하여 설명한 다층 인쇄 회로 기판(100)과 실질적으로 동일하거나 유사한 구조 및 치수를 가지므로 반복되는 설명은 생략한다.The multilayer printed
제1기판(210)은 베이스기판(212) 및 베이스기판(212)의 양면에 형성된 제3접착층(214)을 포함할 수 있다. The
베이스기판(212)은 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 플렉서블한 절연 기판 중 어느 하나일 수 있으며, 바람직하게는 폴리이미드 필름(polyimide film)일 수 있다. The
제3접착층(214)은 베이스기판(212)의 상면 및 하면 상에 위치하며, 제1접착층(225) 및 제2접착층(235)과 실질적으로 동일한 성분을 포함할 수 있다. The third
제1 금속 패턴(240)은 제1접착층(225) 내에 위치할 수 있고, 제1 금속 패턴(240)의 전 표면이 제1접착층(225)에 의해 매립된 구조를 가질 수 있다. 제2 금속 패턴(250)은 제2접착층(235) 내에 위치할 수 있고, 제2 금속 패턴(250)의 전 표면이 제2접착층(235)에 의해 매립된 구조를 가질 수 있다.
The
도 6은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판(300)을 설명하기 위한 단면도이다.6 is a cross-sectional view illustrating a multilayer printed
다층 인쇄 회로 기판(300)은 제1기판(310), 제2기판(320), 제3기판(330), 제1접착층(325), 제2접착층(335), 하나 이상의 제1 금속 패턴(340) 및 하나 이상의 제2 금속 패턴(350)을 포함한다. 다층 인쇄 회로 기판(300)은 제1기판(210), 제2기판(220) 및 제3기판(330)의 소재와 제1접착층(325) 및 제2접착층(335)에 포함되는 성분을 제외하고는 도 5를 참조하여 설명한 다층 인쇄 회로 기판(200)과 실질적으로 동일하거나 유사한 구조 및 치수를 가지므로 반복되는 설명은 생략한다.The multilayer printed
제1기판(310), 제2기판(320) 및 제3기판(330) 중 적어도 어느 하나는 열 전도성이 우수한 금속 기판이 사용될 수 있다. 바람직하게는, 알루미늄(Al), 구리(Cu), 은(Ag), 티타늄(Ti), 니오븀(Nb), 스테인리스(stainless steel), 아연(Zn), 베릴륨(Be) 또는 마그네슘(Mg) 등을 포함하는 금속 기판이 사용될 수 있으며, 더욱 바람직하게는, 알루미늄을 포함하는 금속 기판이 사용될 수 있다. 제1기판(310), 제2기판(320) 및 제3기판(330) 중 상기 금속 기판이 사용되지 않는 기판이 있는 경우, 상기 금속 기판이 사용되지 않은 나머지 하나는 도 5를 참조하여 설명한 다층 인쇄 회로 기판(200)의 경우와 마찬가지로, 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 플렉서블한 절연 기판 중 어느 하나일 수 있고, 바람직하게는 폴리이미드 필름(polyimide film)일 수 있다.At least one of the
제1접착층(325) 및 제2접착층(335)은 열을 제1기판(310), 제2기판(320) 또는 제3기판(330)으로 전달할 수 있도록 열 전도성을 가질 수 있는 유전층일 수 있으며, 상기 유전층은 열전도성 입자가 포함된 에폭시 수지가 사용될 수 있다. 상기 유전층의 재료로는 프리프레그, 내열성 수지, 또는 알루미나와 같은 세라믹 재료가 사용될 수 있으며, 상기 내열성 수지로는 에폭시 수지, 불포화 폴리에스테르, 아크릴 변성 수지, 요소 수지, 폴리이미드 수지 등이 사용될 수 있다. 상기 유전층의 재료로 프리프레그가 사용될 경우, 상기 유전층의 열 전도도는 0.3 W/m·K이고, 세라믹 재료와 수지가 혼합된 유전층은 열전도도가 1.5 ~ 2 W/m·K 정도이다. 여기에서, 상기 유전층의 두께가 얇을수록 열 방산성이 좋아지지만 내 전압성이 낮아지기 때문에, 1.5 ~ 2 W/m·K의 열전도도를 나타내기 위해서는 적어도 80 ~ 100 μm 정도의 두께가 필요하다. The first
도 6을 참조하여 설명한 다층 인쇄 회로 기판(300)은, 상술한 바와 같이 제1접착층(325) 및 제2접착층(335)으로 사용되는 상기 유전층의 열전도성으로 인하여, 디스플레이용 백라이트 유닛을 위한 LED용 메탈 코어 인쇄회로기판(MCPCB: Metal Core Printed Circuit Board)으로 사용될 수 있다.
The multilayer printed
도 7은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판(400)을 설명하기 위한 단면도이다.7 is a cross-sectional view illustrating a multilayer printed
도 7을 참조하면, 다층 인쇄 회로 기판(400)은 제1기판(410), 제2기판(420), 제3기판(430), 제1접착층(425), 제2접착층(435), 하나 이상의 제1 금속 패턴(440) 및 하나 이상의 제2 금속 패턴(450)을 포함한다. 다층 인쇄 회로 기판(400)은 제1금속패턴(440) 및 제2금속패턴(450)과 제1기판(410) 간의 계면에 조화면(449)이 형성되어 있는 점을 제외하고는 도 4를 참조하여 설명한 다층 인쇄 회로 기판(400)과 실질적으로 동일하거나 유사한 구조 및 치수를 가지므로 반복되는 설명은 생략한다.Referring to FIG. 7, the multilayered printed
제1 금속 패턴(440) 및 제2 금속 패턴(450)의 표면 중 제1기판(410)과 접촉하는 표면은 조화면(449)일 수 있다. 조화면(449)은 제1 금속 패턴(440) 및 제2 금속 패턴(450)의 표면 중 제1기판(410)과 접촉하는 표면을 화학적 혹은 물리적으로 에칭하여 형성할 수 있으며, 조화면(449)의 요철로 인하여 제1 금속 패턴(440) 및 제2 금속 패턴(450)과 제1기판(410) 간의 접촉 면적을 넓게 하고 앵커링(anchoring) 효과를 얻을 수 있다. 따라서, 후술할 상기 다층 인쇄 회로 기판의 제조 방법에 포함되는 전사 공정 수행 시에, 제1 금속 패턴(440) 또는 제2 금속 패턴(450)이 캐리어 기판으로부터 제1기판(410) 상으로 잘 전사되도록 하여 전사 성공률을 높일 수 있고, 장력, 응력 또는 구부림과 같은 물리적인 충격에도 제1기판(410)과 제1 금속 패턴(440) 및 제2 금속 패턴(450)이 쉽게 분리되지 않도록 하여 다층 인쇄 회로 기판(400)의 신뢰도를 높일 수 있는 효과가 있다.
The surface of the
도 8은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판(500)을 설명하기 위한 단면도이다.8 is a cross-sectional view illustrating a multilayer printed
도 8을 참조하면, 다층 인쇄 회로 기판(500)은 제1기판(510), 제2기판(520), 제3기판(530), 제1접착층(525), 제2접착층(535), 하나 이상의 제1 금속 패턴(540) 및 하나 이상의 제2 금속 패턴(550)을 포함한다. 다층 인쇄 회로 기판(500)은 제2기판(520) 및 제1접착층(525) 또는 제3기판(530) 및 제2접착층(535)에 하나 이상의 컨택홀(560)이 형성되어 있는 것을 제외하고는 도 4를 참조하여 설명한 회로 기판(100)과 실질적으로 동일하거나 유사한 구조 및 치수를 가지므로 반복되는 설명은 생략한다.Referring to FIG. 8, the multilayer printed
제2기판(520) 및 제3기판(530) 중 컨택홀(560)이 형성되어 있는 것은 비감광성 폴리이미드를 포함할 수 있고, 컨택홀(560)은 제1 금속 패턴(540) 또는 제2 금속 패턴(550)을 외부로 노출시키기 위한 것으로서, 컨택홀(560)을 통해 제1 금속 패턴(540) 또는 제2 금속 패턴(550)은 외부로 노출되고, 외부의 도전 부재와 전기적으로 접지될 수 있다.
Where the
도 9는 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판(600)을 설명하기 위한 단면도이다.9 is a cross-sectional view illustrating a multilayer printed
도 9를 참조하면, 다층 인쇄 회로 기판(600)은 제1기판(610), 제2기판(620), 제3기판(630), 제1접착층(625), 제2접착층(635), 하나 이상의 제1 금속 패턴(640), 하나 이상의 제2 금속 패턴(650) 및 하나 이상의 비아(660)를 포함한다. 다층 인쇄 회로 기판(600)은 하나 이상의 비아(660)를 포함하는 것을 제외하고는 도 4를 참조하여 설명한 회로 기판(100)과 실질적으로 동일하거나 유사한 구조 및 치수를 가지므로 반복되는 설명은 생략한다.Referring to FIG. 9, the multilayer printed
비아(660)는 제1기판(610)을 관통하는 형상을 가질 수 있으며, 도전성 나노 입자로 충진되어 있을 수 있다. 상기 도전성 나노 입자로 인하여, 비아(660)는 비아(660) 상부의 제1 금속 패턴(640)과 하부의 제2 금속 패턴(650)을 전기적으로 서로 연결해줄 수 있다. The via 660 may have a shape penetrating through the
상기 도전성 나노 입자는 나노 사이즈의 직경을 갖는 도전성 금속 입자일 수 있으며, 바람직하게는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물일 수 있다.
The conductive nanoparticles may be conductive metal particles having a diameter of a nano size, preferably silver nanoparticles or a mixture of silver nanoparticles and tin nanoparticles.
도 10은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판(700)을 설명하기 위한 단면도이다.10 is a cross-sectional view illustrating a multilayer printed
도 10을 참조하면, 다층 인쇄 회로 기판(700)은 제1기판(710), 제2기판(720), 제3기판(730), 제1접착층(725), 제2접착층(735), 하나 이상의 제1 금속 패턴(740), 하나 이상의 제2 금속 패턴(750) 및 하나 이상의 비아(760)를 포함하며, 다층 인쇄 회로 기판(700)은 비아(760)와 접촉하는 금속 패턴의 표면에 조화면(770)이 형성되어 있는 것을 제외하고는 도 9를 참조하여 설명한 회로 기판(600)과 실질적으로 동일하거나 유사한 구조 및 치수를 가지므로 반복되는 설명은 생략한다.Referring to FIG. 10, a multilayer printed
제1 금속 패턴(740) 또는 제2 금속 패턴(750)의 표면 중 비아(760)와 접촉하는 표면은 조화면(770)일 수 있다. 조화면(770)의 요철은 각각 5㎛ 미만의 두께를 가질 수 있다. 조화면(770)은 제1 금속 패턴(740) 및 제2 금속 패턴(750)의 표면 중 비아(760)와 접촉하는 표면을 화학적 혹은 물리적으로 에칭하여 형성할 수 있다. The surface of the
조화면(770)의 상기 요철로 인하여, 제1 금속 패턴(740) 및 제2 금속 패턴(750)과 비아(760)를 충진하고 있는 도전성 나노 입자 간의 접촉 면적을 넓게 하고, 앵커링(anchoring) 효과를 얻을 수 있다. 따라서, 제1 금속 패턴(740) 또는 제2 금속 패턴(750)과 비아(760) 간의 접착력을 높일 수 있어, 장력, 응력 또는 구부림과 같은 물리적인 충격에도 제1 금속 패턴(740) 또는 제2 금속 패턴(750)과 비아(760)가 쉽게 분리되지 않도록 하여 다층 인쇄 회로 기판(700)의 신뢰도를 높일 수 있는 효과가 있다.
Due to the unevenness of the roughened
도 11은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판(800)을 설명하기 위한 단면도이다.11 is a cross-sectional view illustrating a multilayer printed
도 11을 참조하면, 다층 인쇄 회로 기판(800)은 제1기판(810), 제2기판(820), 제3기판(830), 제1접착층(825), 제2접착층(835), 하나 이상의 제1 금속 패턴(840), 하나 이상의 제2 금속 패턴(850) 및 하나 이상의 비아(860)를 포함하며, 다층 인쇄 회로 기판(800)은 비아(860)와 접촉하는 금속 패턴에 개구부(880)가 형성되어 있는 것을 제외하고는 도 9를 참조하여 설명한 회로 기판(600)과 실질적으로 동일하거나 유사한 구조 및 치수를 가지므로 반복되는 설명은 생략한다.Referring to FIG. 11, a multilayer printed
제1 금속 패턴(840) 또는 제2 금속 패턴(850) 중 비아(860)와 접촉하는 금속 패턴에는 개구부(880)가 형성되어 있을 수 있다. 개구부(880)는 비아(860)와 접촉하는 상기 금속 패턴의 일부분에 형성될 수 있으며, 비아(860)와 접촉하는 상기 금속 패턴의 전체 영역 중에 비아(860) 상에 위치하는 영역에 형성될 수 있다. 개구부(880)의 형태는 비아(860)에 충진되어 있는 도전성 나노 입자를 노출시킬 수만 있으면 어떤 형태이든 특별한 제한은 없으며, 예를 들어 격자 모양의 메쉬 패턴 형태, 다수의 작은 구멍의 형태, 다수의 폭이 좁은 슬릿의 형태 또는 지름을 달리하는 다수의 동심원 형태 등일 수 있다. An
개구부(880)에 의해 비아(860)에 충진되어 있는 상기 도전성 나노 입자가 노출될 수 있으며, 상기 도전성 나노 입자의 경화 시에 발생하는 가스를 개구부(880)를 통해 배출시켜 제거할 수 있다. 따라서, 상기 가스로 인한 기공의 형성을 감소시켜, 비아(860)와 금속 패턴 간의 접촉을 방해하는 것을 줄일 수 있으며, 개구부(880)로 인한 표면적 증가로 상기 도전성 나노 입자와 금속 패턴 간의 접촉 표면적을 넓힐 수 있어 장력, 응력 또는 구부림과 같은 물리적인 충격에도 제1 금속 패턴(840) 또는 제2 금속 패턴(850)과 비아(860)가 쉽게 분리되지 않도록 하여 다층 인쇄 회로 기판(800)의 신뢰도를 높일 수 있는 효과가 있다.The conductive nanoparticles filled in the via 860 may be exposed by the
도 12 내지 도 14는 본 발명의 일 실시예에 따른 다층 인쇄 회로 기판(100)의 제조 방법을 나타내는 단면도들이다. 12 to 14 are cross-sectional views illustrating a method of manufacturing a multilayer printed
도 12를 참조하면, 금속 나노 입자를 포함하는 전자 잉크를 사용하여, 캐리어 기판(10) 상에 소정의 패턴으로 잉크젯 패터닝을 수행하여 제1금속층(142)을 형성한다. 캐리어 기판(10)은 투명한 유리 기판이나 플렉시블(flexible)한 플라스틱 기판 또는 불투명한 절연 기판 등일 수 있으며, 바람직하게는 폴리이미드 필름(polyimide film)일 수 있다. Referring to FIG. 12, the
상기 금속 나노 입자는 은(Ag) 또는 구리(Cu)의 나노 입자일 수 있으며, 바람직하게는 은 나노 입자일 수 있다.The metal nanoparticles may be nanoparticles of silver (Ag) or copper (Cu), preferably silver nanoparticles.
전자 잉크의 적층 두께, 즉 제1금속층(142)의 두께는 잉크젯 장치 노즐의 개구의 크기, 밸브의 개폐정도, 전자 잉크의 점도, 인쇄 헤드의 진행속도 등에 의해 결정될 수 있으며, 다층 인쇄 회로 기판(100)의 특성 및 용도 등에 따라 변할 수 있다. 다만, 제1금속층(142)은 후술할 바와 같이 제2금속층의 도금을 위한 시드(seed)역할만을 수행하므로, 약 1 μm이하의 얇은 두께로 형성할 수 있다. The stacking thickness of the electronic ink, that is, the thickness of the
제1금속층(142)을 형성한 후에, 제1금속층(142) 내의 솔벤트 성분 제거 및 금속 나노 입자의 소결을 위해 큐어링을 실시할 수 있다. 큐어링은 통상적으로 200℃ 미만에서 상기 패턴화된 제1금속층(142)을 가열하거나 광을 조사함으로써 이루어지는데, 이때 인가되는 열이나 광의 양은 제1금속층(142)내의 전자 잉크의 점도 또는 적층된 제1금속층(2)의 두께 등에 의해 결정된다. 그 큐어링에 의해 제1금속층(142)은 솔벤트 성분이 제거된 채로 캐리어 기판(10)상에 고착되고, 그 고착된 제1금속층(142)은 도금을 위한 시드층이 된다.After the
도 13을 참조하면, 캐리어 기판(10) 상에 원하는 패턴의 제1금속층(142)을 형성한 후, 제1금속층(142)을 시드층으로 하여 도금 공정을 수행함으로써, 제1금속층(142) 상부에 도전성 금속을 포함하는 제2금속층(144)을 형성한다. Referring to FIG. 13, after the
상기 도전성 금속은 구리, 은, 금, 알루미늄, 니켈 또는 주석을 포함할 수 있으며, 상기 도금 공정은 습식 도금 공정일 수 있다. The conductive metal may include copper, silver, gold, aluminum, nickel or tin, and the plating process may be a wet plating process.
캐리어 기판(10) 상에 제1금속층(142) 및 제2금속층(144)을 형성함으로써, 제1금속층(142) 및 제2금속층(144)을 포함하는 금속 패턴(140)이 형성된다. 금속 패턴(140)은 제1방향으로 연장되는 형상을 가질 수 있다.By forming the
도 12 및 도 13을 참조로 설명한 상기와 같은 공정을 복수 번 수행하여 금속 패턴(140)이 형성된 전사용 캐리어 기판(10)을 복수 개 형성할 수 있으며, 각각의 금속 패턴(140)은 서로 동일하거나 상이할 수 있다. 12 and 13, a plurality of
도 14 내지 도 15를 참조하면, 양면이 접착력을 갖는 제1기판(110)을 마련한다. 제1기판(110)은 양면이 접착력을 갖는 플렉서블(flexible)한 플라스틱 기판 및 양면이 접착력을 갖는 절연 기판 중 어느 하나일 수 있으며, 바람직하게는 양면테이프일 수 있다. Referring to FIGS. 14 to 15, a
제1기판(110)의 제1면이 금속 패턴(140)과 접촉하도록, 제1기판(110)과 캐리어 기판(10)을 결합시키고, 제1기판(110)의 제2면이 다른 금속 패턴(140)과 접촉하도록, 제1기판(110)과 다른 캐리어 기판(10)을 결합시킨다. 제1기판(110)의 상기 제2면은 제1기판(110)의 상기 제1면의 반대면(opposite face)에 해당할 수 있다.The
캐리어 기판(10)을 제1기판(110)의 상기 제1면과 상기 제2면에 각각 결합시킨 후에, 도 15와 같이 캐리어 기판(10)을 제1기판(110)으로부터 분리시킨다. 이 때, 금속 패턴(140)은 캐리어 기판(10)과의 접착력보다 제1기판(110)과의 접착력이 상대적으로 높으므로, 금속 패턴(140)은 캐리어 기판(10)으로부터 분리되어 제1기판(110)의 상기 제1면 상 및 상기 제2면 상으로 전사가 이루어진다. 이하, 제1기판(110)의 상기 제1면 상으로 전사된 금속 패턴(140)은 제1 금속 패턴(140)으로, 제1기판(110)의 상기 제2면 상으로 전사된 금속 패턴(140)은 제2 금속 패턴(150)으로 칭하기로 한다. After coupling the
한편, 다른 실시예에서는 제1기판(110)의 제1면 및 제2면 상에 금속 패턴(140)을 전사하는 공정을 수행함에 있어서, 금속 패턴을 비아홀이 형성된 제1기판(110)의 제1면 또는 제2면 중 어느 한 면 상으로 전사하고, 상기 비아홀을 도전성 나노 입자로 충진하여 비아를 형성한 후에, 금속 패턴을 제1기판(110)의 제1면 및 제2면 중 금속 패턴이 형성되지 않은 나머지 한 면 상으로 전사하는 방식으로 수행할 수 있다. Meanwhile, in another exemplary embodiment, in the process of transferring the
도 16 및 도 17을 참조하면, 제1기판(110)의 상기 제1면과 상기 제2면 상에 각각 제1 금속 패턴(140) 및 제2 금속 패턴(150)을 형성한 후, 제1면에 제1접착층(125)이 형성된 제2기판(120) 및 제1면에 제2접착층(135)이 형성된 제3기판(130)을 제1기판(110)과 결합한다.16 and 17, after forming a
본 발명의 일 실시예에 있어서, 제1기판(110)의 상기 제1면과 제2기판(120)의 상기 제1면이 서로 대향하도록 제1기판(110)과 제2기판(120)을 결합하고, 제1기판(110)의 상기 제2면과 제3기판(130)의 상기 제1면이 서로 대향하도록 제1기판(110)과 제3기판(130)을 결합한다. In an embodiment of the present invention, the
이 때, 제2기판(120)의 제2면 및 제3기판(130)의 제2면은 각각 제2기판(120)의 상기 제1면과 제3기판(130)의 상기 제1면의 반대면(opposite face)에 해당할 수 있고, 제2기판(120)과 제3기판(130)은 각각 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판, 금속 기판 및 불투명한 절연 기판 중 어느 하나일 수 있으며, 바람직하게는 폴리이미드 필름(polyimide film)일 수 있다.In this case, the second surface of the
제1기판(110)을 제2기판(120) 및 제3기판(130)과 결합시킴으로써, 도 17과 같은 회로 기판(100)이 완성되며, 상기 회로 기판은 제1금속층(142) 및 제2금속층(144)을 포함하는 하나 이상의 제1 금속 패턴(140) 및 제1금속층(152) 및 제2금속층(154)을 포함하는 하나 이상의 제2 금속 패턴(150)을 포함하고, 제1 금속 패턴(140)은 제1접착층(125) 내에 매립되어 있을 수 있으며, 제2 금속 패턴(150)은 제2접착층(135) 내에 매립되어 있을 수 있다. By combining the
제1 금속 패턴(140)의 표면 중 제2기판(120)의 상기 제1면과 대향하는 표면은, 제1금속층(142)의 표면 중 제2기판(120)의 상기 제1면과 대향하는 제1대향면(146) 및 제2금속층(144)의 표면 중 제2기판(120)의 상기 제1면과 대향하는 제2대향면(148)을 포함할 수 있다. 제1대향면(146)의 면적은 제2대향면(148)의 면적의 약 1.5배 이상 1000배 이하일 수 있으며, 제1대향면(146)과 제2대향면(148)의 면적 비율은 회로 기판(100)의 특성 및 용도 등에 따라 변할 수 있다. The surface of the
또한 마찬가지로, 제2 금속 패턴(150)의 표면 중 제3기판(130)의 상기 제1면과 대향하는 표면은, 제1금속층(152)의 표면 중 제3기판(130)의 상기 제1면과 대향하는 제1대향면(156) 및 제2금속층(154)의 표면 중 제3기판(130)의 상기 제1면과 대향하는 제2대향면(158)을 포함할 수 있다. 제1대향면(156)의 면적은 제2대향면(158)의 면적의 약 1.5배 이상 1000배 이하일 수 있으며, 제1대향면(156)과 제2대향면(158)의 면적 비율은 회로 기판(100)의 특성 및 용도 등에 따라 변할 수 있다Similarly, the surface of the
한편, 다른 실시예에서는 제1기판(110)의 제1면 상에 형성된 제1 금속 패턴(140)을 커버하도록 비감광성 폴리이미드 수지층을 형성하고, 상기 비감광성 폴리이미드 수지층 상에 포토레지스트막을 형성하고, 상기 포토레지스트막을 부분 노광하고 현상하여 소정의 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 비감광성 폴리이미드 수지층을 에칭하여 제1 금속 패턴(140)을 노출시키는 컨택홀을 포함하는 다층 인쇄 회로 기판(100)을 형성할 수도 있다. 한편, 상기 비감광성 폴리이미드 수지층과 제1기판(110) 사이에는 접착층이 위치할 수도 있으며, 이 경우에는 상기 포토레지스트 패턴을 마스크로 사용하여 상기 비감광성 폴리이미드 수지층과 상기 접착층을 함께 에칭하여 제1 금속 패턴(140)을 노출시키는 컨택홀을 포함하는 다층 인쇄 회로 기판(100)을 형성할 수 있다.
Meanwhile, in another embodiment, a non-photosensitive polyimide resin layer is formed to cover the
도 18는 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판(900)을 설명하기 위한 단면도이다.18 is a cross-sectional view illustrating a multilayer printed
도 18을 참조하면, 다층 인쇄 회로 기판(900)은 제1층부(903) 및 제2층부(906)를 포함할 수 있다. 제1층부(903)는 제1기판(910), 제2기판(920), 제1접착층(930), 제2접착층(932), 하나 이상의 제1 금속 패턴(940) 및 하나 이상의 제2 금속 패턴(950)을 포함하며, 제1 금속 패턴(940)은 제1금속층(942) 및 제2금속층(944)을 포함하고, 제1방향으로 연장되는 형상을 가질 수 있으며, 제2 금속 패턴(950)은 제1금속층(952) 및 제2금속층(954)을 포함하고, 제1방향으로 연장되는 형상을 가질 수 있다. Referring to FIG. 18, the multilayer printed
제2층부(906)는 제3기판(960), 제4기판(970), 하나 이상의 제3 금속 패턴(980), 하나 이상의 제4 금속 패턴(990), 제1접착층(930) 및 제3접착층(934)을 포함하며, 제3 금속 패턴(980)은 제1금속층(982) 및 제2금속층(984)을 포함하고, 제1방향으로 연장되는 형상을 가질 수 있으며, 제4 금속 패턴(990)은 제1금속층(992) 및 제2금속층(994)을 포함하고, 제1방향으로 연장되는 형상을 가질 수 있다. The second layer portion 906 may include a
다층 인쇄 회로 기판(900)의 제1층부(903) 및 제2층부(906)는 각각 도 4를 참조하여 설명한 회로 기판(100)과 실질적으로 동일하거나 유사한 구조 및 치수를 가지므로 반복되는 설명은 생략한다.Since the first layer portion 903 and the second layer portion 906 of the multilayered printed
한편, 본 실시예에서는 제1층부(903)와 제2층부(906)를 포함하는 다층 인쇄 회로 기판(900)에 대해서 설명하였으나 이는 예시적인 것에 불과하고, 도 18을 참조하여 상술한 상기 구조를 복수로 적층하여 3층 이상의 복수층을 포함하는 다층 인쇄 회로 기판도 형성할 수 있음은 자명하다. Meanwhile, in the present exemplary embodiment, the multilayer printed
상기 실시예들에 따른 회로 기판은 도금 시드층과 도금층을 포함하는 금속 패턴을 형성할 때 식각 방식이나 스크린 인쇄 방식이 아닌 잉크젯 방식을 이용함으로써, 금속 패턴을 이루는 금속의 사용량을 최소화할 수 있어 제조 단가를 낮출 수 있으며 공정을 단순화할 수 있고, 시드층과 도금층을 포함하는 금속 패턴이 전사 공정을 통해 접착력이 있는 기판 상으로 전사됨으로써, 회로 패턴을 이루는 금속 패턴과 기판 간의 접착력을 향상시켜 우수한 안정성 및 신뢰성을 가질 수 있다. 또한, 금속 패턴의 표면 중 캐리어 기판과 접촉했다가 분리된 표면은, 굴곡이 거의 형성되어 있지 않아 하부 기판과의 접착 시에 보다 우수한 접착력을 가질 수 있다. 그리고, 기판의 양면으로 금속 패턴을 전사하는 방식에 의해 단순한 공정으로 다층 인쇄 회로 기판을 형성할 수 있으며, 비아를 구비하는 다층 인쇄 회로 기판을 형성함에 있어서, 기판에 먼저 비아를 형성한 후 금속 패턴을 전사하므로 스미어(smear) 발생을 최소화할 수 있다. The circuit board according to the embodiments may be manufactured by using an inkjet method instead of an etching method or a screen printing method when forming a metal pattern including a plating seed layer and a plating layer, thereby minimizing the amount of metal used to form the metal pattern. The cost can be reduced and the process can be simplified, and the metal pattern including the seed layer and the plating layer is transferred onto the adhesive substrate through the transfer process, thereby improving the adhesion between the metal pattern and the substrate forming the circuit pattern, thereby providing excellent stability. And reliability. In addition, the surface of the metal pattern that is in contact with and separated from the carrier substrate may have almost no bend, and thus may have better adhesion when bonding to the lower substrate. The multilayer printed circuit board may be formed by a simple process by transferring the metal pattern to both sides of the substrate. In forming the multilayer printed circuit board having the vias, the vias are first formed on the substrate and then the metal patterns. By transferring the, smear can be minimized.
10 : 캐리어 기판
40 : 기판
41 : 인쇄 헤드
42 : 전자 잉크
449, 770 : 조화면
880 : 개구부
560 : 컨택홀
660, 760 : 비아
903 : 제1층부
906 : 제2층부
142, 152 : 제1금속층
144, 154 : 제2금속층
146, 156 : 제1대향면
148, 158 : 제2대향면
43, 140, 240, 340, 440, 540, 640, 740, 840, 940 : 제1 금속 패턴
44, 150, 250, 350, 450, 550, 650, 750, 850, 950 : 제2 금속 패턴
980 : 제3 금속 패턴
990 : 제4 금속 패턴
110, 210, 310, 410, 510, 610, 710, 810, 910 : 제1기판
120, 220, 320, 420, 520, 620, 720, 820, 920 : 제2기판
130, 230, 330, 430, 530, 630, 730, 830, 960 : 제3기판
970 : 제4기판
212 : 베이스 기판
125, 225, 325, 425, 525, 625, 725, 825, 930 : 제1접착층
135, 235, 335, 435, 535, 635, 735, 835, 932 : 제2접착층
214, 934 : 제3접착층10: carrier substrate
40: substrate
41: print head
42: electronic ink
449, 770: landscape
880 opening
560 contact hole
660, 760: Via
903: first layer
906: second floor
142 and 152: first metal layer
144 and 154: second metal layer
146, 156: first facing surface
148, 158: second facing surface
43, 140, 240, 340, 440, 540, 640, 740, 840, 940: First metal pattern
Second metal pattern: 44, 150, 250, 350, 450, 550, 650, 750, 850, 950
980: third metal pattern
990: fourth metal pattern
110, 210, 310, 410, 510, 610, 710, 810, 910: first substrate
120, 220, 320, 420, 520, 620, 720, 820, 920: second substrate
130, 230, 330, 430, 530, 630, 730, 830, 960: 3rd board
970: fourth substrate
212: base substrate
125, 225, 325, 425, 525, 625, 725, 825, 930: first adhesive layer
135, 235, 335, 435, 535, 635, 735, 835, 932: second adhesive layer
214, 934: third adhesive layer
Claims (41)
상기 제1기판의 상면과 대향하는 제2기판;
상기 제1기판 및 상기 제2기판 사이에 구비되는 제1접착층;
상기 제1접착층에 의해 커버되며 상기 제1기판의 상면 상에 위치하는 하나 이상의 제1 금속 패턴;
상기 제1기판의 하면과 대향하는 제3기판;
상기 제1기판 및 상기 제3기판 사이에 구비되는 제2접착층; 및
상기 제2접착층에 의해 커버되며 상기 제1기판의 하면 상에 위치하는 하나 이상의 제2 금속 패턴을 포함하고,
상기 제1 금속 패턴 및 상기 제2 금속 패턴은 각각 잉크젯 방식에 의해 형성된 제1금속층 및 도금에 의해 형성된 제2금속층을 포함하고, 상기 제1 금속 패턴의 표면 중 상기 제2기판과 대향하는 표면 및 상기 제2 금속 패턴의 표면 중 상기 제3기판과 대향하는 표면은, 각각 상기 제1금속층의 표면 중 상기 제2기판 또는 제3기판과 대향하는 제1대향면 및 상기 제2금속층의 표면 중 상기 제2기판 또는 제3기판과 대향하는 제2대향면을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판.A first substrate;
A second substrate facing the upper surface of the first substrate;
A first adhesive layer provided between the first substrate and the second substrate;
At least one first metal pattern covered by the first adhesive layer and positioned on an upper surface of the first substrate;
A third substrate facing the lower surface of the first substrate;
A second adhesive layer provided between the first substrate and the third substrate; And
At least one second metal pattern covered by the second adhesive layer and positioned on the bottom surface of the first substrate,
The first metal pattern and the second metal pattern are each A first metal layer formed by an inkjet method and a second metal layer formed by plating, wherein a surface of the first metal pattern facing the second substrate and a surface of the second metal pattern; The opposing surface may include a first opposing surface facing the second substrate or the third substrate among the surfaces of the first metal layer, and a second opposing surface facing the second or third substrate among the surfaces of the second metal layer. A multilayer printed circuit board comprising a face.
상기 제1대향면의 면적은 상기 제2대향면의 면적의 1.5배 이상 1000배 이하인 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 1,
And the area of the first facing surface is 1.5 times or more and 1000 times smaller than the area of the second facing surface.
상기 제2기판 및 상기 제3기판은 각각 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 불투명한 절연 기판 중 어느 하나인 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 1,
And the second substrate and the third substrate are each one of a transparent glass substrate, a flexible plastic substrate, and an opaque insulating substrate.
상기 제2기판 및 상기 제3기판은 폴리이미드 필름(polyimide film)인 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 3,
The second substrate and the third substrate is a multi-layer printed circuit board, characterized in that the polyimide film (polyimide film).
상기 제2기판 및 상기 제3기판 중 적어도 어느 하나는 비감광성 폴리이미드를 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 3,
At least one of the second substrate and the third substrate comprises a non-photosensitive polyimide.
상기 제1기판은 상면과 하면이 접착력을 갖는 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 1,
The first substrate has a multilayer printed circuit board, characterized in that the upper and lower surfaces have an adhesive force.
상기 제1기판은 양면테이프인 것을 특징으로 하는 다층 인쇄 회로 기판.The method of claim 6,
The first substrate is a multilayer printed circuit board, characterized in that the double-sided tape.
상기 금속 기판은 알루미늄, 구리, 은, 티타늄, 니오븀, 스테인리스, 아연, 베릴륨 또는 마그네슘을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판.The method of claim 11,
And the metal substrate comprises aluminum, copper, silver, titanium, niobium, stainless steel, zinc, beryllium or magnesium.
상기 접착층은 유전층인 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 8,
And the adhesive layer is a dielectric layer.
상기 유전층은 프리프레그, 열전도성 입자를 포함하는 내열성 수지 및 세라믹 재료 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 13,
Wherein said dielectric layer comprises at least one of prepreg, a heat resistant resin comprising thermally conductive particles, and a ceramic material.
상기 내열성 수지는 에폭시 수지, 불포화 폴리에스테르, 아크릴 변성 수지, 요소 수지 및 폴리이미드 수지 중 적어도 어느 하나인 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 14,
The heat resistant resin is at least one of an epoxy resin, unsaturated polyester, acrylic modified resin, urea resin and polyimide resin.
상기 제1금속층은 은(Ag) 또는 구리(Cu)를 포함하고, 상기 제2금속층은 도전성 금속을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 1,
The first metal layer includes silver (Ag) or copper (Cu), and the second metal layer comprises a conductive metal.
상기 도전성 금속은 구리, 은, 금, 알루미늄, 니켈 또는 주석을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판.18. The method of claim 16,
And said conductive metal comprises copper, silver, gold, aluminum, nickel or tin.
상기 제2기판 및 제1접착층에는 상기 제1 금속 패턴을 노출시키는 컨택홀이 적어도 하나 이상 형성되어 있는 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 1,
At least one contact hole exposing the first metal pattern is formed in the second substrate and the first adhesive layer.
상기 제3기판 및 제2접착층에는 상기 제2 금속 패턴을 노출시키는 컨택홀이 적어도 하나 이상 형성되어 있는 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 1,
The at least one contact hole exposing the second metal pattern is formed in the third substrate and the second adhesive layer.
상기 제1 금속 패턴의 표면 중 상기 제2기판과 대향하는 표면 및 상기 제2 금속 패턴의 표면 중 상기 제3기판과 대향하는 표면은 조화면인 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 1,
And a surface of the first metal pattern which faces the second substrate and a surface of the second metal pattern which faces the third substrate are roughened surfaces.
상기 제1기판은 상기 제1기판을 관통하는 비아를 하나 이상 포함하고 있는 것을 특징으로 하는 다층 인쇄 회로 기판.The method according to claim 1,
And wherein the first substrate includes one or more vias through the first substrate.
상기 비아는 상기 제1 금속 패턴 중 하나와 상기 제2 금속 패턴 중 하나와 접촉하며 서로 전기적으로 연결시키는 것을 특징으로 하는 다층 인쇄 회로 기판.23. The method of claim 21,
And the via is in electrical contact with one of the first metal pattern and one of the second metal patterns.
상기 비아는 도전성 나노 입자로 충진되어 있는 것을 특징으로 하는 다층 인쇄 회로 기판.23. The method of claim 21,
The vias are filled with conductive nanoparticles, characterized in that the multilayer printed circuit board.
상기 도전성 나노 입자는 나노 사이즈의 직경을 갖는 도전성 금속 입자인 것을 특징으로 하는 다층 인쇄 회로 기판.24. The method of claim 23,
The conductive nanoparticles are multilayer printed circuit board, characterized in that the conductive metal particles having a diameter of a nano size.
상기 도전성 금속 입자는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물인 것을 특징으로 하는 다층 인쇄 회로 기판.27. The method of claim 24,
The conductive metal particle is a multi-layer printed circuit board, characterized in that the silver nanoparticles or a mixture of silver nanoparticles and tin nanoparticles.
상기 비아와 접촉하는 상기 제1 금속 패턴 및 상기 제2 금속 패턴 중 적어도 어느 하나는 상기 비아와 접촉하는 표면이 조화면인 것을 특징으로 하는 다층 인쇄 회로 기판.23. The method of claim 22,
And at least one of the first metal pattern and the second metal pattern in contact with the via is a roughened surface in contact with the via.
상기 조화면의 요철은, 각각 5㎛ 미만의 두께를 갖는 것을 특징으로 하는 다층 인쇄 회로 기판.27. The method of claim 26,
The roughness of the roughened surface has a thickness of less than 5 µm, respectively.
상기 비아와 접촉하는 상기 제1 금속 패턴 및 상기 제2 금속 패턴 중 적어도 어느 하나에는 상기 비아를 충진하고 있는 상기 도전성 나노 입자를 노출시키는 개구부가 형성되어 있으며, 상기 개구부는 상기 개구부가 형성되어 있는 금속 패턴의 전체 영역 중 상기 비아 상에 위치하는 영역에 형성되어 있는 것을 특징으로 하는 다층 인쇄 회로 기판.24. The method of claim 23,
At least one of the first metal pattern and the second metal pattern in contact with the via is provided with an opening for exposing the conductive nanoparticles filling the via, and the opening is formed of a metal having the opening formed therein. A multilayer printed circuit board, which is formed in a region located on the via of the entire region of the pattern.
상기 개구부는 격자 모양의 메쉬 패턴 형태, 다수의 작은 구멍의 형태, 다수의 폭이 좁은 슬릿의 형태 및 지름을 달리하는 다수의 동심원 형태 중 어느 한 형태인 것을 특징으로 하는 다층 인쇄 회로 기판.29. The method of claim 28,
The opening may be any one of a grid-like mesh pattern, a plurality of small holes, a plurality of narrow slits, and a plurality of concentric circles having different diameters.
상기 개구부는 격자 모양의 메쉬 패턴 형태인 것을 특징으로 하는 다층 인쇄 회로 기판.29. The method of claim 28,
The opening is a multilayer printed circuit board, characterized in that the grid pattern form.
상기 제1금속층을 시드층으로 하여 제2금속층을 도금함으로써, 상기 제1금속층 및 상기 제2금속층을 포함하는 금속 패턴을 포함하는 하나 이상의 전사용 캐리어 기판을 형성하는 단계;
양면이 접착력을 갖는 제1기판의 상기 양면이 각각 상기 금속 패턴과 접촉하도록, 상기 양면을 각각 상기 전사용 캐리어 기판과 접촉하여 상기 제1기판과 상기 전사용 캐리어 기판을 결합하는 단계;
상기 전사용 캐리어 기판을 상기 제1기판의 양면으로부터 분리하여 상기 금속 패턴을 상기 제1기판의 상기 양면 상으로 전사함으로써, 상기 제1기판의 상면 상에 제1 금속 패턴을 형성하고, 상기 제1기판의 하면 상에 제2 금속 패턴을 형성하는 단계;
상기 제1 금속 패턴 및 상기 제1기판의 상기 상면을 커버하도록 상기 제1기판의 상기 상면 상에 상에 제1절연층을 형성하고, 상기 제2 금속 패턴 및 상기 제1기판의 상기 하면을 커버하도록, 상기 제1기판의 상기 하면 상에 제2절연층을 형성하는 단계; 및
상기 제1절연층 상에 상기 제1기판의 상기 상면과 대향하도록 제2기판을 형성하고, 상기 제2절연층 상에 상기 제1기판의 상기 하면과 대향하도록 제3기판을 형성하는 단계를 포함하며,
상기 제1 금속 패턴 및 상기 제2 금속 패턴은 잉크젯 방식에 의해 형성된 제1금속층 및 도금에 의해 형성된 제2금속층을 포함하고, 상기 제1 금속 패턴의 표면 중 상기 제2기판과 대향하는 표면 및 상기 제2 금속 패턴의 표면 중 상기 제3기판과 대향하는 표면은, 각각 상기 제1금속층의 표면 중 상기 제2기판과 대향하는 제1대향면 및 상기 제2금속층의 표면 중 상기 제2기판과 대향하는 제2대향면을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.Forming at least one first metal layer on an upper surface of the carrier substrate by an inkjet method;
Plating at least one second metal layer using the first metal layer as a seed layer, thereby forming at least one transfer carrier substrate including a metal pattern including the first metal layer and the second metal layer;
Coupling the first substrate and the transfer carrier substrate by contacting the both sides with the transfer carrier substrate, respectively, such that both sides of the first substrate having both sides adhere to the metal pattern;
By separating the transfer carrier substrate from both sides of the first substrate and transferring the metal pattern on both sides of the first substrate, a first metal pattern is formed on the top surface of the first substrate, the first Forming a second metal pattern on the bottom surface of the substrate;
A first insulating layer is formed on the top surface of the first substrate to cover the first metal pattern and the top surface of the first substrate, and covers the bottom surface of the second metal pattern and the first substrate. Forming a second insulating layer on the bottom surface of the first substrate; And
Forming a second substrate on the first insulating layer to face the upper surface of the first substrate, and forming a third substrate on the second insulating layer to face the lower surface of the first substrate. ,
The first metal pattern and the second metal pattern may include a first metal layer formed by an inkjet method and a second metal layer formed by plating, and a surface of the surface of the first metal pattern facing the second substrate and the The surface of the second metal pattern, which faces the third substrate, is respectively opposed to the second substrate among the surfaces of the first metal layer and the first facing surface that faces the second substrate, and the surface of the second metal layer. A manufacturing method of a multilayer printed circuit board comprising a second opposing surface.
상기 제1대향면의 면적은 상기 제2대향면의 면적의 1.5배 이상 1000배 이하인 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.32. The method of claim 31,
The area of the said 1st opposing surface is 1.5 to 1000 times of the area of the said 2nd opposing surface, The manufacturing method of the multilayer printed circuit board characterized by the above-mentioned.
상기 전사용 캐리어 기판을 상기 제1기판의 양면에 결합하기 전에, 상기 금속 패턴의 표면 중 상기 제1기판과 대향하는 표면에 조화 처리를 하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.32. The method of claim 31,
Before coupling the transfer carrier substrate to both surfaces of the first substrate, roughening the surface of the metal pattern on a surface of the metal pattern facing the first substrate. Manufacturing method.
상기 조화 처리에 의해 상기 금속 패턴의 표면에 형성되는 조화면의 요철이, 각각 5㎛ 미만의 두께를 갖는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.The method according to claim 33,
The unevenness | corrugation of the roughening surface formed in the surface of the said metal pattern by the said roughening process has a thickness of less than 5 micrometers, respectively, The manufacturing method of the multilayer printed circuit board.
상기 제1기판은 양면 테이프인 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.32. The method of claim 31,
And said first substrate is a double-sided tape.
상기 제1기판은 베이스기판 및 상기 베이스기판의 상면 및 하면에 형성된 접착층을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.32. The method of claim 31,
And the first substrate comprises a base substrate and an adhesive layer formed on upper and lower surfaces of the base substrate.
상기 제2기판은 비감광성 폴리이미드를 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.32. The method of claim 31,
The second substrate is a method of manufacturing a multilayer printed circuit board, characterized in that it comprises a non-photosensitive polyimide.
상기 제1절연층 상에 상기 제2기판을 형성하는 단계는,
상기 제1기판의 상면 상에 형성된 제1절연층 및 제1 금속 패턴을 커버하도록 비감광성 폴리이미드 수지층을 형성하는 단계;
상기 비감광성 폴리이미드 수지층 상에 포토레지스트막을 형성하는 단계;
상기 포토레지스트막을 부분 노광하고 현상하여 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 마스크로 사용하여 상기 비감광성 폴리이미드 수지층 및 상기 제1절연층을 에칭하여 상기 제1 금속 패턴을 노출시키는 컨택홀을 형성하는 단계; 및
상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.37. The method of claim 37,
Forming the second substrate on the first insulating layer,
Forming a non-photosensitive polyimide resin layer to cover the first insulating layer and the first metal pattern formed on the upper surface of the first substrate;
Forming a photoresist film on the non-photosensitive polyimide resin layer;
Partially exposing and developing the photoresist film to form a photoresist pattern;
Etching the non-photosensitive polyimide resin layer and the first insulating layer using the photoresist pattern as a mask to form a contact hole exposing the first metal pattern; And
Removing the photoresist pattern.
상기 제1기판과 상기 전사용 캐리어 기판을 결합하는 단계는,
상기 제1기판을 관통하는 비아홀을 형성하는 단계;
상기 금속 패턴이 상기 비아홀의 하부 개구부를 막을 수 있도록, 상기 전사용 캐리어 기판 중 어느 하나를 상기 제1기판과 접촉시켜 결합하는 단계;
상기 비아홀을 도전성 나노 입자로 충진하여 비아를 형성하는 단계; 및
상기 금속 패턴이 상기 비아홀의 상부 개구부를 막을 수 있도록, 상기 전사용 캐리어 기판 중 어느 하나를 상기 제1기판과 접촉시켜 결합하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.32. The method of claim 31,
Joining the first substrate and the transfer carrier substrate,
Forming a via hole penetrating the first substrate;
Contacting and coupling any one of the transfer carrier substrates with the first substrate so that the metal pattern may block the lower opening of the via hole;
Filling the via holes with conductive nanoparticles to form vias; And
And contacting and bonding any one of the transfer carrier substrates with the first substrate so that the metal pattern can block the upper opening of the via hole.
상기 도전성 금속 입자는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물인 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.42. The method of claim 39,
The conductive metal particles are silver nanoparticles or a mixture of silver nanoparticles and tin nanoparticles manufacturing method of a multilayer printed circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110145109A KR101272664B1 (en) | 2011-12-28 | 2011-12-28 | Multilayer printed circuit board including metal pattern including a seed layer and a plating layer, and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110145109A KR101272664B1 (en) | 2011-12-28 | 2011-12-28 | Multilayer printed circuit board including metal pattern including a seed layer and a plating layer, and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101272664B1 true KR101272664B1 (en) | 2013-06-10 |
Family
ID=48866569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110145109A KR101272664B1 (en) | 2011-12-28 | 2011-12-28 | Multilayer printed circuit board including metal pattern including a seed layer and a plating layer, and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101272664B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170070454A (en) * | 2015-12-14 | 2017-06-22 | 주식회사 동진쎄미켐 | Method for fabricating metal interconnects using electroforming process and metal paste composition for use in the same |
KR20210033412A (en) * | 2019-09-18 | 2021-03-26 | 도요타지도샤가부시키가이샤 | Method for manufacturing wiring board, and wiring board |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3431532B2 (en) | 1999-03-25 | 2003-07-28 | 松下電器産業株式会社 | Method of manufacturing transfer medium and method of manufacturing wiring board using the transfer medium |
JP2003347747A (en) | 2002-05-30 | 2003-12-05 | Toppan Printing Co Ltd | Method of manufacturing multilayer wiring board and multilayer wiring board using the same |
KR100720940B1 (en) | 2006-06-29 | 2007-05-23 | 주식회사 아모텍 | Method of forming metal pattern |
KR100796524B1 (en) | 2006-09-20 | 2008-01-21 | 삼성전기주식회사 | Method for manufacturing multi-layer printed circuit board |
-
2011
- 2011-12-28 KR KR1020110145109A patent/KR101272664B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3431532B2 (en) | 1999-03-25 | 2003-07-28 | 松下電器産業株式会社 | Method of manufacturing transfer medium and method of manufacturing wiring board using the transfer medium |
JP2003347747A (en) | 2002-05-30 | 2003-12-05 | Toppan Printing Co Ltd | Method of manufacturing multilayer wiring board and multilayer wiring board using the same |
KR100720940B1 (en) | 2006-06-29 | 2007-05-23 | 주식회사 아모텍 | Method of forming metal pattern |
KR100796524B1 (en) | 2006-09-20 | 2008-01-21 | 삼성전기주식회사 | Method for manufacturing multi-layer printed circuit board |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170070454A (en) * | 2015-12-14 | 2017-06-22 | 주식회사 동진쎄미켐 | Method for fabricating metal interconnects using electroforming process and metal paste composition for use in the same |
KR102454430B1 (en) * | 2015-12-14 | 2022-10-17 | 주식회사 동진쎄미켐 | Method for fabricating metal interconnects using electroforming process and metal paste composition for use in the same |
KR20210033412A (en) * | 2019-09-18 | 2021-03-26 | 도요타지도샤가부시키가이샤 | Method for manufacturing wiring board, and wiring board |
KR102361889B1 (en) * | 2019-09-18 | 2022-02-11 | 도요타지도샤가부시키가이샤 | Method for manufacturing wiring board, and wiring board |
US11490528B2 (en) | 2019-09-18 | 2022-11-01 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing wiring board, and wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
JP4564342B2 (en) | Multilayer wiring board and manufacturing method thereof | |
US7937833B2 (en) | Method of manufacturing circuit board | |
JP4741616B2 (en) | Method for forming photoresist laminated substrate | |
TWI617225B (en) | Printed circuit board and method for manufacturing the same | |
JP2007324559A (en) | Multilayer circuit board with fine pitch and fabricating method thereof | |
TWI389279B (en) | Printed circuit board structure and fabrication method thereof | |
KR20080044174A (en) | Semiconductor package and method for manufacturing the same | |
TWI772480B (en) | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same | |
TW201247072A (en) | Method of manufacturing multilayer wiring substrate | |
JP2008159973A (en) | Electronic component module and circuit board with built-in components incorporating the module | |
TWI487438B (en) | The printed circuit board and the method for manufacturing the same | |
KR20060026683A (en) | Method for manufacturing package substrate using a electroless ni plating | |
US10874018B2 (en) | Printed wiring board having embedded pads and method for manufacturing the same | |
JP2010153839A (en) | Method of manufacturing wiring substrate | |
JP2005191243A (en) | Build-up multilayer wiring board | |
TWI459879B (en) | Method for manufacturing multilayer flexible printed wiring board | |
KR101272664B1 (en) | Multilayer printed circuit board including metal pattern including a seed layer and a plating layer, and method for manufacturing the same | |
JP2007013048A (en) | Multilayer wiring board manufacturing method | |
KR101369861B1 (en) | Fpcb and manufacting method thereof | |
CN111837210B (en) | Wiring substrate and method for manufacturing same | |
JP4547164B2 (en) | Wiring board manufacturing method | |
KR20120130640A (en) | Double layer fpcb and manufacting method thereof | |
KR20120130639A (en) | Double layer fpcb and manufacting method thereof | |
JP2012169486A (en) | Base material, wiring board, production method of base material and production method of wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160602 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180514 Year of fee payment: 6 |