KR102528873B1 - Multilayer ceramic substrate having side electrode and method of manufacturing the same - Google Patents

Multilayer ceramic substrate having side electrode and method of manufacturing the same Download PDF

Info

Publication number
KR102528873B1
KR102528873B1 KR1020200125866A KR20200125866A KR102528873B1 KR 102528873 B1 KR102528873 B1 KR 102528873B1 KR 1020200125866 A KR1020200125866 A KR 1020200125866A KR 20200125866 A KR20200125866 A KR 20200125866A KR 102528873 B1 KR102528873 B1 KR 102528873B1
Authority
KR
South Korea
Prior art keywords
ceramic
thin plate
via electrode
plate
thin
Prior art date
Application number
KR1020200125866A
Other languages
Korean (ko)
Other versions
KR20220042706A (en
Inventor
노태형
Original Assignee
주식회사 디아이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디아이티 filed Critical 주식회사 디아이티
Priority to KR1020200125866A priority Critical patent/KR102528873B1/en
Publication of KR20220042706A publication Critical patent/KR20220042706A/en
Application granted granted Critical
Publication of KR102528873B1 publication Critical patent/KR102528873B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

본 발명은 측면에 전극이 형성되는 다층 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 본 발명에 따른 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판에 비아홀을 형성하고 상기 비아홀에 도전성 재료를 충진하여 비아 전극을 형성하는 단계; 상기 제1 세라믹 박판의 상면에 수직한 방향으로 상기 비아 전극을 절단하는 단계; 상기 제1 세라믹 박판과 제2 세라믹 박판을 적층하는 단계; 및 상기 비아 전극의 절단면의 면방향으로, 상기 제1 세라믹 박판과 상기 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계를 포함한다.The present invention relates to a multilayer ceramic substrate having electrodes formed on side surfaces and a method for manufacturing the same, and the method for manufacturing the multilayer ceramic substrate according to the present invention includes forming a via hole in a first thin ceramic plate and filling the via hole with a conductive material to form a via electrode forming a; cutting the via electrode in a direction perpendicular to the upper surface of the first thin ceramic plate; laminating the first ceramic thin plate and the second ceramic thin plate; and cutting the multilayer ceramic substrate formed by stacking the first ceramic thin plate and the second ceramic thin plate in a plane direction of the cut surface of the via electrode.

Description

측면에 전극이 형성되는 다층 세라믹 기판 및 그의 제조 방법{MULTILAYER CERAMIC SUBSTRATE HAVING SIDE ELECTRODE AND METHOD OF MANUFACTURING THE SAME}Multi-layer ceramic substrate having electrodes formed on its side and method for manufacturing the same

본 발명은 측면에 전극이 형성되는 다층 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 기판의 상하면 외에 측면에도 전극을 형성함으로써 기판의 활용도를 높이고, 제조 방법에 대해서는 기판에 기 형성된 비아 전극을 가로지르며 기판을 절단하여 비아 전극의 측면이 노출되도록 하고 노출된 비아 전극의 측면이 전극 역할을 하도록 하는 다층 세라믹 기판 및 그의 제조 방법에 관한 것이다.The present invention relates to a multilayer ceramic substrate in which electrodes are formed on the side surface and a method for manufacturing the same, in which electrodes are formed on the side surface as well as the upper and lower surfaces of the substrate to increase the utilization of the substrate, and the manufacturing method is to cross the via electrode previously formed on the substrate to It relates to a multi-layer ceramic substrate in which a side surface of a via electrode is exposed by cutting the via electrode and a method for manufacturing the same, wherein the exposed side surface of the via electrode serves as an electrode.

세라믹 기판은 절연재료인 세라믹으로 구성되어 그 표면에 도전성 패턴이 형성될 수 있는 판을 말하는데, 이러한 세라믹 기판은 대면적으로 제조된 뒤에 절단되어 사용되는 것이 일반적이다. 이렇게 제조된 세라믹 기판의 상하면에는 전극이 형성되어 전자부품, 전원, 그라운드 등과 기판을 전기적으로 연결한다.A ceramic substrate refers to a plate made of ceramic, which is an insulating material, on which a conductive pattern can be formed. In general, such a ceramic substrate is manufactured in a large area and then cut and used. Electrodes are formed on the upper and lower surfaces of the ceramic substrate thus manufactured to electrically connect the substrate to electronic components, a power source, and a ground.

한편, 최근 전자기기 기술의 발달에 따라 전자기기 자체가 경박단소화되고 박형화되면서 전자기기를 구성하는 부품의 집적화는 필수적인 과제가 되었고, 이에 따라 단층 기판보다는 다층 기판의 수요가 늘고 있으며 단단하고 강도가 높은 세라믹 소재에 대한 관심도 덩달아 증대되고 있다.On the other hand, with the recent development of electronic device technology, as electronic devices themselves have become light, thin, and thin, the integration of components constituting electronic devices has become an essential task. Accordingly, the demand for multi-layer boards is increasing rather than single-layer boards, and hard and strong Interest in high-quality ceramic materials is also increasing.

그런데, 현재까지는 세라믹 기판의 상면과 하면에만 전극이 형성되어 있어 다수의 전자부품을 연결하는데 한계가 있었고 부품자체의 기능적/물리적 특성상 기판의 상하면에 설치가 곤란한 경우가 다수 존재하였다. 이러한 문제점을 해결하기 위한 연구가 활발히 진행되고 있으나 이렇다할 방안을 찾지 못하고 있는 실정이다.However, until now, electrodes have been formed only on the upper and lower surfaces of the ceramic substrate, so there is a limit to connecting a number of electronic components, and there are many cases where it is difficult to install on the upper and lower surfaces of the substrate due to the functional/physical characteristics of the component itself. Research is being actively conducted to solve these problems, but no solution has been found.

대한민국특허청 등록특허공보 제10-1234878호Korean Intellectual Property Office Registered Patent Publication No. 10-1234878

상술한 문제점을 해결하기 위한 본 발명의 목적은 기판의 상하면 외에 측면에도 전극을 형성함으로써 기판의 활용도를 높이고, 다수의 전자부품의 기판연결을 가능하게 하며, 기능적/물리적으로 복잡한 구조의 전자부품의 기판연결을 가능하게 하는 다층 세라믹 기판 및 그의 제조 방법을 제공하는 것이다.An object of the present invention to solve the above-mentioned problems is to increase the utilization of the board by forming electrodes on the side surface as well as the upper and lower surfaces of the board, enable the board connection of a number of electronic components, and enable the electronic component of a functional / physically complex structure. It is to provide a multi-layer ceramic substrate enabling substrate connection and a manufacturing method thereof.

본 발명의 다른 목적은, 기판에 기 형성된 비아 전극을 가로지르며 기판을 절단하여 비아 전극의 측면이 노출되도록 하고 노출된 비아 전극의 측면이 전극 역할을 하도록 하여 보다 수월하게 측면 전극을 형성시키는 다층 세라믹 기판 및 그의 제조 방법을 제공하는 것이다.Another object of the present invention is to cut the substrate across the via electrode already formed on the substrate so that the side of the via electrode is exposed and the side of the exposed via electrode serves as an electrode to form a multilayer ceramic more easily. It is to provide a substrate and a manufacturing method thereof.

본 발명의 일 실시예에 따른 측면에 전극이 형성되는 다층 세라믹 기판은 제1 세라믹 박판 및 상기 제1 세라믹 박판의 상부에 배치되는 제2 세라믹 박판을 포함하는 다층 세라믹 기판으로서, 상기 제1 세라믹 박판 및 상기 제2 세라믹 박판 중 적어도 하나의 일측면에는 전극이 형성된다.According to an embodiment of the present invention, a multilayer ceramic substrate on which electrodes are formed on a side surface is a multilayer ceramic substrate including a first ceramic thin plate and a second ceramic thin plate disposed on top of the first ceramic thin plate. And an electrode is formed on one side of at least one of the second thin ceramic plates.

본 발명의 다른 일 실시예에 따른 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법은 제1 세라믹 박판에 비아홀을 형성하고 상기 비아홀에 도전성 재료를 충진하여 비아 전극을 형성하는 단계; 상기 제1 세라믹 박판의 상면에 수직한 방향으로 상기 비아 전극을 절단하는 단계; 상기 제1 세라믹 박판과 제2 세라믹 박판을 적층하는 단계; 및 상기 비아 전극의 절단면의 면방향으로, 상기 제1 세라믹 박판과 상기 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계를 포함한다.According to another embodiment of the present invention, a method of manufacturing a multilayer ceramic substrate having electrodes formed on side surfaces includes forming via holes in a first thin ceramic plate and filling the via holes with a conductive material to form via electrodes; cutting the via electrode in a direction perpendicular to the upper surface of the first thin ceramic plate; laminating the first ceramic thin plate and the second ceramic thin plate; and cutting the multilayer ceramic substrate formed by stacking the first ceramic thin plate and the second ceramic thin plate in a plane direction of the cut surface of the via electrode.

본 발명의 다른 일 실시예에 따른 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법은 제1 세라믹 박판에 제1 비아홀을 형성하고 상기 제1 비아홀에 도전성 재료를 충진하여 제1 비아 전극을 형성하고, 제2 세라믹 박판에 제2 비아홀을 형성하고 상기 제2 비아홀에 도전성 재료를 충진하여 제2 비아 전극을 형성하는 단계; 상기 제1 세라믹 박판의 상면에 수직한 방향으로 상기 제1 비아 전극을 절단하고, 상기 제2 세라믹 박판의 상면에 수직한 방향으로 상기 제2 비아 전극을 절단하는 단계; 상기 제1 비아 전극의 상면과 상기 제2 비아 전극의 하면이 서로 접하도록, 상기 제1 세라믹 박판의 상부에 상기 제2 세라믹 박판을 적층하는 단계; 및 상기 제1 비아 전극의 절단면과 상기 제2 비아 전극의 절단면의 면방향으로, 상기 제1 세라믹 박판과 상기 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계를 포함한다.According to another embodiment of the present invention, a method of manufacturing a multilayer ceramic substrate having electrodes formed on a side surface includes forming a first via hole in a first thin ceramic plate and filling the first via hole with a conductive material to form a first via electrode, forming a second via hole in a second thin ceramic plate and filling the second via hole with a conductive material to form a second via electrode; cutting the first via electrode in a direction perpendicular to the upper surface of the first ceramic thin plate and cutting the second via electrode in a direction perpendicular to the upper surface of the second ceramic thin plate; laminating the second ceramic thin plate on top of the first ceramic thin plate so that the upper surface of the first via electrode and the lower surface of the second via electrode come into contact with each other; and cutting the multilayer ceramic substrate formed by stacking the first ceramic thin plate and the second ceramic thin plate in a plane direction of a cut surface of the first via electrode and a cut surface of the second via electrode.

바람직하게는, 상기 제1 비아 전극과 상기 제2 비아 전극을 절단하는 단계는, 레이저 조사를 통해 절단한다.Preferably, the cutting of the first via electrode and the second via electrode is performed by laser irradiation.

바람직하게는, 상기 다층 세라믹 기판 제조 방법은, 상기 제1 세라믹 박판의 상면에 상기 제1 비아 전극의 절단면의 면방향으로 스크라이빙(Scribing) 라인을 이루는 제1 홈을 형성하고, 상기 제2 세라믹 박판의 상면에 상기 제2 비아 전극의 절단면의 면방향으로 스크라이빙 라인을 이루는 제2 홈을 형성하는 단계를 더 포함하고, 상기 다층 세라믹 기판을 절단하는 단계는, 상기 제1 홈 및 상기 제2 홈에 의한 스크라이빙 라인에 외력을 가함으로써 상기 다층 세라믹 기판을 절단한다.Preferably, the method of manufacturing the multilayer ceramic substrate includes forming a first groove forming a scribing line in a direction of a cut surface of the first via electrode on an upper surface of the first thin ceramic plate, and The step of forming a second groove forming a scribing line in the direction of the cut surface of the second via electrode on the upper surface of the thin ceramic plate, wherein the step of cutting the multi-layer ceramic substrate comprises the first groove and the The multilayer ceramic substrate is cut by applying an external force to the scribing line formed by the second groove.

본 발명은 기판의 상하면 외에 측면에도 전극을 형성함으로써 기판의 활용도를 높이고, 다수의 전자부품의 기판연결을 가능하게 하며, 기능적/물리적으로 복잡한 구조의 전자부품의 기판연결을 가능하게 하는 다층 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.The present invention increases the usability of the board by forming electrodes on the side surface as well as the upper and lower surfaces of the board, enabling a board connection of a number of electronic components, and enabling a board connection of electronic components having a functionally/physically complex structure. and a method for producing the same.

본 발명은 기판에 기 형성된 비아 전극을 가로지르며 기판을 절단하여 비아 전극의 측면이 노출되도록 하고 노출된 비아 전극의 측면이 전극 역할을 하도록 하여 보다 수월하게 측면 전극을 형성시키는 다층 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.The present invention cuts the substrate across via electrodes already formed on the substrate so that the side of the via electrode is exposed, and the exposed side of the via electrode serves as an electrode to more easily form a side electrode. A multi-layer ceramic substrate and its manufacture method can be provided.

도 1은 본 발명의 일 실시예에 따른, 한 개 층의 측면에 전극이 형성되는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 2는 본 발명의 다른 일 실시예에 따른, 모든 층의 측면에 전극이 형성되는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 3은 본 발명의 다른 일 실시예에 따른, 총 3개의 층 중 상위 2개 층의 측면에 전극이 형성되는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 4는 본 발명의 다른 일 실시예에 따른, 총 3개의 층 중 최상위층과 최하위층의 측면에 전극이 형성되는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
도 6은 본 발명의 다른 일 실시예에 따른, 모든 층의 측면에 전극이 형성되는 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 과정 중 비아 전극이 절단된 모습을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 과정 중 다층 세라믹 기판의 절단 직전의 모습을 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 과정 중 다층 세라믹 기판이 절단된 모습을 나타낸 도면이다.
도 10은 본 발명의 다른 일 실시예에 따른, 측면에 전극이 형성되는 다층 세라믹 기판의 제조 과정 중 각 세라믹 박판의 상면에 스크라이빙 라인이 형성된 모습을 나타낸 도면이다.1 is a view showing the structure of a multi-layer ceramic substrate in which an electrode is formed on a side surface of one layer according to an embodiment of the present invention.
2 is a view showing the structure of a multi-layer ceramic substrate in which electrodes are formed on the side surfaces of all layers according to another embodiment of the present invention.
3 is a view showing the structure of a multi-layer ceramic substrate in which electrodes are formed on the side surfaces of upper two layers among a total of three layers according to another embodiment of the present invention.
FIG. 4 is a view showing the structure of a multi-layer ceramic substrate in which electrodes are formed on side surfaces of an uppermost layer and a lowermost layer among a total of three layers according to another embodiment of the present invention.
5 is a view illustrating a method of manufacturing a multi-layer ceramic substrate having electrodes formed on side surfaces according to an embodiment of the present invention.
6 is a view showing a method of manufacturing a multilayer ceramic substrate in which electrodes are formed on side surfaces of all layers according to another embodiment of the present invention.
7 is a view showing a state in which a via electrode is cut during a manufacturing process of a multilayer ceramic substrate on which electrodes are formed on a side surface according to an embodiment of the present invention.
FIG. 8 is a view showing a state right before cutting of the multilayer ceramic substrate during the manufacturing process of the multilayer ceramic substrate having electrodes formed on its side surfaces according to an embodiment of the present invention.
9 is a view showing a state in which the multilayer ceramic substrate is cut during the manufacturing process of the multilayer ceramic substrate on which electrodes are formed on the side surface according to an embodiment of the present invention.
10 is a view showing a state in which scribing lines are formed on the upper surface of each ceramic thin plate during the manufacturing process of the multilayer ceramic substrate on which electrodes are formed on the side surface according to another embodiment of the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.Hereinafter, some embodiments of the present invention will be described in detail through exemplary drawings. In adding reference numerals to components of each drawing, it should be noted that the same components have the same numerals as much as possible, even if they are displayed on different drawings.

그리고 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.And, in describing the embodiments of the present invention, if it is determined that a detailed description of a related known configuration or function hinders understanding of the embodiments of the present invention, the detailed description will be omitted.

또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.Also, terms such as first, second, A, B, (a), and (b) may be used to describe components of an embodiment of the present invention. These terms are only used to distinguish the component from other components, and the nature, order, or order of the corresponding component is not limited by the term.

도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 측면에 전극이 형성되는 다층 세라믹 기판(이하, “본 다층 세라믹 기판”이라 한다)의 구조에 대하여, 이하 설명한다.Referring to FIGS. 1 to 4 , a structure of a multilayer ceramic substrate (hereinafter, referred to as “this multilayer ceramic substrate”) having electrodes formed on side surfaces according to an embodiment of the present invention will be described below.

도 1은 한 개 층의 측면에 전극이 형성되는 본 다층 세라믹 기판의 구조를 나타낸 도면이다. 그리고, 도 2는 모든 층의 측면에 전극이 형성되는 본 다층 세라믹 기판의 구조를 나타낸 도면이다.1 is a view showing the structure of this multi-layer ceramic substrate in which electrodes are formed on the side surfaces of one layer. And, FIG. 2 is a view showing the structure of this multilayer ceramic substrate in which electrodes are formed on the side surfaces of all layers.

도 1 내지 도 2를 참조하면, 본 다층 세라믹 기판은 제1 세라믹 박판(110) 및 제1 세라믹 박판(110)의 상부에 배치되는 제2 세라믹 박판(120)을 포함한다. 그리고, 제1 세라믹 박판(110) 및/또는 제2 세라믹 박판의 일측면에는 전극(310, 320)이 형성된다.Referring to FIGS. 1 and 2 , the multilayer ceramic substrate includes a first ceramic thin plate 110 and a second ceramic thin plate 120 disposed on the first ceramic thin plate 110 . In addition, electrodes 310 and 320 are formed on one side of the first thin ceramic plate 110 and/or the second ceramic thin plate.

도 1과 도 2에는 두 개 층으로 이루어진 다층 세라믹 기판을 표현했으나, 이에 제한되지 않고, 다층 세라믹 기판을 이루는 적어도 하나 이상의 세라믹 박판의 측면에 전극이 형성될 수 있고, 이로써, 본 다층 세라믹 기판의 일측면 전체에 걸쳐 측면 전극이 형성될 수 있고 또는, 일부 층에만 측면 전극이 형성될 수 있다.Although a multilayer ceramic substrate composed of two layers is shown in FIGS. 1 and 2, it is not limited thereto, and electrodes may be formed on the side surfaces of at least one ceramic thin plate constituting the multilayer ceramic substrate, thereby forming the multilayer ceramic substrate. Side electrodes may be formed over the entire one side surface or side electrodes may be formed only on some layers.

도 3은 총 3개의 층으로 구성된 다층 세라믹 기판에서 상위 2개 층의 측면에 전극이 형성된 모습을 나타낸 도면이고, 도 4는 최상위층과 최하위층의 측면에만 전극이 형성된 다층 세라믹 기판의 모습을 나타낸 도면이다.3 is a view showing electrodes formed on the side surfaces of the upper two layers in a multilayer ceramic substrate composed of a total of three layers, and FIG. 4 is a view showing a multilayer ceramic substrate having electrodes formed only on the side surfaces of the uppermost layer and the lowermost layer. .

도 3을 참조하면, 측면 전극(320, 330)은 상위 2개 층(120, 130)에만 형성되므로, 상위 2개 층(120, 130)의 박판에만 전기적 연결이 필요한 전자부품 등이 측면 전극(320, 330)을 통해 본 다층 세라믹 기판에 연결될 수 있다.Referring to FIG. 3, since the side electrodes 320 and 330 are formed only on the upper two layers 120 and 130, electronic components that require electrical connection only to the thin plates of the upper two layers 120 and 130 may be used as side electrodes ( 320, 330) may be connected to the present multilayer ceramic substrate.

마찬가지로, 도 4를 참조하면, 측면 전극(310, 330)은 최상위층(130)과 최하위층(110)에만 형성되므로, 최하위층(110)과 최상위층(130)의 박판에만 전기적 연결이 필요한 전자부품 등의 측면 전극(310, 330)을 통해 본 다층 세라믹 기판에 연결될 수 있다.Similarly, referring to FIG. 4 , since the side electrodes 310 and 330 are formed only on the uppermost layer 130 and the lowermost layer 110, only the thin plates of the lowermost layer 110 and the uppermost layer 130 need to be electrically connected to the side surface of an electronic component or the like. Through the electrodes 310 and 330, it may be connected to the multilayer ceramic substrate.

도 5 내지 도 10을 참조하여, 본 다층 세라믹 기판의 제조 방법에 대하여, 이하 설명한다.Referring to Figs. 5 to 10, the manufacturing method of this multi-layer ceramic substrate will be described below.

도 5는 일부 층의 측면에만 전극이 형성되는 본 다층 세라믹 기판의 제조 방법을 나타낸 도면이고, 도 6은 모든 층의 측면에 전극이 형성되는 본 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.FIG. 5 is a view showing a method of manufacturing the multilayer ceramic substrate in which electrodes are formed on only the side surfaces of some layers, and FIG. 6 is a view showing a method of manufacturing the multilayer ceramic substrate in which electrodes are formed on the side surfaces of all layers.

도 5를 참조하면, 본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판(110)에 비아홀(310)을 형성하고 비아홀(310)에 도전성 재료를 충진하여 비아 전극(310)을 형성하는 단계(S110); 제1 세라믹 박판(110)의 상면에 수직한 방향으로 비아 전극(310)을 절단하는 단계(S120); 제1 세라믹 박판(110)과 제2 세라믹 박판(120)을 적층하는 단계(S130); 및/또는 비아 전극(310)의 절단면의 면방향으로, 제1 세라믹 박판(110)과 제2 세라믹 박판(120)이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계(S140)를 포함한다.Referring to FIG. 5 , the method of manufacturing a multilayer ceramic substrate includes forming via holes 310 in a first thin ceramic plate 110 and filling the via holes 310 with a conductive material to form a via electrode 310 (S110). ); cutting the via electrode 310 in a direction perpendicular to the upper surface of the first thin ceramic plate 110 (S120); Laminating the first ceramic thin plate 110 and the second ceramic thin plate 120 (S130); and/or cutting the multilayer ceramic substrate formed by stacking the first ceramic thin plate 110 and the second ceramic thin plate 120 in the plane direction of the cut surface of the via electrode 310 ( S140 ).

즉, 도 5에서는 도 1의 구조와 같이, 두 개 층으로 구성되는 다층 세라믹 기판에서 한 개 층에만 측면 전극이 형성되는 다층 세라믹 기판의 제조 방법을 설명했으나, 본 발명은 이에 제한되지 않고, 복수 개의 층을 포함하는 다층 세라믹 기판에서 일부 층의 측면에만 전극이 형성되는 다층 세라믹 기판을 제조할 수 있다.That is, in FIG. 5, as in the structure of FIG. 1, a method of manufacturing a multilayer ceramic substrate in which a side electrode is formed on only one layer of a multilayer ceramic substrate composed of two layers has been described, but the present invention is not limited thereto, and a plurality of In a multilayer ceramic substrate including two layers, a multilayer ceramic substrate in which electrodes are formed only on side surfaces of some layers may be manufactured.

또는, 도 6을 참조하면, 본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판에 제1 비아홀을 형성하고 제1 비아홀에 도전성 재료를 충진하여 제1 비아 전극을 형성하고, 제2 세라믹 박판에 제2 비아홀을 형성하고 제2 비아홀에 도전성 재료를 충진하여 제2 비아 전극을 형성하는 단계(S210); 제1 세라믹 박판의 상면에 수직한 방향으로 제1 비아 전극을 절단하고, 제2 세라믹 박판의 상면에 수직한 방향으로 제2 비아 전극을 절단하는 단계(S220); 제1 비아 전극의 상면과 제2 비아 전극의 하면이 서로 접하도록, 제1 세라믹 박판의 상부에 제2 세라믹 박판을 적층하는 단계(S230); 및/또는 제1 비아 전극의 절단면과 제2 비아 전극의 절단면의 면방향으로, 제1 세라믹 박판과 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계(S240)를 포함한다.Alternatively, referring to FIG. 6 , the manufacturing method of the multilayer ceramic substrate includes forming a first via hole in a first thin ceramic plate, filling the first via hole with a conductive material to form a first via electrode, and forming a first via hole in the second ceramic thin plate. forming 2 via holes and filling the second via holes with a conductive material to form a second via electrode (S210); cutting the first via electrode in a direction perpendicular to the top surface of the first thin ceramic plate and cutting the second via electrode in a direction perpendicular to the top surface of the second ceramic thin plate (S220); stacking a second ceramic thin plate on top of the first ceramic thin plate so that the upper surface of the first via electrode and the lower surface of the second via electrode come into contact with each other (S230); and/or cutting the multilayer ceramic substrate formed by stacking the first ceramic thin plate and the second ceramic thin plate in the plane direction of the cut surface of the first via electrode and the cut surface of the second via electrode (S240).

즉, 도 6에서는 도 2의 구조와 같이, 두 개 층으로 구성되는 다층 세라믹 기판에서 두 개 층 모두에서 측면 전극이 형성되는 다층 세라믹 기판의 제조 방법을 설명했으나, 본 발명은 이에 제한되지 않고, 복수 개의 층을 포함하는 다층 세라믹 기판에서 모든 층 또는 일부의 서로 접하는 복수 개의 층의 측면에 전극이 형성되는 다층 세라믹 기판을 제조할 수 있다.That is, in FIG. 6, as in the structure of FIG. 2, a method of manufacturing a multilayer ceramic substrate in which side electrodes are formed in both layers in a multilayer ceramic substrate composed of two layers has been described, but the present invention is not limited thereto, In a multilayer ceramic substrate including a plurality of layers, a multilayer ceramic substrate in which electrodes are formed on side surfaces of all or some of the layers in contact with each other may be manufactured.

도 7은 본 다층 세라믹 기판의 제조 과정 중 비아 전극이 절단된 모습을 나타낸 도면이고, 도 8은 본 다층 세라믹 기판의 제조 과정 중 다층 세라믹 기판의 절단 직전의 모습을 나타낸 도면이며, 도 9는 본 다층 세라믹 기판의 제조 과정 중 다층 세라믹 기판이 절단된 모습을 나타낸 도면이고, 도 10은 본 다층 세라믹 기판의 제조 과정 중 각 세라믹 박판의 상면에 스크라이빙 라인이 형성된 모습을 나타낸 도면이다.7 is a view showing a state in which via electrodes are cut during the manufacturing process of the multilayer ceramic substrate, FIG. 8 is a view showing a state immediately before cutting the multilayer ceramic substrate during the manufacturing process of the multilayer ceramic substrate, and FIG. This is a view showing how the multilayer ceramic substrate is cut during the manufacturing process of the multilayer ceramic substrate, and FIG. 10 is a view showing how scribing lines are formed on the upper surface of each thin ceramic plate during the manufacturing process of the multilayer ceramic substrate.

도 7 내지 도 10을 참조하여, 본 다층 세라믹 기판의 제조 방법에 대해, 이하 보다 상세히 설명한다.Referring to FIGS. 7 to 10 , the manufacturing method of this multi-layer ceramic substrate will be described in more detail below.

S110 단계에서, 본 발명은 제1 세라믹 박판(110)에 비아홀(310)을 형성하고 형성된 비아홀(310)에 도전성 재료를 충진하여 비아 전극(310)을 형성한다.In step S110 , the via hole 310 is formed in the first thin ceramic plate 110 and the formed via hole 310 is filled with a conductive material to form the via electrode 310 .

이때, 제1 세라믹 박판(110)과 후술할 제2 세라믹 박판(120)은 각각의 세라믹 그린 시트를 소성하여 생성되며, 구체적으로 무산소 환원 환경 또는 대기 환경에서 1000 내지 1600도로 1시간 내지 5시간동안 세라믹 그린 시트를 소성함으로써 제1 세라믹 박판(110) 및 제2 세라믹 박판(120)이 생성된다. 이때 생성되는 제1 세라믹 박판(110) 및 제2 세라믹 박판(120)의 두께는 10 내지 500마이크론일 수 있고 직경은 12인치 이상일 수 있다.At this time, the first ceramic thin plate 110 and the second ceramic thin plate 120 to be described later are produced by firing each ceramic green sheet, and specifically, in an oxygen-free reducing environment or an atmospheric environment at 1000 to 1600 degrees for 1 hour to 5 hours. The first ceramic thin plate 110 and the second ceramic thin plate 120 are produced by firing the ceramic green sheet. At this time, the first ceramic thin plate 110 and the second thin ceramic plate 120 produced may have a thickness of 10 to 500 microns and a diameter of 12 inches or more.

한편, 제1 세라믹 박판(110)에 형성되는 비아홀(310)은 레이저 조사, 케미칼 에칭 등의 공정을 통해 형성될 수 있고, 도면에는 사각형의 형태로 표현됐으나 원형으로 형성될 수 있고 이때 형성되는 비아홀의 직경은 30 내지 200마이크론일 수 있다. 한편, 비아홀(310)에 충진되는 도전성 재료는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 적어도 어느 하나의 소재에 해당할 수 있고, 충진된 도전성 재료는 열처리 공정을 통해 비아홀(310) 내에서 경화되어 비아 전극(310)을 형성한다. 본 명세서에서는 비아홀과 비아 전극에 동일한 부호를 붙여 설명하지만, 비아홀에 도전성 재료가 충진된 후 경화되면 비아 전극이 되는 것이다. 도전성 재료는 0.1 내지 10 중량퍼센트의 무기물 재료를 포함할 수 있다.Meanwhile, the via hole 310 formed in the first thin ceramic plate 110 may be formed through a process such as laser irradiation or chemical etching, and may be formed in a circular shape although represented in a rectangular shape in the drawings. may be between 30 and 200 microns in diameter. Meanwhile, the conductive material filled in the via hole 310 may correspond to at least one of Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo, and W, and the filled conductive material may be subjected to a heat treatment process Through this, it is hardened in the via hole 310 to form the via electrode 310 . In this specification, the same reference numerals are used for the via hole and the via electrode, but when the via hole is filled with a conductive material and cured, the via electrode becomes a via electrode. The conductive material may include 0.1 to 10 weight percent of an inorganic material.

S120 단계에서, 도 7을 참조하면, 본 발명은 제1 세라믹 박판(110)의 상면에 수직한 방향으로 비아 전극(310)을 절단한다. 이때, 레이저 조사를 통해 비아 전극(310)이 절단되며, 도 7에서 절단선(10)은 비아 전극(310)의 중앙을 가로지르지만, 이에 제한되지는 않는다.In step S120 , referring to FIG. 7 , the via electrode 310 is cut in a direction perpendicular to the upper surface of the first thin ceramic plate 110 . At this time, the via electrode 310 is cut through laser irradiation, and the cutting line 10 in FIG. 7 crosses the center of the via electrode 310, but is not limited thereto.

S130 단계에서, 본 발명은 제1 세라믹 박판(110)과 제2 세라믹 박판(120)을 적층하는데, 이때 제1 세라믹 박판(110)과 제2 세라믹 박판(120)에 형성되는 도전성 패턴과 비아홀들이 서로 도통되도록 적층된다.In step S130, the present invention laminates the first ceramic thin plate 110 and the second ceramic thin plate 120. At this time, the conductive patterns and via holes formed on the first ceramic thin plate 110 and the second ceramic thin plate 120 are They are stacked so that they are conductive to each other.

S140 단계에서, 도 8을 참조하면, 본 발명은 비아 전극(310)의 절단면(20)의 면방향(30)으로, 제1 세라믹 박판(110)과 제2 세라믹 박판(120)이 적층되어 형성된 다층 세라믹 기판을 절단한다. 이때, 다층 세라믹 기판은 톱(SAW) 방식으로 절단될 수 있다. 상술한 바와 같이 절단된 다층 세라믹 기판은 도 9와 같이, 비아 전극(310)의 좌측면이 기판 외부에 노출되어 측면 전극을 형성한다.In step S140, referring to FIG. 8, the present invention is formed by stacking the first ceramic thin plate 110 and the second ceramic thin plate 120 in the plane direction 30 of the cut surface 20 of the via electrode 310. Cut the multi-layer ceramic substrate. In this case, the multi-layer ceramic substrate may be cut using a saw (SAW) method. In the multilayer ceramic substrate cut as described above, as shown in FIG. 9 , the left surface of the via electrode 310 is exposed to the outside of the substrate to form a side electrode.

한편, S210 내지 S240 단계에 따르면, S110 내지 S140 단계와 달리, 제1 세라믹 박판(110)뿐만 아니라 제2 세라믹 박판(120)에도 비아 전극을 형성하고, 형성된 모든 비아 전극을 절단한다. 그리고, 제1 비아 전극(310)의 상면과 제2 비아 전극(320)의 하면이 서로 접하도록, 제1 세라믹 박판(110)의 상부에 제2 세라믹 박판(120)을 적층한 뒤, 적층된 다층 세라믹 기판을 제1 비아 전극(310)의 절단면과 제2 비아 전극(320)의 절단면의 면방향으로 절단한다. 상술한 공정 외의 공정은 S110 내지 S140의 공정과 동일하며, 이에 대한 상세한 설명은 생략한다.Meanwhile, in steps S210 to S240, unlike steps S110 to S140, via electrodes are formed not only in the first ceramic thin plate 110 but also in the second ceramic thin plate 120, and all formed via electrodes are cut. Then, the second ceramic thin plate 120 is laminated on top of the first ceramic thin plate 110 so that the upper surface of the first via electrode 310 and the lower surface of the second via electrode 320 are in contact with each other, and then the laminated The multilayer ceramic substrate is cut in the direction of the cut surface of the first via electrode 310 and the cut surface of the second via electrode 320 . Processes other than the above process are the same as the processes of S110 to S140, and detailed description thereof will be omitted.

도 10을 참조하면, 본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판(110)의 상면에 제1 비아 전극(310)의 절단면의 면방향으로 스크라이빙(Scribing) 라인을 이루는 제1 홈(210)을 형성하고, 제2 세라믹 박판(120)의 상면에 제2 비아 전극(320)의 절단면의 면방향으로 스크라이빙 라인을 이루는 제2 홈(220)을 형성하는 단계를 더 포함할 수 있고, 다층 세라믹 기판을 절단하는 S140, S240 단계는, 제1 홈(210) 및 제2 홈(220)에 의한 스크라이빙 라인에 외력을 가함으로써 다층 세라믹 기판을 절단할 수 있다.Referring to FIG. 10 , the manufacturing method of the multi-layer ceramic substrate includes a first groove forming a scribing line in the direction of the cut surface of the first via electrode 310 on the upper surface of the first ceramic thin plate 110. 210), and forming a second groove 220 forming a scribing line in the direction of the cut surface of the second via electrode 320 on the upper surface of the second thin ceramic plate 120. In steps S140 and S240 of cutting the multilayer ceramic substrate, the multilayer ceramic substrate may be cut by applying an external force to the scribing line formed by the first groove 210 and the second groove 220 .

이때, 스크라이빙(Scribing)이란 편도 절단의 한 공정으로 대면적 기판을 여러 개의 사용 가능한 기판칩으로 분할하기 위하여 절단할 곳에 미리 선을 긋는 작업을 말하며, 스크라이빙 라인은 이때 형성되는 선을 말하는데, 본 발명에서, 제1 홈(210)과 제2 홈(220)은, 다층 세라믹 기판의 단면 상, 상하방향으로 연장되는 일직선 상에 형성된다. 즉, 제1 홈(210)이 형성된 제1 세라믹 박판(110)과 제2 홈(220)이 형성된 제2 세라믹 박판이 적층된 다층 세라믹 기판에 외력을 가했을 때, 제1 세라믹 박판(110)과 제2 세라믹 박판(120)이 평면상 동일지점이 절단되도록, 다층 세라믹 기판의 단면을 기준으로 다층 세라믹 기판의 상부면 또는 하부면으로부터 직각을 이루는 일직선 상에 제1 홈(210)과 제2 홈(220)이 형성된다. 따라서, 제1 홈(210)에 따른 스크라이빙 라인과 제2 홈(220)에 따른 스크라이빙 라인은 서로 평행하게 형성된다. 이와 같이, 스크라이빙 라인이 형성된 채 제작된 다층 세라믹 기판 블록을 탄성이 있는 바닥면 상에 두고, 다층 세라믹 기판 블록의 상부면을 롤러 등을 통해 외력을 가하면, 스크라이빙 라인 부분이 매끄럽게 절단될 수 있다. 이때, 본 발명은 제1 홈(210)을 제1 세라믹 박판(110)의 두께의 10 내지 50%의 두께로 형성하고, 제2 홈(220)을 제2 세라믹 박판(120)의 두께의 10 내지 50%의 두께로 형성할 수 있다.At this time, scribing is a process of one-way cutting, and refers to the operation of drawing a line in advance at the place to be cut in order to divide a large-area board into several usable board chips. In other words, in the present invention, the first groove 210 and the second groove 220 are formed on a straight line extending in the vertical direction on the cross section of the multilayer ceramic substrate. That is, when an external force is applied to the multilayer ceramic substrate in which the first ceramic thin plate 110 having the first groove 210 and the second ceramic thin plate having the second groove 220 are stacked, the first ceramic thin plate 110 and The first groove 210 and the second groove are formed on a straight line perpendicular to the upper or lower surface of the multilayer ceramic substrate based on the cross section of the multilayer ceramic substrate so that the second thin ceramic plate 120 is cut at the same point on a plane. (220) is formed. Accordingly, the scribing line along the first groove 210 and the scribing line along the second groove 220 are formed parallel to each other. In this way, when the multilayer ceramic substrate block manufactured with the scribing line formed is placed on an elastic bottom surface and an external force is applied to the upper surface of the multilayer ceramic substrate block through a roller or the like, the scribing line portion is smoothly cut It can be. At this time, in the present invention, the first groove 210 is formed with a thickness of 10 to 50% of the thickness of the first ceramic thin plate 110, and the second groove 220 is formed with a thickness of 10% of the thickness of the second ceramic thin plate 120. to 50% thickness.

한편, 본 다층 세라믹 기판의 제조 방법은, 제1 세라믹 박판(110) 및 제2 세라믹 박판(120)의 상면 및/또는 하면에 도전성 패턴을 인쇄하는 단계; 제1 세라믹 박판(110)의 상면에 본딩제를 도포하는 단계; 및/또는 적층된 세라믹 박판들을 열처리하여 제1 세라믹 박판(110)과 제2 세라믹 박판(120) 사이에 도포된 본딩제를 녹임으로써 세라믹 박판들을 서로 접착시키는 단계를 더 포함할 수 있다.Meanwhile, the manufacturing method of the multilayer ceramic substrate includes the steps of printing a conductive pattern on the upper and/or lower surfaces of the first ceramic thin plate 110 and the second ceramic thin plate 120; Applying a bonding agent to the upper surface of the first ceramic thin plate 110; and/or heat-treating the stacked ceramic thin plates to melt the bonding agent applied between the first ceramic thin plate 110 and the second ceramic thin plate 120, thereby adhering the ceramic thin plates to each other.

이때, 인쇄되는 도전성 패턴은 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 적어도 어느 하나의 소재에 해당할 수 있고, 인쇄된 도전성 패턴은 열처리 공정을 통해 세라믹 박판의 표면에서 경화되어 전극을 형성한다. 이때, 인쇄되는 도전성 패턴의 두께는 1 내지 10마이크론일 수 있다. 도전성 패턴은 0.1 내지 10 중량퍼센트의 무기물 재료를 포함할 수 있다.At this time, the printed conductive pattern may correspond to at least one material of Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo, and W, and the printed conductive pattern is a ceramic thin plate through a heat treatment process. It hardens on the surface to form an electrode. In this case, the thickness of the printed conductive pattern may be 1 to 10 microns. The conductive pattern may include 0.1 to 10 weight percent of an inorganic material.

한편, 본 단계에서 각 세라믹 박판의 상하면에 인쇄되는 도전성 패턴은 세라믹 박판 내부에 형성되는 비아홀의 상하부면과 접하도록 형성되어, 각 세라믹 박판의 상하부면에 인쇄되는 도전성 패턴이 비아홀을 통해 서로 전기적으로 연결된다.Meanwhile, in this step, the conductive patterns printed on the upper and lower surfaces of each thin ceramic plate are formed to contact the upper and lower surfaces of via holes formed inside the thin ceramic plates, so that the conductive patterns printed on the upper and lower surfaces of each thin ceramic plate are electrically connected to each other through the via holes. Connected.

본 발명은 제1 세라믹 박판(110)과 제2 세라믹 박판(120)을 접착시키기 위하여, 본딩제는 제1 세라믹 박판(110) 상에 형성된 도전성 패턴, 제1 홈 내부 및/또는 제1 세라믹 박판(110)의 상면 위로 도포된다. 이때, 본 단계에서 사용되는 본딩제는 세라믹 박판의 단면과 도전성 패턴에 영향을 주지 않는 재료로서, 유리, 세라믹 등과 같은 무기물과 에폭시 등의 유기물 중 적어도 어느 하나로 구성될 수 있다. 일 실시예에 따르면, 본 단계에서, 본 발명은 제1 홈을 피해 제1 세라믹 박판의 상부면에 본딩제를 도포한다. 즉, 본딩제는 세라믹 박판상 형성된 스크라이빙 라인을 피해 도포된다. 본딩제는 0.1 내지 20 중량퍼센트의 무기물 재료를 포함할 수 있다.In the present invention, in order to bond the first ceramic thin plate 110 and the second ceramic thin plate 120, the bonding agent is a conductive pattern formed on the first ceramic thin plate 110, the inside of the first groove, and/or the first ceramic thin plate. It is applied over the top surface of (110). At this time, the bonding agent used in this step is a material that does not affect the cross section of the thin ceramic plate and the conductive pattern, and may be composed of at least one of inorganic materials such as glass and ceramics and organic materials such as epoxy. According to one embodiment, in this step, the present invention applies a bonding agent to the upper surface of the first thin ceramic plate avoiding the first groove. That is, the bonding agent is applied avoiding the scribing line formed on the thin ceramic plate. The bonding agent may include 0.1 to 20 weight percent of inorganic material.

이후, 본 발명은 적층된 세라믹 박판들을 열처리하여 세라믹 박판들 사이에 도포된 본딩제를 녹임으로써 세라믹 박판들을 서로 접착시킬 수 있다. 이때, 본딩제의 녹는점은 본딩제를 구성하는 소재에 따라 다를 수 있는데, 세라믹 박판, 세라믹 박판에 인쇄된 패턴 및/또는 세라믹 박판의 비아홀에 충진된 도전성 재료까지 녹는 것을 방지하기 위하여, 본딩제의 녹는점은 세라믹 박판의 녹는점, 패턴 인쇄에 사용된 도전성 재료의 녹는점 및 비아홀에 충진된 도전성 재료의 녹는점보다 낮을 수 있다. 즉, 본 발명은 적층된 세라믹 박판들을 본딩제의 녹는점보다 높고 상기 세라믹 박판과 상기 재료들의 녹는점보다 낮은 온도에서 열처리할 수 있다. 이러한 열처리 공정을 통해 형성되는 본딩층은 2 내지 100마이크론의 두께를 가질 수 있다.Thereafter, in the present invention, the ceramic thin plates may be bonded to each other by heat-treating the laminated ceramic thin plates to melt the bonding agent applied between the ceramic thin plates. At this time, the melting point of the bonding agent may vary depending on the material constituting the bonding agent. In order to prevent melting of the ceramic thin plate, the pattern printed on the ceramic thin plate and / or the conductive material filled in the via hole of the ceramic thin plate, the bonding agent The melting point of may be lower than the melting point of the thin ceramic plate, the melting point of the conductive material used for pattern printing, and the melting point of the conductive material filled in the via hole. That is, in the present invention, the laminated ceramic thin plates can be heat treated at a temperature higher than the melting point of the bonding agent and lower than the melting points of the ceramic thin plates and the materials. The bonding layer formed through this heat treatment process may have a thickness of 2 to 100 microns.

본 명세서에는 본 발명을 표현하기 위한 최소 단위인 두 개 층으로 구성된 다층 세라믹 기판을 일 예로 들었으나, 두 개 층 이상의 층으로 구성된 다층 세라믹 기판에도 본 발명이 적용될 수 있다.In the present specification, a multilayer ceramic substrate composed of two layers, which is the minimum unit for expressing the present invention, is exemplified, but the present invention can also be applied to a multilayer ceramic substrate composed of two or more layers.

본 발명의 보호범위가 이상에서 명시적으로 설명한 실시예의 기재와 표현에 제한되는 것은 아니다. 또한, 본 발명이 속하는 기술분야에서 자명한 변경이나 치환으로 말미암아 본 발명이 보호범위가 제한될 수도 없음을 다시 한 번 첨언한다.The protection scope of the present invention is not limited to the description and expression of the embodiments explicitly described above. In addition, it is added once again that the scope of protection of the present invention cannot be limited due to obvious changes or substitutions in the technical field to which the present invention belongs.

10: 절단선 20: 절단면, 스크라이빙 라인
30: 절단면 면방향 110: 제1 세라믹 박판
120: 제2 세라믹 박판 210: 제1 홈
220: 제2 홈 310: 제1 비아 전극(측면 전극)
320: 제2 비아 전극(측면 전극) 330: 측면 전극10: cutting line 20: cutting plane, scribing line
30: cutting surface direction 110: first ceramic thin plate
120: second ceramic thin plate 210: first groove
220: second groove 310: first via electrode (side electrode)
320: second via electrode (side electrode) 330: side electrode

Claims (5)

삭제delete 세라믹 그린 시트를 1000 내지 1600 ℃의 온도로 소성하여 제1 세라믹 박판 및 제2 세라믹 박판을 생성하는 단계;
상기 제1 세라믹 박판에 비아홀을 형성하고 상기 비아홀에 도전성 재료를 충진하여 비아 전극을 형성하는 단계;
상기 제1 세라믹 박판의 상면에 상기 비아 전극의 절단면의 면방향으로 스크라이빙(Scribing) 라인을 이루는 제1 홈을 형성하고, 상기 제2 세라믹 박판의 상면에 상기 비아 전극의 절단면의 면방향으로 상기 제1 홈에 따른 스크라이빙 라인과 서로 평행한 위치에 스크라이빙 라인을 이루는 제2 홈을 형성하는 단계;
상기 제1 세라믹 박판의 상면에 수직한 방향으로 상기 비아 전극을 절단하는 단계;
상기 제1 세라믹 박판의 상면에 본딩제를 도포하는 단계;
상기 제1 세라믹 박판의 상부에 상기 제2 세라믹 박판을 적층하여 다층 세라믹 기판을 형성하는 단계;
상기 다층 세라믹 기판을, 상기 본딩제의 녹는점보다 높고, 상기 비아홀에 충진된 도전성 재료, 상기 제1 세라믹 박판 및 상기 제2 세라믹 박판의 녹는점보다 낮은 온도로 열처리하여, 상기 제1 세라믹 박판 및 상기 제2 세라믹 박판을 서로 접착시키는 단계; 및
상기 비아 전극의 절단면의 면방향으로, 상기 제1 세라믹 박판과 상기 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계를 포함하되,
상기 비아 전극을 절단하는 단계는, 레이저 조사를 통해 상기 비아 전극을 절단하고,
상기 다층 세라믹 기판을 절단하는 단계는, 상기 제1 홈 및 상기 제2 홈에 의한 스크라이빙 라인에 외력을 가함으로써 상기 다층 세라믹 기판을 절단하는 것을 특징으로 하는, 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법.Calcining the ceramic green sheet at a temperature of 1000 to 1600 ° C. to produce a first ceramic thin plate and a second ceramic thin plate;
forming a via hole in the first thin ceramic plate and filling the via hole with a conductive material to form a via electrode;
A first groove forming a scribing line is formed on the upper surface of the first ceramic thin plate in the direction of the cut surface of the via electrode, and on the upper surface of the second ceramic thin plate in the direction of the cut surface of the via electrode forming a second groove forming a scribing line at a position parallel to the scribing line along the first groove;
cutting the via electrode in a direction perpendicular to the upper surface of the first thin ceramic plate;
applying a bonding agent to the upper surface of the first thin ceramic plate;
forming a multilayer ceramic substrate by laminating the second ceramic thin plate on top of the first ceramic thin plate;
The multi-layer ceramic substrate is heat-treated at a temperature higher than the melting point of the bonding agent and lower than the melting points of the conductive material filled in the via hole, the first thin ceramic plate, and the second thin ceramic plate, so that the first ceramic thin plate and bonding the second thin ceramic plates to each other; and
Cutting a multi-layer ceramic substrate formed by stacking the first ceramic thin plate and the second ceramic thin plate in a plane direction of the cut surface of the via electrode,
In the cutting of the via electrode, the via electrode is cut through laser irradiation,
The cutting of the multilayer ceramic substrate may include cutting the multilayer ceramic substrate by applying an external force to a scribing line formed by the first groove and the second groove, wherein electrodes are formed on the side surface of the multilayer ceramic substrate. Substrate manufacturing method. 세라믹 그린 시트를 1000 내지 1600 ℃의 온도로 소성하여 제1 세라믹 박판 및 제2 세라믹 박판을 생성하는 단계;
상기 제1 세라믹 박판에 제1 비아홀을 형성하고 상기 제1 비아홀에 도전성 재료를 충진하여 제1 비아 전극을 형성하고, 상기 제2 세라믹 박판에 제2 비아홀을 형성하고 상기 제2 비아홀에 도전성 재료를 충진하여 제2 비아 전극을 형성하는 단계;
상기 제1 세라믹 박판의 상면에 상기 제1 비아 전극의 절단면의 면방향으로 스크라이빙(Scribing) 라인을 이루는 제1 홈을 형성하고, 상기 제2 세라믹 박판의 상면에 상기 제2 비아 전극의 절단면의 면방향으로 상기 제1 홈에 따른 스크라이빙 라인과 서로 평행한 위치에 스크라이빙 라인을 이루는 제2 홈을 형성하는 단계;
상기 제1 세라믹 박판의 상면에 수직한 방향으로 상기 제1 비아 전극을 절단하고, 상기 제2 세라믹 박판의 상면에 수직한 방향으로 상기 제2 비아 전극을 절단하는 단계;
상기 제1 세라믹 박판의 상면에 본딩제를 도포하는 단계;
상기 제1 비아 전극의 상면과 상기 제2 비아 전극의 하면이 서로 접하도록, 상기 제1 세라믹 박판의 상부에 상기 제2 세라믹 박판을 적층하여 다층 세라믹 기판을 형성하는 단계;
상기 다층 세라믹 기판을, 상기 본딩제의 녹는점보다 높고, 상기 제1 비아홀에 충진된 도전성 재료, 상기 제2 비아홀에 충진된 도전성 재료, 상기 제1 세라믹 박판 및 상기 제2 세라믹 박판의 녹는점보다 낮은 온도로 열처리하여, 상기 제1 세라믹 박판 및 상기 제2 세라믹 박판을 서로 접착시키는 단계; 및
상기 제1 비아 전극의 절단면과 상기 제2 비아 전극의 절단면의 면방향으로, 상기 제1 세라믹 박판과 상기 제2 세라믹 박판이 적층되어 형성된 다층 세라믹 기판을 절단하는 단계를 포함하되,
상기 제1 비아 전극과 상기 제2 비아 전극을 절단하는 단계는, 레이저 조사를 통해 상기 제1 비아 전극 및 상기 제2 비아 전극을 절단하고,
상기 다층 세라믹 기판을 절단하는 단계는, 상기 제1 홈 및 상기 제2 홈에 의한 스크라이빙 라인에 외력을 가함으로써 상기 다층 세라믹 기판을 절단하는 것을 특징으로 하는, 측면에 전극이 형성되는 다층 세라믹 기판 제조 방법.Calcining the ceramic green sheet at a temperature of 1000 to 1600 ° C. to produce a first ceramic thin plate and a second ceramic thin plate;
Forming a first via hole in the first thin ceramic plate, filling the first via hole with a conductive material to form a first via electrode, forming a second via hole in the second thin ceramic plate, and filling the second via hole with a conductive material filling to form a second via electrode;
A first groove forming a scribing line is formed on the upper surface of the first ceramic thin plate in the direction of the cut surface of the first via electrode, and the cut surface of the second via electrode is formed on the upper surface of the second ceramic thin plate forming a second groove constituting a scribing line at a position parallel to the scribing line along the first groove in a plane direction of the surface;
cutting the first via electrode in a direction perpendicular to the upper surface of the first ceramic thin plate and cutting the second via electrode in a direction perpendicular to the upper surface of the second ceramic thin plate;
applying a bonding agent to the upper surface of the first thin ceramic plate;
forming a multilayer ceramic substrate by laminating the second ceramic thin plate on top of the first ceramic thin plate so that the upper surface of the first via electrode and the lower surface of the second via electrode are in contact with each other;
The multi-layer ceramic substrate is higher than the melting point of the bonding agent and is higher than the melting point of the conductive material filled in the first via hole, the conductive material filled in the second via hole, the first ceramic thin plate and the second thin ceramic plate. bonding the first thin ceramic plate and the second thin ceramic plate to each other by heat treatment at a low temperature; and
Cutting a multilayer ceramic substrate formed by stacking the first ceramic thin plate and the second ceramic thin plate in a plane direction of a cut surface of the first via electrode and a cut surface of the second via electrode,
The cutting of the first via electrode and the second via electrode may include cutting the first via electrode and the second via electrode through laser irradiation;
The cutting of the multilayer ceramic substrate may include cutting the multilayer ceramic substrate by applying an external force to a scribing line formed by the first groove and the second groove, wherein electrodes are formed on the side surface of the multilayer ceramic substrate. Substrate manufacturing method. 삭제delete 삭제delete
KR1020200125866A 2020-09-28 2020-09-28 Multilayer ceramic substrate having side electrode and method of manufacturing the same KR102528873B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200125866A KR102528873B1 (en) 2020-09-28 2020-09-28 Multilayer ceramic substrate having side electrode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200125866A KR102528873B1 (en) 2020-09-28 2020-09-28 Multilayer ceramic substrate having side electrode and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20220042706A KR20220042706A (en) 2022-04-05
KR102528873B1 true KR102528873B1 (en) 2023-05-04

Family

ID=81181718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200125866A KR102528873B1 (en) 2020-09-28 2020-09-28 Multilayer ceramic substrate having side electrode and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102528873B1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248196B1 (en) * 1997-09-13 2000-03-15 김춘호 Manufacturing method of laminated ceramic part
KR20020065261A (en) * 2001-02-06 2002-08-13 전자부품연구원 ceramic piled components and method of manufacturing thereof
KR101234878B1 (en) 2011-08-05 2013-02-19 삼성전기주식회사 Ceramic substrate of thin film electrode, and method for preparing the same
EP4212497A1 (en) * 2017-05-16 2023-07-19 Heraeus Deutschland GmbH & Co. KG Ceramic-metal substrate with low amorphous phase
KR102005274B1 (en) * 2017-06-29 2019-07-31 주식회사 디아이티 Multi layer ceramic substrate and method of manufacturing the same
KR102450751B1 (en) * 2020-10-26 2022-10-04 임지영 Natural preservative composition for cosmetics containing 1,2-hexanediol and manufacturing method the same

Also Published As

Publication number Publication date
KR20220042706A (en) 2022-04-05

Similar Documents

Publication Publication Date Title
KR100735339B1 (en) Method for manufacturing circuit board embedding thin film capacitor
US7619316B2 (en) Semiconductor package and method for manufacturing the same
JP2014502792A (en) Electronic device having liquid crystal polymer solder mask and outer seal layer and related method
JP2005108950A (en) Ceramic modular component and its manufacturing method
JP2017073458A (en) Wiring board and manufacturing method therefor
JP2022078155A (en) Package substrate
KR102528873B1 (en) Multilayer ceramic substrate having side electrode and method of manufacturing the same
JP2012009850A (en) Hybrid substrate and manufacturing method therefor
JP2010171275A (en) Multilayer ceramic board, electronic parts using the same, and manufacturing method of the same
JP2019204921A (en) Glass circuit substrate and manufacturing method thereof
JP2007067246A (en) Wiring board, its manufacturing method, and electronic equipment
JPH0786743A (en) Manufacture of multilayer ceramic board
KR102428653B1 (en) Multilayer ceramic substrate for easy cutting and method of manufacturing the same
JP2017168493A (en) Wiring board and method for manufacturing the same
KR102558809B1 (en) Multilayer ceramic substrate with heat means for dissipating heat inside laminate and method of manufacturing the same
KR102466917B1 (en) Multilayer ceramic substrate with mutual coupling means and method of manufacturing the same
KR20220042691A (en) Multilayer ceramic substrate using insulating peoperty of bonding layer and method of manufacturing the same
JP5956185B2 (en) Multiple wiring board
KR101108823B1 (en) Method of manufacturing ceramic substrate
KR102570727B1 (en) Printed circuit board and package substrate
KR102466911B1 (en) Multilayer ceramic substrate having connecting means with frame and method of manufacturing the same
JP2005277163A (en) Wiring board
WO2009151006A1 (en) Method for producing ceramic molded body
JP2010056498A (en) Multi-piece wiring substrate
US10354800B2 (en) Multilayer ceramic electronic component, method of manufacturing the same, and print circuit board having the same embedded therein

Legal Events

Date Code Title Description
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)