JP2022078155A - Package substrate - Google Patents

Package substrate Download PDF

Info

Publication number
JP2022078155A
JP2022078155A JP2022029366A JP2022029366A JP2022078155A JP 2022078155 A JP2022078155 A JP 2022078155A JP 2022029366 A JP2022029366 A JP 2022029366A JP 2022029366 A JP2022029366 A JP 2022029366A JP 2022078155 A JP2022078155 A JP 2022078155A
Authority
JP
Japan
Prior art keywords
substrate
core substrate
insulating layer
core
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022029366A
Other languages
Japanese (ja)
Inventor
将士 澤田石
Masashi Sawadaishi
祐幹 新田
Yuki Nitta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2022029366A priority Critical patent/JP2022078155A/en
Publication of JP2022078155A publication Critical patent/JP2022078155A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a package substrate that can prevent the cut surface of a core substrate from being destroyed when the package substrate is made by separating the wiring substrate into pieces.
SOLUTION: A package substrate includes a core substrate composed of glass, an insulating layer formed in a square pyramid shape on one or both sides of the core substrate, and a plurality of wiring layers formed on and in the insulating layer, and the package substrate has an exposed portion on which the core substrate is exposed on the outer peripheral portion of the surface viewed from the surface of the core substrate on which the insulating layer is formed.
SELECTED DRAWING: Figure 1
COPYRIGHT: (C)2022,JPO&INPIT

Description

本発明は、パッケージ用基板に関する。 The present invention relates to a packaging substrate.

電子部品等のパッケージ用基板は、コア基板に配線層と絶縁層とを積層して多数の配線パターンを備えた大判の配線基板を形成した後、配線基板を所要寸法にダイシングしてパッケージ用基板に個片化することにより製造される。 For packaging boards for electronic components, etc., a wiring layer and an insulating layer are laminated on a core board to form a large-sized wiring board having a large number of wiring patterns, and then the wiring board is died to the required dimensions to form a packaging board. Manufactured by individualizing into pieces.

また、配線基板を作成する際に、コア基板上にコア基板とは線膨張係数の異なる樹脂層（絶縁層）と配線層とを複数積層するため、温度変化があると、線膨張係数の差により樹脂層、配線層、コア基板で膨張差が大きくなり、コア基板外周部に応力が発生することが知られている。 In addition, when creating a wiring board, a plurality of resin layers (insulating layers) having a coefficient of linear expansion different from that of the core substrate and a wiring layer are laminated on the core substrate, so that if there is a temperature change, the difference in the coefficient of linear expansion will occur. It is known that the expansion difference becomes large in the resin layer, the wiring layer, and the core substrate, and stress is generated in the outer peripheral portion of the core substrate.

また、近年のパッケージ用基板で用いられるコア基板には、電気的特性には優れるものの脆弱な材料により形成されたものがある。コア基板が割れの起きやすい脆性材料で構成されている場合、ダイシングによってコア基板を切断する際に発生する衝撃によりコア基板の切断面に微小なクラックが生じることがある。このコア基板断面の微小なクラックにより、ダイシング直後またはその後の工程での温度変化により、クラック部分からコア基板内部に蓄積された内部応力が開放されるため、コア基板が裂ける方向に割れが広がる可能性がある。コア基板をガラス基板とする積層体の場合、数十μｍより厚いガラス基板では、その端面から割れる問題が起き易い。 In addition, some core substrates used in recent packaging substrates are made of fragile materials, although they have excellent electrical characteristics. When the core substrate is made of a brittle material that is prone to cracking, the impact generated when the core substrate is cut by dicing may cause minute cracks on the cut surface of the core substrate. Due to the minute cracks in the cross section of the core substrate, the internal stress accumulated inside the core substrate is released from the cracked portion due to the temperature change immediately after dicing or in the subsequent process, so that the cracks can spread in the direction in which the core substrate is torn. There is sex. In the case of a laminate having a core substrate as a glass substrate, a glass substrate thicker than several tens of μm tends to have a problem of cracking from its end face.

このような割れを発生させない個片化法としては、例えばコア基板のパッケージ用基板外周部にあたる部分に金属層を形成し、個片化後に露出した金属層をエッチング処理により取り除き、コア基板と絶縁層で確定される溝部を作製する方法がある。この溝部により、コア基板の外周付近に応力が加わることを抑制することができるため、コア基板に破壊が生じることを、簡易な構成によって効果的に抑制することができる。（例えば、特許文献１参照）。 As an individualization method that does not cause such cracks, for example, a metal layer is formed on the outer peripheral portion of the package substrate of the core substrate, the exposed metal layer is removed by etching treatment, and the core substrate is insulated from the core substrate. There is a method of producing a groove portion determined by a layer. Since it is possible to suppress the application of stress to the vicinity of the outer periphery of the core substrate by this groove portion, it is possible to effectively suppress the occurrence of fracture in the core substrate by a simple configuration. (See, for example, Patent Document 1).

しかしながら、この方法では、コア基板上の金属層をダイシングブレードで切断するため、ダイシングブレードの目詰まりによる切削力の低下から、コア基板断面にかえって多くのクラックを発生させてしまう懸念がある。そのため、ダイシング工程により個片化した直後にコア基板の破壊が発生する懸念があった。 However, in this method, since the metal layer on the core substrate is cut by the dicing blade, there is a concern that many cracks may be generated in the cross section of the core substrate due to a decrease in cutting force due to clogging of the dicing blade. Therefore, there is a concern that the core substrate may be destroyed immediately after being separated by the dicing process.

特開２０１５－２３１００５号公報JP-A-2015-231005

そこで、本発明は、コア基板上に、絶縁層と配線層とを積層した配線基板を個片化してパッケージ用基板を作製する際または作製後に、温度変化によってコア基板の切断面に破壊が生じることを抑制可能なパッケージ用基板を提供することを目的としている。 Therefore, in the present invention, when a wiring board in which an insulating layer and a wiring layer are laminated on a core substrate is made into individual pieces to produce a package substrate, or after the production, a temperature change causes destruction of the cut surface of the core substrate. The purpose is to provide a packaging substrate that can suppress this.

本発明の一態様は、ガラスで構成されているコア基板と、前記コア基板の片面又は両面上に四角錘台状に形成された絶縁層と、前記絶縁層上及び前記絶縁層内に形成された１又は複数の配線層と、を含むパッケージ用基板であって、前記パッケージ用基板は、前記コア基板において前記絶縁層が形成されている面から見て、当該面における外周部分に、前記コア基板が露出している露出部分を有する、パッケージ用基板である。 One aspect of the present invention is a core substrate made of glass, an insulating layer formed in a square pyramid shape on one or both sides of the core substrate, and formed on the insulating layer and in the insulating layer. A package substrate including one or a plurality of wiring layers, wherein the package substrate has a core on an outer peripheral portion of the surface of the core substrate when the insulating layer is formed. A packaging substrate having an exposed portion where the substrate is exposed.

本発明の他の態様に係るパッケージ用基板では、前記露出部分における前記コア基板の端部から前記絶縁層の端部までの幅は、５０μｍ以上である。 In the packaging substrate according to another aspect of the present invention, the width from the end portion of the core substrate to the end portion of the insulating layer in the exposed portion is 50 μm or more.

本発明に係るパッケージ用基板によれば、配線基板を個片化することにより作製されたパッケージ用基板に対し、作製時や実装時において大きな温度変化がかかっても、コア基板断面の割れが発生することを抑制可能な信頼性の高いパッケージ用基板を提供することができる。 According to the package substrate according to the present invention, the core substrate cross section cracks occur even if a large temperature change is applied to the package substrate manufactured by disassembling the wiring board during manufacturing or mounting. It is possible to provide a highly reliable packaging substrate that can suppress this.

本発明に係るパッケージ用基板を示す図である。It is a figure which shows the substrate for a package which concerns on this invention. 本発明に係る配線基板の断面図である。It is sectional drawing of the wiring board which concerns on this invention. 本発明に係るパッケージ用基板を製造する工程を説明する模式図である。It is a schematic diagram explaining the process of manufacturing the substrate for a package which concerns on this invention. 本発明に係るパッケージ用基板を製造する工程を説明する模式図である。It is a schematic diagram explaining the process of manufacturing the substrate for a package which concerns on this invention. 本発明に係るパッケージ用基板を製造する工程を説明する模式図である。It is a schematic diagram explaining the process of manufacturing the substrate for a package which concerns on this invention. 本発明に係るパッケージ用基板を製造する工程の他の例を説明する模式図である。It is a schematic diagram explaining another example of the process of manufacturing the substrate for a package which concerns on this invention. 本発明に係るパッケージ用基板を製造する工程を説明する模式図である。It is a schematic diagram explaining the process of manufacturing the substrate for a package which concerns on this invention.

以下、本発明に係るパッケージ用基板とその製造方法の実施形態について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は、本発明の単なる一例であって、当業者であれば、適宜設計変更可能である。 Hereinafter, embodiments of a packaging substrate and a method for manufacturing the same according to the present invention will be described in detail with reference to the drawings. The embodiments shown below are merely examples of the present invention, and those skilled in the art can appropriately change the design.

本明細書において、「パッケージ用基板」とは、配線基板を個片化した積層体をいう。また、「配線基板」とは、個片化される前のパッケージ用基板が連結された状態のものをいう。 In the present specification, the "package board" means a laminated body in which a wiring board is individualized. Further, the “wiring board” refers to a state in which package boards before being separated into individual pieces are connected.

上述のように、コア基板上に絶縁層及び配線層を形成し、ダイシングを行った場合、ダイシングの際に発生する衝撃によりコア基板の切断面に微小なクラックが発生し易いことが知られている。絶縁層及び配線層の熱応力がコア基板に引っ張り応力を発生させ、この引っ張り応力がコア基板のクラックを拡大させることでコア基板の割れにつながる。 As described above, it is known that when an insulating layer and a wiring layer are formed on a core substrate and dicing is performed, minute cracks are likely to occur on the cut surface of the core substrate due to the impact generated during dicing. There is. The thermal stress of the insulating layer and the wiring layer causes tensile stress on the core substrate, and this tensile stress expands the cracks on the core substrate, leading to cracks on the core substrate.

そこで、本発明者は、コア基板の切断面付近においてコア基板上に形成された絶縁層を除去することでコア基板の表面上に露出部分を設けることにより、コア基板に加わる引っ張り応力を軽減してコア基板に割れが発生することを抑制できることを見出し、本発明に至った。 Therefore, the present inventor reduces the tensile stress applied to the core substrate by providing an exposed portion on the surface of the core substrate by removing the insulating layer formed on the core substrate near the cut surface of the core substrate. We have found that it is possible to suppress the occurrence of cracks in the core substrate, and have arrived at the present invention.

（パッケージ用基板）
図１（ａ）は、本発明に係るパッケージ用基板の断面図である。図１（ａ）に示されるように、パッケージ用基板２００は、コア基板１０と、コア基板１０の厚さ方向の両面に積層された１又は複数の配線層３０と、コア基板１０上および配線層３０上に形成された１又は複数の絶縁層２０とを含む。パッケージ用基板２００は、コア基板１０において絶縁層２０が設けられている表面上に、コア基板１０が露出した露出部分１１を有する。図１（ｂ）におけるパッケージ用基板２００の上面図に示すように、露出部分１１は、コア基板１０の外周部分に設けられている。なお、図１（ｂ）では、配線層３０は簡略化のため省略している。 (Package board)
FIG. 1A is a cross-sectional view of a packaging substrate according to the present invention. As shown in FIG. 1A, the package substrate 200 includes a core substrate 10, one or a plurality of wiring layers 30 laminated on both sides of the core substrate 10 in the thickness direction, and wiring on and on the core substrate 10. Includes one or more insulating layers 20 formed on the layer 30. The package substrate 200 has an exposed portion 11 on which the core substrate 10 is exposed on the surface of the core substrate 10 where the insulating layer 20 is provided. As shown in the top view of the package substrate 200 in FIG. 1B, the exposed portion 11 is provided on the outer peripheral portion of the core substrate 10. In FIG. 1B, the wiring layer 30 is omitted for simplification.

図２は、本発明に係る配線基板の断面図である。図２に示す配線基板１００を、後述の方法によって個片化することにより、パッケージ用基板２００を作製することができる。 FIG. 2 is a cross-sectional view of a wiring board according to the present invention. The packaging substrate 200 can be manufactured by disassembling the wiring board 100 shown in FIG. 2 by a method described later.

（コア基板）
コア基板１０は、配線基板１００および配線基板１００を個片化した後のパッケージ用基板２００の電気特性を向上させる材料で構成することができる。例えば、コア基板１０としては、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等の脆性材料を用いることができ、好ましくはガラス基板を用いることができる。本発明のコア基板１０に用いるガラス基板としては、例えば、ソーダライムガラスやアルミノ珪酸塩ガラスが挙げられる。本発明のコア基板１０に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよく、例えば、表面に粗化処理を行ったもの、フッ酸で処理したもの、または、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板１０に用いるガラス基板は表面に下地層（図示せず）を形成してもよい。コア基板１０の厚さは、特に限定されないが、好ましくは５０μｍ～８００μｍである。 (Core board)
The core substrate 10 can be made of a material that improves the electrical characteristics of the wiring board 100 and the packaging substrate 200 after the wiring board 100 is separated into individual pieces. For example, as the core substrate 10, a brittle material such as a glass substrate, a silicon substrate, a ceramic substrate, a plastic plate, or a plastic tape can be used, and a glass substrate can be preferably used. Examples of the glass substrate used for the core substrate 10 of the present invention include soda lime glass and aluminosilicate glass. The glass substrate used for the core substrate 10 of the present invention may be one whose surface is treated by a method generally used in the art, for example, one whose surface is roughened, hydrofluoric acid. The glass substrate surface may be treated with silicon or the surface of the glass substrate may be treated with silicon. In one aspect of the present invention, the glass substrate used for the core substrate 10 may have a base layer (not shown) formed on the surface thereof. The thickness of the core substrate 10 is not particularly limited, but is preferably 50 μm to 800 μm.

（配線層）
配線層３０は、コア基板１０の厚さ方向の表面上並びに／または絶縁層２０の表面上及び／若しくは内部に形成される。本発明の一態様において、少なくとも一部の配線層３０はコア基板１０に接するように形成される。また、本発明の他の態様において、配線層３０はコア基板と接しなくてもよい。配線層３０は一層であってもよく、また複数の層であってもよい。 (Wiring layer)
The wiring layer 30 is formed on the surface of the core substrate 10 in the thickness direction and / or on the surface of the insulating layer 20 and / or inside. In one aspect of the present invention, at least a part of the wiring layer 30 is formed so as to be in contact with the core substrate 10. Further, in another aspect of the present invention, the wiring layer 30 does not have to be in contact with the core substrate. The wiring layer 30 may be a single layer or may be a plurality of layers.

配線層３０は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層３０は、銅、銀、すず、金、タングステン、導電性樹脂などを用いて形成することができ、好ましくは銅が用いられる。 The wiring layer 30 can be formed by using a conductive material usually used in the art. Specifically, the wiring layer 30 can be formed by using copper, silver, tin, gold, tungsten, a conductive resin, or the like, and copper is preferably used.

また、配線層３０は、当分野で一般的に行われている方法により形成することができる。配線層３０の形成方法は、これらに限定されないが、サブトラクティブ法、セミアディティブ法、インクジェット法、スクリーン印刷、グラビアオフセット印刷を用いることができ、好ましくはセミアディティブ法を用いることができる。配線層３０の厚さの合計は、形成方法によるが、例えば、１μｍ～１００μｍである。 Further, the wiring layer 30 can be formed by a method generally used in the art. The method for forming the wiring layer 30 is not limited to these, but a subtractive method, a semi-additive method, an inkjet method, screen printing, and a gravure offset printing can be used, and a semi-additive method can be preferably used. The total thickness of the wiring layer 30 depends on the forming method, but is, for example, 1 μm to 100 μm.

（絶縁層）
本発明の一態様において、絶縁層２０は配線層３０を埋め込むようにコア基板１０及び配線層３０上に形成される。絶縁層２０は一層であってもよく、また複数の層であってもよい。 (Insulation layer)
In one aspect of the present invention, the insulating layer 20 is formed on the core substrate 10 and the wiring layer 30 so as to embed the wiring layer 30. The insulating layer 20 may be a single layer or a plurality of layers.

絶縁層２０は、当分野で通常用いられる絶縁性材料を用いて形成することができる。具体的には、絶縁層２０は、エポキシ樹脂系材料、エポキシアクリレート系樹脂、ポリイミド系樹脂などを用いて形成することができる。これらの絶縁性材料は、充填剤を含んでもよい。絶縁層２０を形成する絶縁性材料としては、線膨張係数が７～１３０ｐｐｍ／Ｋのエポキシ配合樹脂が一般的に入手し易く好ましい。 The insulating layer 20 can be formed by using an insulating material commonly used in the art. Specifically, the insulating layer 20 can be formed by using an epoxy resin-based material, an epoxy acrylate-based resin, a polyimide-based resin, or the like. These insulating materials may contain a filler. As the insulating material forming the insulating layer 20, an epoxy-blended resin having a coefficient of linear expansion of 7 to 130 ppm / K is generally easily available and preferable.

また、絶縁層２０を形成する絶縁性材料は、液状であっても、フィルム状であってもよい。絶縁性材料が液状の場合、絶縁層２０は、スピンコート法、ダイコータ法、カーテンコータ法、ロールコータ法、ドクターブレード法、スクリーン印刷などの当分野で一般的に行われている方法により形成することができる。絶縁性材料がフィルム状の場合、例えば真空ラミネート法により絶縁層２０を形成することができる。上記のように形成された絶縁層２０は、加熱または光照射により硬化させてもよい。絶縁層２０の厚さの合計は、形成方法によるが、例えば、１μｍ～２００μｍである。 Further, the insulating material forming the insulating layer 20 may be in the form of a liquid or a film. When the insulating material is liquid, the insulating layer 20 is formed by a method generally used in the art such as a spin coating method, a die coater method, a curtain coater method, a roll coater method, a doctor blade method, and screen printing. be able to. When the insulating material is in the form of a film, the insulating layer 20 can be formed by, for example, a vacuum laminating method. The insulating layer 20 formed as described above may be cured by heating or light irradiation. The total thickness of the insulating layer 20 depends on the forming method, but is, for example, 1 μm to 200 μm.

［パッケージ用基板の形成］
本発明の一態様のパッケージ用基板２００は、これらに限定されるものではないが、図２～図６に示す工程にしたがって形成することができる。 [Formation of packaging substrate]
The packaging substrate 200 according to one aspect of the present invention is not limited to these, but can be formed according to the steps shown in FIGS. 2 to 6.

まず、図２に示すように、コア基板１０の厚さ方向の表面に、上述した方法を用いて配線層３０と絶縁層２０を形成する。 First, as shown in FIG. 2, the wiring layer 30 and the insulating layer 20 are formed on the surface of the core substrate 10 in the thickness direction by using the above-mentioned method.

次いで、図３に示すように、配線基板１００における絶縁層２０の所定の位置に、レーザ加工を用いて片側面から、コア基板１０が部分的に露出するように分離溝４０を形成する。次に、図４に示すように、裏面も同様にして、分離溝４０を形成する。 Next, as shown in FIG. 3, a separation groove 40 is formed at a predetermined position of the insulating layer 20 on the wiring board 100 from one side surface by laser processing so that the core substrate 10 is partially exposed. Next, as shown in FIG. 4, the back surface also forms the separation groove 40 in the same manner.

その後、図５に示すように、分離溝４０の底面部分の溝幅内の中央部分の位置で、スクライバー５０によってコア基板１０をスクライブして配線基板１００を個片化することにより、パッケージ用基板２００を形成する。スクライバー５０の先端の幅は、分離溝４０の底面の溝幅よりも小さい。スクライブはダイシングよりも加工速度が速いため、スクライブにより配線基板１００を個片化することにより、ダイシングにより配線基板１００を個片化する場合と比較して低コストにパッケージ用基板２００を作製することができる。 After that, as shown in FIG. 5, the core substrate 10 is scribed by the scriber 50 at the position of the central portion in the groove width of the bottom portion of the separation groove 40, and the wiring board 100 is separated into individual pieces to form a package substrate. Form 200. The width of the tip of the scriber 50 is smaller than the groove width of the bottom surface of the separation groove 40. Since scribe has a faster processing speed than dicing, by scribe the wiring board 100 into pieces, the package substrate 200 can be manufactured at a lower cost than the case where the wiring board 100 is made into pieces by dicing. Can be done.

分離溝４０の底面はコア基板１０が露出しているため、分離溝４０の中央部分で配線基板１００を切断することにより作製されたパッケージ用基板２００は、コア基板１０の外周部分の表面上にコア基板１０が部分的に露出した露出部分１１を有する。露出部分１１におけるコア基板１０の端部から絶縁層２０の端部までの幅ｗ1は、絶縁層２０及び配線層３０の厚みや材質によって変わるが、実験的に５０μｍ以上が好ましいことが分かった。ここで、表裏面で、露出部分１１におけるコア基板１０の端部から絶縁層２０までの幅ｗ1が異なるように構成してもよい。 Since the core substrate 10 is exposed on the bottom surface of the separation groove 40, the package substrate 200 produced by cutting the wiring board 100 at the central portion of the separation groove 40 is on the surface of the outer peripheral portion of the core substrate 10. The core substrate 10 has an exposed portion 11 that is partially exposed. The width w 1 from the end of the core substrate 10 to the end of the insulating layer 20 in the exposed portion 11 varies depending on the thickness and material of the insulating layer 20 and the wiring layer 30, but it was experimentally found that 50 μm or more is preferable. .. Here, the width w 1 from the end portion of the core substrate 10 in the exposed portion 11 to the insulating layer 20 may be different on the front and back surfaces.

または、図５に示すようなスクライバー５０によるスクライブに代えて、図６に示すように、分離溝４０の溝幅内の中央部分の位置で、ダイシングブレード６０によって配線基板１００をダイシングして個片化することにより、パッケージ用基板２００を形成してもよい。ダイシングブレード６０の先端の幅は、分離溝４０の底面の幅よりも小さい。ダイシングブレード６０の先端の幅分だけ分離溝４０の底面におけるコア基板１０が削り切られるため、露出部分の幅ｗ1が所望の幅、好ましくは５０μｍ以上となるように、ダイシングブレード６０の先端の幅及び分離溝４０の底面部分の溝幅の寸法を決定するとよい。ダイシングはスクライブよりも寸法精度が高いため、ダイシングにより配線基板１００を個片化することにより、スクライブにより配線基板１００を個片化する場合と比較して高精度にパッケージ用基板２００を作製することができる。 Alternatively, instead of scribe by the scriber 50 as shown in FIG. 5, the wiring board 100 is diced by the dicing blade 60 at the position of the central portion within the groove width of the separation groove 40 as shown in FIG. The packaging substrate 200 may be formed by dicing. The width of the tip of the dicing blade 60 is smaller than the width of the bottom surface of the separation groove 40. Since the core substrate 10 at the bottom surface of the separation groove 40 is cut off by the width of the tip of the dicing blade 60, the width w 1 of the exposed portion is a desired width, preferably 50 μm or more. The width and the size of the groove width of the bottom surface portion of the separation groove 40 may be determined. Since dicing has higher dimensional accuracy than scribe, by dicing the wiring board 100 into pieces, the package substrate 200 can be manufactured with higher accuracy than in the case where the wiring board 100 is made into pieces by scribe. Can be done.

以上のようにして、配線基板１００が分離溝４０の中央部分でスクライブ又はダイシングして個片化することにより、図７に示すようなパッケージ用基板２００が複数形成されることになる。 As described above, the wiring board 100 is scribed or diced at the central portion of the separation groove 40 to be individualized, whereby a plurality of package boards 200 as shown in FIG. 7 are formed.

このようなパッケージ用基板２００とすることにより、露出部分１１においてコア基板１０上に絶縁層２０が形成されていない分だけ線膨張係数の差によるコア基板１０と絶縁層２０との膨張差を緩和できるため、コア基板１０と、絶縁層２０と、配線層３０の熱応力差による、コア基板１０の端面に対する引っ張り応力を低減し、応力によるコア基板１０の割れの発生を低減することができる。 By using such a package substrate 200, the expansion difference between the core substrate 10 and the insulating layer 20 due to the difference in the linear expansion coefficient is alleviated by the amount that the insulating layer 20 is not formed on the core substrate 10 in the exposed portion 11. Therefore, it is possible to reduce the tensile stress on the end face of the core substrate 10 due to the thermal stress difference between the core substrate 10, the insulating layer 20, and the wiring layer 30, and reduce the occurrence of cracks in the core substrate 10 due to the stress.

ここで、コア基板１０の両面に分離溝４０を形成する例を示したが、これに限定されず、片面のみに分離溝４０を形成するように構成してもよい。 Here, an example in which the separation groove 40 is formed on both sides of the core substrate 10 is shown, but the present invention is not limited to this, and the separation groove 40 may be formed on only one side.

＜実施例＞
以下、本発明の各実施例について説明するが、以下の実施例は本発明の適用範囲を限定するものではない。 <Example>
Hereinafter, each embodiment of the present invention will be described, but the following examples do not limit the scope of application of the present invention.

（実施例１）
コア基板１０をアルミノ珪酸塩ガラスで構成し、コア基板１０の板厚寸法を３００μｍとした。コア基板１０の厚さ方向の両面に、セミアディティブ法を使用して銅めっきにより５μｍの厚みの配線層３０を形成した。コア基板１０に配線層３０を積層した後は、コア基板１０の両面から線膨張係数が２３ｐｐｍ／Ｋのエポキシ配合樹脂である絶縁性材料を１００℃で真空ラミネートすることにより積層し、絶縁層２０を形成した。さらに配線層３０の形成と絶縁層２０の形成を繰り返すことで、図２に示すように、コア基板１０の両面に、４層の配線層３０と３層の絶縁層２０を積層して、配線基板１００を作製した。 (Example 1)
The core substrate 10 was made of aluminosilicate glass, and the thickness of the core substrate 10 was set to 300 μm. A wiring layer 30 having a thickness of 5 μm was formed on both sides of the core substrate 10 in the thickness direction by copper plating using a semi-additive method. After laminating the wiring layer 30 on the core substrate 10, an insulating material which is an epoxy-blended resin having a linear expansion coefficient of 23 ppm / K is laminated by vacuum laminating at 100 ° C. from both sides of the core substrate 10, and the insulating layer 20 is laminated. Formed. Further, by repeating the formation of the wiring layer 30 and the formation of the insulating layer 20, as shown in FIG. 2, the wiring layer 30 of four layers and the insulating layer 20 of three layers are laminated on both sides of the core substrate 10 for wiring. The substrate 100 was manufactured.

次に、図３に示すように、配線基板１００を個片化するための所定の切断ライン上に、レーザ加工により、片面側から、底面の溝幅１００μｍ、深さ６０μｍの分離溝４０を絶縁層２０に設けた。次に、図４に示すように、裏面側からも、底面の溝幅１００μｍ、深さ６０μｍの分離溝４０を絶縁層２０に設けた。 Next, as shown in FIG. 3, a separation groove 40 having a groove width of 100 μm and a depth of 60 μm on the bottom surface is insulated from one side by laser processing on a predetermined cutting line for individualizing the wiring board 100. It was provided on the layer 20. Next, as shown in FIG. 4, a separation groove 40 having a groove width of 100 μm and a depth of 60 μm on the bottom surface was provided on the insulating layer 20 from the back surface side as well.

図５に示すように分離溝４０の底面の溝幅内の中央部分の位置で、スクライバー５０によってコア基板１０をスクライブして配線基板１００を個片化することにより、図７に示すようなパッケージ用基板２００を得た。パッケージ用基板２００の大きさは１０ｍｍ×１０ｍｍとした。コア基板１０の露出部分１１におけるコア基板１０の端部から絶縁層２０の端部までの幅ｗ1は５０μｍとした。 As shown in FIG. 5, at the position of the central portion in the groove width of the bottom surface of the separation groove 40, the core substrate 10 is scribed by the scriber 50 to separate the wiring board 100 into individual pieces, so that the package as shown in FIG. 7 is obtained. A substrate 200 was obtained. The size of the package substrate 200 was 10 mm × 10 mm. The width w 1 from the end of the core substrate 10 to the end of the insulating layer 20 in the exposed portion 11 of the core substrate 10 was set to 50 μm.

実施例１において作製した１０個のパッケージ用基板２００に対し、１２５℃から－５５℃の温度変化を与える試験ＭＩＬ－ＳＴＤ－８８３Ｈを１０００サイクル行った。その結果、作製したパッケージ用基板２００においてコア基板１０の割れなど信頼性の低下は起きなかった。 The 10 package substrates 200 produced in Example 1 were subjected to 1000 cycles of the test MIL-STD-883H in which the temperature was changed from 125 ° C to −55 ° C. As a result, in the produced package substrate 200, the reliability such as cracking of the core substrate 10 did not occur.

（実施例２）
実施例１と同様の手法により配線基板１００を作製した後に、図３に示すように、配線基板１００を個片化するための所定の切断ライン上に、レーザ加工により、片面側から、底面の溝幅２５０μｍ、深さ６０μｍの分離溝４０を絶縁層２０に設けた。次に、図４に示すように、裏面側からも、底面の溝幅２５０μｍ、深さ６０μｍの分離溝４０を設けた。 (Example 2)
After the wiring board 100 is manufactured by the same method as in the first embodiment, as shown in FIG. 3, on a predetermined cutting line for individualizing the wiring board 100, laser processing is performed from one side to the bottom surface. A separation groove 40 having a groove width of 250 μm and a depth of 60 μm was provided in the insulating layer 20. Next, as shown in FIG. 4, a separation groove 40 having a groove width of 250 μm and a depth of 60 μm on the bottom surface was provided from the back surface side as well.

次に、図６に示すように分離溝４０の底面の溝幅内の中央部分の位置で、ダイシングブレード６０によってコア基板１０をダイシングして配線基板１００を個片化することにより、図７に示すようなパッケージ用基板２００を得た。パッケージ用基板２００の大きさは１０ｍｍ×１０ｍｍとした。ダイシングブレード６０の先端の幅は、１５０μｍとした。コア基板１０の露出部分１１におけるコア基板１０の端部から絶縁層２０の端部までの幅ｗ1は５０μｍとした。 Next, as shown in FIG. 6, the core substrate 10 is diced by the dicing blade 60 at the position of the central portion in the groove width of the bottom surface of the separation groove 40, and the wiring board 100 is separated into individual pieces in FIG. 7. A packaging substrate 200 as shown was obtained. The size of the package substrate 200 was 10 mm × 10 mm. The width of the tip of the dicing blade 60 was set to 150 μm. The width w 1 from the end of the core substrate 10 to the end of the insulating layer 20 in the exposed portion 11 of the core substrate 10 was set to 50 μm.

実施例２において作製した１０個のパッケージ用基板２００に対し、１２５℃から－５５℃の温度変化を与える試験ＭＩＬ－ＳＴＤ－８８３Ｈを１０００サイクル行った。その結果、作製したパッケージ用基板２００においてコア基板１０の割れなど信頼性の低下は起きなかった。 The 10 package substrates 200 produced in Example 2 were subjected to 1000 cycles of the test MIL-STD-883H in which the temperature was changed from 125 ° C to −55 ° C. As a result, in the produced package substrate 200, the reliability such as cracking of the core substrate 10 did not occur.

以上のように、本発明に係るパッケージ用基板は、コア基板１０上に形成された絶縁層２０の一部を除去することによりコア基板１０の端部付近にコア基板１０が露出した露出部分１１を有している。それにより、露出部分１１においてコア基板１０上に絶縁層２０が形成されていない分だけ線膨張係数の差によるコア基板１０と絶縁層２０との膨張差を緩和できるため、コア基板１０の端部に発生した微小なクラックが、絶縁層２０と配線層３０の熱応力によって拡大することを抑制し、コア基板１０に割れが発生することを抑制することができたと考えられる。 As described above, in the packaging substrate according to the present invention, the exposed portion 11 in which the core substrate 10 is exposed near the end portion of the core substrate 10 by removing a part of the insulating layer 20 formed on the core substrate 10. have. As a result, the expansion difference between the core substrate 10 and the insulating layer 20 due to the difference in the linear expansion coefficient can be alleviated by the amount that the insulating layer 20 is not formed on the core substrate 10 in the exposed portion 11, so that the end portion of the core substrate 10 can be relaxed. It is considered that it was possible to suppress the expansion of the minute cracks generated in the core substrate 10 due to the thermal stress of the insulating layer 20 and the wiring layer 30 and to suppress the occurrence of cracks in the core substrate 10.

１０ コア基板
２０ 絶縁層
３０ 配線層
４０ 分離溝
５０ スクライバー
６０ ダイシングブレード
１００ 配線基板
２００ パッケージ用基板 10 Core board 20 Insulation layer 30 Wiring layer 40 Separation groove 50 Scriber 60 Dicing blade 100 Wiring board 200 Package board

Claims (2)

ガラスで構成されているコア基板と、
前記コア基板の片面又は両面上に四角錘台状に形成された絶縁層と、
前記絶縁層上及び前記絶縁層内に形成された複数の配線層と、
を含むパッケージ用基板であって、
前記パッケージ用基板は、前記コア基板において前記絶縁層が形成されている面から見て、当該面における外周部分に、前記コア基板が露出している露出部分を有する、パッケージ用基板。 A core board made of glass and
An insulating layer formed in a square pyramid shape on one or both sides of the core substrate,
A plurality of wiring layers formed on the insulating layer and in the insulating layer, and
Is a package board containing
The package substrate is a package substrate having an exposed portion on which the core substrate is exposed on an outer peripheral portion of the surface of the core substrate on which the insulating layer is formed. 前記露出部分における前記コア基板の端部から前記絶縁層の端部までの幅は、５０μｍ以上である、請求項１に記載のパッケージ用基板。 The packaging substrate according to claim 1, wherein the width from the end of the core substrate to the end of the insulating layer in the exposed portion is 50 μm or more.
JP2022029366A 2017-01-16 2022-02-28 Package substrate Pending JP2022078155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022029366A JP2022078155A (en) 2017-01-16 2022-02-28 Package substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017005157A JP7066970B2 (en) 2017-01-16 2017-01-16 Package substrate and its manufacturing method
JP2022029366A JP2022078155A (en) 2017-01-16 2022-02-28 Package substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017005157A Division JP7066970B2 (en) 2017-01-16 2017-01-16 Package substrate and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2022078155A true JP2022078155A (en) 2022-05-24

Family

ID=62985313

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017005157A Active JP7066970B2 (en) 2017-01-16 2017-01-16 Package substrate and its manufacturing method
JP2022029366A Pending JP2022078155A (en) 2017-01-16 2022-02-28 Package substrate

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017005157A Active JP7066970B2 (en) 2017-01-16 2017-01-16 Package substrate and its manufacturing method

Country Status (1)

Country Link
JP (2) JP7066970B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3913661A4 (en) * 2019-01-16 2022-03-30 Toppan Printing Co., Ltd. Package substrate and method for manufacturing same
JP7370192B2 (en) * 2019-08-20 2023-10-27 シチズン電子株式会社 Method for manufacturing circuit boards for electronic devices
JP2021108320A (en) * 2019-12-27 2021-07-29 京セラ株式会社 Printed-circuit board and method for manufacturing printed-circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150535A (en) * 2003-11-18 2005-06-09 Hitachi Ltd Electronic component
JP2009088173A (en) * 2007-09-28 2009-04-23 Fujitsu Ltd Wiring board
JP2015079795A (en) * 2013-10-15 2015-04-23 新光電気工業株式会社 Wiring board, semiconductor device and wiring board manufacturing method
JP2015231005A (en) * 2014-06-06 2015-12-21 日本特殊陶業株式会社 Wiring board and manufacturing method of the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100524734C (en) * 2003-09-09 2009-08-05 三洋电机株式会社 Semiconductor module including circuit device and insulating film, method for manufacturing same, and application of same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150535A (en) * 2003-11-18 2005-06-09 Hitachi Ltd Electronic component
JP2009088173A (en) * 2007-09-28 2009-04-23 Fujitsu Ltd Wiring board
JP2015079795A (en) * 2013-10-15 2015-04-23 新光電気工業株式会社 Wiring board, semiconductor device and wiring board manufacturing method
JP2015231005A (en) * 2014-06-06 2015-12-21 日本特殊陶業株式会社 Wiring board and manufacturing method of the same

Also Published As

Publication number Publication date
JP7066970B2 (en) 2022-05-16
JP2018116963A (en) 2018-07-26

Similar Documents

Publication Publication Date Title
JP2022078155A (en) Package substrate
JP6891815B2 (en) Package substrate and its manufacturing method
JP6427817B2 (en) Printed circuit board and manufacturing method thereof
JP6863458B2 (en) Laminated electronic components
JP6805511B2 (en) Wiring board and its manufacturing method
US11081368B2 (en) Method of dicing wiring substrate, and packaging substrate
JP2015231005A (en) Wiring board and manufacturing method of the same
JP2017220647A (en) Substrate for packaging
JP6904044B2 (en) Substrate for semiconductor package and its manufacturing method
JP6195514B2 (en) Wiring board and manufacturing method thereof
JP2019009151A (en) Package substrate and manufacturing method thereof
KR102428653B1 (en) Multilayer ceramic substrate for easy cutting and method of manufacturing the same
JP2017147395A (en) Substrate for packaging and manufacturing method of the same
JP6155420B2 (en) Thin film capacitor sheet manufacturing method
KR102281457B1 (en) Printed circuit board and method of manufacturing the same
KR102528873B1 (en) Multilayer ceramic substrate having side electrode and method of manufacturing the same
JP6638386B2 (en) Manufacturing method of package substrate
US20150156891A1 (en) Printed circuit board and manufacturing method thereof
WO2012108229A1 (en) Ceramic substrate and method for manufacturing same
JP2011100854A (en) Ceramic multilayer substrate device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230530