JP2018116963A - Board for package and manufacturing method thereof - Google Patents
Board for package and manufacturing method thereof Download PDFInfo
- Publication number
- JP2018116963A JP2018116963A JP2017005157A JP2017005157A JP2018116963A JP 2018116963 A JP2018116963 A JP 2018116963A JP 2017005157 A JP2017005157 A JP 2017005157A JP 2017005157 A JP2017005157 A JP 2017005157A JP 2018116963 A JP2018116963 A JP 2018116963A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- core substrate
- package
- insulating layer
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 216
- 238000000034 method Methods 0.000 claims description 38
- 238000000926 separation method Methods 0.000 claims description 28
- 239000011521 glass Substances 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 89
- 230000035882 stress Effects 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000005354 aluminosilicate glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
Description
本発明は、パッケージ用基板、およびその製造方法に関する。 The present invention relates to a package substrate and a manufacturing method thereof.
電子部品等のパッケージ用基板は、コア基板に配線層と絶縁層とを積層して多数の配線パターンを備えた大判の配線基板を形成した後、配線基板を所要寸法にダイシングしてパッケージ用基板に個片化することにより製造される。 For packaging boards for electronic components, etc., a wiring board and an insulating layer are stacked on a core board to form a large-sized wiring board having a large number of wiring patterns, and then the wiring board is diced to a required dimension to form a packaging board. It is manufactured by dividing into pieces.
また、配線基板を作成する際に、コア基板上にコア基板とは線膨張係数の異なる樹脂層（絶縁層）と配線層とを複数積層するため、温度変化があると、線膨張係数の差により樹脂層、配線層、コア基板で膨張差が大きくなり、コア基板外周部に応力が発生することが知られている。 In addition, when creating a wiring board, a plurality of resin layers (insulating layers) and wiring layers having different linear expansion coefficients from the core board are stacked on the core board. Thus, it is known that the difference in expansion between the resin layer, the wiring layer, and the core substrate becomes large, and stress is generated in the outer peripheral portion of the core substrate.
また、近年のパッケージ用基板で用いられるコア基板には、電気的特性には優れるものの脆弱な材料により形成されたものがある。コア基板が割れの起きやすい脆性材料で構成されている場合、ダイシングによってコア基板を切断する際に発生する衝撃によりコア基板の切断面に微小なクラックが生じることがある。このコア基板断面の微小なクラックにより、ダイシング直後またはその後の工程での温度変化により、クラック部分からコア基板内部に蓄積された内部応力が開放されるため、コア基板が裂ける方向に割れが広がる可能性がある。コア基板をガラス基板とする積層体の場合、数十μｍより厚いガラス基板では、その端面から割れる問題が起き易い。 In addition, some core substrates used in recent package substrates are formed of a fragile material although having excellent electrical characteristics. When the core substrate is made of a brittle material that easily breaks, a micro crack may be generated on the cut surface of the core substrate due to an impact generated when the core substrate is cut by dicing. Due to the minute cracks in the cross section of the core substrate, the internal stress accumulated in the core substrate is released from the cracked part due to the temperature change immediately after dicing or in the subsequent process, so the crack can spread in the direction of tearing the core substrate There is sex. In the case of a laminate using a core substrate as a glass substrate, a glass substrate thicker than several tens of μm is likely to break from its end face.
このような割れを発生させない個片化法としては、例えばコア基板のパッケージ用基板外周部にあたる部分に金属層を形成し、個片化後に露出した金属層をエッチング処理により取り除き、コア基板と絶縁層で確定される溝部を作製する方法がある。この溝部により、コア基板の外周付近に応力が加わることを抑制することができるため、コア基板に破壊が生じることを、簡易な構成によって効果的に抑制することができる。（例えば、特許文献１参照）。 As an individualization method that does not cause such cracking, for example, a metal layer is formed on the outer periphery of the package substrate of the core substrate, and the metal layer exposed after the individualization is removed by etching to insulate the core substrate. There is a method for producing a groove defined by a layer. Since the groove portion can suppress stress from being applied to the vicinity of the outer periphery of the core substrate, it is possible to effectively prevent the core substrate from being broken with a simple configuration. (For example, refer to Patent Document 1).
しかしながら、この方法では、コア基板上の金属層をダイシングブレードで切断するため、ダイシングブレードの目詰まりによる切削力の低下から、コア基板断面にかえって多くのクラックを発生させてしまう懸念がある。そのため、ダイシング工程により個片化した直後にコア基板の破壊が発生する懸念があった。 However, in this method, since the metal layer on the core substrate is cut with a dicing blade, there is a concern that a large number of cracks may be generated instead of the cross section of the core substrate due to a reduction in cutting force due to clogging of the dicing blade. For this reason, there is a concern that the core substrate may be broken immediately after the dicing process.
そこで、本発明は、コア基板上に、絶縁層と配線層とを積層した配線基板を個片化してパッケージ用基板を作製する際または作製後に、温度変化によってコア基板の切断面に破壊が生じることを抑制可能なパッケージ用基板及びその製造方法を提供することを目的としている。 Therefore, the present invention is such that when a package substrate is manufactured by separating a wiring substrate in which an insulating layer and a wiring layer are laminated on a core substrate, or after the manufacturing, the cut surface of the core substrate is broken due to a temperature change. It is an object of the present invention to provide a package substrate and a method for manufacturing the same that can suppress this.
本発明の一態様は、コア基板と、前記コア基板の片面又は両面上に形成された絶縁層と、前記絶縁層上及び／又は前記絶縁層に埋め込まれるように形成された１又は複数の配線層と、を含むパッケージ用基板であって、前記パッケージ用基板は、前記コア基板において前記絶縁層が形成されている面における外周部分に、前記コア基板が露出している露出部分を有する、パッケージ用基板である。 One embodiment of the present invention is a core substrate, an insulating layer formed on one or both surfaces of the core substrate, and one or a plurality of wirings formed on the insulating layer and / or embedded in the insulating layer A package substrate including a layer, wherein the package substrate has an exposed portion where the core substrate is exposed at an outer peripheral portion of a surface of the core substrate where the insulating layer is formed. Substrate.
本発明の他の態様に係るパッケージ用基板では、前記コア基板は、ガラスで構成されている。 In the package substrate according to another aspect of the present invention, the core substrate is made of glass.
本発明のさらに他の態様に係るパッケージ用基板では、前記露出部分における前記コア基板の端部から前記絶縁層の端部までの幅は、５０μｍ以上である。 In the package substrate according to still another aspect of the present invention, the width from the end portion of the core substrate to the end portion of the insulating layer in the exposed portion is 50 μm or more.
本発明のさらに他の態様は、パッケージ用基板の製造方法であって、コア基板の片面又は両面に配線層及び絶縁層を形成して、配線基板を形成する工程と、前記絶縁層の所定の位置に、前記コア基板の表面が露出するように分離溝を形成する工程と、前記分離溝の底面の溝幅の中央部分において前記コア基板を切断することにより、前記コア基板が露出している露出部分を有する複数のパッケージ用基板を得る工程と、を含む、パッケージ用基板の製造方法である。 Still another embodiment of the present invention is a method for manufacturing a package substrate, wherein a wiring layer and an insulating layer are formed on one or both sides of a core substrate to form the wiring substrate, and a predetermined step of the insulating layer is performed. Forming the separation groove at a position so that the surface of the core substrate is exposed, and cutting the core substrate at a central portion of the groove width of the bottom surface of the separation groove, thereby exposing the core substrate. Obtaining a plurality of package substrates having exposed portions. A method for manufacturing a package substrate.
本発明のさらに他の態様に係るパッケージ用基板の製造方法では、前記コア基板は、ガラスで構成されている。 In the method for manufacturing a package substrate according to still another aspect of the present invention, the core substrate is made of glass.
本発明のさらに他の態様に係るパッケージ用基板の製造方法では、前記露出部分における前記コア基板の端部から前記絶縁層の端部までの幅は、５０μｍ以上である。 In the method for manufacturing a package substrate according to still another aspect of the present invention, the width from the end portion of the core substrate to the end portion of the insulating layer in the exposed portion is 50 μm or more.
本発明のさらに他の態様に係るパッケージ用基板の製造方法では、前記複数のパッケージ用基板を得る工程は、前記分離溝の底面の溝幅の中央部分において前記コア基板をスクライブすることにより前記コア基板を切断する。 In the method for manufacturing a package substrate according to still another aspect of the present invention, the step of obtaining the plurality of package substrates includes the step of scribing the core substrate at a central portion of the groove width of the bottom surface of the separation groove. Cut the substrate.
本発明のさらに他の態様に係るパッケージ用基板の製造方法では、前記複数のパッケージ用基板を得る工程は、前記分離溝の底面の溝幅の中央部分において前記コア基板をダイシングすることにより前記コア基板を切断する。 In the method for manufacturing a package substrate according to still another aspect of the present invention, the step of obtaining the plurality of package substrates includes the step of dicing the core substrate at a central portion of the groove width of the bottom surface of the separation groove. Cut the substrate.
本発明に係るパッケージ用基板及びその製造方法によれば、配線基板を個片化することにより作製されたパッケージ用基板に対し、作製時や実装時において大きな温度変化がかかっても、コア基板断面の割れが発生することを抑制可能な信頼性の高いパッケージ用基板を提供することができる。 According to the package substrate and the method of manufacturing the same according to the present invention, the core substrate cross-section can be obtained even when a large temperature change is applied to the package substrate manufactured by separating the wiring substrate during manufacturing or mounting. It is possible to provide a highly reliable package substrate capable of suppressing the occurrence of cracks.
以下、本発明に係るパッケージ用基板とその製造方法の実施形態について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は、本発明の単なる一例であって、当業者であれば、適宜設計変更可能である。 Hereinafter, embodiments of a package substrate and a method for manufacturing the same according to the present invention will be described in detail with reference to the drawings. The following embodiment is merely an example of the present invention, and those skilled in the art can change the design as appropriate.
本明細書において、「パッケージ用基板」とは、配線基板を個片化した積層体をいう。また、「配線基板」とは、個片化される前のパッケージ用基板が連結された状態のものをいう。 In this specification, the “package substrate” refers to a laminated body obtained by dividing a wiring substrate into pieces. Further, the “wiring board” means a state in which package substrates before being separated into pieces are connected.
上述のように、コア基板上に絶縁層及び配線層を形成し、ダイシングを行った場合、ダイシングの際に発生する衝撃によりコア基板の切断面に微小なクラックが発生し易いことが知られている。絶縁層及び配線層の熱応力がコア基板に引っ張り応力を発生させ、この引っ張り応力がコア基板のクラックを拡大させることでコア基板の割れにつながる。 As described above, when an insulating layer and a wiring layer are formed on a core substrate and dicing is performed, it is known that micro cracks are likely to occur on the cut surface of the core substrate due to an impact generated during dicing. Yes. The thermal stress in the insulating layer and the wiring layer generates a tensile stress in the core substrate, and this tensile stress expands the crack in the core substrate, thereby leading to the crack in the core substrate.
そこで、本発明者は、コア基板の切断面付近においてコア基板上に形成された絶縁層を除去することでコア基板の表面上に露出部分を設けることにより、コア基板に加わる引っ張り応力を軽減してコア基板に割れが発生することを抑制できることを見出し、本発明に至った。 Therefore, the present inventor reduces the tensile stress applied to the core substrate by providing an exposed portion on the surface of the core substrate by removing the insulating layer formed on the core substrate in the vicinity of the cut surface of the core substrate. As a result, it has been found that cracks can be suppressed in the core substrate, and the present invention has been achieved.
（パッケージ用基板）
図１（ａ）は、本発明に係るパッケージ用基板の断面図である。図１（ａ）に示されるように、パッケージ用基板２００は、コア基板１０と、コア基板１０の厚さ方向の両面に積層された１又は複数の配線層３０と、コア基板１０上および配線層３０上に形成された１又は複数の絶縁層２０とを含む。パッケージ用基板２００は、コア基板１０において絶縁層２０が設けられている表面上に、コア基板１０が露出した露出部分１１を有する。図１（ｂ）におけるパッケージ用基板２００の上面図に示すように、露出部分１１は、コア基板１０の外周部分に設けられている。なお、図１（ｂ）では、配線層３０は簡略化のため省略している。
(Package substrate)
FIG. 1A is a cross-sectional view of a package substrate according to the present invention. As shown in FIG. 1A, a package substrate 200 includes a core substrate 10, one or more wiring layers 30 stacked on both surfaces in the thickness direction of the core substrate 10, the core substrate 10 and wiring. And one or more insulating layers 20 formed on the layer 30. The package substrate 200 has an exposed portion 11 where the core substrate 10 is exposed on the surface of the core substrate 10 on which the insulating layer 20 is provided. As shown in the top view of the package substrate 200 in FIG. 1B, the exposed portion 11 is provided on the outer peripheral portion of the core substrate 10. In FIG. 1B, the wiring layer 30 is omitted for simplification.
図２は、本発明に係る配線基板の断面図である。図２に示す配線基板１００を、後述の方法によって個片化することにより、パッケージ用基板２００を作製することができる。 FIG. 2 is a cross-sectional view of a wiring board according to the present invention. The package substrate 200 can be manufactured by separating the wiring substrate 100 shown in FIG.
（コア基板）
コア基板１０は、配線基板１００および配線基板１００を個片化した後のパッケージ用基板２００の電気特性を向上させる材料で構成することができる。例えば、コア基板１０としては、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等の脆性材料を用いることができ、好ましくはガラス基板を用いることができる。本発明のコア基板１０に用いるガラス基板としては、例えば、ソーダライムガラスやアルミノ珪酸塩ガラスが挙げられる。本発明のコア基板１０に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよく、例えば、表面に粗化処理を行ったもの、フッ酸で処理したもの、または、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板１０に用いるガラス基板は表面に下地層（図示せず）を形成してもよい。コア基板１０の厚さは、特に限定されないが、好ましくは５０μｍ〜８００μｍである。
(Core substrate)
The core substrate 10 can be made of a material that improves the electrical characteristics of the wiring substrate 100 and the package substrate 200 after the wiring substrate 100 is separated. For example, as the core substrate 10, a brittle material such as a glass substrate, a silicon substrate, a ceramic substrate, a plastic plate, and a plastic tape can be used, and a glass substrate is preferably used. Examples of the glass substrate used for the core substrate 10 of the present invention include soda lime glass and aluminosilicate glass. The glass substrate used for the core substrate 10 of the present invention may have a surface treated by a method generally performed in the art, for example, a surface subjected to roughening treatment, hydrofluoric acid Or a glass substrate surface subjected to silicon treatment. In one embodiment of the present invention, a glass substrate used for the core substrate 10 may have a base layer (not shown) formed on the surface. The thickness of the core substrate 10 is not particularly limited, but is preferably 50 μm to 800 μm.
（配線層）
配線層３０は、コア基板１０の厚さ方向の表面上並びに／または絶縁層２０の表面上及び／若しくは内部に形成される。本発明の一態様において、少なくとも一部の配線層３０はコア基板１０に接するように形成される。また、本発明の他の態様において、配線層３０はコア基板と接しなくてもよい。配線層３０は一層であってもよく、また複数の層であってもよい。
(Wiring layer)
The wiring layer 30 is formed on the surface in the thickness direction of the core substrate 10 and / or on the surface and / or inside the insulating layer 20. In one embodiment of the present invention, at least a part of the wiring layer 30 is formed in contact with the core substrate 10. In another aspect of the present invention, the wiring layer 30 may not be in contact with the core substrate. The wiring layer 30 may be a single layer or a plurality of layers.
配線層３０は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層３０は、銅、銀、すず、金、タングステン、導電性樹脂などを用いて形成することができ、好ましくは銅が用いられる。 The wiring layer 30 can be formed using a conductive material usually used in this field. Specifically, the wiring layer 30 can be formed using copper, silver, tin, gold, tungsten, conductive resin, or the like, and preferably copper is used.
また、配線層３０は、当分野で一般的に行われている方法により形成することができる。配線層３０の形成方法は、これらに限定されないが、サブトラクティブ法、セミアディティブ法、インクジェット法、スクリーン印刷、グラビアオフセット印刷を用いることができ、好ましくはセミアディティブ法を用いることができる。配線層３０の厚さの合計は、形成方法によるが、例えば、１μｍ〜１００μｍである。 The wiring layer 30 can be formed by a method generally performed in this field. Although the formation method of the wiring layer 30 is not limited to these, a subtractive method, a semiadditive method, an inkjet method, screen printing, and gravure offset printing can be used, Preferably a semiadditive method can be used. The total thickness of the wiring layer 30 depends on the forming method, but is, for example, 1 μm to 100 μm.
（絶縁層）
本発明の一態様において、絶縁層２０は配線層３０を埋め込むようにコア基板１０及び配線層３０上に形成される。絶縁層２０は一層であってもよく、また複数の層であってもよい。
(Insulating layer)
In one embodiment of the present invention, the insulating layer 20 is formed on the core substrate 10 and the wiring layer 30 so as to embed the wiring layer 30. The insulating layer 20 may be a single layer or a plurality of layers.
絶縁層２０は、当分野で通常用いられる絶縁性材料を用いて形成することができる。具体的には、絶縁層２０は、エポキシ樹脂系材料、エポキシアクリレート系樹脂、ポリイミド系樹脂などを用いて形成することができる。これらの絶縁性材料は、充填剤を含んでもよい。絶縁層２０を形成する絶縁性材料としては、線膨張係数が７〜１３０ｐｐｍ／Ｋのエポキシ配合樹脂が一般的に入手し易く好ましい。 The insulating layer 20 can be formed using an insulating material usually used in this field. Specifically, the insulating layer 20 can be formed using an epoxy resin material, an epoxy acrylate resin, a polyimide resin, or the like. These insulating materials may contain a filler. As an insulating material for forming the insulating layer 20, an epoxy blended resin having a linear expansion coefficient of 7 to 130 ppm / K is generally easily available and preferable.
また、絶縁層２０を形成する絶縁性材料は、液状であっても、フィルム状であってもよい。絶縁性材料が液状の場合、絶縁層２０は、スピンコート法、ダイコータ法、カーテンコータ法、ロールコータ法、ドクターブレード法、スクリーン印刷などの当分野で一般的に行われている方法により形成することができる。絶縁性材料がフィルム状の場合、例えば真空ラミネート法により絶縁層２０を形成することができる。上記のように形成された絶縁層２０は、加熱または光照射により硬化させてもよい。絶縁層２０の厚さの合計は、形成方法によるが、例えば、１μｍ〜２００μｍである。 The insulating material forming the insulating layer 20 may be liquid or film-like. When the insulating material is liquid, the insulating layer 20 is formed by a method generally used in this field, such as a spin coat method, a die coater method, a curtain coater method, a roll coater method, a doctor blade method, or screen printing. be able to. When the insulating material is a film, the insulating layer 20 can be formed by, for example, a vacuum laminating method. The insulating layer 20 formed as described above may be cured by heating or light irradiation. Although the sum total of the thickness of the insulating layer 20 is based on a formation method, it is 1 micrometer-200 micrometers, for example.
［パッケージ用基板の形成］
本発明の一態様のパッケージ用基板２００は、これらに限定されるものではないが、図２〜図６に示す工程にしたがって形成することができる。
[Formation of packaging substrate]
Although not limited to these, the package substrate 200 of one embodiment of the present invention can be formed according to the steps shown in FIGS.
まず、図２に示すように、コア基板１０の厚さ方向の表面に、上述した方法を用いて配線層３０と絶縁層２０を形成する。 First, as shown in FIG. 2, the wiring layer 30 and the insulating layer 20 are formed on the surface of the core substrate 10 in the thickness direction using the method described above.
次いで、図３に示すように、配線基板１００における絶縁層２０の所定の位置に、レーザ加工を用いて片側面から、コア基板１０が部分的に露出するように分離溝４０を形成する。次に、図４に示すように、裏面も同様にして、分離溝４０を形成する。 Next, as shown in FIG. 3, a separation groove 40 is formed at a predetermined position of the insulating layer 20 in the wiring substrate 100 using laser processing so that the core substrate 10 is partially exposed from one side surface. Next, as shown in FIG. 4, separation grooves 40 are formed on the back surface in the same manner.
その後、図５に示すように、分離溝４０の底面部分の溝幅内の中央部分の位置で、スクライバー５０によってコア基板１０をスクライブして配線基板１００を個片化することにより、パッケージ用基板２００を形成する。スクライバー５０の先端の幅は、分離溝４０の底面の溝幅よりも小さい。スクライブはダイシングよりも加工速度が速いため、スクライブにより配線基板１００を個片化することにより、ダイシングにより配線基板１００を個片化する場合と比較して低コストにパッケージ用基板２００を作製することができる。 After that, as shown in FIG. 5, the core substrate 10 is scribed by the scriber 50 at the position of the central portion within the groove width of the bottom surface portion of the separation groove 40 to separate the wiring substrate 100 into a package substrate. 200 is formed. The width of the tip of the scriber 50 is smaller than the groove width of the bottom surface of the separation groove 40. Since scribing has a higher processing speed than dicing, the wiring substrate 100 is separated into pieces by scribing, and the package substrate 200 is manufactured at a lower cost than the case where the wiring substrate 100 is separated into pieces by dicing. Can do.
分離溝４０の底面はコア基板１０が露出しているため、分離溝４０の中央部分で配線基板１００を切断することにより作製されたパッケージ用基板２００は、コア基板１０の外周部分の表面上にコア基板１０が部分的に露出した露出部分１１を有する。露出部分１１におけるコア基板１０の端部から絶縁層２０の端部までの幅ｗ1は、絶縁層２０及び配線層３０の厚みや材質によって変わるが、実験的に５０μｍ以上が好ましいことが分かった。ここで、表裏面で、露出部分１１におけるコア基板１０の端部から絶縁層２０までの幅ｗ1が異なるように構成してもよい。 Since the core substrate 10 is exposed at the bottom surface of the separation groove 40, the package substrate 200 produced by cutting the wiring substrate 100 at the central portion of the separation groove 40 is on the surface of the outer peripheral portion of the core substrate 10. The core substrate 10 has an exposed portion 11 that is partially exposed. The width w 1 from the end of the core substrate 10 to the end of the insulating layer 20 in the exposed portion 11 varies depending on the thickness and material of the insulating layer 20 and the wiring layer 30, but it has been experimentally found that 50 μm or more is preferable. . Here, the front and back surfaces, a width w 1 from the end portion of the core substrate 10 to the insulating layer 20 may be configured differently in the exposed portion 11.
または、図５に示すようなスクライバー５０によるスクライブに代えて、図６に示すように、分離溝４０の溝幅内の中央部分の位置で、ダイシングブレード６０によって配線基板１００をダイシングして個片化することにより、パッケージ用基板２００を形成してもよい。ダイシングブレード６０の先端の幅は、分離溝４０の底面の幅よりも小さい。ダイシングブレード６０の先端の幅分だけ分離溝４０の底面におけるコア基板１０が削り切られるため、露出部分の幅ｗ1が所望の幅、好ましくは５０μｍ以上となるように、ダイシングブレード６０の先端の幅及び分離溝４０の底面部分の溝幅の寸法を決定するとよい。ダイシングはスクライブよりも寸法精度が高いため、ダイシングにより配線基板１００を個片化することにより、スクライブにより配線基板１００を個片化する場合と比較して高精度にパッケージ用基板２００を作製することができる。 Alternatively, instead of scribing by the scriber 50 as shown in FIG. 5, the wiring board 100 is diced by the dicing blade 60 at the position of the central portion within the groove width of the separation groove 40 as shown in FIG. Thus, the package substrate 200 may be formed. The width of the tip of the dicing blade 60 is smaller than the width of the bottom surface of the separation groove 40. Since the core substrate 10 on the bottom surface of the separation groove 40 is cut by the width of the tip of the dicing blade 60, the tip of the dicing blade 60 is adjusted so that the width w 1 of the exposed portion is a desired width, preferably 50 μm or more. The width and the groove width dimension of the bottom surface portion of the separation groove 40 may be determined. Since dicing is higher in dimensional accuracy than scribe, by separating the wiring substrate 100 by dicing, the package substrate 200 is manufactured with higher accuracy than when the wiring substrate 100 is separated by scribe. Can do.
以上のようにして、配線基板１００が分離溝４０の中央部分でスクライブ又はダイシングして個片化することにより、図７に示すようなパッケージ用基板２００が複数形成されることになる。 As described above, the wiring substrate 100 is scribed or diced at the central portion of the separation groove 40 to be separated into individual pieces, whereby a plurality of package substrates 200 as shown in FIG. 7 are formed.
このようなパッケージ用基板２００とすることにより、露出部分１１においてコア基板１０上に絶縁層２０が形成されていない分だけ線膨張係数の差によるコア基板１０と絶縁層２０との膨張差を緩和できるため、コア基板１０と、絶縁層２０と、配線層３０の熱応力差による、コア基板１０の端面に対する引っ張り応力を低減し、応力によるコア基板１０の割れの発生を低減することができる。 By using such a package substrate 200, the difference in expansion between the core substrate 10 and the insulating layer 20 due to the difference in linear expansion coefficient is alleviated by the amount that the insulating layer 20 is not formed on the core substrate 10 in the exposed portion 11. Therefore, the tensile stress with respect to the end surface of the core substrate 10 due to the thermal stress difference among the core substrate 10, the insulating layer 20, and the wiring layer 30 can be reduced, and the occurrence of cracking of the core substrate 10 due to the stress can be reduced.
ここで、コア基板１０の両面に分離溝４０を形成する例を示したが、これに限定されず、片面のみに分離溝４０を形成するように構成してもよい。 Here, an example in which the separation grooves 40 are formed on both surfaces of the core substrate 10 has been shown, but the present invention is not limited to this, and the separation grooves 40 may be formed only on one surface.
＜実施例＞
以下、本発明の各実施例について説明するが、以下の実施例は本発明の適用範囲を限定するものではない。
<Example>
Hereinafter, although each Example of this invention is described, the following Examples do not limit the application range of this invention.
（実施例１）
コア基板１０をアルミノ珪酸塩ガラスで構成し、コア基板１０の板厚寸法を３００μｍとした。コア基板１０の厚さ方向の両面に、セミアディティブ法を使用して銅めっきにより５μｍの厚みの配線層３０を形成した。コア基板１０に配線層３０を積層した後は、コア基板１０の両面から線膨張係数が２３ｐｐｍ／Ｋのエポキシ配合樹脂である絶縁性材料を１００℃で真空ラミネートすることにより積層し、絶縁層２０を形成した。さらに配線層３０の形成と絶縁層２０の形成を繰り返すことで、図２に示すように、コア基板１０の両面に、４層の配線層３０と３層の絶縁層２０を積層して、配線基板１００を作製した。
Example 1
The core substrate 10 was made of aluminosilicate glass, and the thickness of the core substrate 10 was 300 μm. A wiring layer 30 having a thickness of 5 μm was formed on both surfaces in the thickness direction of the core substrate 10 by copper plating using a semi-additive method. After laminating the wiring layer 30 on the core substrate 10, the insulating layer 20 is laminated by vacuum laminating an insulating material, which is an epoxy blended resin having a linear expansion coefficient of 23 ppm / K, from both surfaces of the core substrate 10. Formed. Further, by repeating the formation of the wiring layer 30 and the formation of the insulating layer 20, as shown in FIG. 2, four wiring layers 30 and three insulating layers 20 are laminated on both surfaces of the core substrate 10. A substrate 100 was produced.
次に、図３に示すように、配線基板１００を個片化するための所定の切断ライン上に、レーザ加工により、片面側から、底面の溝幅１００μｍ、深さ６０μｍの分離溝４０を絶縁層２０に設けた。次に、図４に示すように、裏面側からも、底面の溝幅１００μｍ、深さ６０μｍの分離溝４０を絶縁層２０に設けた。 Next, as shown in FIG. 3, the separation groove 40 having a bottom groove width of 100 μm and a depth of 60 μm is insulated from one side by laser processing on a predetermined cutting line for separating the wiring substrate 100 into individual pieces. Layer 20 was provided. Next, as shown in FIG. 4, a separation groove 40 having a bottom groove width of 100 μm and a depth of 60 μm was provided in the insulating layer 20 also from the back surface side.
図５に示すように分離溝４０の底面の溝幅内の中央部分の位置で、スクライバー５０によってコア基板１０をスクライブして配線基板１００を個片化することにより、図７に示すようなパッケージ用基板２００を得た。パッケージ用基板２００の大きさは１０ｍｍ×１０ｍｍとした。コア基板１０の露出部分１１におけるコア基板１０の端部から絶縁層２０の端部までの幅ｗ1は５０μｍとした。 As shown in FIG. 5, a package as shown in FIG. 7 is obtained by scribing the core substrate 10 by the scriber 50 and dividing the wiring substrate 100 into pieces at the position of the center portion of the bottom surface of the separation groove 40 within the groove width. A substrate 200 was obtained. The size of the package substrate 200 was 10 mm × 10 mm. The width w 1 from the end portion of the core substrate 10 to the end portion of the insulating layer 20 in the exposed portion 11 of the core substrate 10 was 50 μm.
実施例１において作製した１０個のパッケージ用基板２００に対し、１２５℃から−５５℃の温度変化を与える試験ＭＩＬ−ＳＴＤ−８８３Ｈを１０００サイクル行った。その結果、作製したパッケージ用基板２００においてコア基板１０の割れなど信頼性の低下は起きなかった。 The test MIL-STD-883H which gives a temperature change from 125 ° C. to −55 ° C. was performed 1000 cycles on the ten package substrates 200 manufactured in Example 1. As a result, the reliability of the manufactured package substrate 200 such as cracking of the core substrate 10 did not decrease.
（実施例２）
実施例１と同様の手法により配線基板１００を作製した後に、図３に示すように、配線基板１００を個片化するための所定の切断ライン上に、レーザ加工により、片面側から、底面の溝幅２５０μｍ、深さ６０μｍの分離溝４０を絶縁層２０に設けた。次に、図４に示すように、裏面側からも、底面の溝幅２５０μｍ、深さ６０μｍの分離溝４０を設けた。
(Example 2)
After producing the wiring board 100 by the same method as in the first embodiment, as shown in FIG. 3, the laser processing is performed on the predetermined cutting line for separating the wiring board 100 from one side to the bottom side. A separation groove 40 having a groove width of 250 μm and a depth of 60 μm was provided in the insulating layer 20. Next, as shown in FIG. 4, a separation groove 40 having a bottom groove width of 250 μm and a depth of 60 μm was also provided from the back surface side.
次に、図６に示すように分離溝４０の底面の溝幅内の中央部分の位置で、ダイシングブレード６０によってコア基板１０をダイシングして配線基板１００を個片化することにより、図７に示すようなパッケージ用基板２００を得た。パッケージ用基板２００の大きさは１０ｍｍ×１０ｍｍとした。ダイシングブレード６０の先端の幅は、１５０μｍとした。コア基板１０の露出部分１１におけるコア基板１０の端部から絶縁層２０の端部までの幅ｗ1は５０μｍとした。 Next, as shown in FIG. 6, the core substrate 10 is diced by the dicing blade 60 at the position of the central portion within the groove width of the bottom surface of the separation groove 40 to separate the wiring substrate 100 into FIG. A package substrate 200 as shown was obtained. The size of the package substrate 200 was 10 mm × 10 mm. The width of the tip of the dicing blade 60 was 150 μm. The width w 1 from the end portion of the core substrate 10 to the end portion of the insulating layer 20 in the exposed portion 11 of the core substrate 10 was 50 μm.
実施例２において作製した１０個のパッケージ用基板２００に対し、１２５℃から−５５℃の温度変化を与える試験ＭＩＬ−ＳＴＤ−８８３Ｈを１０００サイクル行った。その結果、作製したパッケージ用基板２００においてコア基板１０の割れなど信頼性の低下は起きなかった。 The test MIL-STD-883H which gives a temperature change from 125 ° C. to −55 ° C. was performed 1000 cycles on the ten package substrates 200 manufactured in Example 2. As a result, the reliability of the manufactured package substrate 200 such as cracking of the core substrate 10 did not decrease.
以上のように、本発明に係るパッケージ用基板は、コア基板１０上に形成された絶縁層２０の一部を除去することによりコア基板１０の端部付近にコア基板１０が露出した露出部分１１を有している。それにより、露出部分１１においてコア基板１０上に絶縁層２０が形成されていない分だけ線膨張係数の差によるコア基板１０と絶縁層２０との膨張差を緩和できるため、コア基板１０の端部に発生した微小なクラックが、絶縁層２０と配線層３０の熱応力によって拡大することを抑制し、コア基板１０に割れが発生することを抑制することができたと考えられる。 As described above, in the package substrate according to the present invention, the exposed portion 11 in which the core substrate 10 is exposed near the end of the core substrate 10 by removing a part of the insulating layer 20 formed on the core substrate 10. have. Accordingly, since the difference in expansion between the core substrate 10 and the insulating layer 20 due to the difference in linear expansion coefficient can be reduced by the amount that the insulating layer 20 is not formed on the core substrate 10 in the exposed portion 11, the end portion of the core substrate 10 can be reduced. It is considered that the minute cracks generated in the step S <b> 1 were suppressed from expanding due to the thermal stress of the insulating layer 20 and the wiring layer 30, and the generation of cracks in the core substrate 10 was suppressed.
１０ コア基板
２０ 絶縁層
３０ 配線層
４０ 分離溝
５０ スクライバー
６０ ダイシングブレード
１００ 配線基板
２００ パッケージ用基板
DESCRIPTION OF SYMBOLS 10 Core substrate 20 Insulating layer 30 Wiring layer 40 Separation groove 50 Scriber 60 Dicing blade 100 Wiring substrate 200 Package substrate
Claims (8)
前記コア基板の片面又は両面上に形成された絶縁層と、
前記絶縁層上及び／又は前記絶縁層に埋め込まれるように形成された１又は複数の配線層と、
を含むパッケージ用基板であって、
前記パッケージ用基板は、前記コア基板において前記絶縁層が形成されている面における外周部分に、前記コア基板が露出している露出部分を有する、パッケージ用基板。 A core substrate;
An insulating layer formed on one or both surfaces of the core substrate;
One or more wiring layers formed on and / or embedded in the insulating layer;
A package substrate comprising:
The package substrate is a package substrate having an exposed portion where the core substrate is exposed at an outer peripheral portion of a surface of the core substrate where the insulating layer is formed.
コア基板の片面又は両面に配線層及び絶縁層を形成して、配線基板を形成する工程と、
前記絶縁層の所定の位置に、前記コア基板の表面が露出するように分離溝を形成する工程と、
前記分離溝の底面の溝幅の中央部分において前記コア基板を切断することにより、前記コア基板が露出している露出部分を有する複数のパッケージ用基板を得る工程と、
を含む、パッケージ用基板の製造方法。 A method for manufacturing a package substrate, comprising:
Forming a wiring layer and an insulating layer on one or both sides of the core substrate to form a wiring substrate;
Forming a separation groove at a predetermined position of the insulating layer so that the surface of the core substrate is exposed;
Cutting the core substrate at a central portion of the groove width of the bottom surface of the separation groove to obtain a plurality of package substrates having exposed portions where the core substrate is exposed;
A method for manufacturing a package substrate, comprising:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017005157A JP7066970B2 (en) | 2017-01-16 | 2017-01-16 | Package substrate and its manufacturing method |
| JP2022029366A JP2022078155A (en) | 2017-01-16 | 2022-02-28 | Package substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017005157A JP7066970B2 (en) | 2017-01-16 | 2017-01-16 | Package substrate and its manufacturing method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022029366A Division JP2022078155A (en) | 2017-01-16 | 2022-02-28 | Package substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018116963A true JP2018116963A (en) | 2018-07-26 |
| JP7066970B2 JP7066970B2 (en) | 2022-05-16 |
Family
ID=62985313
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017005157A Active JP7066970B2 (en) | 2017-01-16 | 2017-01-16 | Package substrate and its manufacturing method |
| JP2022029366A Pending JP2022078155A (en) | 2017-01-16 | 2022-02-28 | Package substrate |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022029366A Pending JP2022078155A (en) | 2017-01-16 | 2022-02-28 | Package substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7066970B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020149374A1 (en) * | 2019-01-16 | 2020-07-23 | 凸版印刷株式会社 | Package substrate and method for manufacturing same |
| JP2021034445A (en) * | 2019-08-20 | 2021-03-01 | シチズン電子株式会社 | Manufacturing method of electronic device circuit board |
| JP2021108320A (en) * | 2019-12-27 | 2021-07-29 | 京セラ株式会社 | Printed-circuit board and method for manufacturing printed-circuit board |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027223A1 (en) * | 2003-09-09 | 2005-03-24 | Sanyo Electric Co., Ltd | Semiconductor module including circuit device and insulating film, method for manufacturing same, and application of same |
| JP2005150535A (en) * | 2003-11-18 | 2005-06-09 | Hitachi Ltd | Electronic component |
| JP2009088173A (en) * | 2007-09-28 | 2009-04-23 | Fujitsu Ltd | Wiring board |
| JP2015231005A (en) * | 2014-06-06 | 2015-12-21 | 日本特殊陶業株式会社 | Wiring board and manufacturing method of the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6158676B2 (en) * | 2013-10-15 | 2017-07-05 | 新光電気工業株式会社 | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
-
2017
- 2017-01-16 JP JP2017005157A patent/JP7066970B2/en active Active
-
2022
- 2022-02-28 JP JP2022029366A patent/JP2022078155A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027223A1 (en) * | 2003-09-09 | 2005-03-24 | Sanyo Electric Co., Ltd | Semiconductor module including circuit device and insulating film, method for manufacturing same, and application of same |
| JP2005150535A (en) * | 2003-11-18 | 2005-06-09 | Hitachi Ltd | Electronic component |
| JP2009088173A (en) * | 2007-09-28 | 2009-04-23 | Fujitsu Ltd | Wiring board |
| JP2015231005A (en) * | 2014-06-06 | 2015-12-21 | 日本特殊陶業株式会社 | Wiring board and manufacturing method of the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020149374A1 (en) * | 2019-01-16 | 2020-07-23 | 凸版印刷株式会社 | Package substrate and method for manufacturing same |
| CN113439331A (en) * | 2019-01-16 | 2021-09-24 | 凸版印刷株式会社 | Substrate for package and method for manufacturing the same |
| JP2021034445A (en) * | 2019-08-20 | 2021-03-01 | シチズン電子株式会社 | Manufacturing method of electronic device circuit board |
| JP7370192B2 (en) | 2019-08-20 | 2023-10-27 | シチズン電子株式会社 | Method for manufacturing circuit boards for electronic devices |
| JP2021108320A (en) * | 2019-12-27 | 2021-07-29 | 京セラ株式会社 | Printed-circuit board and method for manufacturing printed-circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7066970B2 (en) | 2022-05-16 |
| JP2022078155A (en) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6427817B2 (en) | Printed circuit board and manufacturing method thereof | |
| JP6891815B2 (en) | Package substrate and its manufacturing method | |
| JP2022078155A (en) | Package substrate | |
| JP6158684B2 (en) | Method for manufacturing printed circuit board | |
| JP6805511B2 (en) | Wiring board and its manufacturing method | |
| US11081368B2 (en) | Method of dicing wiring substrate, and packaging substrate | |
| JP2015231005A (en) | Wiring board and manufacturing method of the same | |
| JP2017220647A (en) | Substrate for packaging | |
| JP2019009151A (en) | Package substrate and manufacturing method thereof | |
| JP6904044B2 (en) | Substrate for semiconductor package and its manufacturing method | |
| JP2017147395A (en) | Substrate for packaging and manufacturing method of the same | |
| KR102281457B1 (en) | Printed circuit board and method of manufacturing the same | |
| JP6155420B2 (en) | Thin film capacitor sheet manufacturing method | |
| KR102428653B1 (en) | Multilayer ceramic substrate for easy cutting and method of manufacturing the same | |
| US20240055341A1 (en) | Core-substrate, substrate and use of substrate for semiconductor packaging | |
| US20140144575A1 (en) | Insulating layer conduction method | |
| US20150156891A1 (en) | Printed circuit board and manufacturing method thereof | |
| JP2017118053A (en) | Package substrate and method for manufacturing the same | |
| JP2018160525A (en) | Through electrode substrate, mounting substrate including the same, and manufacturing method of through electrode substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210610 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220228 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220228 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220309 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7066970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |