JP2015231005A - Wiring board and manufacturing method of the same - Google Patents
Wiring board and manufacturing method of the same Download PDFInfo
- Publication number
- JP2015231005A JP2015231005A JP2014117399A JP2014117399A JP2015231005A JP 2015231005 A JP2015231005 A JP 2015231005A JP 2014117399 A JP2014117399 A JP 2014117399A JP 2014117399 A JP2014117399 A JP 2014117399A JP 2015231005 A JP2015231005 A JP 2015231005A
- Authority
- JP
- Japan
- Prior art keywords
- core substrate
- wiring board
- resin layer
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、配線基板およびその製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof.
配線基板として、ICパッケージ基板やインターポーザとして利用されるビルドアップ配線基板が知られている。ビルドアップ配線基板は、多層構造を有しており、コア基板の片面または両面に、絶縁層としての樹脂層と、配線層とが交互に積層されている。例えば、特許文献1に記載された技術では、コア基板(ガラス基板)の側面の一部を樹脂によって覆うことにより、コア基板と樹脂層との熱膨張差に伴ってコア基板が損傷してしまうことを抑制している。
As a wiring board, a build-up wiring board used as an IC package board or an interposer is known. The build-up wiring board has a multilayer structure, and a resin layer as an insulating layer and a wiring layer are alternately laminated on one side or both sides of the core board. For example, in the technique described in
しかし、特許文献1に記載された技術では、コア基板の側面の一部のみを樹脂によって覆っているため、樹脂が存在しない部分に損傷が生じることまでを抑制することは困難である。また、コア基板の側面の一部だけではなく、全てを樹脂層によって覆おうとすると、製造時における基板の寸歩精度が低下し、配線にズレが生じてしまう可能性がある。よって、コア基板に損傷が生じることを、より効果的に抑制可能な技術が求められている。
However, in the technique described in
本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現することが可能である。 The present invention has been made to solve the above-described problems, and can be realized as the following forms.
(1)本発明の一形態によれば、配線基板が提供される。この配線基板は、無機材料によって構成されたコア基板と;前記コア基板上に配置され、少なくとも1つの配線層が内部に形成された樹脂層と、を備える。そして、この配線基板は、前記樹脂層の外周の少なくとも一部に、前記コア基板と前記樹脂層とで画定される溝部を有する。このような形態の配線基板であれば、樹脂層の外周に、コア基板と樹脂層とで画定される溝部が形成されているので、コア基板の外周付近に応力が加わることを抑制することができる。従って、コア基板に損傷が生じることを、簡易な構成によって効果的に抑制することができる。 (1) According to one aspect of the present invention, a wiring board is provided. The wiring substrate includes a core substrate made of an inorganic material; and a resin layer disposed on the core substrate and having at least one wiring layer formed therein. The wiring board has a groove defined by the core substrate and the resin layer at least at a part of the outer periphery of the resin layer. In the case of such a wiring board, a groove defined by the core substrate and the resin layer is formed on the outer periphery of the resin layer, so that it is possible to suppress stress from being applied near the outer periphery of the core substrate. it can. Therefore, damage to the core substrate can be effectively suppressed with a simple configuration.
(2)上記形態の配線基板において、前記溝部の前記コア基板の側面からの深さは、前記溝部の深さ方向に沿った前記コア基板の長さに対して0.5%以上5%以下でもよい。このような形態の配線基板であれば、配線可能な領域を十分に残しつつ、コア基板に損傷が生じることを抑制可能な溝部の深さを確保することができる。 (2) In the wiring board of the above aspect, the depth of the groove portion from the side surface of the core substrate is 0.5% or more and 5% or less with respect to the length of the core substrate along the depth direction of the groove portion. But you can. With the wiring board having such a configuration, it is possible to ensure the depth of the groove portion that can suppress the occurrence of damage to the core substrate while leaving a sufficiently routable area.
(3)上記形態の配線基板において、前記無機材料は、ガラス、セラミック、ガラスセラミックのうちのいずれかでもよい。このような材料によってコア基板が形成されている場合には、コア基板と樹脂層との熱膨張差が大きくなるため、コア基板の外周付近に応力が加わることを、溝部によって、より効果的に抑制することができる。 (3) In the wiring board of the above aspect, the inorganic material may be one of glass, ceramic, and glass ceramic. When the core substrate is formed of such a material, the difference in thermal expansion between the core substrate and the resin layer increases, so that stress is applied to the vicinity of the outer periphery of the core substrate. Can be suppressed.
(4)上記形態の配線基板において、前記樹脂層の外周が、前記コア基板を厚み方向に投影した投影領域よりも外周側に配置されてもよい。このような形態の配線基板であれば、厚み方向からの外力や衝撃がコア基板に直接的に加えられることを抑制することができるので、コア基板が損傷することをより効果的に抑制することができる。 (4) In the wiring board of the above aspect, the outer periphery of the resin layer may be disposed on the outer peripheral side of a projection region in which the core substrate is projected in the thickness direction. With such a form of wiring board, it is possible to suppress external force and impact from the thickness direction from being directly applied to the core board, and thus more effectively suppress damage to the core board. Can do.
(5)本発明の他の形態によれば、配線基板の製造方法が提供される。この製造方法は、(A)無機材料によって構成されたコア基板上の、前記配線基板の外周に対応する位置に、金属層を形成する工程と;(B)前記コア基板および前記金属層上に、少なくとも1つの配線層が内部に形成された樹脂層を配置する工程と;(C)前記金属層、前記コア基板および前記樹脂層を切断して、前記配線基板を切り出す工程と;(D)切り出された前記配線基板に残存する前記金属層をエッチングによって除去することにより、前記樹脂層の外周の少なくとも一部に、前記コア基板と前記樹脂層とで画定される溝部を形成する工程と、を備える。このような形態の配線基板の製造方法によれば、溝部を効率的に形成することができる。 (5) According to the other form of this invention, the manufacturing method of a wiring board is provided. The manufacturing method includes (A) a step of forming a metal layer on a core substrate made of an inorganic material at a position corresponding to the outer periphery of the wiring substrate; and (B) on the core substrate and the metal layer. A step of disposing a resin layer in which at least one wiring layer is formed; (C) a step of cutting the wiring substrate by cutting the metal layer, the core substrate, and the resin layer; and (D). Forming a groove defined by the core substrate and the resin layer on at least a part of the outer periphery of the resin layer by removing the metal layer remaining on the cut wiring board by etching; Is provided. According to the method for manufacturing a wiring board in such a form, the groove can be formed efficiently.
(6)上記形態の配線基板の製造方法において、前記金属層は前記配線基板の外形に沿って所定の幅で形成されるとともに、前記金属層の幅は、前記溝部の深さの2倍の値に、前記コア基板および前記樹脂層の切断に用いられるブレードの厚みを加えた値に基づき定められてもよい。このような形態の配線基板の製造方法であれば、溝部を精度良く形成することができる。 (6) In the method for manufacturing a wiring board according to the above aspect, the metal layer is formed with a predetermined width along the outer shape of the wiring board, and the width of the metal layer is twice the depth of the groove. The value may be determined based on a value obtained by adding a thickness of a blade used for cutting the core substrate and the resin layer. If it is the manufacturing method of the wiring board of such a form, a groove part can be formed with sufficient precision.
本発明は、上述した配線基板としての形態に限らず、種々の形態で実現することが可能である。例えば、配線基板を備えた電子機器等の形態で実現することができる。 The present invention is not limited to the above-described form as a wiring board, and can be realized in various forms. For example, it is realizable with forms, such as an electronic device provided with the wiring board.
A.実施形態:
図1は、本発明の一実施形態としての配線基板1の構成を模式的に示す断面図である。図1には、互いに直行するXYZ軸が記されている。他の図におけるXYZ軸は、図1のXYZ軸に対応している。配線基板1は、例えば、ICパッケージ基板やインターポーザとして利用される基板である。配線基板1は、コア基板5と、コア基板5上に配置された樹脂層10とを備えている。本実施形態では、コア基板5と樹脂層10とは、コア基板5の厚み方向(Z方向)に対する投影面積および投影形状は同じである。
A. Embodiment:
FIG. 1 is a cross-sectional view schematically showing a configuration of a
コア基板5の材質は、電気絶縁性を有し、熱膨張係数がシリコンよりも大きく樹脂層10よりも小さいものが好ましい。このような材質として、例えば、ガラス、セラミック、ガラスセラミック等の無機材料を用いることが可能である。本実施形態では、コア基板5としてガラス基板を用いた。ガラス基板は、表面の平滑性が優れ、また、薄くて大型のものの入手性が高いからである。
The
樹脂層10の内部には、少なくとも1つの配線層が形成されている。本実施形態では、樹脂層10の内部に1つの第1配線層12が形成されている。樹脂層10上には、第2配線層14が形成されている。第2配線層14上には、ソルダーレジスト22とバンプ(はんだバンプ)24とが形成されている。
At least one wiring layer is formed inside the
本実施形態は、樹脂層10、第2配線層14、ソルダーレジスト22およびバンプ24は、コア基板5の両面に形成されている。コア基板5には、貫通ビア電極8が形成されている。貫通ビア電極8は、コア基板5の一方の面側に形成された樹脂層10中の第1配線層12と他方の面側に形成された樹脂層10中の第1配線層12とを電気的に接続する。樹脂層10、第2配線層14、ソルダーレジスト22およびバンプ24は、コア基板5の片面にのみ形成されていてもよい。
In the present embodiment, the
配線基板1は、樹脂層10の外周の少なくとも一部に、コア基板5と樹脂層10とで画定される溝部40を備えている。本実施形態では、溝部40は、樹脂層10の全周に形成されている。また、本実施形態では、溝部40は、コア基板5の上面および下面に形成されている。溝部40の、コア基板5の側面6からの深さdは、溝部40の深さ方向Xに沿ったコア基板5の長さLに対して、0.5%以上5%以下であることが好ましい。その理由は後述する。以下では、「長さL」のことを、「外形寸法L」ともいう。
The
B.製造方法:
図2は、配線基板1の製造方法を示す工程図である。また、図3、この製造方法の各工程における配線基板1の製造状態を示す図である。
B. Production method:
FIG. 2 is a process diagram showing a method for manufacturing the
本実施形態の製造方法では、まず、コア基板5が準備される(ステップS10)。本実施形態では、150mm四方で厚さが0.1mm、表面粗さRaが0.2nmのホウケイ酸系ガラスによって構成されたガラス基板を準備した。なお、以下では、製造途中の配線基板1のことを、単に「基板」という。
In the manufacturing method of this embodiment, first, the
コア基板5が準備されると、続いて、コア基板5上に端面金属層(金属層)41が形成される(ステップS20)。
図4は、コア基板5を上面からみた場合(図1における+Z方向から見た場合)における端面金属層41の配置を示す図である。端面金属層41は、配線基板1(コア基板5)の外形に沿って所定の幅で形成されている。また、端面金属層41は、後述する工程において基板を個片に切断する際の切断ライン(ダイシングライン)DLを跨ぐように形成される。端面金属層41の材質は、特に、限定されないが、後述する個片切断後のエッチング処理において、速やかに除去可能な材質であることが好ましい。本実施形態では、スパッタリングによりTi/Cuシード層を基板上に形成した後、セミアディティブ法により、厚さ20μmの銅層を形成することにより、幅w(図4)が、1.03mmの端面金属層41をコア基板5上に形成した。
When the
FIG. 4 is a diagram showing the arrangement of the end
端面金属層41が形成されると、続いて、基板に樹脂ラミネート加工を施すことにより、第1樹脂層10aが積層される(ステップS30)。第1樹脂層10aは、コア基板5および端面金属層41を覆う。第1樹脂層10aの材料としては、例えば、シクロオレフィン樹脂や、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂のうちのいずれかを用いることができる。本実施形態では、上記ステップS30において、圧力0.7MPa、110℃の条件で、シクロオレフィン樹脂シートを熱プレスによりコア基板5に積層することにより、厚さ40μmの第1樹脂層10aを形成した。このステップS40では、ラミネート加工を施す前に、コア基板5と第1樹脂層10aとの接着性を高めるために、シランカップリング処理をコア基板5に対して施すことが好ましい。
When the end
第1樹脂層10aをコア基板5上に積層した後には、コア基板5および第1樹脂層10aを貫く貫通ビア電極8と、第1配線層12との形成が行われる(ステップS40)。貫通ビア電極8と第1配線12とは、炭酸ガスレーザにより基板に貫通ビア孔を形成し、その後、セミアディティブ法により、貫通ビア孔の壁面と第1樹脂層10a上とに、銅配線を形成することで、同時に形成することができる。なお、貫通ビア孔は、炭酸ガスレーザに限らず、UV−YAGレーザや、エキシマレーザ、サンドブラスト、フォトエッチングなどの周知の手法により形成することも可能である。
After the
続いて、第1樹脂層10aおよび第1配線層12上に、第2樹脂層10bおよび第2配線層14を形成するための周知のビルドアップ処理が行われる(ステップS50)。ビルドアップの方法は特に限定されないが、本実施形態では、セミアディティブ法によってビルドアップ処理を行うことで、第2樹脂層10bおよび第2配線層14を形成した。第2樹脂層10bの材料およびラミネート方法は、第1樹脂層10aと同じである。本実施形態では、このビルドアップ処理により、コア基板5の上下に、それぞれ、2つのビルドアップ層(第1樹脂層10aおよび第2樹脂層10b)が形成される。こうして形成された第1樹脂層10aおよび第2樹脂層10bが、図1に示した樹脂層10に相当する。
Subsequently, a known build-up process for forming the
ビルドアップ処理が行われた後には、周知の手法により、ソルダーレジスト22とバンプ24とが形成される(ステップS60)。ソルダーレジスト22およびバンプ24が形成されると、続いて、ダイサーによって切断加工が施され、基板が所定のサイズ(本実施形態では、20mm四方)に個化片される(ステップS70)。本実施形態では、刃厚が0.03mmのダイシングブレードを用いて、図4に示したダイシングラインDL上を切断することで、基板を個片に切断した。すると、個片化後には、配線基板1の側面から端面金属層41が露出することになる。個片化後の端面金属層41の幅は、端面金属層41が形成された時の端面金属層41の幅w(1.03mm)からブレードの厚み(0.03mm)を差し引いた値の半分(0.5mm)になる。
After the build-up process is performed, the solder resist 22 and the
配線基板1の個片化が行われた後には、端面金属層41が除去される(ステップS80)。具体的には、配線基板1の各側面をエッチングすることで、配線基板1中に残存した端面金属層41を除去する。本実施形態では、濃度が39重量パーセントの塩化第二鉄溶液を用いて、2時間、エッチングを行い、端面金属層41を除去した。こうすることで、図1に示したように、奥行きdが0.5mm、高さが20μmの溝部40が形成される。以上で説明した一連の処理によって、配線基板1の製造が完了する。
After the
上述した配線基板1の製造方法によれば、端面金属層41をエッチングするだけで溝部40が形成されるため、効率的に溝部40を形成することができる。また、端面金属層41の幅wは、溝部40の深さdの2倍の値に、ダイシングブレードの厚みを加えた値に基づき定められているので、溝部40を精度良く形成することができる。
According to the method for manufacturing the
C.評価結果:
次に、上述した方法に従って製造した配線基板1に対して評価試験を行った結果について説明する。以下に示す表1には、溝部40の深さdを様々に変化させた6種類の配線基板1のサンプルの評価結果が示されている。各サンプルの外形寸法Lは、いずれも20mmであり、溝部40の高さhは20μmである。なお、これらのサンプルについては、ソルダーレジスト22とバンプ24の形成は省略した。ソルダーレジスト22とバンプ24とは、この評価試験の結果に影響を与えないためである。
C. Evaluation results:
Next, the results of an evaluation test performed on the
この評価試験では、各サンプルに対して、−65℃の低温から+150℃の高温まで、昇温および降温を1000サイクル繰り返す熱衝撃試験(環境試験規格MIL−STD−883D)を実施し、その後に、コア基板5の側面6に損傷が生じているか否かを拡大鏡を用いて目視により確認し、損傷が生じていないものを合格と判定した。表1に示した評価結果(A,B,C,D)は、1つのサンプルにつき、同一形態の配線基板(溝部40の形状が同じ配線基板)を25個作製し、その25個のうちの合格した配線基板の割合を示している。作製した25個の配線基板のうち、95%以上の配線基板が合格であれば(つまり、合格率が95%以上であれば)、そのサンプルについては、評価結果を「A」とした。また、合格率が80%以上95%未満であれば、そのサンプルについては、評価結果を「B」とした。また、合格率が50%以上80%未満であれば、評価結果を「C」とした。また、合格率が50%未満であれば、評価結果を「D」とした。
In this evaluation test, each sample was subjected to a thermal shock test (environmental test standard MIL-STD-883D) for 1000 cycles of temperature rise and fall from a low temperature of −65 ° C. to a high temperature of + 150 ° C. Then, whether or not the
表1に示した評価結果によれば、溝部40の深さdが0.5〜2mmのサンプル1〜3については、合格率が高く、評価結果はいずれも「A」であり良好であった。また、溝部40の深さdが0.1〜0.2mmのサンプル4,5も、サンプル1〜3よりも合格率は低くなったが、評価結果は、「B」であり良好であった。これらに対して、溝部40の深さdが0mm、つまり、溝部40が形成されていないサンプル6は、評価結果は「D」であり、コア基板5の側面から樹脂層10が剥がれるような破損が多く観察された。
According to the evaluation results shown in Table 1, the
以上のように、表1に示した評価結果によれば、溝部40の深さdが、外形寸法Lに対して0.1%以上10%以下(0.1〜2mm)、好ましくは、0.5%以上10%以下(0.5〜2mm)であると、コア基板5に損傷が生じることを効果的に抑制することができることが確認できた。これは、溝部40が形成されている場合には、コア基板5の側面6の近傍に、樹脂層10が接触しないことになるため、樹脂層10とコア基板5との熱膨張差によってコア基板5の側面6付近に応力がかかることが抑制されるためである。
As described above, according to the evaluation results shown in Table 1, the depth d of the
溝部40の深さdは、外形寸法Lに対して、5%以下であることがより好ましい。溝部40の深さdが、外形寸法Lに対して5%以下であれば、コア基板5上に配線可能な領域を十分に残しつつ、コア基板5に損傷が生じることを抑制可能な溝部40の深さdを確保することができるからである。
The depth d of the
以上で説明した本実施形態によれば、樹脂層10の外周に、コア基板5と樹脂層10とで画定される溝部40を形成するだけで、コア基板5の外周付近に応力が加わることを抑制することができるので、簡易な構成で、コア基板5が損傷することを効果的に抑制することができる。
According to the present embodiment described above, stress is applied to the vicinity of the outer periphery of the
また、本実施形態の配線基板1の構成であれば、コア基板5が樹脂層10よりも外周側に露出しない構造とすることができるので、配線基板1の上下方向(Z方向)から外力や衝撃がコア基板5に直接的に加えられることを抑制することができる。よって、コア基板5が損傷することをより効果的に抑制することができる。
Further, with the configuration of the
更に、本実施形態では、コア基板5の材料として、ガラス、セラミック、ガラスセラミックなど、樹脂層10との熱膨張差が大きい材料(無機材料)を用いているため、コア基板5の外周付近に応力が加わることを、溝部40によって、より効果的に抑制することができる。
Furthermore, in this embodiment, a material (inorganic material) having a large thermal expansion difference from the
D.変形例:
図5は、配線基板の第1の変形例を示す図である。第1の変形例における配線基板1aは、溝部の形状が、図1に示した実施形態と異なる。第1変形例では、溝部40aは、樹脂層10を構成する複数の樹脂層(第1樹脂層10aおよび第2樹脂層10b)を跨いでいる。具体的には、溝部40aは、(1)コア基板5と、コア基板5に接する第1樹脂層10aとによって画定された第1の部分43と、(2)第1樹脂層10a中を第2樹脂層10bに向けて延びる第2の部分44と、(3)第1樹脂層10aと、第1樹脂層10aに接して設けられた第2樹脂層10bとによって画定された第3の部分45と、によって構成されている。
D. Variation:
FIG. 5 is a diagram showing a first modification of the wiring board. The
このように、溝部40aが、複数の樹脂層を跨ぐように形成されていれば、上記実施形態と同様の効果のほか、樹脂層10に柔軟性を与えることが可能になるので、例えば、配線基板1に反りが生じた場合においても、バンプ24における接続の信頼性を維持することが可能になる。このような溝部40aは、例えば、図2に示したステップS20からステップS50までの処理において、溝部40aの形状に対応する金属層を樹脂層10内に形成し、個片化後に、配線基板1の側面からエッチングを行うことで、形成することが可能である。
In this way, if the
図6は、配線基板の第2の変形例を示す図である。第2の変形例における配線基板1bは、XY平面におけるコア基板5の大きさが樹脂層10の大きさよりも小さい。具体的には、樹脂層10の外周Cが、コア基板5を厚み方向Zに投影した投影領域PAよりも、外周側に配置されている。
FIG. 6 is a diagram illustrating a second modification of the wiring board. In the
このように、樹脂層10の外周Cが、コア基板5の投影領域PAよりも外周側に配置されていれば、コア基板5が樹脂層10から露出することがないので、配線基板1の上下方向からの応力や衝撃からコア基板5をより効果的に保護することができる。こうした形状の配線基板1bは、例えば、貫通ビア電極8を形成するのと同様に、コア基板5を貫通する端部電極を切断ラインに沿って形成し、溝部40bを形成するためのエッチング時に、端部電極も同時に除去することで、形成することができる。
Thus, if the outer periphery C of the
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態や実施例、変形例の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。 The present invention is not limited to the above-described embodiments, examples, and modifications, and can be realized with various configurations without departing from the spirit thereof. For example, the technical features of the embodiments, examples, and modifications corresponding to the technical features in each form described in the summary section of the invention are to solve part or all of the above-described problems, or In order to achieve part or all of the above-described effects, replacement or combination can be appropriately performed. Further, if the technical feature is not described as essential in the present specification, it can be deleted as appropriate.
1,1a,1b…配線基板
5…コア基板
6…側面
8…貫通ビア電極
10…樹脂層
10a…第1樹脂層
10b…第2樹脂層
12…第1配線層
14…第2配線層
22…ソルダーレジスト
24…バンプ
40,40a,40b…溝部
41…端面金属層
43…第1の部分
44…第2の部分
45…第3の部分
PA…投影領域
DL…ダイシングライン
DESCRIPTION OF
Claims (6)
前記コア基板上に配置され、少なくとも1つの配線層が内部に形成された樹脂層と、
を備える配線基板であって、
前記樹脂層の外周の少なくとも一部に、前記コア基板と前記樹脂層とで画定される溝部を有することを特徴とする配線基板。 A core substrate made of an inorganic material;
A resin layer disposed on the core substrate and having at least one wiring layer formed therein;
A wiring board comprising:
A wiring board having a groove defined by the core substrate and the resin layer in at least a part of an outer periphery of the resin layer.
前記溝部の前記コア基板の側面からの深さは、前記溝部の深さ方向に沿った前記コア基板の長さに対して0.5%以上5%以下であることを特徴とする配線基板。 The wiring board according to claim 1,
The depth of the groove portion from the side surface of the core substrate is 0.5% or more and 5% or less with respect to the length of the core substrate along the depth direction of the groove portion.
前記無機材料は、ガラス、セラミック、ガラスセラミックのうちのいずれかであることを特徴とする配線基板。 The wiring board according to claim 1 or 2,
The wiring board according to claim 1, wherein the inorganic material is one of glass, ceramic, and glass ceramic.
前記樹脂層の外周が、前記コア基板を厚み方向に投影した投影領域よりも外周側に配置されることを特徴とする配線基板。 A wiring board according to any one of claims 1 to 3, wherein
The wiring board, wherein an outer periphery of the resin layer is disposed on an outer peripheral side with respect to a projection region obtained by projecting the core substrate in a thickness direction.
(A)無機材料によって構成されたコア基板上の、前記配線基板の外周に対応する位置に、金属層を形成する工程と、
(B)前記コア基板および前記金属層上に、少なくとも1つの配線層が内部に形成された樹脂層を配置する工程と、
(C)前記金属層、前記コア基板および前記樹脂層を切断して、前記配線基板を切り出す工程と、
(D)切り出された前記配線基板に残存する前記金属層をエッチングによって除去することにより、前記樹脂層の外周の少なくとも一部に、前記コア基板と前記樹脂層とで画定される溝部を形成する工程と、
を備える配線基板の製造方法。 A method for manufacturing a wiring board, comprising:
(A) forming a metal layer on the core substrate made of an inorganic material at a position corresponding to the outer periphery of the wiring substrate;
(B) placing a resin layer having at least one wiring layer formed on the core substrate and the metal layer;
(C) cutting the metal substrate, the core substrate, and the resin layer to cut out the wiring substrate;
(D) A groove defined by the core substrate and the resin layer is formed in at least a part of the outer periphery of the resin layer by removing the metal layer remaining on the cut-out wiring board by etching. Process,
A method of manufacturing a wiring board comprising:
前記金属層は前記配線基板の外形に沿って所定の幅で形成されるとともに、前記金属層の幅は、前記溝部の深さの2倍の値に、前記コア基板および前記樹脂層の切断に用いられるブレードの厚みを加えた値に基づき定められていることを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to claim 5,
The metal layer is formed to have a predetermined width along the outer shape of the wiring board, and the width of the metal layer is set to a value twice the depth of the groove to cut the core substrate and the resin layer. A method of manufacturing a wiring board, characterized in that the wiring board is determined based on a value obtained by adding a thickness of a blade to be used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014117399A JP2015231005A (en) | 2014-06-06 | 2014-06-06 | Wiring board and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014117399A JP2015231005A (en) | 2014-06-06 | 2014-06-06 | Wiring board and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015231005A true JP2015231005A (en) | 2015-12-21 |
Family
ID=54887632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014117399A Pending JP2015231005A (en) | 2014-06-06 | 2014-06-06 | Wiring board and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015231005A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017126606A1 (en) | 2016-01-22 | 2017-07-27 | 凸版印刷株式会社 | Substrate for package, and method for manufacturing said substrate |
WO2018123932A1 (en) | 2016-12-28 | 2018-07-05 | 凸版印刷株式会社 | Wiring substrate singulating method and substrate for package |
JP2018116963A (en) * | 2017-01-16 | 2018-07-26 | 凸版印刷株式会社 | Board for package and manufacturing method thereof |
JP2018190761A (en) * | 2017-04-28 | 2018-11-29 | 凸版印刷株式会社 | Substrate for semiconductor package and method of manufacturing the same |
-
2014
- 2014-06-06 JP JP2014117399A patent/JP2015231005A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017126606A1 (en) | 2016-01-22 | 2017-07-27 | 凸版印刷株式会社 | Substrate for package, and method for manufacturing said substrate |
JPWO2017126606A1 (en) * | 2016-01-22 | 2018-11-08 | 凸版印刷株式会社 | Package substrate and manufacturing method thereof |
US10204854B2 (en) | 2016-01-22 | 2019-02-12 | Toppan Printing Co., Ltd. | Packaging substrate and method of fabricating the same |
EP3407379A4 (en) * | 2016-01-22 | 2019-10-09 | Toppan Printing Co., Ltd. | Substrate for package, and method for manufacturing said substrate |
TWI738706B (en) * | 2016-01-22 | 2021-09-11 | 日商凸版印刷股份有限公司 | Substrate for packaging and manufacturing method thereof |
WO2018123932A1 (en) | 2016-12-28 | 2018-07-05 | 凸版印刷株式会社 | Wiring substrate singulating method and substrate for package |
US10679865B2 (en) | 2016-12-28 | 2020-06-09 | Toppan Printing Co., Ltd. | Method of dicing wiring substrate, and packaging substrate |
US11081368B2 (en) | 2016-12-28 | 2021-08-03 | Toppan Printing Co., Ltd. | Method of dicing wiring substrate, and packaging substrate |
JP2018116963A (en) * | 2017-01-16 | 2018-07-26 | 凸版印刷株式会社 | Board for package and manufacturing method thereof |
JP7066970B2 (en) | 2017-01-16 | 2022-05-16 | 凸版印刷株式会社 | Package substrate and its manufacturing method |
JP2022078155A (en) * | 2017-01-16 | 2022-05-24 | 凸版印刷株式会社 | Package substrate |
JP2018190761A (en) * | 2017-04-28 | 2018-11-29 | 凸版印刷株式会社 | Substrate for semiconductor package and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5200249B2 (en) | Cavity processing method for core substrate | |
JP6427817B2 (en) | Printed circuit board and manufacturing method thereof | |
JP6323768B1 (en) | Penetration electrode substrate, manufacturing method thereof, and mounting substrate | |
JP2015015311A (en) | Method for manufacturing substrate with cavity | |
JP2015231005A (en) | Wiring board and manufacturing method of the same | |
JP2011071315A (en) | Wiring board and method of manufacturing the same | |
JP2013106033A (en) | Semiconductor package and method of manufacturing the same | |
US20150319842A1 (en) | Circuit board and method for manufacturing the same | |
JP2022078155A (en) | Package substrate | |
US20190122968A1 (en) | Semiconductor package substrate and manufacturing method therefor | |
JP2015231004A (en) | Wiring board | |
JP6724775B2 (en) | Wiring board individualization method and package board | |
US20150062850A1 (en) | Printed circuit board | |
JP2009016806A (en) | Embedded pattern board and its manufacturing method | |
JP6195514B2 (en) | Wiring board and manufacturing method thereof | |
KR20140000983A (en) | Printed circuit board | |
JP2017220647A (en) | Substrate for packaging | |
US20140109402A1 (en) | Method of manufacturing metal core inserted printed circuit board | |
TWI558284B (en) | Circuit board element and method for manufacturing the same | |
JP7443689B2 (en) | Manufacturing method of electronic component built-in board | |
KR101150489B1 (en) | Semiconductor package and method for manufacturing the same | |
JP2013008910A (en) | Wiring board and method for manufacturing wiring board | |
WO2020149374A1 (en) | Package substrate and method for manufacturing same | |
US20140174798A1 (en) | Metal core substrate and method of manufacturing the same | |
JP2007227834A (en) | Semiconductor device, and method for manufacturing same |