JP2000133948A - Electric circuit multilayer board and manufacture thereof - Google Patents
Electric circuit multilayer board and manufacture thereofInfo
- Publication number
- JP2000133948A JP2000133948A JP30268098A JP30268098A JP2000133948A JP 2000133948 A JP2000133948 A JP 2000133948A JP 30268098 A JP30268098 A JP 30268098A JP 30268098 A JP30268098 A JP 30268098A JP 2000133948 A JP2000133948 A JP 2000133948A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric circuit
- mica
- dielectric
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マイカ等のへき開
性を有する材料が積層された電気回路用多層基板および
その製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer substrate for an electric circuit in which a material having a cleavage property such as mica is laminated, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、無線機器の高周波回路、特に携帯
電話機や自動車電話機等にマイカ等のへき開性を有する
誘電体を積層させた電気回路用多層基板が用いられてい
る。例えば、特開平８−１７６７３号公報には、誘電損
失が広範囲の周波数域において小さいというマイカの特
性を生かした、マイカコンデンサが開示されている。2. Description of the Related Art In recent years, multilayer substrates for electric circuits have been used in which high-frequency circuits of wireless devices, particularly cellular phones and automobile telephones, are laminated with a dielectric material having cleavage such as mica. For example, Japanese Patent Application Laid-Open No. 8-17673 discloses a mica capacitor utilizing a mica characteristic that dielectric loss is small in a wide frequency range.
【０００３】マイカはケイ酸塩鉱物の一種とされ、透明
または半透明の板状結晶からなる無機質絶縁材料であ
り、層状に剥離する性質（へき開性）を有する。マイカ
は天然マイカと合成マイカに区分され、天然マイカとし
ては、白マイカ（学名マスコバイト、化学組成Ｋ・Ａｌ
2 ・ＡｌＳｉ3 ・Ｏ10（ＯＨ）2 ）、金マイカ（学名フ
ロゴバイト、化学組成Ｋ・Ｍｇ3 ・ＡｌＳｉ3 ・Ｏ
10（ＯＨ）2 ）の他に、鉄マイカ（学名バイオタイト、
化学組成Ｋ・（ＭｇＦｅ）3 ・ＡｌＳｉ3 ・Ｏ10（Ｏ
Ｈ）2 ）、真珠マイカ（学名マルガタイト、化学組成Ｃ
ａ・Ａｌ2 ・Ａｌ2 Ｓｉ2 ・Ｏ10（ＯＨ）2 ）、鱗マイ
カ（学名レピドライト、化学組成Ｋ・Ｌｉ2 Ａｌ・Ｓｉ
4 ・Ｏ10（ＯＨ）2 ）が挙げられる。以上のうち、電気
絶縁材料としては主に白マイカと金マイカが使用され
る。[0003] Mica is a kind of silicate mineral, is an inorganic insulating material composed of transparent or translucent plate-like crystals, and has the property of exfoliating in layers (cleavability). Mica is classified into natural mica and synthetic mica. As natural mica, white mica (scientific name: maskovite, chemical composition K.Al)
2 · AlSi 3 · O 10 (OH) 2 ), gold mica (scientific name Frogobite, chemical composition K · Mg 3 · AlSi 3 · O
10 (OH) 2 ), iron mica (scientific name Biotite,
Chemical composition K · (MgFe) 3 · AlSi 3 · O 10 (O
H) 2 ), Pearl mica (scientific name: Margaite, Chemical composition C)
a · Al 2 · Al 2 Si 2 · O 10 (OH) 2), scales mica (scientific name lepidolite, chemical composition K · Li 2 Al · Si
4 , O 10 (OH) 2 ). Among them, white mica and gold mica are mainly used as the electric insulating material.
【０００４】マイカは、交流電場を印加したときに熱と
して失われるエネルギー（誘電損失）が少なく、電子回
路に用いられる基板として優れた特性をもつが、大型の
均質な基板材を得にくいため、従来、電子回路の基板に
適用するのは困難であった。しかしながら、電子回路が
より集積化され、電子部品の微細化・縮小化が進んだ結
果、基板に用いられるマイカ材の面積も縮小され、特に
アナログ高周波領域、高速デジタル通信回路での同軸線
路の形成において、マイカ材が好適に用いられるように
なった。Mica has low energy (dielectric loss) lost as heat when an AC electric field is applied, and has excellent characteristics as a substrate used in an electronic circuit. However, it is difficult to obtain a large and uniform substrate material. Heretofore, it has been difficult to apply to a substrate of an electronic circuit. However, as electronic circuits have become more integrated and electronic components have become finer and smaller, the area of mica material used for substrates has also been reduced, and the formation of coaxial lines, especially in analog high-frequency regions and high-speed digital communication circuits, has been reduced. , Mica material has come to be used favorably.
【０００５】図８に、例えばマイカ層が積層された電気
回路用多層基板の断面図（Ａ）および斜視図（Ｂ）を示
す。図８（Ａ）は図８（Ｂ）のａ−ａ’における断面図
である。誘電体層としてマイカ層１が積層されており、
マイカ材には、例えば、誘電率７〜８、複素誘電率の損
失係数ｔａｎδが０．０１〜０．０５、耐熱温度約６０
０℃、熱膨張係数３．６ｐｐｍ／℃程度、体積抵抗率１
０14〜１０16Ωｃｍのものが用いられる。各マイカ層１
にスルーホール２が形成され、スルーホール２内および
マイカ層１の層間に導電体からなる配線３が形成されて
いる。マイカ層１の層間の配線３以外の部分には、低融
点ガラスからなる絶縁層４が形成されている。FIG. 8 shows a cross-sectional view (A) and a perspective view (B) of an electric circuit multilayer substrate on which, for example, a mica layer is laminated. FIG. 8A is a cross-sectional view taken along aa ′ of FIG. 8B. A mica layer 1 is laminated as a dielectric layer,
The mica material has, for example, a dielectric constant of 7 to 8, a complex dielectric loss coefficient tan δ of 0.01 to 0.05, and a heat-resistant temperature of about 60.
0 ° C., coefficient of thermal expansion about 3.6 ppm / ° C., volume resistivity 1
A material having a value of 0 14 to 10 16 Ωcm is used. Each mica layer 1
A through-hole 2 is formed, and a wiring 3 made of a conductor is formed in the through-hole 2 and between the layers of the mica layer 1. An insulating layer 4 made of low-melting glass is formed in a portion other than the wiring 3 between the layers of the mica layer 1.
【０００６】図９にマイカ層１のへき開について模式的
に示す。マイカ材が層状の板状結晶であるため、マイカ
層１はマイカ層１’のように薄くはがれやすい。そこ
で、図８に示す多層基板の側面には、マイカのへき開を
防止するために絶縁性樹脂からなる保護層５が形成され
ている。FIG. 9 schematically shows cleavage of the mica layer 1. Since the mica material is a layered plate-like crystal, the mica layer 1 is easily peeled off like the mica layer 1 '. Therefore, a protective layer 5 made of an insulating resin is formed on the side surface of the multilayer substrate shown in FIG. 8 in order to prevent cleavage of mica.
【０００７】上記のような多層構造の電気回路用多層基
板を形成する方法について、図面を参照して以下に説明
する。まず、図１０の断面図（Ａ）および斜視図（Ｂ）
に示すように、マイカの原材料である鉱石を切り出し、
所定の大きさとなるように加工する。図１０（Ａ）は図
１０（Ｂ）のｂ−ｂ’における断面図である。マイカ層
１を所望の厚さに加工するには、マイカのへき開性を利
用する。積層させるマイカ層１の大きさは例えば５０×
７０ｍｍとし、厚さは例えば１０〜１００μｍとする。
図１０（Ｂ）のＡ〜Ｆは、マイカ層１を積層させた後、
分割される基板片を表し、図８の断面図は図１０（Ｂ）
の個片Ａに相当する。A method for forming a multilayer substrate for an electric circuit having a multilayer structure as described above will be described below with reference to the drawings. First, a cross-sectional view (A) and a perspective view (B) of FIG.
As shown in the figure, cut out the ore that is the raw material of mica,
It is processed so as to have a predetermined size. FIG. 10A is a cross-sectional view taken along line bb ′ of FIG. In order to process the mica layer 1 to a desired thickness, the cleavage property of mica is used. The size of the mica layer 1 to be laminated is, for example, 50 ×
The thickness is, for example, 10 to 100 μm.
A to F in FIG. 10 (B) are obtained after the mica layer 1 is laminated.
FIG. 10B is a cross-sectional view illustrating a substrate piece to be divided.
Corresponds to the individual piece A.
【０００８】次に、図１１の断面図（Ａ）および斜視図
（Ｂ）に示すように、マイカ層１にスルーホール２を形
成する。図１１（Ａ）は図１１（Ｂ）のｂ−ｂ’におけ
る断面図である。スルーホール２は例えば直径０．２ｍ
ｍとし、ドリル穿孔により形成することができる。続い
て、図１２に示すように、スルーホール２内に導電体を
埋め込み、さらに、スルーホール２内の導電体と接続す
るようにマイカ層１の上層に配線３を形成する。Next, as shown in the sectional view (A) and the perspective view (B) of FIG. 11, a through hole 2 is formed in the mica layer 1. FIG. 11A is a cross-sectional view taken along line bb ′ of FIG. The through hole 2 has a diameter of, for example, 0.2 m.
m and can be formed by drilling. Subsequently, as shown in FIG. 12, a conductor is buried in the through hole 2, and a wiring 3 is formed on the mica layer 1 so as to be connected to the conductor in the through hole 2.
【０００９】スルーホール２内の導電体を含む配線３を
形成するには、例えば、導電体ペーストをスクリーン印
刷することにより行うことができる。その場合、導電体
ペーストを印刷した後、乾燥または焼成を行い、不要な
溶剤を除去する。あるいは、スパッタリング、メタルＣ
ＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔ
ｉｏｎ）、メッキ等の方法により配線３を形成してもよ
い。The formation of the wiring 3 containing a conductor in the through hole 2 can be performed, for example, by screen-printing a conductor paste. In that case, after printing the conductor paste, drying or baking is performed to remove unnecessary solvents. Alternatively, sputtering, metal C
VD (chemical vapor deposition)
Ion), the wiring 3 may be formed by a method such as plating.
【００１０】次に、図１３に示すように、配線３が形成
されている部分を除くマイカ層１の上層に、低融点ガラ
ス材料等を塗布して絶縁層４を形成する。絶縁層４に
は、例えばケイ酸（ＳｉＯ2 ）を主成分とする絶縁性材
料が用いられる。絶縁性材料の塗布は、例えばスクリー
ン印刷により行うことができ、印刷後、不要な溶剤を乾
燥させて除去する。絶縁層４は、マイカ層１の表面に形
成された配線３においてイオンマイグレーションが起こ
るのを防止し、マイカ層１の層間の密着性を高める目的
で形成される。また、絶縁層４の材料に低融点ガラスを
用いる場合には、絶縁層４を防湿層として機能させるこ
ともできる。Next, as shown in FIG. 13, an insulating layer 4 is formed by applying a low-melting glass material or the like to the upper layer of the mica layer 1 except for the portion where the wiring 3 is formed. For the insulating layer 4, for example, an insulating material mainly containing silicic acid (SiO 2 ) is used. The application of the insulating material can be performed by, for example, screen printing, and after printing, an unnecessary solvent is removed by drying. The insulating layer 4 is formed for the purpose of preventing ion migration from occurring in the wiring 3 formed on the surface of the mica layer 1 and increasing the adhesion between the layers of the mica layer 1. When low-melting glass is used as the material of the insulating layer 4, the insulating layer 4 can also function as a moisture-proof layer.
【００１１】次に、図１４に示すように、所定の位置に
スルーホール２が形成され、上層に配線３および絶縁層
４が形成された複数のマイカ層１を積層させ、加圧して
熱融着させる。マイカ層１の層間を圧着させるには、例
えば４００〜５５０℃に加熱して、１〜６ｋｇ／ｃｍ2
程度の圧力を印加する。この加熱は、絶縁層４の材料で
ある低融点ガラスの軟化点以上の温度、通常、６００℃
以下の温度で行われる。Next, as shown in FIG. 14, a plurality of mica layers 1 in which through holes 2 are formed at predetermined positions and wirings 3 and insulating layers 4 are formed in an upper layer are laminated, and the layers are pressurized and thermally fused. To wear. In order to pressure-bond the layers of the mica layer 1, for example, heating to 400 to 550 ° C and 1 to 6 kg / cm 2
About pressure. This heating is performed at a temperature equal to or higher than the softening point of the low-melting glass, which is the material of the insulating layer 4, usually at 600 °
It is performed at the following temperature.
【００１２】次に、図１５に示すように、マイカ層１の
多層積層体を、例えばワイヤーカッター（ワイヤーソ
ー）、ダイサー等を用いて、複数個の基板個片に分割
（ダイシング）する。図１５（Ａ）は図１５（Ｂ）のｂ
−ｂ’における断面図である。その後、へき開による層
間剥離を防止する目的で、各基板個片の側面に絶縁性の
有機材料を塗布してから、樹脂を硬化させて保護層５を
形成する。これにより、図８（Ａ）および（Ｂ）に示す
基板片が得られる。図８（Ｂ）は、図１５（Ｂ）のよう
に分割された基板個片Ａである。Next, as shown in FIG. 15, the multilayer laminate of the mica layer 1 is divided (diced) into a plurality of substrate pieces using, for example, a wire cutter (wire saw), a dicer or the like. FIG. 15 (A) is a view b of FIG. 15 (B).
It is sectional drawing in -b '. After that, in order to prevent delamination due to cleavage, an insulating organic material is applied to the side surface of each substrate piece, and then the resin is cured to form the protective layer 5. As a result, a substrate piece shown in FIGS. 8A and 8B is obtained. FIG. 8B shows a substrate piece A divided as shown in FIG.
【００１３】以上のように作製した電気回路用多層基板
の上に、例えばＡｕまたはＡｌを用いてワイヤーボンデ
ィング法などにより、トランジスタ、ダイオード、ＩＣ
等を接続させる。さらに、チップコンデンサやチップ抵
抗等が導電性接着剤あるいはハンダ等を用いて接続され
る。A transistor, a diode, an IC, and the like are formed on the multilayer board for electric circuit manufactured as described above by using, for example, Au or Al by a wire bonding method.
And so on. Further, a chip capacitor, a chip resistor and the like are connected by using a conductive adhesive or solder.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、上記の
従来の電気回路用多層基板においては、マイカ層のへき
開を防止するための保護層５が、１枚の基板を複数の基
板個片に分割した後で形成される。したがって、基板個
片の各側面において保護層５となる樹脂の塗布および硬
化処理をする必要があり、製造コストを増加させる要因
となっていた。また、１枚の基板から分割される、基板
個片の形状が矩形ではなく複雑な形状となる場合には、
保護層５が形成される側面の数が増加するだけでなく、
均一な保護層５を形成するために樹脂の塗布方法を検討
する必要も生じる。However, in the above-mentioned conventional multilayer board for electric circuits, the protective layer 5 for preventing cleavage of the mica layer divides one board into a plurality of board pieces. Will be formed later. Therefore, it is necessary to apply and cure a resin to be the protective layer 5 on each side surface of the substrate piece, which has been a factor of increasing the manufacturing cost. Also, when the shape of a substrate piece divided from one substrate is not rectangular but complicated,
Not only does the number of sides on which the protective layer 5 is formed increase,
In order to form a uniform protective layer 5, it is necessary to consider a method of applying a resin.
【００１５】本発明は上記の問題点を鑑みてなされたも
のであり、したがって本発明は、マイカ等からなる誘電
体層のへき開、または層間剥離が防止された電気回路用
多層基板を提供することを目的とする。また、本発明
は、誘電体層のへき開または層間剥離を防止するための
保護層を、より簡略化された工程で、均質に形成するこ
とができる電気回路用多層基板の製造方法を提供するこ
とを目的とする。The present invention has been made in view of the above problems, and accordingly, the present invention provides a multilayer substrate for an electric circuit in which cleavage or delamination of a dielectric layer made of mica or the like is prevented. With the goal. Further, the present invention provides a method for manufacturing a multilayer substrate for an electric circuit, in which a protective layer for preventing cleavage or delamination of a dielectric layer can be uniformly formed in a simplified process. With the goal.
【００１６】[0016]
【課題を解決するための手段】上記の目的を達成するた
め、本発明の電気回路用多層基板は、積層された少なく
とも２層の誘電体層と、前記誘電体層に形成されたスル
ーホールと、前記スルーホール内および前記誘電体層の
層間に形成された、所定のパターンを有する導電体層
と、前記導電体層形成領域を除く、前記誘電体層の層間
に形成された絶縁層と、前記誘電体層の各層の側面に前
記絶縁層と連続して形成され、かつ、互いに積層されて
いる保護層とを有することを特徴とする。本発明の電気
回路用多層基板は、好適には、前記誘電体層は、へき開
する性質を有する材料からなることを特徴とする。本発
明の電気回路用多層基板は、さらに好適には、前記誘電
体層は、マイカからなることを特徴とする。In order to achieve the above object, a multilayer substrate for an electric circuit according to the present invention comprises at least two stacked dielectric layers, and a through hole formed in the dielectric layer. A conductive layer having a predetermined pattern formed in the through hole and between the dielectric layers, and an insulating layer formed between the dielectric layers, excluding the conductive layer forming region, A protection layer is formed on a side surface of each layer of the dielectric layer so as to be continuous with the insulating layer and stacked on each other. The multilayer board for electric circuits of the present invention is preferably characterized in that the dielectric layer is made of a material having a cleavage property. In the multilayer substrate for an electric circuit according to the present invention, more preferably, the dielectric layer is made of mica.
【００１７】また、本発明の電気回路用多層基板は、好
適には、前記絶縁層および前記保護層は、低融点ガラス
材料からなることを特徴とする。本発明の電気回路用多
層基板は、好適には、前記低融点ガラス材料は、マイカ
が結晶水を放出する温度以下の軟化点を有するガラス材
料であることを特徴とする。本発明の電気回路用多層基
板は、さらに好適には、前記低融点ガラス材料の軟化点
は、４５０〜５５０℃程度であることを特徴とする。こ
れにより、マイカ等のへき開性を有する材料からなる電
気回路用多層基板の誘電体層のへき開あるいは層間剥離
を効果的に防止することが可能となる。Further, in the multilayer substrate for an electric circuit according to the present invention, preferably, the insulating layer and the protective layer are made of a low-melting glass material. The multilayer board for electric circuits of the present invention is preferably characterized in that the low-melting glass material is a glass material having a softening point equal to or lower than a temperature at which mica releases crystallization water. The multilayer substrate for an electric circuit according to the present invention is more preferably characterized in that the low melting point glass material has a softening point of about 450 to 550 ° C. This makes it possible to effectively prevent cleavage or delamination of the dielectric layer of the multilayer substrate for electric circuits made of a material having cleavage properties such as mica.
【００１８】さらに、上記の目的を達成するため、本発
明の電気回路用多層基板の製造方法は、誘電体層にスル
ーホールを形成し、前記誘電体層の切断箇所にスリット
を形成する工程と、前記スルーホール内および前記誘電
体層上に、導電体層を形成する工程と、前記導電体層形
成領域を除く前記誘電体層の上部および前記スリット内
に絶縁層を形成する工程と、少なくとも２層の前記誘電
体層を、前記絶縁層を介して積層する工程と、前記スリ
ット位置において前記誘電体層の積層体を分割し、前記
スリット内の前記絶縁層を、分割された前記積層体の側
面の保護層とする工程とを有することを特徴とする。Further, in order to achieve the above object, a method for manufacturing a multilayer substrate for an electric circuit according to the present invention comprises the steps of: forming a through hole in a dielectric layer; and forming a slit in a cut portion of the dielectric layer. Forming a conductor layer in the through hole and on the dielectric layer, and forming an insulating layer in the upper portion of the dielectric layer and in the slit except for the conductor layer formation region, A step of laminating the two dielectric layers with the insulating layer interposed therebetween, dividing the dielectric layer laminate at the slit position, and dividing the insulating layer in the slit into the divided laminate And a step of forming a protective layer on the side surface.
【００１９】本発明の電気回路用多層基板の製造方法
は、好適には、前記誘電体層は、へき開する性質を有す
る材料からなることを特徴とする。本発明の電気回路用
多層基板の製造方法は、さらに好適には、前記誘電体層
はマイカからなることを特徴とする。本発明の電気回路
用多層基板の製造方法は、好適には、前記絶縁層および
前記保護層は、低融点ガラス材料からなることを特徴と
する。本発明の電気回路用多層基板の製造方法は、さら
に好適には、前記低融点ガラス材料は、マイカが結晶水
を放出する温度以下の軟化点を有するガラス材料である
ことを特徴とする。本発明の電気回路用多層基板の製造
方法は、さらに好適には、前記低融点ガラス材料の軟化
点は４５０〜５５０℃程度であることを特徴とする。In the method for manufacturing a multilayer substrate for an electric circuit according to the present invention, preferably, the dielectric layer is made of a material having a cleavage property. In the method for manufacturing a multilayer substrate for an electric circuit according to the present invention, more preferably, the dielectric layer is made of mica. In the method of manufacturing a multilayer substrate for an electric circuit according to the present invention, preferably, the insulating layer and the protective layer are made of a low-melting glass material. In the method for manufacturing a multilayer substrate for an electric circuit according to the present invention, more preferably, the low-melting glass material is a glass material having a softening point equal to or lower than a temperature at which mica releases crystallization water. In the method for manufacturing a multilayer substrate for an electric circuit according to the present invention, the softening point of the low-melting glass material is more preferably about 450 to 550 ° C.
【００２０】本発明の電気回路用多層基板の製造方法
は、好適には、前記導電体層を形成する工程は、金属含
有ペーストを塗布または印刷し、乾燥させる工程である
ことを特徴とする。また、本発明の電気回路用多層基板
の製造方法は、好適には、少なくとも２層の前記誘電体
層を絶縁層を介して積層する工程は、前記導電体層形成
領域を除く前記誘電体層上に、絶縁層を塗布または印刷
する工程と、少なくとも２層の前記誘電体層を、加圧し
ながら熱融着させる工程とを有することを特徴とする。
本発明の電気回路用多層基板の製造方法は、さらに好適
には、少なくとも２層の前記誘電体層を加圧しながら熱
融着させる工程は、前記誘電体層の上部および前記スリ
ット内の前記絶縁層を溶融させ、前記絶縁層により前記
スリット近傍の壁面を被覆する工程であることを特徴と
する。In the method for manufacturing a multilayer substrate for an electric circuit according to the present invention, preferably, the step of forming the conductor layer is a step of applying or printing a metal-containing paste and drying the paste. In the method for manufacturing a multilayer substrate for an electric circuit according to the present invention, preferably, the step of laminating at least two dielectric layers via an insulating layer includes the step of laminating the dielectric layers excluding the conductive layer forming region. The method further comprises a step of applying or printing an insulating layer, and a step of thermally fusing at least two dielectric layers while applying pressure.
In the method for manufacturing a multilayer substrate for an electric circuit according to the present invention, more preferably, the step of thermally fusing at least two of the dielectric layers while applying pressure includes the step of forming an insulating layer in an upper portion of the dielectric layer and in the slit. A step of melting the layer and covering a wall surface near the slit with the insulating layer.
【００２１】これにより、へき開性を有する誘電体層か
らなる多層基板の側面に、へき開を防止するための保護
層を簡略な工程で形成することが可能となる。従来の製
造方法によれば、基板個片の各側面にそれぞれ保護層と
なる樹脂を塗布する必要があるが、本発明の製造方法に
よれば、各側面に同一工程で保護層を形成することがで
きるため、製造コストを低減させることができる。Thus, it is possible to form a protective layer for preventing cleavage on a side surface of a multilayer substrate formed of a dielectric layer having cleavage by a simple process. According to the conventional manufacturing method, it is necessary to apply a resin serving as a protective layer to each side surface of the substrate piece, but according to the manufacturing method of the present invention, it is necessary to form the protective layer on each side surface in the same step. Therefore, the manufacturing cost can be reduced.
【００２２】また、本発明の電気回路用多層基板の製造
方法において、スリットの開口はスルーホールの開口と
同一工程で行うことが可能であり、スリット内への絶縁
性材料の埋め込みは、絶縁層の形成と同一の装置を用い
て行うことができる。したがって、本発明の電気回路用
多層基板の製造方法の実施には、新たな設備を必要とせ
ず、容易に実施することが可能である。さらに、本発明
に電気回路用多層基板の製造方法によれば、各誘電体層
に連続的に形成されるスリット内に、絶縁性材料を埋め
込むことにより保護層を形成するため、基板個片の各側
面に均一な厚さの保護層を形成することができる。In the method for manufacturing a multilayer substrate for an electric circuit according to the present invention, the opening of the slit can be formed in the same step as the opening of the through hole, and the insulating material is embedded in the slit by the insulating layer. Can be performed by using the same apparatus as that of the above. Therefore, the method for manufacturing a multilayer substrate for an electric circuit according to the present invention can be easily implemented without requiring new equipment. Further, according to the method for manufacturing a multilayer substrate for an electric circuit of the present invention, a protective layer is formed by embedding an insulating material in a slit formed continuously in each dielectric layer. A protective layer having a uniform thickness can be formed on each side surface.
【００２３】[0023]
【発明の実施の形態】以下に、本発明の電気回路用多層
基板およびその製造方法の実施の形態について、図面を
参照して説明する。図１は、本実施形態の多層基板の断
面図である。図１に示す多層基板は、例えばマイカから
なる誘電体シートが積層された構造を有し、各マイカ層
１にスルーホール２が形成され、スルーホール２内およ
びマイカ層１の層間に導電体からなる配線３が形成され
ている。マイカ層１の層間の配線３以外の部分には、低
融点ガラスからなる絶縁層４が形成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the multilayer board for electric circuits and the method for manufacturing the same according to the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view of the multilayer substrate of the present embodiment. The multilayer substrate shown in FIG. 1 has a structure in which, for example, a dielectric sheet made of mica is laminated, a through hole 2 is formed in each mica layer 1, and a conductor is provided in the through hole 2 and between the layers of the mica layer 1. Wiring 3 is formed. An insulating layer 4 made of low-melting glass is formed in a portion other than the wiring 3 between the layers of the mica layer 1.
【００２４】マイカ材は層状の板状結晶であり、薄くは
がれやすい性質をもつ。そこで、多層基板の側面には、
マイカのへき開を防止するために樹脂からなる保護層
５’が形成されている。本実施形態の多層基板において
は、保護層５’は各マイカ層１の側面に個々に形成され
ており、それらの保護層５’が圧着されて連続した形状
となっている。The mica material is a layered plate-like crystal and has a property of being easily peeled off. Therefore, on the side of the multilayer board,
A protective layer 5 'made of resin is formed to prevent cleavage of mica. In the multilayer substrate of the present embodiment, the protective layers 5 'are individually formed on the side surfaces of each mica layer 1, and the protective layers 5' are crimped into a continuous shape.
【００２５】上記のような多層基板を形成する方法につ
いて、以下に説明する。まず、図２に示すように、マイ
カの原材料である鉱石（白マイカあるいは金マイカ）を
切り出し、所定の大きさとなるように加工する。図２
（Ａ）は図２（Ｂ）のｂ−ｂ’における断面図である。
図２（Ｂ）のＡ〜Ｆは、マイカ層１を積層させた後、分
割される基板片を表し、図１の断面図は図２（Ｂ）の個
片Ａに相当する。A method for forming the above-described multilayer substrate will be described below. First, as shown in FIG. 2, ore (white mica or gold mica), which is a raw material of mica, is cut out and processed into a predetermined size. FIG.
FIG. 2A is a cross-sectional view taken along line bb ′ of FIG.
A to F in FIG. 2B represent substrate pieces that are divided after the mica layer 1 is laminated, and the cross-sectional view in FIG. 1 corresponds to an individual piece A in FIG.
【００２６】マイカ層１を所望の厚さに加工するには、
マイカのへき開性を利用する。積層させるマイカ層１の
大きさは例えば５０×７０ｍｍとし、厚さは例えば１０
〜１００μｍとする。本実施形態の電気回路用多層基板
の誘電体層として積層させるマイカ層１には、例えば、
誘電率が７〜８、複素誘電率の損失係数ｔａｎδが０．
０１〜０．０５、耐熱温度約６００℃、熱膨張係数３．
６ｐｐｍ／℃程度のものを用いる。また、マイカ材料は
耐酸性および耐アルカリ性に優れるという特性も有す
る。In order to process the mica layer 1 to a desired thickness,
Utilizes the cleavage properties of mica. The size of the mica layer 1 to be laminated is, for example, 50 × 70 mm, and the thickness is, for example, 10 × 10 mm.
１００100 μm. The mica layer 1 to be laminated as a dielectric layer of the multilayer board for electric circuits of the present embodiment includes, for example,
The dielectric constant is 7 to 8, and the loss coefficient tan δ of the complex dielectric constant is 0.
01-0.05, heat resistant temperature about 600 ° C, thermal expansion coefficient
Use the one with about 6 ppm / ° C. Further, the mica material also has a property of being excellent in acid resistance and alkali resistance.
【００２７】次に、図３に示すように、マイカ層１にス
ルーホール２およびスリット６を形成する。図３（Ａ）
は図３（Ｂ）のｂ−ｂ’における断面図である。スルー
ホール２は例えば直径０．２ｍｍとし、ドリル穿孔によ
り形成することができる。スリット６は、マイカ層１の
積層体を基板個片に分割する位置に設けられる。続い
て、図４に示すように、スルーホール２内に導電体を埋
め込み、さらに、スルーホール２内の導電体と接続する
ようにマイカ層１の上層に配線３を形成する。Next, as shown in FIG. 3, through holes 2 and slits 6 are formed in the mica layer 1. FIG. 3 (A)
FIG. 4 is a cross-sectional view taken along line bb ′ of FIG. The through hole 2 has a diameter of, for example, 0.2 mm and can be formed by drilling. The slit 6 is provided at a position where the laminated body of the mica layer 1 is divided into individual substrate pieces. Subsequently, as shown in FIG. 4, a conductor is buried in the through hole 2, and a wiring 3 is formed on the mica layer 1 so as to be connected to the conductor in the through hole 2.
【００２８】スルーホール２内の導電体を含む配線３を
形成するには、例えば、ＡｕあるいはＡｕ／Ｐｔ／Ｐｄ
等を含有する導電体ペーストをスクリーン印刷すること
により行うことができる。その場合、導電体ペーストを
印刷した後、乾燥または焼成を行い、不要な溶剤を除去
する。あるいは、スパッタリング、メタルＣＶＤ、メッ
キ等の方法により配線３を形成してもよい。In order to form the wiring 3 including the conductor in the through hole 2, for example, Au or Au / Pt / Pd
Can be performed by screen-printing a conductive paste containing the same. In that case, after printing the conductor paste, drying or baking is performed to remove unnecessary solvents. Alternatively, the wiring 3 may be formed by a method such as sputtering, metal CVD, and plating.
【００２９】次に、図５に示すように、配線３が形成さ
れている部分を除くマイカ層１の上層およびスリット６
内に、低融点ガラス材料等を塗布して絶縁層４を形成す
る。絶縁層４には、例えばケイ酸（ＳｉＯ2 ）を主成分
とする絶縁性材料が用いられる。絶縁性材料の塗布は、
例えばスクリーン印刷により行うことができ、印刷後、
加熱して有機溶剤の除去と樹脂の硬化を行う。Next, as shown in FIG. 5, the upper layer of the mica layer 1 and the slit 6 excluding the portion where the wiring 3 is formed are formed.
The insulating layer 4 is formed by applying a low melting glass material or the like. For the insulating layer 4, for example, an insulating material mainly containing silicic acid (SiO 2 ) is used. The application of the insulating material
For example, it can be performed by screen printing, and after printing,
The organic solvent is removed and the resin is cured by heating.
【００３０】絶縁層４は、マイカ層１の表面に形成され
た配線３においてイオンマイグレーションが起こるのを
防止し、マイカ層１の層間の密着性を高める目的で形成
される。また、絶縁層４の材料に低融点ガラスを用いる
場合には、絶縁層４を防湿層として機能させることもで
きる。スリット６内に埋め込まれた絶縁層は、マイカ層
１のへき開あるいは層間剥離を防止する保護層５’とな
る。The insulating layer 4 is formed for the purpose of preventing the occurrence of ion migration in the wiring 3 formed on the surface of the mica layer 1 and improving the adhesion between the layers of the mica layer 1. When low-melting glass is used as the material of the insulating layer 4, the insulating layer 4 can also function as a moisture-proof layer. The insulating layer embedded in the slit 6 serves as a protective layer 5 'for preventing cleavage or delamination of the mica layer 1.
【００３１】次に、図６に示すように、所定の位置にス
ルーホール２が形成され、上層に配線３および絶縁層４
が形成された複数のマイカ層１を積層させ、加圧して熱
融着させる。図６（Ａ）は図６（Ｂ）のｂ−ｂ’におけ
る断面図である。ここで、各マイカ層１に形成されたス
リット６が互いに重なり合うように、マイカ層１を積層
させる。マイカ層１の積層数は、特に制限はなく、例え
ば５０層程度積層することもできる。マイカ層１の層間
を圧着させるには、例えば４００〜５５０℃に加熱し
て、１〜６ｋｇ／ｃｍ2 程度の圧力を印加する。この加
熱は、絶縁層４の材料である低融点ガラスの軟化点以上
の温度、通常、６００℃以下の温度で行う。この工程に
おいて、マイカ層１上およびスリット６内に埋め込まれ
た絶縁層（低融点ガラス）４が溶融し、スリット６近傍
の壁面を被覆する。Next, as shown in FIG. 6, a through hole 2 is formed at a predetermined position, and a wiring 3 and an insulating layer 4 are formed in an upper layer.
A plurality of mica layers 1 on which are formed are laminated, and press-bonded and thermally fused. FIG. 6A is a cross-sectional view taken along line bb ′ of FIG. 6B. Here, the mica layers 1 are laminated so that the slits 6 formed in each mica layer 1 overlap each other. The number of layers of the mica layer 1 is not particularly limited, and for example, about 50 layers can be laminated. In order to pressure-bond the layers of the mica layer 1, for example, the layer is heated to 400 to 550 ° C. and a pressure of about 1 to 6 kg / cm 2 is applied. This heating is performed at a temperature equal to or higher than the softening point of the low-melting glass, which is the material of the insulating layer 4, and is generally equal to or lower than 600 ° C. In this step, the insulating layer (low-melting glass) 4 embedded on the mica layer 1 and in the slit 6 is melted and covers the wall surface near the slit 6.
【００３２】次に、図７に示すように、マイカ層１の多
層積層体を、例えばワイヤーカッター（ワイヤーソ
ー）、ダイサー等を用いてスリット６の位置でダイシン
グし、複数個の基板個片に分割する。ダイシングは、各
基板個片の側面に、スリット６内に埋め込まれた保護層
５’が残るようにして行う。これにより、図１に示す基
板個片が得られる。図１の基板個片は、図７の個片Ａに
対応する。Next, as shown in FIG. 7, the multilayer laminate of the mica layer 1 is diced at the position of the slit 6 by using, for example, a wire cutter (wire saw), a dicer, or the like to form a plurality of substrate pieces. To divide. Dicing is performed so that the protective layer 5 'embedded in the slit 6 remains on the side surface of each substrate piece. Thereby, the substrate piece shown in FIG. 1 is obtained. The substrate piece in FIG. 1 corresponds to the piece A in FIG.
【００３３】以上のように作製した多層基板の上に、例
えばＡｕまたはＡｌを用いてワイヤーボンディング法な
どにより、トランジスタ、ダイオード、ＩＣ等を接続さ
せる。さらに、チップコンデンサやチップ抵抗等が導電
性接着剤あるいはハンダ等を用いて接続される。A transistor, a diode, an IC, and the like are connected on the multilayer substrate manufactured as described above by, for example, a wire bonding method using Au or Al. Further, a chip capacitor, a chip resistor and the like are connected by using a conductive adhesive or solder.
【００３４】上記の本実施形態の電気回路用多層基板に
よれば、マイカ等のへき開性を有する材料からなる電気
回路用多層基板の誘電体層のへき開あるいは層間剥離を
効果的に防止することができる。また、本実施形態の電
気回路用多層基板の製造方法によれば、へき開を防止す
るための保護層５’が、基板個片の各側面に同一工程で
形成されるため、製造工程が簡略化される。さらに、本
発明の電気回路用多層基板の製造方法によれば、スリッ
ト６内に絶縁性材料を埋め込むことにより保護層５’を
形成するため、基板個片の各側面に均一な厚さの保護層
を形成することができる。According to the electric circuit multilayer substrate of the present embodiment, it is possible to effectively prevent cleavage or delamination of the dielectric layer of the electric circuit multilayer substrate made of a cleaving material such as mica. it can. Further, according to the method for manufacturing a multilayer substrate for an electric circuit of the present embodiment, the protective layer 5 ′ for preventing cleavage is formed on each side surface of the substrate piece in the same step, thereby simplifying the manufacturing process. Is done. Further, according to the method for manufacturing a multilayer substrate for an electric circuit of the present invention, since the protective layer 5 'is formed by embedding an insulating material in the slit 6, protection of a uniform thickness on each side surface of the substrate piece. Layers can be formed.
【００３５】また、本実施形態の電気回路用多層基板の
製造方法によれば、スルーホールの開口と同一工程でス
リットを開口でき、保護層５’の形成には絶縁層４の形
成と同一の装置を用いることができる。したがって、本
発明の電気回路用多層基板の製造方法は、従来の設備を
用いて実施することが可能である。本発明の電気回路用
多層基板およびその製造方法の実施形態は、上記の説明
に限定されない。例えば、マイカ層１の層間の絶縁層４
は、上記のスクリーン印刷以外に、例えばスピンコート
等の方法によっても形成することができる。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。Further, according to the method for manufacturing a multilayer substrate for an electric circuit of the present embodiment, the slit can be opened in the same step as the opening of the through hole, and the formation of the protective layer 5 'is the same as that of the formation of the insulating layer 4. An apparatus can be used. Therefore, the method for manufacturing a multilayer substrate for an electric circuit according to the present invention can be carried out using conventional equipment. Embodiments of the multilayer substrate for electric circuits of the present invention and the method of manufacturing the same are not limited to the above description. For example, the insulating layer 4 between the mica layers 1
Can be formed by, for example, a method such as spin coating in addition to the screen printing described above. In addition, various changes can be made without departing from the gist of the present invention.
【００３６】[0036]
【発明の効果】本発明の電気回路用多層基板によれば、
より簡略化された工程で均一に形成された保護層によ
り、マイカ等からなる誘電体層のへき開が防止される。
本発明の電気回路用多層基板の製造方法によれば、誘電
体層のへき開を防止するための保護層を、多層基板の各
側面に同時に形成することができ、また、実施には新た
な設備を必要としないため、製造コストが低減される。According to the multilayer board for electric circuits of the present invention,
With the protective layer formed uniformly in a more simplified process, cleavage of the dielectric layer made of mica or the like is prevented.
ADVANTAGE OF THE INVENTION According to the manufacturing method of the multilayer substrate for electric circuits of the present invention, the protective layer for preventing the cleavage of the dielectric layer can be simultaneously formed on each side surface of the multilayer substrate. Is not required, so that the manufacturing cost is reduced.
【図１】本発明の電気回路用多層基板の断面図である。FIG. 1 is a sectional view of a multilayer substrate for an electric circuit according to the present invention.
【図２】本発明の電気回路用多層基板の製造方法の製造
工程を示す図であり、（Ａ）は（Ｂ）のｂ−ｂ’におけ
る断面図、（Ｂ）は斜視図である。FIGS. 2A and 2B are diagrams showing a manufacturing process of a method for manufacturing a multilayer substrate for an electric circuit according to the present invention, wherein FIG. 2A is a cross-sectional view taken along the line bb ′ of FIG. 2B, and FIG.
【図３】本発明の電気回路用多層基板の製造方法の製造
工程を示す図であり、（Ａ）は（Ｂ）のｂ−ｂ’におけ
る断面図、（Ｂ）は斜視図である。3A and 3B are diagrams showing a manufacturing process of a method for manufacturing a multilayer substrate for an electric circuit according to the present invention, wherein FIG. 3A is a cross-sectional view taken along the line bb ′ of FIG. 3B, and FIG.
【図４】本発明の電気回路用多層基板の製造方法の製造
工程を示す断面図である。FIG. 4 is a cross-sectional view illustrating a manufacturing process of the method for manufacturing a multilayer substrate for an electric circuit according to the present invention.
【図５】本発明の電気回路用多層基板の製造方法の製造
工程を示す断面図である。FIG. 5 is a cross-sectional view illustrating a manufacturing process of the method for manufacturing a multilayer substrate for an electric circuit according to the present invention.
【図６】本発明の電気回路用多層基板の製造方法の製造
工程を示す図であり、（Ａ）は（Ｂ）のｂ−ｂ’におけ
る断面図、（Ｂ）は斜視図である。6A and 6B are diagrams showing a manufacturing process of a method for manufacturing a multilayer substrate for an electric circuit according to the present invention, wherein FIG. 6A is a cross-sectional view taken along the line bb ′ of FIG. 6B, and FIG.
【図７】本発明の電気回路用多層基板の製造方法の製造
工程を示す斜視図である。FIG. 7 is a perspective view illustrating a manufacturing process of the method for manufacturing a multilayer substrate for an electric circuit according to the present invention.
【図８】従来の電気回路用多層基板を示し、（Ａ）は
（Ｂ）のａ−ａ’における断面図、（Ｂ）は斜視図であ
る。FIGS. 8A and 8B show a conventional multilayer board for electric circuits, in which FIG. 8A is a cross-sectional view taken along aa ′ of FIG. 8B and FIG. 8B is a perspective view.
【図９】マイカ層のへき開について表す模式図である。FIG. 9 is a schematic diagram illustrating cleavage of a mica layer.
【図１０】従来の電気回路用多層基板の製造方法の製造
工程を示す図であり、（Ａ）は（Ｂ）のｂ−ｂ’におけ
る断面図、（Ｂ）は斜視図である。10A and 10B are diagrams illustrating a manufacturing process of a conventional method for manufacturing a multilayer substrate for an electric circuit, wherein FIG. 10A is a cross-sectional view taken along line bb ′ of FIG.
【図１１】従来の電気回路用多層基板の製造方法の製造
工程を示す図であり、（Ａ）は（Ｂ）のｂ−ｂ’におけ
る断面図、（Ｂ）は斜視図である。11A and 11B are diagrams illustrating a manufacturing process of a conventional method for manufacturing a multilayer board for electric circuits, wherein FIG. 11A is a cross-sectional view taken along line bb ′ of FIG. 11B, and FIG.
【図１２】従来の電気回路用多層基板の製造方法の製造
工程を示す断面図である。FIG. 12 is a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing a multilayer substrate for electric circuits.
【図１３】従来の電気回路用多層基板の製造方法の製造
工程を示す断面図である。FIG. 13 is a cross-sectional view showing a manufacturing process of a conventional method for manufacturing a multilayer substrate for electric circuits.
【図１４】従来の電気回路用多層基板の製造方法の製造
工程を示す断面図である。FIG. 14 is a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing a multilayer substrate for electric circuits.
【図１５】従来の電気回路用多層基板の製造方法の製造
工程を示す図であり、（Ａ）は（Ｂ）のｂ−ｂ’におけ
る断面図、（Ｂ）は斜視図である。15A and 15B are diagrams showing a manufacturing process of a conventional method for manufacturing a multilayer substrate for electric circuits, wherein FIG. 15A is a cross-sectional view taken along the line bb ′ of FIG.
１…マイカ層、２…スルーホール、３…配線、４…絶縁
層、５、５’…保護層、６…スリット。DESCRIPTION OF SYMBOLS 1 ... Mica layer, 2 ... Through hole, 3 ... Wiring, 4 ... Insulating layer, 5 '... Protective layer, 6 ... Slit.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA03 AA18 BB47 BB63 BB75 CC01 EE27 5E346 AA12 AA13 AA15 AA17 AA36 AA43 AA60 BB01 CC18 CC21 CC31 DD03 DD07 DD13 DD17 DD22 DD34 EE02 EE05 EE06 EE18 FF18 GG15 GG19 GG26 GG28 5G303 AA05 AB20 BA06 CA02 CA04 DA01 ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 5E338 AA03 AA18 BB47 BB63 BB75 CC01 EE27 5E346 AA12 AA13 AA15 AA17 AA36 AA43 AA60 BB01 CC18 CC21 CC31 DD03 DD07 DD13 DD17 DD22 DD34 EE02 EE05 EE06 GG18 GG18 GG18 AB BA06 CA02 CA04 DA01
Claims (15)
と、 前記誘電体層に形成された、スルーホールと、 前記スルーホール内および前記誘電体層の層間に形成さ
れた、所定のパターンを有する導電体層と、 前記導電体層形成領域を除く、前記誘電体層の層間に形
成された絶縁層と、 前記誘電体層の各層の側面に、前記絶縁層と連続して形
成され、かつ、互いに積層されている保護層とを有する
電気回路用多層基板。1. A laminated structure comprising at least two dielectric layers, a through hole formed in the dielectric layer, and a predetermined pattern formed in the through hole and between the dielectric layers. A conductive layer having: an insulating layer formed between the dielectric layers, excluding the conductive layer forming region; and a side surface of each of the dielectric layers, formed continuously with the insulating layer; And a multilayer substrate for an electric circuit having a protective layer laminated on each other.
材料からなる請求項１記載の電気回路用多層基板。2. The multilayer substrate for an electric circuit according to claim 1, wherein said dielectric layer is made of a material having a cleavage property.
記載の電気回路用多層基板。3. The method according to claim 2, wherein the dielectric layer is made of mica.
A multilayer substrate for an electric circuit as described in the above.
ラス材料からなる請求項３記載の電気回路用多層基板。4. The multilayer board for an electric circuit according to claim 3, wherein said insulating layer and said protective layer are made of a low melting point glass material.
を放出する温度以下の軟化点を有するガラス材料である
請求項４記載の電気回路用多層基板。5. The multilayer substrate for an electric circuit according to claim 4, wherein said low-melting glass material is a glass material having a softening point below a temperature at which mica releases water of crystallization.
〜５５０℃程度である請求項５記載の電気回路用多層基
板。6. The softening point of the low melting point glass material is 450
The multilayer substrate for an electric circuit according to claim 5, wherein the temperature is about 550C.
電体層の切断箇所にスリットを形成する工程と、 前記スルーホール内および前記誘電体層上に、導電体層
を形成する工程と、 前記導電体層形成領域を除く前記誘電体層の上部および
前記スリット内に絶縁層を形成する工程と、 少なくとも２層の前記誘電体層を、前記絶縁層を介して
積層する工程と、 前記スリット位置において前記誘電体層の積層体を分割
し、前記スリット内の前記絶縁層を、分割された前記積
層体の側面の保護層とする工程とを有する電気回路用多
層基板の製造方法。7. A step of forming a through hole in the dielectric layer and forming a slit at a cut portion of the dielectric layer; and a step of forming a conductor layer in the through hole and on the dielectric layer. Forming an insulating layer above the dielectric layer excluding the conductive layer forming region and in the slit; laminating at least two dielectric layers via the insulating layer; Dividing the laminate of the dielectric layers at the slit position, and using the insulating layer in the slit as a protective layer on the side surface of the divided laminate.
材料からなる請求項７記載の電気回路用多層基板の製造
方法。8. The method according to claim 7, wherein said dielectric layer is made of a material having a cleavage property.
記載の電気回路用多層基板の製造方法。9. The dielectric layer according to claim 8, wherein said dielectric layer comprises mica.
A method for manufacturing the multilayer substrate for an electric circuit according to the above.
ガラス材料からなる請求項９記載の電気回路用多層基板
の製造方法。10. The method according to claim 9, wherein said insulating layer and said protective layer are made of a low melting point glass material.
水を放出する温度以下の軟化点を有するガラス材料であ
る請求項１０記載の電気回路用多層基板の製造方法。11. The method according to claim 10, wherein the low-melting glass material is a glass material having a softening point below a temperature at which mica releases water of crystallization.
０〜５５０℃程度である請求項１１記載の電気回路用多
層基板の製造方法。12. The softening point of the low melting point glass material is 45.
The method according to claim 11, wherein the temperature is about 0 to 550C.
有ペーストを塗布または印刷し、乾燥させる工程である
請求項７記載の電気回路用多層基板の製造方法。13. The method according to claim 7, wherein the step of forming the conductor layer is a step of applying or printing a metal-containing paste and drying the paste.
層を介して積層する工程は、前記導電体層形成領域を除
く前記誘電体層上に、絶縁層を塗布または印刷する工程
と、 少なくとも２層の前記誘電体層を、加圧しながら熱融着
させる工程とを有する請求項７記載の電気回路用多層基
板の製造方法。14. A step of laminating at least two dielectric layers with an insulating layer interposed therebetween, comprising: applying or printing an insulating layer on the dielectric layer excluding the conductor layer forming region; 8. The method for manufacturing a multilayer substrate for an electric circuit according to claim 7, further comprising the step of thermally bonding at least two dielectric layers while applying pressure.
ながら熱融着させる工程は、前記誘電体層の上部および
前記スリット内の前記絶縁層を溶融させ、前記絶縁層に
より前記スリット近傍の壁面を被覆する工程である請求
項１４記載の電気回路用多層基板の製造方法。15. The step of thermally fusing at least two dielectric layers while applying pressure, wherein the upper part of the dielectric layer and the insulating layer in the slit are melted, and the insulating layer closes the slit by the insulating layer. The method for producing a multilayer substrate for an electric circuit according to claim 14, which is a step of covering a wall surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30268098A JP2000133948A (en) | 1998-10-23 | 1998-10-23 | Electric circuit multilayer board and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30268098A JP2000133948A (en) | 1998-10-23 | 1998-10-23 | Electric circuit multilayer board and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133948A true JP2000133948A (en) | 2000-05-12 |
Family
ID=17911901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30268098A Pending JP2000133948A (en) | 1998-10-23 | 1998-10-23 | Electric circuit multilayer board and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133948A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100850A (en) * | 2000-09-21 | 2002-04-05 | Ibiden Co Ltd | Method of manufacturing wiring board |
| JP2008186910A (en) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | Wiring board with split trench and its manufacturing method |
| JP2010114187A (en) * | 2008-11-05 | 2010-05-20 | Shinko Electric Ind Co Ltd | Wiring substrate and method of manufacturing the wiring substrate |
| JP2016157982A (en) * | 2016-05-23 | 2016-09-01 | 新光電気工業株式会社 | Wiring board and method for manufacturing the same |
| CN107516648A (en) * | 2016-06-15 | 2017-12-26 | 欣兴电子股份有限公司 | The manufacture method of circuit board structure |
| US20180014409A1 (en) * | 2016-07-05 | 2018-01-11 | Unimicron Technology Corp. | Manufacturing method of circuit board structure |
| CN112863744A (en) * | 2020-12-31 | 2021-05-28 | 协讯电子（吉安）有限公司 | Shearing force resistant data line |
-
1998
- 1998-10-23 JP JP30268098A patent/JP2000133948A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100850A (en) * | 2000-09-21 | 2002-04-05 | Ibiden Co Ltd | Method of manufacturing wiring board |
| JP2008186910A (en) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | Wiring board with split trench and its manufacturing method |
| JP2010114187A (en) * | 2008-11-05 | 2010-05-20 | Shinko Electric Ind Co Ltd | Wiring substrate and method of manufacturing the wiring substrate |
| US8759685B2 (en) | 2008-11-05 | 2014-06-24 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the wiring substrate |
| JP2016157982A (en) * | 2016-05-23 | 2016-09-01 | 新光電気工業株式会社 | Wiring board and method for manufacturing the same |
| CN107516648A (en) * | 2016-06-15 | 2017-12-26 | 欣兴电子股份有限公司 | The manufacture method of circuit board structure |
| CN107516648B (en) * | 2016-06-15 | 2020-10-16 | 欣兴电子股份有限公司 | Manufacturing method of circuit board structure |
| US20180014409A1 (en) * | 2016-07-05 | 2018-01-11 | Unimicron Technology Corp. | Manufacturing method of circuit board structure |
| US10070536B2 (en) * | 2016-07-05 | 2018-09-04 | Unimicron Technology Corp. | Manufacturing method of circuit board structure |
| CN112863744A (en) * | 2020-12-31 | 2021-05-28 | 协讯电子（吉安）有限公司 | Shearing force resistant data line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896650A (en) | Method of making ceramic multilayer | |
| JP4453702B2 (en) | COMPOSITE ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF | |
| US10045436B2 (en) | Printed circuit board and method of manufacturing the same | |
| US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
| JP2004512667A (en) | Multilayer printed circuit board | |
| JPWO2014162478A1 (en) | Component built-in substrate and manufacturing method thereof | |
| JP2007123506A (en) | Method for manufacturing circuit module | |
| JP2000133948A (en) | Electric circuit multilayer board and manufacture thereof | |
| JP2006286224A (en) | Chip-type fuse | |
| JP6805511B2 (en) | Wiring board and its manufacturing method | |
| JP2004511111A (en) | Printed circuit board, method of making such printed circuit board, and layered composite material for such printed circuit board | |
| JPH10256689A (en) | Ceramics/metal substrate and its manufacturing method | |
| JP3451003B2 (en) | Semiconductor device | |
| JP2020092138A (en) | High frequency circuit printed wiring board and manufacturing method thereof | |
| JP2011009288A (en) | Substrate built-in chip resistor and method of manufacturing the same | |
| JP3441318B2 (en) | Semiconductor device | |
| JP7002971B2 (en) | Wiring board and manufacturing method of wiring board | |
| US10720338B1 (en) | Low temperature cofired ceramic substrates and fabrication techniques for the same | |
| JP3582975B2 (en) | Wiring board | |
| KR20220042706A (en) | Multilayer ceramic substrate having side electrode and method of manufacturing the same | |
| JPH06140764A (en) | Multilayer circuit board provided with built-in capacitor | |
| JP2595612B2 (en) | Method of forming heat-resistant insulation structure | |
| KR20220042691A (en) | Multilayer ceramic substrate using insulating peoperty of bonding layer and method of manufacturing the same | |
| JP3193592B2 (en) | Ceramic multilayer substrate and method of manufacturing the same | |
| KR100896599B1 (en) | Ceramic multilayer board and method thereof |