JP2017163420A - Ｇ級増幅回路 - Google Patents

Abstract

【課題】電源の数を減らすこと。
【解決手段】正の第１の電圧を第１の正電圧ラインに供給する第１のコンデンサと、負の第１の電圧を第１の負電圧ラインに供給する第２のコンデンサと、第１の電源の高電位側と第１のコンデンサの一端とを電気的に接続することにより第１のコンデンサに電力をチャージする制御を行い、第２の電源の低電位側と第２のコンデンサの一端とを電気的に接続することにより第２のコンデンサに電力をチャージする制御を行うチャージ制御部と、を含み、増幅部は、第１の正電圧ラインが選択部によって選択されている場合には、第１のコンデンサにチャージされている電力を消費して増幅を行い、第１の負電圧ラインが選択部によって選択されている場合には、第２のコンデンサにチャージされている電力を消費して増幅を行う。
【選択図】図２１

Description

本発明は、Ｇ級増幅回路に関する。

モータで例示される負荷に必要な電力を供給して負荷を駆動するために、増幅回路が使用される。増幅回路は、Ａ級、Ｂ級、ＡＢ級又はＧ級が例示される。Ａ級、Ｂ級及びＡＢ級の増幅回路では、必要な出力電力に比べて損失電力が大きい。

増幅回路の負荷がガルバノスキャナで例示されるインダクタンス性の負荷である場合には、電圧の位相に対して電流の位相が９０°近く遅れる。従って、Ｇ級増幅回路をガルバノスキャナの駆動に用いた場合には、正電流出力時及び負電流出力時の各々において、出力電圧と母線電圧との間には大きな電圧差が生じる。電力損失は、電圧差と出力電流との乗算になる。従って、Ｇ級増幅回路をガルバノスキャナの駆動に用いた場合、大きな電力損失が生じる。電力損失が大きいと、ガルバノスキャナの精度を向上させながらガルバノスキャナを高速化することが困難になる。

上記に鑑み、本出願人は、電力損失を低減できるＧ級増幅回路を提案した（特許文献１）。

国際公開第２０１４／０３３８１１号

しかしながら、特許文献１記載の技術では、多くの電源を必要とするという問題があった。

本発明は、上記に鑑みてなされたものであって、電源の数を減らすことが可能なＧ級増幅回路を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、指令電圧が入力される入力ノードと、入力ノードに入力された指令電圧に応じて、複数の電圧が夫々供給される複数のラインの内から１つのラインを選択する選択部と、１つのラインに供給される電圧を使用して、増幅を行う増幅部と、増幅部で増幅された電力を、印加される電圧の位相に対して流れる電流の位相が遅れる負荷へ出力する出力ノードと、基準電位に接続された基準電位ノードと、を含む。また、本発明は、一端が出力ノードよりも正側で増幅部に接続され、基準電位を基準に正の第１の電圧が供給される第１の正電圧ラインと、一端が出力ノードよりも負側で増幅部に接続され、基準電位を基準に負の第１の電圧が供給される第１の負電圧ラインと、一端が出力ノードよりも正側で増幅部に接続され、基準電位を基準に正の第２の電圧が供給される第２の正電圧ラインと、一端が出力ノードよりも負側で増幅部に接続され、基準電位を基準に負の第２の電圧が供給される第２の負電圧ラインと、を含む。また、本発明は、基準電位を基準に正の第２の電圧を第２の正電圧ラインに供給する第１の電源と、基準電位を基準に負の第２の電圧を第２の負電圧ラインに供給する第２の電源と、一端が第１の正電圧ラインに接続され、正の第１の電圧を第１の正電圧ラインに供給する第１のコンデンサと、一端が第１の負電圧ラインに接続され、負の第１の電圧を第１の負電圧ラインに供給する第２のコンデンサと、を含む。また、本発明は、第１の電源の高電位側と第１のコンデンサの一端とを電気的に接続することにより第１のコンデンサに電力をチャージする制御を行い、第２の電源の低電位側と第２のコンデンサの一端とを電気的に接続することにより第２のコンデンサに電力をチャージする制御を行うチャージ制御部を含む。増幅部は、第１の正電圧ラインが選択部によって選択されている場合には、第１のコンデンサにチャージされている電力を消費して増幅を行い、第１の負電圧ラインが選択部によって選択されている場合には、第２のコンデンサにチャージされている電力を消費して増幅を行う。

本発明によれば、電源の数を減らすことができるという効果を奏する。

実施の形態１にかかるＧ級増幅回路を用いたレーザ加工装置の構成を示す図 実施の形態１にかかるＧ級増幅回路の構成を示す図 実施の形態１にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路の損失電力の計算方法を説明する図 実施の形態１にかかるＧ級増幅回路の損失電力の計算方法を説明する図 実施の形態１にかかるＧ級増幅回路の損失電力の計算方法を説明する図 実施の形態１にかかるＧ級増幅回路の定常状態でのシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路の正側の等価回路を示す図 実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図 実施の形態１にかかるＧ級増幅回路の構成を示す図 実施の形態２にかかるＧ級増幅回路の構成を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路の比較例の構成を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態３にかかるＧ級増幅回路の構成を示す図 実施の形態３にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態３にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態３にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態３にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路の構成を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路の構成を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図 実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図

以下に、本発明の実施の形態にかかるＧ級増幅回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、実施の形態１にかかるＧ級増幅回路を用いたレーザ加工装置の構成を示す図である。

レーザ加工装置１は、制御装置２を含む。制御装置２は、被加工物におけるレーザ光の目標照射位置に応じて、ミラー５ａの角度を制御するための指令データをＤ／Ａ（Digital／Analog）変換器３へ供給する。Ｄ／Ａ変換器３は、デジタル信号である指令データをアナログ信号である指令信号へ変換し、変換された指令信号を駆動アンプ４へ供給する。

駆動アンプ４は、Ｇ級増幅回路ＡＭＰを含む。駆動アンプ４は、指令信号を内部的に指令電圧に変換しＧ級増幅回路ＡＭＰへ供給する。Ｇ級増幅回路ＡＭＰは、指令電圧に応じて増幅を行い、電力をモータ５ｂへ供給する。

モータ５ｂは、例えば、回転子及び固定子の内の一方がコイルで形成され、他方が永久磁石で形成される。そして、モータ５ｂのコイルが、インダクタンス性の負荷ＬＤである。

駆動アンプ４は、指令電圧に応じた電力をモータ５ｂの負荷ＬＤへ供給することで、指令電圧に追従するようにモータ５ｂを駆動する。

ガルバノスキャナ５では、モータ５ｂは、負荷ＬＤに供給された電力に応じて、シャフトを介してミラー５ａを回転させる。エンコーダ５ｃは、モータ５ｂの回転角度を検出して、エンコーダ信号処理回路６へ供給する。エンコーダ信号処理回路６は、回転角度の検出値であるアナログ信号を、回転角度データであるデジタル信号へ変換して、制御装置２へ供給する。これにより、制御装置２は、ミラー５ａの角度が被加工物におけるレーザ光の目標照射位置に応じた目標角度になるように制御する。

図２は、実施の形態１にかかるＧ級増幅回路の構成を示す図である。

Ｇ級増幅回路ＡＭＰは、交流の指令電圧ＣＶが入力される入力ノードＮ１と、入力ノードＮ１に入力された指令電圧ＣＶに応じて、複数の電圧が夫々供給される複数のラインの内から１つのラインを選択する選択部１１と、選択部１１によって選択された１つのラインに供給される電圧を使用して、増幅を行う増幅部１２と、増幅部１２で増幅された電力を、印加される出力電圧Ｖｏの位相に対して流れる出力電流Ｉｏの位相が遅れる負荷ＬＤへ出力する出力ノードＮ２と、を含む。

Ｇ級増幅回路ＡＭＰは、基準電位Ｖ０に接続された基準電位ノードＮ３と、基準電位Ｖ０を基準に正の第１の電圧である＋Ｖ１を発生させる第１のコンデンサＣ１と、基準電位Ｖ０を基準に負の第１の電圧である−Ｖ１を発生させる第２のコンデンサＣ２と、を含む。基準電位Ｖ０は、接地電位ＧＮＤが例示される。

Ｇ級増幅回路ＡＭＰは、一端が第１のコンデンサＣ１の高電位側に接続され、他端が出力ノードＮ２より正側で増幅部１２に接続された第１の正電圧ラインＰＬ１と、一端が第２のコンデンサＣ２の低電位側に接続され、他端が出力ノードＮ２より負側で増幅部１２に接続された第１の負電圧ラインＮＬ１と、一端が第２のコンデンサＣ２の低電位側に接続され、他端が出力ノードＮ２より正側で増幅部１２に接続された第１の逆極性ラインＰＬ４と、一端が第１のコンデンサＣ１の高電位側に接続され、他端が出力ノードＮ２より負側で増幅部１２に接続された第２の逆極性ラインＮＬ４と、を含む。

Ｇ級増幅回路ＡＭＰは、基準電位Ｖ０を基準に正の第２の電圧である＋Ｖ２を発生させる第１の電源１４と、基準電位Ｖ０を基準に負の第２の電圧である−Ｖ２を発生させる第２の電源１５と、一端が第１の電源１４の高電位側に接続され、他端が出力ノードＮ２より正側で増幅部１２に接続された第２の正電圧ラインＰＬ２と、一端が第２の電源１５の低電位側に接続され、他端が出力ノードＮ２より負側で増幅部１２に接続された第２の負電圧ラインＮＬ２と、を含む。

Ｇ級増幅回路ＡＭＰは、一端が基準電位ノードＮ３に接続され、他端が出力ノードＮ２より正側で増幅部１２に接続された第１の基準電圧ラインＰＬ０と、一端が基準電位ノードＮ３に接続され、他端が出力ノードＮ２より負側で増幅部１２に接続された第２の基準電圧ラインＮＬ０と、を含む。

選択部１１は、出力電流Ｉｏが出力ノードＮ２から負荷ＬＤへ向かって流れる第１の期間では、第２の正電圧ラインＰＬ２、第１の正電圧ラインＰＬ１、第１の基準電圧ラインＰＬ０及び第１の逆極性ラインＰＬ４という順序でラインを選択する。また、選択部１１は、出力電流Ｉｏが負荷ＬＤから出力ノードＮ２へ向かって流れる第２の期間では、第２の負電圧ラインＮＬ２、第１の負電圧ラインＮＬ１、第２の基準電圧ラインＮＬ０及び第２の逆極性ラインＮＬ４という順序でラインを選択する。

増幅部１２は、第２の逆極性ラインＮＬ４が選択部１１によって選択されている場合には、出力電流Ｉｏによって第１のコンデンサＣ１に電力をチャージし、第１の正電圧ラインＰＬ１が選択部１１によって選択されている場合には、第１のコンデンサＣ１にチャージされている電力を消費して増幅を行う。

増幅部１２は、第１の逆極性ラインＰＬ４が選択部１１によって選択されている場合には、出力電流Ｉｏによって第２のコンデンサＣ２に電力をチャージし、第１の負電圧ラインＮＬ１が選択部１１によって選択されている場合には、第２のコンデンサＣ２にチャージされている電力を消費して増幅を行う。

入力ノードＮ１は、指令電圧ＣＶの供給源１０と選択部１１との間に接続されている。入力ノードＮ１は、入力された指令電圧ＣＶを選択部１１へ供給する。選択部１１は、入力ノードＮ１と増幅部１２との間に配置されている。

選択部１１は、現在の出力電流Ｉｏの方向と、指令電圧ＣＶと、接続されている各ラインの電位と、に応じて、少なくとも３種類の電圧Ｖ０，Ｖ１及びＶ２の内から１つの電圧を選択し、選択した１つの電圧に母線電圧を切り替える。少なくとも３種類の電圧は、電圧Ｖ２と、電圧Ｖ２より絶対値が小さいＶ１と、電圧Ｖ１より絶対値が小さいＶ０と、を含む。

選択部１１は、現在の出力電流Ｉｏの方向と、指令電圧ＣＶに追従する各トランジスタのベース電位と、各ラインの電位と、に応じて、第２の正電圧ラインＰＬ２、第１の正電圧ラインＰＬ１、第１の基準電圧ラインＰＬ０、第１の逆極性ラインＰＬ４、第２の負電圧ラインＮＬ２、第１の負電圧ラインＮＬ１、第２の基準電圧ラインＮＬ０及び第２の逆極性ラインＮＬ４の内のいずれか１つを選択的に活性化する。そして、選択部１１は、第１の電源１４による電圧である＋Ｖ２と、第１のコンデンサＣ１による電圧である＋Ｖ１と、基準電位ノードＮ３による電圧Ｖ０と、第２の電源１５による電圧−Ｖ２と、第２のコンデンサＣ２による電圧−Ｖ１と、の間で母線電圧を切り替える。

選択部１１は、ツェナーダイオードＺＤ１からＺＤ８までと、電流源ＣＳ１及びＣＳ２と、トランジスタＴｒ１，Ｔｒ２，Ｔｒ９からＴｒ１２まで，Ｔｒ１５及びＴｒ１６と、抵抗Ｒ１からＲ７までと、を含む。

ツェナーダイオードＺＤ４は、アノードが入力ノードＮ１に接続され、カソードがトランジスタＴｒ１のベースに接続されている。

トランジスタＴｒ１は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがツェナーダイオードＺＤ４に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタが抵抗Ｒ１の一端に接続されている。

ツェナーダイオードＺＤ５は、アノードがツェナーダイオードＺＤ４とトランジスタＴｒ１のベースとに接続され、カソードがダイオードＤ７に接続されている。

トランジスタＴｒ１０は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがダイオードＤ７を介してツェナーダイオードＺＤ５に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタが抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、ダイオードＤ３を介して第２のコンデンサＣ２の低電位側に接続されている。

ツェナーダイオードＺＤ６は、アノードがツェナーダイオードＺＤ５とダイオードＤ７とに接続され、カソードがダイオードＤ８に接続されている。

トランジスタＴｒ１２は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがダイオードＤ８を介してツェナーダイオードＺＤ６に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタが抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は、ダイオードＤ４を介して基準電位ノードＮ３に接続されている。

ツェナーダイオードＺＤ８は、アノードがツェナーダイオードＺＤ６とダイオードＤ８とに接続され、カソードが電流源ＣＳ１とダイオードＤ１１とに接続されている。

トランジスタＴｒ１５は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがダイオードＤ１１を介して電流源ＣＳ１及びツェナーダイオードＺＤ８の間に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタが抵抗Ｒ６の一端に接続されている。抵抗Ｒ６の他端は、ダイオードＤ１３を介して第１のコンデンサＣ１の高電位側に接続されている。

ツェナーダイオードＺＤ３は、アノードがトランジスタＴｒ２のベースに接続され、カソードが入力ノードＮ１に接続されている。

トランジスタＴｒ２は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがツェナーダイオードＺＤ３に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタが抵抗Ｒ１の他端に接続されている。

ツェナーダイオードＺＤ２は、アノードがダイオードＤ６に接続され、カソードがツェナーダイオードＺＤ３とトランジスタＴｒ２のベースとに接続されている。

トランジスタＴｒ９は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがダイオードＤ６を介してツェナーダイオードＺＤ２に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタが抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、ダイオードＤ２を介して第１のコンデンサＣ１の高電位側に接続されている。

ツェナーダイオードＺＤ１は、アノードがダイオードＤ５に接続され、カソードがツェナーダイオードＺＤ２とダイオードＤ６とに接続されている。

トランジスタＴｒ１１は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがダイオードＤ５を介してツェナーダイオードＺＤ１に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタが抵抗Ｒ５の一端に接続されている。抵抗Ｒ５の他端は、ダイオードＤ１を介して基準電位ノードＮ３に接続されている。

ツェナーダイオードＺＤ７は、アノードが電流源ＣＳ２とダイオードＤ１０とに接続され、カソードがツェナーダイオードＺＤ１とダイオードＤ５とに接続されている。

トランジスタＴｒ１６は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがダイオードＤ１０を介してツェナーダイオードＺＤ７及び電流源ＣＳ２の間に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタが抵抗Ｒ７の一端に接続されている。抵抗Ｒ７の他端は、ダイオードＤ１２を介して第２のコンデンサＣ２の低電位側に接続されている。

増幅部１２は、選択部１１と出力ノードＮ２との間に配置され、選択部１１により切り替えられた電圧を使用して増幅を行い、増幅した電力を出力ノードＮ２へ供給する。

増幅部１２は、トランジスタＴｒ３からＴｒ８まで，Ｔｒ１３及びＴｒ１４、並びに、抵抗Ｒｅ１及びＲｅ２を含む。

トランジスタＴｒ６は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１のエミッタ及び抵抗Ｒ１の一端の間に接続され、コレクタがダイオードＤ３を介して第２のコンデンサＣ２の低電位側に接続され、エミッタが抵抗Ｒｅ１を介して出力ノードＮ２に接続されている。

トランジスタＴｒ７は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１０のエミッタ及び抵抗Ｒ２の間に接続され、コレクタがダイオードＤ４を介して基準電位ノードＮ３に接続され、エミッタがトランジスタＴｒ６のコレクタに接続されている。

トランジスタＴｒ８は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１２のエミッタ及び抵抗Ｒ４の間に接続され、コレクタがダイオードＤ１３を介して第１のコンデンサＣ１の高電位側に接続され、エミッタがトランジスタＴｒ７のコレクタに接続されている。

トランジスタＴｒ１３は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１５のエミッタ及び抵抗Ｒ６の間に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタがトランジスタＴｒ８のコレクタに接続されている。

トランジスタＴｒ５は、例えばＰＮＰ型バイポーラトランジスタであり、ベースが抵抗Ｒ１の他端及びトランジスタＴｒ２のエミッタの間に接続され、コレクタがダイオードＤ２を介して第１のコンデンサＣ１の高電位側に接続され、エミッタが抵抗Ｒｅ２を介して出力ノードＮ２に接続されている。

トランジスタＴｒ４は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがトランジスタＴｒ９のエミッタ及び抵抗Ｒ３の間に接続され、コレクタがダイオードＤ１を介して基準電位ノードＮ３に接続され、エミッタがトランジスタＴｒ５のコレクタに接続されている。

トランジスタＴｒ３は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１１のエミッタ及び抵抗Ｒ５の間に接続され、コレクタがダイオードＤ１２を介して第２のコンデンサＣ２の低電位側に接続され、エミッタがトランジスタＴｒ４のコレクタに接続されている。

トランジスタＴｒ１４は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１６のエミッタ及び抵抗Ｒ７の間に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタがトランジスタＴｒ３のコレクタに接続されている。

電源部１３は、増幅部１２と基準電位ノードＮ３との間に配置され、少なくとも３種類の電圧を増幅部１２に供給する。

基準電位Ｖ０は、接地電位ＧＮＤが例示される。基準電位ノードＮ３は、接地電位ＧＮＤに接続されている。基準電位ノードＮ３は、第１の基準電圧ラインＰＬ０及び第２の基準電圧ラインＮＬ０に接続されている。従って、第１の基準電圧ラインＰＬ０及び第２の基準電圧ラインＮＬ０の電圧は、接地電位ＧＮＤである。

電源部１３は、第１の電源１４を含む。第１の電源１４は、電圧がＶ２であり、低電位側が基準電位ノードＮ３に接続され、高電位側が第２の正電圧ラインＰＬ２に接続されている。第１の電源１４は、基準電位Ｖ０を基準に正の第２の電圧である＋Ｖ２を発生させる。従って、第２の正電圧ラインＰＬ２の電圧は、＋Ｖ２である。

電源部１３は、第２の電源１５を含む。第２の電源１５は、電圧がＶ２であり、高電位側が基準電位ノードＮ３に接続され、低電位側が第２の負電圧ラインＮＬ２に接続されている。第２の電源１５は、基準電位Ｖ０を基準に負の第２の電圧である−Ｖ２を発生させる。従って、第２の負電圧ラインＮＬ２の電圧は、−Ｖ２である。

電源部１３は、第１のコンデンサＣ１を含む。第１のコンデンサＣ１は、低電位側が基準電位ノードＮ３に接続され、高電位側が第１の正電圧ラインＰＬ１に接続されている。

モータ５ｂでは、加速の次に減速が伴う。つまり、モータ５ｂでは、電力の消費と、電力の回生と、を繰り返す。

第１のコンデンサＣ１の高電位側は、抵抗Ｒｅ２、トランジスタＴｒ５，ダイオードＤ２及び第２の逆極性ラインＮＬ４を経由して、負出力方向の回生電流が負荷ＬＤから流れることで、正電荷がチャージされる。負出力方向は、負荷ＬＤから出力ノードＮ２へ出力電流Ｉｏが流れる方向であり、図２中の点線で示した方向である。

第１のコンデンサＣ１の電圧である＋Ｖ１は、正電荷が第１のコンデンサＣ１の高電位側にチャージされると、上昇する。第１のコンデンサＣ１の電圧である＋Ｖ１は、第１のコンデンサＣ１の高電位側から増幅部１２へ電流が流れる、つまり第１のコンデンサＣ１の高電位側の正電荷が第１の正電圧ラインＰＬ１を経由して増幅部１２へディスチャージされると、下降する。

第１のコンデンサＣ１の電圧である＋Ｖ１は、Ｖ０以上且つ＋Ｖ２未満である。第１のコンデンサＣ１は、基準電位Ｖ０を基準に正の第１の電圧である＋Ｖ１を発生させる。従って、第１の正電圧ラインＰＬ１の電圧は、＋Ｖ１である。

第２のコンデンサＣ２は、高電位側が基準電位ノードＮ３に接続され、低電位側が第１の負電圧ラインＮＬ１に接続されている。

モータ５ｂでは、加速の次に減速が伴う。つまり、モータ５ｂでは、電力の消費と、電力の回生と、を繰り返す。

第２のコンデンサＣ２は、第１の逆極性ラインＰＬ４、ダイオードＤ３、トランジスタＴｒ６及び抵抗Ｒｅ１を経由して、正出力方向の回生電流が負荷ＬＤへ流れることで、負電荷がチャージされる。正出力方向は、出力ノードＮ２から負荷ＬＤへ出力電流Ｉｏが流れる方向であり、図２中の実線で示した方向である。

第２のコンデンサＣ２の電圧である−Ｖ１は、負電荷が第２のコンデンサＣ２の低電位側にチャージされると、下降する。第２のコンデンサＣ２の電圧である−Ｖ１は、増幅部１２から第２のコンデンサＣ２へ電流が流れる、つまり第２のコンデンサＣ２の負電荷が第１の負電圧ラインＮＬ１を経由して増幅部１２へディスチャージされると、上昇する。

第２のコンデンサＣ２の電圧である−Ｖ１は、−Ｖ２より大きく且つ０以下である。第２のコンデンサＣ２は、基準電位Ｖ０を基準に負の第１の電圧である−Ｖ１を発生させる。従って、第１の負電圧ラインＮＬ１の電圧は、−Ｖ１である。

出力電流Ｉｏの方向が正出力方向である場合の選択部１１の動作について、説明する。正出力方向は、出力ノードＮ２から負荷ＬＤへ出力電流Ｉｏが流れる方向であり、図２中の実線で示した方向である。

選択部１１は、現在の出力電流Ｉｏの方向が正出力方向であれば、トランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５の内の少なくとも１つをオンさせ、増幅部１２における正側のトランジスタＴｒ６，Ｔｒ７，Ｔｒ８及びＴｒ１３の内の少なくとも１つを動作させる。そして、選択部１１は、指令電圧ＣＶに追従するトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位を正側に超え且つ値が最も近い電圧値のラインを選択する。

選択部１１は、出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位である指令電圧ＣＶが＋Ｖ１以上である場合には、トランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位を正側に超え且つ値が最も近い電圧値の母線である第２の正電圧ラインＰＬ２を選択する。すなわち、選択部１１は、トランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５をオンさせ、第２の正電圧ラインＰＬ２を活性化させ、第１の電源１４と増幅部１２との接続を有効にし、母線電圧を第１の電源１４による電圧である＋Ｖ２に切り替える。

選択部１１は、出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位である指令電圧ＣＶが０以上＋Ｖ１未満である場合には、トランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位を正側に超え且つ値が最も近い電圧値の母線である第１の正電圧ラインＰＬ１を選択する。このとき、トランジスタＴｒ１５は、ベース電位がエミッタ電位より低い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１１は、トランジスタＴｒ１５をオフさせるとともにトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２をオンさせ、第１の正電圧ラインＰＬ１を活性化させ、第１のコンデンサＣ１と増幅部１２との接続を有効にし、母線電圧を第１のコンデンサＣ１による電圧である＋Ｖ１に切り替える。

選択部１１は、出力電流Ｉｏの方向が正出力方向であり且つ指令電圧ＣＶが０以上＋Ｖ１未満である場合には、第１の正電圧ラインＰＬ１を活性化させ、第１のコンデンサＣ１と増幅部１２との接続を有効にする。従って、第１のコンデンサＣ１から増幅部１２へ電流が流れる。つまり、第１のコンデンサＣ１の高電位側の正電荷が第１の正電圧ラインＰＬ１を経由して増幅部１２へ流れる。従って、第１のコンデンサＣ１はディスチャージされ、第１のコンデンサＣ１の電圧である＋Ｖ１は下降する。

選択部１１は、出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位である指令電圧ＣＶが−Ｖ１以上０未満である場合には、トランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位を正側に超え且つ値が最も近い電圧値の母線である第１の基準電圧ラインＰＬ０を選択する。このとき、トランジスタＴｒ１２及びＴｒ１５は、ベース電位がエミッタ電位より低い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１１は、トランジスタＴｒ１２及びＴｒ１５をオフさせるとともにトランジスタＴｒ１及びＴｒ１０をオンさせ、第１の基準電圧ラインＰＬ０を活性化させ、基準電位ノードＮ３と増幅部１２との接続を有効にし、母線電圧を基準電位ノードＮ３による電圧であるＶ０に切り替える。

選択部１１は、出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位である指令電圧ＣＶが−Ｖ２以上−Ｖ１未満である場合には、トランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位を正側に超え且つ値が最も近い電圧値の母線である第１の逆極性ラインＰＬ４を選択する。このとき、トランジスタＴｒ１０，Ｔｒ１２及びＴｒ１５では、ベース電位がエミッタ電位より低い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１１は、トランジスタＴｒ１０，Ｔｒ１２及びＴｒ１５をオフさせるとともにトランジスタＴｒ１をオンさせ、第１の逆極性ラインＰＬ４を活性化させ、第２のコンデンサＣ２と増幅部１２との逆極性の接続を有効にし、母線電圧を第２のコンデンサＣ２による電圧である−Ｖ１に切り替える。

選択部１１は、出力電流Ｉｏの方向が正出力方向であり且つ指令電圧ＣＶが−Ｖ２以上−Ｖ１未満である場合には、第１の逆極性ラインＰＬ４を活性化させ、第２のコンデンサＣ２と増幅部１２との逆極性の接続を有効にする。従って、第２のコンデンサＣ２から増幅部１２へ電流が流れる。つまり、負電荷が第１の逆極性ラインＰＬ４を経由して増幅部１２から第２のコンデンサＣ２へ流れる。従って、第２のコンデンサＣ２の低電位側には負電荷がチャージされ、第２のコンデンサＣ２の電圧である−Ｖ１は下降する。

出力電流Ｉｏの方向が負出力方向である場合の選択部１１の動作について、説明する。負出力方向は、負荷ＬＤから出力ノードＮ２へ出力電流Ｉｏが流れる方向であり、図２中の点線で示した方向である。

選択部１１は、現在の出力電流Ｉｏの方向が負出力方向であれば、トランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６の内の少なくとも１つをオンさせ、増幅部１２における負側のトランジスタＴｒ５，Ｔｒ４，Ｔｒ３及びＴｒ１４の内の少なくとも１つを動作させる。そして、選択部１１は、指令電圧ＣＶに追従するトランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位を負側に超え且つ値が最も近い電圧値の母線を選択する。

選択部１１は、出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位である指令電圧ＣＶが−Ｖ１以下である場合、トランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位を負側に超え且つ値が最も近い電圧値の母線である第２の負電圧ラインＮＬ２を選択する。すなわち、選択部１１は、トランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６をオンさせ、第２の負電圧ラインＮＬ２を活性化させ、第２の電源１５と増幅部１２との接続を有効にし、母線電圧を第２の電源１５による電圧である−Ｖ２に切り替える。

選択部１１は、出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位である指令電圧ＣＶが−Ｖ１より大きく０以下である場合には、トランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位を負側に超え且つ値が最も近い電圧値の母線である第１の負電圧ラインＮＬ１を選択する。このとき、トランジスタＴｒ１６は、ベース電位がエミッタ電位より高い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１１は、トランジスタＴｒ１６をオフさせるとともにトランジスタＴｒ２，Ｔｒ９及びＴｒ１１をオンさせ、第１の負電圧ラインＮＬ１を活性化させ、第２のコンデンサＣ２と増幅部１２との接続を有効にし、母線電圧を第２のコンデンサＣ２による電圧である−Ｖ１に切り替える。

選択部１１は、出力電流Ｉｏの方向が負出力方向であり且つ指令電圧ＣＶが−Ｖ１より大きく０以下である場合には、第１の負電圧ラインＮＬ１を活性化させ、第２のコンデンサＣ２と増幅部１２との接続を有効にする。従って、増幅部１２から第２のコンデンサＣ２へ電流が流れる。つまり、第２のコンデンサＣ２の負電荷が第１の負電圧ラインＮＬ１を経由して増幅部１２へ流れる。従って、第２のコンデンサＣ２はディスチャージされ、第２のコンデンサＣ２の電圧である−Ｖ１は上昇する。

選択部１１は、出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位である指令電圧ＣＶが０より大きく＋Ｖ１以下である場合には、トランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位を負側に超え且つ値が最も近い電圧値の母線である第２の基準電圧ラインＮＬ０を選択する。このとき、トランジスタＴｒ１１及びＴｒ１６は、ベース電位がエミッタ電位より高い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１１は、トランジスタＴｒ１１及びＴｒ１６をオフさせるとともにトランジスタＴｒ２及びＴｒ９をオンさせ、第２の基準電圧ラインＮＬ０を活性化させ、基準電位ノードＮ３と増幅部１２との接続を有効にし、母線電圧を基準電位ノードＮ３による電圧であるＶ０に切り替える。

選択部１１は、出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位である指令電圧ＣＶが＋Ｖ１より大きく＋Ｖ２以下である場合には、トランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位を負側に超え且つ値が最も近い電圧値の母線である第２の逆極性ラインＮＬ４を選択する。このとき、トランジスタＴｒ９，Ｔｒ１１及びＴｒ１６は、ベース電位がエミッタ電位より高い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１１は、トランジスタＴｒ９，Ｔｒ１１及びＴｒ１６をオフさせるとともにトランジスタＴｒ２をオンさせ、第２の逆極性ラインＮＬ４を活性化させ、第１のコンデンサＣ１と増幅部１２との逆極性の接続を有効にし、母線電圧を第１のコンデンサＣ１による電圧である＋Ｖ１に切り替える。

選択部１１は、出力電流Ｉｏの方向が負出力方向であり且つ指令電圧ＣＶが＋Ｖ１より大きく＋Ｖ２以下である場合には、第２の逆極性ラインＮＬ４を活性化させ、第１のコンデンサＣ１と増幅部１２との逆極性の接続を有効にする。従って、増幅部１２から第１のコンデンサＣ１へ電流が流れる。つまり、正電荷が第２の逆極性ラインＮＬ４を経由して増幅部１２から第１のコンデンサＣ１へ流れる。従って、第１のコンデンサＣ１には正電荷がチャージされ、第１のコンデンサＣ１の電圧である＋Ｖ１は上昇する。

出力電流Ｉｏの方向が正出力方向である場合の増幅部１２の動作について、説明する。正出力方向は、出力ノードＮ２から負荷ＬＤへ出力電流Ｉｏが流れる方向であり、図２中の実線で示した方向である。

増幅部１２は、現在の出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５がオンされた状態では、トランジスタＴｒ６，Ｔｒ７，Ｔｒ８及びＴｒ１３がオンする。そして、トランジスタＴｒ１３は、エミッタフォロワとして機能し、第１の電源１４による電圧である＋Ｖ２を使用して電流増幅を行う。

選択部１１のトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位である指令電圧ＣＶが＋Ｖ１以上である場合には、第２の正電圧ラインＰＬ２の電位である＋Ｖ２が、指令電圧ＣＶを正側に超え且つベース電位に最も近い電位である。

トランジスタＴｒ１３は、コレクタ側の母線の第２の正電圧ラインＰＬ２の電位である＋Ｖ２が指令電圧ＣＶを正側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ１３は、能動領域で動作する。そして、母線電圧つまり＋Ｖ２と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ１３のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ１３では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ１３の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ１３よりも出力ノードＮ２側にあるトランジスタＴｒ６，Ｔｒ７及びＴｒ８は、コレクタに夫々接続されたダイオードＤ３，Ｄ４及びＤ１３が逆バイアスとなるので、ダイオードＤ３，Ｄ４及びＤ１３によりコレクタ側の母線が遮断される。また、トランジスタＴｒ６，Ｔｒ７及びＴｒ８は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ６，Ｔｒ７及びＴｒ８は、コレクタ電位がトランジスタＴｒ１３のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ６，Ｔｒ７及びＴｒ８は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１２は、トランジスタＴｒ１５がオフされ且つトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２がオンされた状態では、トランジスタＴｒ１３がオフするとともにトランジスタＴｒ６，Ｔｒ７及びＴｒ８がオンして、トランジスタＴｒ８がエミッタフォロワとして機能し、第１のコンデンサＣ１による電圧である＋Ｖ１を使用して電流増幅を行う。

トランジスタＴｒ１３は、現在の出力電流Ｉｏの方向が正出力方向であり且つ選択部１１のトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位である指令電圧ＣＶが０以上＋Ｖ１未満である場合には、エミッタ側の母線の第１の正電圧ラインＰＬ１の電位である＋Ｖ１がベース電位を正側に超える。従って、トランジスタＴｒ１３は、前段のトランジスタＴｒ１５がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ８は、コレクタ側の母線の第１の正電圧ラインＰＬ１の電位である＋Ｖ１がベース電位である指令電圧ＣＶを正側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ８は、能動領域で動作する。そして、母線電圧つまり＋Ｖ１と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ８のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ８では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ８の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ８よりも出力ノードＮ２側にあるトランジスタＴｒ６及びＴｒ７は、コレクタに夫々接続されたダイオードＤ３及びＤ４が逆バイアスとなるので、ダイオードＤ３及びＤ４によりコレクタ側の母線が遮断される。また、トランジスタＴｒ６及びＴｒ７は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ６及びＴｒ７は、コレクタ電位がトランジスタＴｒ８のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ６及びＴｒ７は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１２は、トランジスタＴｒ１２及びＴｒ１５がオフされ且つトランジスタＴｒ１及びＴｒ１０がオンされた状態では、トランジスタＴｒ８及びＴｒ１３がオフするとともにトランジスタＴｒ６及びＴｒ７がオンして、トランジスタＴｒ７がエミッタフォロワとして機能し、基準電位ノードＮ３による電圧であるＶ０を使用して電流増幅を行う。

トランジスタＴｒ８及びＴｒ１３は、現在の出力電流Ｉｏの方向が正出力方向であり且つ選択部１１のトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位である指令電圧ＣＶが−Ｖ１以上０未満である場合には、エミッタ側の母線の電位がベース電位を正側に超える。従って、トランジスタＴｒ８及びＴｒ１３は、前段のトランジスタＴｒ１２及びＴｒ１５がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ７は、コレクタ側の母線の第１の基準電圧ラインＰＬ０の電位であるＶ０がベース電位である指令電圧ＣＶを正側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ７は、能動領域で動作する。そして、母線電圧つまりＶ０と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ７のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ７では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ７の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ７よりも出力ノードＮ２側にあるトランジスタＴｒ６は、コレクタに接続されたダイオードＤ３が逆バイアスとなるので、ダイオードＤ３によりコレクタ側の母線である第１の逆極性ラインＰＬ４が遮断される。また、トランジスタＴｒ６は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ６は、コレクタ電位がトランジスタＴｒ７のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ６は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１２は、トランジスタＴｒ１０，Ｔｒ１２及びＴｒ１５がオフされ且つトランジスタＴｒ１がオンされた状態では、トランジスタＴｒ７，Ｔｒ８及びＴｒ１３がオフするとともにトランジスタＴｒ６がオンして、トランジスタＴｒ６がエミッタフォロワとして機能し、第２のコンデンサＣ２による電圧である−Ｖ１を使用して電流増幅を行う。

トランジスタＴｒ７，Ｔｒ８及びＴｒ１３は、現在の出力電流Ｉｏの方向が正出力方向であり且つ選択部１１のトランジスタＴｒ１，Ｔｒ１０，Ｔｒ１２及びＴｒ１５のベース電位である指令電圧ＣＶが−Ｖ２以上−Ｖ１未満である場合には、エミッタ側の母線の電位がベース電位である指令電圧ＣＶを正側に超える。従って、トランジスタＴｒ７，Ｔｒ８及びＴｒ１３は、前段のトランジスタＴｒ１０，Ｔｒ１２及びＴｒ１５がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ６は、コレクタ側の母線の第１の逆極性ラインＰＬ４の電位である−Ｖ１がベース電位である指令電圧ＣＶを正側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ６は、能動領域で動作する。そして、母線電圧つまり−Ｖ１と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ６のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ６では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ６の温度上昇により放熱し外部に放出される。

出力電流Ｉｏの方向が負出力方向である場合の増幅部１２の動作について、説明する。負出力方向は、負荷ＬＤから出力ノードＮ２へ出力電流Ｉｏが流れる方向であり、図２中の点線で示した方向である。

増幅部１２は、現在の出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６がオンされた状態では、トランジスタＴｒ３，Ｔｒ４，Ｔｒ５及びＴｒ１４がオンする。そして、トランジスタＴｒ１４は、エミッタフォロワとして機能し、第２の電源１５による電圧である−Ｖ２を使用して電流増幅を行う。

選択部１１のトランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位である指令電圧ＣＶが−Ｖ１未満である場合には、第２の負電圧ラインＮＬ２の電位である−Ｖ２が、指令電圧ＣＶを負側に超え且つベース電位に最も近い電位である。

トランジスタＴｒ１４は、コレクタ側の母線の第２の負電圧ラインＮＬ２の電位である−Ｖ２が指令電圧ＣＶを負側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ１４は、能動領域で動作する。そして、母線電圧つまり−Ｖ２と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ１４のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ１４では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ１４の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ１４よりも出力ノードＮ２側にあるトランジスタＴｒ３，Ｔｒ４及びＴｒ５は、コレクタに夫々接続されたダイオードＤ１，Ｄ２及びＤ１２が逆バイアスとなるので、ダイオードＤ１，Ｄ２及びＤ１２によりコレクタ側の母線が遮断される。また、トランジスタＴｒ３，Ｔｒ４及びＴｒ５は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ３，Ｔｒ４及びＴｒ５は、コレクタ電位がトランジスタＴｒ１４のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ３，Ｔｒ４及びＴｒ５は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１２は、トランジスタＴｒ１６がオフされ且つトランジスタＴｒ２，Ｔｒ９及びＴｒ１１がオンされた状態では、トランジスタＴｒ１４がオフするとともにトランジスタＴｒ３，Ｔｒ４及びＴｒ５がオンして、トランジスタＴｒ３がエミッタフォロワとして機能し、第２のコンデンサＣ２による電圧である−Ｖ１を使用して電流増幅を行う。

トランジスタＴｒ１４は、現在の出力電流Ｉｏの方向が負出力方向であり且つ選択部１１のトランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位である指令電圧ＣＶが−Ｖ１より大きく０以下である場合には、エミッタ側の母線の第１の負電圧ラインＮＬ１の電位である−Ｖ１がベース電位を負側に超える。従って、トランジスタＴｒ１４は、前段のトランジスタＴｒ１６がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ３は、コレクタ側の母線の第１の負電圧ラインＮＬ１の電位である−Ｖ１がベース電位である指令電圧ＣＶを負側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ３は、能動領域で動作する。そして、母線電圧つまり−Ｖ１と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ３のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ３では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ３の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ３よりも出力ノードＮ２側にあるトランジスタＴｒ４及びＴｒ５は、コレクタに夫々接続されたダイオードＤ１及びＤ２が逆バイアスとなるので、ダイオードＤ１及びＤ２によりコレクタ側の母線が遮断される。また、トランジスタＴｒ４及びＴｒ５は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ４及びＴｒ５は、コレクタ電位がトランジスタＴｒ３のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ４及びＴｒ５は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１２は、トランジスタＴｒ１１及びＴｒ１６がオフされ且つトランジスタＴｒ２及びＴｒ９がオンされた状態では、トランジスタＴｒ３及びＴｒ１４がオフされるとともにトランジスタＴｒ４及びＴｒ５がオンして、トランジスタＴｒ４がエミッタフォロワとして機能し、基準電位ノードＮ３による電圧であるＶ０を使用して電流増幅を行う。

トランジスタＴｒ３及びＴｒ１４は、現在の出力電流Ｉｏの方向が負出力方向であり且つ選択部１１のトランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位である指令電圧ＣＶが０より大きく＋Ｖ１以下である場合には、エミッタ側の母線の電位がベース電位を負側に超える。従って、トランジスタＴｒ３及びＴｒ１４は、前段のトランジスタＴｒ１１及びＴｒ１６がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ４は、コレクタ側の母線の第２の基準電圧ラインＮＬ０の電位であるＶ０がベース電位である指令電圧ＣＶを負側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ４は、能動領域で動作する。そして、母線電圧つまりＶ０と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ４のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ４では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ４の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ４よりも出力ノードＮ２側にあるトランジスタＴｒ５は、コレクタに接続されたダイオードＤ２が逆バイアスとなるので、ダイオードＤ２によりコレクタ側の母線である第２の逆極性ラインＮＬ４が遮断される。また、トランジスタＴｒ５は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ５は、コレクタ電位がトランジスタＴｒ４のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ５は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１２は、トランジスタＴｒ９，Ｔｒ１１及びＴｒ１６がオフされ且つトランジスタＴｒ２がオンされた状態では、トランジスタＴｒ３，Ｔｒ４及びＴｒ１４がオフするとともにトランジスタＴｒ５がオンして、トランジスタＴｒ５がエミッタフォロワとして機能し、第１のコンデンサＣ１による電圧である＋Ｖ１を使用して電流増幅を行う。

トランジスタＴｒ３，Ｔｒ４及びＴｒ１４は、現在の出力電流Ｉｏの方向が負出力方向であり且つ選択部１１の各トランジスタＴｒ２，Ｔｒ９，Ｔｒ１１及びＴｒ１６のベース電位である指令電圧ＣＶが＋Ｖ１より大きく＋Ｖ２以下である場合には、エミッタ側の母線の電位がベース電位を負側に超える。従って、トランジスタＴｒ３，Ｔｒ４及びＴｒ１４は、前段のトランジスタＴｒ９，Ｔｒ１１及びＴｒ１６がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ５は、コレクタ側の母線の第２の逆極性ラインＮＬ４の電位である＋Ｖ１がベース電位である指令電圧ＣＶを負側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ５は、能動領域で動作する。そして、母線電圧つまり＋Ｖ１と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ５のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ５では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ５の温度上昇により放熱し外部に放出される。

本発明者は、実施の形態１にかかるＧ級増幅回路ＡＭＰについてシミュレーションを行った。シミュレーションの条件は、第１の電源１４による電圧＋Ｖ２を＋４５Ｖとし、第２の電源１５による電圧−Ｖ２を−４５Ｖとし、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１５μＦとした。また、負荷ＬＤをインダクタンスＬ＝６００ｍＨと抵抗Ｒ＝０．５６Ωとの直列接続とした。そして、ガルバノスキャナ５のミラー５ａによりレーザ光の照射位置を１．０ｍｍピッチ且つ１７００ｐｐｓ（point per second）で移動させることを繰り返した場合における、Ｇ級増幅回路ＡＭＰの各部の電圧、電流及び損失電力の変化についてシミュレーションを行った。レーザ光の照射位置の１．０ｍｍピッチは、モータ５ｂの回転子の角度の０．３°ピッチに対応する。

図３から図５までは、実施の形態１にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図３は、実施の形態１にかかるＧ級増幅回路の定常状態での出力電圧Ｖｏ、出力電流Ｉｏ及びトランジスタＴｒ３からＴｒ８までのコレクタ電圧を示す図である。図４は、実施の形態１にかかるＧ級増幅回路の定常状態での出力電圧Ｖｏ並びにトランジスタＴｒ６からＴｒ８まで及びＴｒ１３のコレクタ電流を示す図である。図５は、実施の形態１にかかるＧ級増幅回路の定常状態での出力電圧Ｖｏ並びにトランジスタＴｒ３からＴｒ５まで及びＴｒ１４のコレクタ電流を示す図である。

図３に示すように、Ｇ級増幅回路ＡＭＰは、ガルバノスキャナ５を好適に駆動できる出力電圧Ｖｏ及び出力電流Ｉｏを出力することが、シミュレーションにより確認できた。

出力電圧Ｖｏの位相に対して出力電流Ｉｏの位相が９０°遅れる場合には、図４に示すように、出力電流Ｉｏがゼロから増加してその後減少して再びゼロに戻る期間、つまり出力電流Ｉｏが正出力方向に流れる第１の期間では、出力電圧Ｖｏは、正のピークから減少し、ゼロを経由し、負のピークに至る。つまり、選択部１１は、第１の期間では、第２の正電圧ラインＰＬ２、第１の正電圧ラインＰＬ１、第１の基準電圧ラインＰＬ０及び第１の逆極性ラインＰＬ４という順序でラインを選択する。

出力電圧Ｖｏの位相に対して出力電流Ｉｏの位相が９０°遅れる場合には、図５に示すように、出力電流Ｉｏがゼロから減少してその後増加して再びゼロに戻る期間、つまり出力電流Ｉｏが負出力方向に流れる第２の期間では、出力電圧Ｖｏは、負のピークから増加し、ゼロを経由し、正のピークに至る。つまり、選択部１１は、第２の期間では、第２の負電圧ラインＮＬ２、第１の負電圧ラインＮＬ１、第２の基準電圧ラインＮＬ０及び第２の逆極性ラインＮＬ４という順序でラインを選択する。

図６及び図７は、実施の形態１にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図６は、実施の形態１にかかるＧ級増幅回路の定常状態での出力電圧Ｖｏ、出力電流Ｉｏ並びにトランジスタＴｒ６からＴｒ８まで及びＴｒ１３の損失電力を示す図である。図７は、実施の形態１にかかるＧ級増幅回路の定常状態での出力電圧Ｖｏ、出力電流Ｉｏ並びにトランジスタＴｒ３からＴｒ５まで及びＴｒ１４の損失電力を示す図である。なお、損失電力は、次のような方法で計算した。

図８から図１０までは、実施の形態１にかかるＧ級増幅回路の損失電力の計算方法を説明する図である。

増幅回路から負荷へ向かう正出力方向に電流が流れる区間Ａでは、正出力方向電流は、図８に示すように、出力ノードＮ２の上段のトランジスタＱ１から流れる。負荷から増幅回路へ向かう負出力方向に電流が流れる区間Ｂでは、負出力方向電流は、図９に示すように、出力ノードＮ２の下段のトランジスタＱ２を通して流れる。

従って、電流電圧波形から損失電力を計算する方法は、電流の向きに応じて場合分けする必要がある。母線電圧から出力電圧を減算した差の電圧が、トランジスタＱ１のコレクタ−エミッタ間及びエミッタ抵抗Ｒｅ１、又は、トランジスタＱ２のコレクタ−エミッタ間及びエミッタ抵抗Ｒｅ２に掛かり、出力電流Ｉｏが流れる。瞬間での損失電力Ｐｃ（ｔ）は、母線電圧をＶｂ、出力電圧をＶｏとすると、次の式（１）で表される。
Ｐｃ（ｔ）＝（Ｖｂ−Ｖｏ）×Ｉｏ ・・・（１）

増幅回路の全体としての平均損失電力は、損失電力Ｐｃ（ｔ）を時間平均して演算すればよい。つまり、図６に示す正出力方向電流Ｉｏ１を次の式（２）のようにおき、図７に示す負出力方向電流Ｉｏ２を次の式（３）のようにおく。
Ｉｏ１（ｔ）＝Ｉｏ（ｔ） （Ｉｏ≧０、区間Ａ）
＝０ （Ｉｏ＜０、区間Ｂ） ・・・式（２）
Ｉｏ２（ｔ）＝０ （Ｉｏ≧０、区間Ａ）
＝Ｉｏ（ｔ） （Ｉｏ＜０、区間Ｂ） ・・・式（３）

このとき、時刻Ｔ１からＴ２までの間の平均損失電力Ｐｄは、次の式（４）で計算できる。
Ｐｄ＝∫｛Ｉｏ１（ｔ）・（Ｖｃｃ−Ｖｏ（ｔ））
＋Ｉｏ２（ｔ）・（−Ｖｃｃ−Ｖｏ（ｔ））｝ｄｔ ・・・式（４）

式（４）の積分記号は、時刻Ｔ１から時刻Ｔ２までの時間積分を表している。また、式（４）の右辺の第１項は、図１０に示す区間Ａでの平均損失電力を表し、式（４）の右辺の第２項は、図１０に示す区間Ｂでの平均損失電力を表す。

増幅部１２での損失電力、つまりトランジスタＴｒ３からＴｒ８まで、Ｔｒ１３及びＴｒ１４での損失電力の総和は、５３．４３Ｗになった。

図１１は、実施の形態１にかかるＧ級増幅回路の定常状態でのシミュレーション結果を示す図である。図１１は、実施の形態１にかかるＧ級増幅回路の定常状態での出力電圧、出力電流並びに第１のコンデンサの電流及び電圧を示す図である。図１１では、シミュレーションの条件は、第１の電源１４による電圧＋Ｖ２を＋９０Ｖとし、第２の電源１５による電圧−Ｖ２を−９０Ｖとし、第１のコンデンサＣ１の静電容量を１０００μＦとした。

図１１において、線１６は、第１のコンデンサＣ１の電流を表し、線１７は、第１のコンデンサＣ１の電圧である＋Ｖ１を表す。Ｇ級増幅回路ＡＭＰの定常状態では、第１のコンデンサＣ１の電圧である＋Ｖ１は、＋３５Ｖ程度で安定している。

出力電流Ｉｏの方向が負出力方向であり且つ指令電圧ＣＶが＋Ｖ１より大きく＋Ｖ２以下である場合には、第２の逆極性ラインＮＬ４が選択部１１によって選択され、第１のコンデンサＣ１がチャージされる。図１１において、領域１８は、第１のコンデンサＣ１がチャージされる領域である。

出力電流Ｉｏの方向が正出力方向であり且つ指令電圧ＣＶが０以上＋Ｖ１未満である場合には、第１の正電圧ラインＰＬ１が選択部１１によって選択され、第１のコンデンサＣ１がディスチャージされる。図１１において、領域１９は、第１のコンデンサＣ１がディスチャージされる領域である。

図１２から図１４までは、実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図である。図１２は、実施の形態１にかかるＧ級増幅回路の動作開始時から１００ｍｓ経過時までの、出力電流及び第１のコンデンサの電圧を示す図である。図１３は、実施の形態１にかかるＧ級増幅回路の動作開始時から６ｍｓ経過時までの、出力電流及び第１のコンデンサの電圧を示す拡大図である。図１４は、実施の形態１にかかるＧ級増幅回路の動作開始後９３．１ｍｓ時から１００ｍｓ経過時までの、出力電流及び第１のコンデンサＣ１の電圧を示す拡大図である。

図１２から図１４までにおいて、線２０は、出力電流Ｉｏを表し、線２１は、第１のコンデンサＣ１の電圧である＋Ｖ１を表す。

図１２から図１４まででは、シミュレーションの条件は、第１の電源１４による電圧である＋Ｖ２を＋９０Ｖとし、第２の電源１５による電圧である−Ｖ２を−９０Ｖとし、第１のコンデンサＣ１の静電容量を１０００μＦとした。

図１２から図１４までに示すように、静電容量が１０００μＦである第１のコンデンサＣ１をチャージするために、１００ｍｓ程度要している。１００ｍｓ経過時において、第１のコンデンサＣ１の電圧である＋Ｖ１は、２６Ｖ程度で安定している。

図１５及び図１６は、実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図である。図１５は、実施の形態１にかかるＧ級増幅回路の動作開始後０．４８ｍｓ時から１．１４ｍｓ経過時までの、出力電圧Ｖｏ、出力電流Ｉｏ並びに第１のコンデンサの電流及び電圧を示す図である。図１６は、実施の形態１にかかるＧ級増幅回路の動作開始後９９．４５ｍｓ経過時から１００．０５ｍｓ経過時までの、出力電圧Ｖｏ、出力電流Ｉｏ並びに第１のコンデンサＣ１の電流及び電圧を示す図である。

図１５及び図１６では、シミュレーションの条件は、第１の電源１４による電圧＋Ｖ２を＋９０Ｖとし、第２の電源１５による電圧−Ｖ２を−９０Ｖとし、第１のコンデンサＣ１の静電容量を１０００μＦとした。

図１５及び図１６において、線２２は、第１のコンデンサＣ１の電流を表し、線２３は、第１のコンデンサＣ１の電圧である＋Ｖ１を表す。

出力電流Ｉｏの方向が負出力方向であり且つ指令電圧ＣＶが＋Ｖ１より大きく＋Ｖ２以下である場合には、第２の逆極性ラインＮＬ４が選択部１１によって選択され、第１のコンデンサＣ１がチャージされる。図１５及び図１６において、領域２４は、第１のコンデンサＣ１がチャージされる領域である。

出力電流Ｉｏの方向が正出力方向であり且つ指令電圧ＣＶが０以上＋Ｖ１未満である場合には、第１の正電圧ラインＰＬ１が選択部１１によって選択され、第１のコンデンサＣ１がディスチャージされる。図１５及び図１６において、領域２５は、第１のコンデンサＣ１がディスチャージされる領域である。

図１５の領域２４で示すように、Ｇ級増幅回路ＡＭＰの動作開始直後では、第１のコンデンサＣ１のチャージ電流が流れるが、図１５の領域２５で示すように、第１のコンデンサＣ１のディスチャージ電流は殆ど流れない。この理由は、Ｇ級増幅回路ＡＭＰの動作開始直後では、線２３で示す第１のコンデンサＣ１の電圧である＋Ｖ１が、殆どゼロであるからである。

図１６の線２３で示すように、Ｇ級増幅回路ＡＭＰの動作開始後１００ｍｓ程度経過時では、第１のコンデンサＣ１の電圧である＋Ｖ１が、＋２６Ｖ程度までに達する。第１のコンデンサＣ１の電圧である＋Ｖ１は、＋２６Ｖ程度までに達すると、増幅部１２に供給する電圧として機能する。従って、ディスチャージ電流の流れる時間幅である領域２５の時間幅も広がり、出力電流Ｉｏに寄与していることが分かる。

Ｇ級増幅回路ＡＭＰの過渡状態について、具体的な数値を例に取って説明する。Ｇ級増幅回路ＡＭＰの動作は、理想的には上記した通りであるが、実際には各トランジスタのバイアス電圧及び各ダイオードの電圧降下の影響を受ける。

図１７は、実施の形態１にかかるＧ級増幅回路の正側の等価回路を示す図である。

正出力方向の電流と負出力方向の電流とは極性が対称であるので、Ｇ級増幅回路ＡＭＰの正出力方向の過渡状態について説明し、Ｇ級増幅回路ＡＭＰの負出力方向の過渡状態については図示及び説明を省略する。

Ｇ級増幅回路ＡＭＰの動作は、各トランジスタのコレクタ電圧、指令電圧ＣＶに伴い印加されるベース電圧及び出力ノードＮ２での出力電圧Ｖｏにより、定まる。

トランジスタＴｒ１３がオン、つまり能動領域動作又は飽和領域動作する条件は、次の式（５）の通りである。
（ベース電位）−（エミッタ電位）＞０．６ ・・・（５）
式（５）の右辺の「０．６」は、トランジスタＴｒ１３の動作閾値である。

トランジスタＴｒ１３のベース電位は、ＣＶ＋Ｖ_Ｂ＋３Ｖ_ＢＩＡＳである。トランジスタＴｒ１３のエミッタ電位は、第１のコンデンサＣ１の電圧であるＶ１からダイオードＤ１３の電圧降下０．６Ｖを減じたＶ１−０．６である。

従って、式（５）は、次の式（６）となる。
（ＣＶ＋Ｖ_Ｂ＋３Ｖ_ＢＩＡＳ）−（Ｖ１−０．６）＞０．６ ・・・（６）

式（６）を整理すると、次の式（７）となる。
ＣＶ＞Ｖ１−Ｖ_Ｂ−３Ｖ_ＢＩＡＳ ・・・（７）

同様に、トランジスタＴｒ８がオン、つまり能動領域動作又は飽和領域動作する条件は、次の式（８）の通りである。
（ＣＶ＋Ｖ_Ｂ＋２Ｖ_ＢＩＡＳ）−（０−０．６）＞０．６ ・・・（８）

式（８）を整理すると、次の式（９）となる。
ＣＶ＞−（Ｖ_Ｂ＋２Ｖ_ＢＩＡＳ） ・・・（９）

同様に、トランジスタＴｒ７がオン、つまり能動領域動作又は飽和領域動作する条件は、次の式（１０）の通りである。
（ＣＶ＋Ｖ_Ｂ＋Ｖ_ＢＩＡＳ）−（−Ｖ１−０．６）＞０．６ ・・・（１０）

式（１０）を整理すると、次の式（１１）となる。
ＣＶ＞−（Ｖ１＋Ｖ_Ｂ＋Ｖ_ＢＩＡＳ） ・・・（１１）

同様に、トランジスタＴｒ６がオン、つまり能動領域動作又は飽和領域動作する条件は、次の式（１２）の通りである。
（ＣＶ＋Ｖ_Ｂ）−Ｖｏ＞０．６ ・・・（１２）

式（１２）を整理すると、次の式（１３）となる。
ＣＶ＞Ｖｏ＋０．６−Ｖ_Ｂ ・・・（１３）

Ｇ級増幅回路ＡＭＰは、１倍増幅であり、各トランジスタがエミッタフォロワに構成されているので、ＣＶ＝Ｖｏと考えて良い。従って、式（１３）は、次の式（１４）となる。
ＣＶ＝Ｖｏ＞Ｖｏ＋０．６−Ｖ_Ｂ ・・・（１４）

なお、Ｖ_Ｂを０．６よりも大きく設定することにより、式（１４）を常に成立させることができる。つまり、正出力方向に電流が流れる場合は、トランジスタＴｒ６は常時オン状態になる。

例えば、Ｖ_ＢＩＡＳ＝３．３Ｖ、Ｖ_Ｂ＝１．０Ｖに設定すると、トランジスタＴｒ１３がオン状態になる条件は、式（７）に基づき、次の式（１５）になる。
ＣＶ＞Ｖ１−１．０−３×３．３＝Ｖ１−１０．９ （１５）

Ｖ_ＢＩＡＳ＝３．３Ｖ、Ｖ_Ｂ＝１．０Ｖに設定すると、トランジスタＴｒ８がオン状態になる条件は、式（９）に基づき、次の式（１６）になる。
ＣＶ＞−（１．０＋２×３．３）＝−７．６ （１６）

Ｖ_ＢＩＡＳ＝３．３Ｖ、Ｖ_Ｂ＝１．０Ｖに設定すると、トランジスタＴｒ７がオン状態になる条件は、式（１１）に基づき、次の式（１７）になる。
ＣＶ＞−（Ｖ１＋１．０＋３．３）＝−Ｖ１−４．３ （１７）

Ｇ級増幅回路ＡＭＰの動作開始時、つまり＋Ｖ１＝−Ｖ１＝０の場合には、トランジスタＴｒ１３がオン状態になる条件は、式（１５）に基づき、次の式（１８）になる。
ＣＶ＞−１０．９ （１８）

Ｇ級増幅回路ＡＭＰの動作開始時、つまり＋Ｖ１＝−Ｖ１＝０の場合には、トランジスタＴｒ８がオン状態になる条件は、式（１６）に基づき、次の式（１９）になる。
ＣＶ＞−７．６ （１９）

Ｇ級増幅回路ＡＭＰの動作開始時、つまり＋Ｖ１＝−Ｖ１＝０の場合には、トランジスタＴｒ７がオン状態になる条件は、式（１７）に基づき、次の式（２０）になる。
ＣＶ＞−４．３ （２０）

図１８は、実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図である。詳しくは、図１８は、Ｇ級増幅回路ＡＭＰの動作開始時の出力電圧及び出力電流を示す図である。

Ｇ級増幅回路ＡＭＰが正出力方向の出力電流Ｉｏを出力している期間３１のうち、出力電圧Ｖｏが−４．３Ｖより高い期間３２では、トランジスタＴｒ６，Ｔｒ７及びＴｒ８が飽和領域で動作し、トランジスタＴｒ１３が能動領域で動作する。

Ｇ級増幅回路ＡＭＰが正出力方向の出力電流Ｉｏを出力している期間３１のうち、出力電圧Ｖｏが−４．３Ｖ以下且つ−７．６Ｖより高い期間３３では、トランジスタＴｒ６がオフつまり遮断領域となり、トランジスタＴｒ６が能動領域で動作する。

Ｇ級増幅回路ＡＭＰが正出力方向の出力電流Ｉｏを出力している期間３１のうち、出力電圧Ｖｏが−７．６Ｖ以下且つ−１０．９Ｖより高い期間３４では、トランジスタＴｒ６及びＴｒ７がオフつまり遮断領域となり、トランジスタＴｒ６が能動領域で動作する。

Ｇ級増幅回路ＡＭＰが正出力方向の出力電流Ｉｏを出力している期間３１のうち、出力電圧Ｖｏが−１０．９Ｖ以下の期間３５では、トランジスタＴｒ６，Ｔｒ７及びＴｒ１３がオフつまり遮断領域となり、トランジスタＴｒ６が能動領域で動作する。

Ｇ級増幅回路ＡＭＰの動作開始後１００ｍｓ程度経過時、つまり＋Ｖ１＝＋２６Ｖ且つ−Ｖ１＝−２６Ｖの場合には、トランジスタＴｒ１３がオン状態になる条件は、式（１５）に基づき、次の式（２１）になる。
ＣＶ＞２６−１０．９＝１５．１ （２１）

Ｇ級増幅回路ＡＭＰの動作開始後１００ｍｓ程度経過時、つまり＋Ｖ１＝＋２６Ｖ且つ−Ｖ１＝−２６Ｖの場合には、トランジスタＴｒ８がオン状態になる条件は、式（１６）に基づき、次の式（２２）になる。
ＣＶ＞−７．６ （２２）

Ｇ級増幅回路ＡＭＰの動作開始後１００ｍｓ程度経過時、つまり＋Ｖ１＝＋２６Ｖ且つ−Ｖ１＝−２６Ｖの場合には、トランジスタＴｒ７がオン状態になる条件は、式（１７）に基づき、次の式（２３）になる。
ＣＶ＞−２６−４．３＝−３０．３ （２３）

図１９は、実施の形態１にかかるＧ級増幅回路の過渡状態でのシミュレーション結果を示す図である。詳しくは、図１９は、第１のコンデンサＣ１の電圧である＋Ｖ１が＋２６Ｖに達し、第２のコンデンサＣ２の電圧である−Ｖ１が−２６Ｖに達した時の、Ｇ級増幅回路ＡＭＰの出力電圧及び出力電流を示す図である。

Ｇ級増幅回路ＡＭＰが正出力方向の出力電流Ｉｏを出力している期間４１のうち、出力電圧Ｖｏが１５．１Ｖより高い期間４２では、トランジスタＴｒ６，Ｔｒ７及びＴｒ８が飽和領域で動作し、トランジスタＴｒ１３が能動領域で動作する。

Ｇ級増幅回路ＡＭＰが正出力方向の出力電流Ｉｏを出力している期間４１のうち、出力電圧Ｖｏが１５．１Ｖ以下且つ−７．６Ｖより高い期間４３では、トランジスタＴｒ１３がオフつまり遮断領域となり、トランジスタＴｒ８が能動領域で動作する。

Ｇ級増幅回路ＡＭＰが正出力方向の出力電流Ｉｏを出力している期間４１のうち、出力電圧Ｖｏが−７．６Ｖ以下且つ−３０．３Ｖより高い期間４４では、トランジスタＴｒ８及びＴｒ１３がオフつまり遮断領域となり、トランジスタＴｒ７が能動領域で動作する。

Ｇ級増幅回路ＡＭＰが正出力方向の出力電流Ｉｏを出力している期間４１のうち、出力電圧Ｖｏが−３０．３Ｖ以下の期間４５では、トランジスタＴｒ７，Ｔｒ８及びＴｒ１３がオフつまり遮断領域となり、トランジスタＴｒ６が能動領域で動作する。

以上説明したように、実施の形態１にかかるＧ級増幅回路ＡＭＰは、負荷ＬＤからＧ級増幅回路ＡＭＰへ流れる回生電流をチャージする第１のコンデンサＣ１及び第２のコンデンサＣ２を備える。そして、Ｇ級増幅回路ＡＭＰは、第１のコンデンサＣ１による電圧である＋Ｖ１及び第１のコンデンサＣ１にチャージされた電力、並びに、第２のコンデンサＣ２による電圧である−Ｖ１及び第２のコンデンサＣ２にチャージされた電力を使用して、負荷ＬＤに電力を供給する。

これにより、実施の形態１にかかるＧ級増幅回路ＡＭＰは、特許文献１のＧ級増幅回路よりも電源の数を減らすことができる。これにより、実施の形態１にかかるＧ級増幅回路ＡＭＰは、コストの低減、実装サイズの小型化及び信頼性の向上を実現することができる。

また、実施の形態１にかかるＧ級増幅回路ＡＭＰは、モータ５ｂの減速時に第１のコンデンサＣ１及び第２のコンデンサＣ２にチャージされた回生電力を、モータ５ｂの次の加速時に利用できる。従って、Ｇ級増幅回路ＡＭＰは、回生電力を有効に活用でき、省エネルギーを図ることができる。

実施の形態１では、Ｇ級増幅回路ＡＭＰは、一対の第１の電源１４及び第２の電源１５を含むこととしたが、これに限定されない。例えば、Ｇ級増幅回路ＡＭＰは、基準電位Ｖ０を基準に正の第３の電圧を第３の正電圧ラインに発生させる第３の電源と、基準電位Ｖ０を基準に負の第３の電圧を第３の負電圧ラインに発生させる第４の電源と、を含んでもよい。そして、選択部１１及び増幅部１２の段数を１段ずつ増やし、選択部１１は、指令電圧ＣＶに応じて、第１から第３の正電圧ライン、第１から第３の負電圧ライン、第１の基準電圧ラインＰＬ０、第２の基準電圧ラインＮＬ０、第１の逆極性ラインＰＬ４及び第２の逆極性ラインＮＬ４の内から１つのラインを選択し、増幅部１２は、選択部１１によって選択された１つのラインに供給される電圧を使用して、増幅を行うようにしても良い。

Ｇ級増幅回路ＡＭＰは、バイポーラトランジスタに代えて電界効果トランジスタを用いたものであってもよい。

図２０は、実施の形態１にかかるＧ級増幅回路の構成を示す図である。図２０に示すＧ級増幅回路ＡＭＰは、図２のトランジスタＴｒ３からＴｒ８まで、Ｔｒ１３及びＴｒ１４に代えて、トランジスタＴｒ３’からＴｒ８’まで、Ｔｒ１３’及びＴｒ１４’を備えている。トランジスタＴｒ６’からＴｒ８’まで及びＴｒ１３’は、Ｎ型ＭＯＳトランジスタであり、トランジスタＴｒ３’からＴｒ５’まで及びＴｒ１４’は、Ｐ型ＭＯＳトランジスタである。図２０では、ＭＯＳ型の電界効果トランジスタＴｒ３’からＴｒ８’まで、Ｔｒ１３’及びＴｒ１４’が例示的に図示されているが、ジャンクション型の電界効果トランジスタであってもよい。

図２０に示すＧ級増幅回路ＡＭＰでは、図２のトランジスタＴｒ１，Ｔｒ２，Ｔｒ９からＴｒ１２まで、Ｔｒ１５及びＴｒ１６を省略することができる。すなわち、選択部１１と増幅部１２とを共通化でき、トランジスタ数を低減できるので、Ｇ級増幅回路ＡＭＰのコストを低減できる。

実施の形態２．
図２１は、実施の形態２にかかるＧ級増幅回路の構成を示す図である。

Ｇ級増幅回路ＡＭＰ１は、交流の指令電圧ＣＶが入力される入力ノードＮ１と、入力ノードＮ１に入力された指令電圧ＣＶに応じて、複数の電圧が夫々供給される複数のラインの内から１つのラインを選択する選択部５１と、選択部５１によって選択された１つのラインに供給される電圧を使用して、増幅を行う増幅部５２と、増幅部５２で増幅された電力を、印加される出力電圧Ｖｏの位相に対して流れる出力電流Ｉｏの位相が遅れる負荷ＬＤへ出力する出力ノードＮ２と、を含む。

Ｇ級増幅回路ＡＭＰ１は、基準電位Ｖ０に接続された基準電位ノードＮ３と、一端が出力ノードＮ２よりも正側で増幅部５２に接続され、基準電位Ｖ０を基準に正の第１の電圧＋Ｖ１が供給される第１の正電圧ラインＰＬ１と、一端が出力ノードＮ２よりも負側で増幅部５２に接続され、基準電位Ｖ０を基準に負の第１の電圧−Ｖ１が供給される第１の負電圧ラインＮＬ１と、を含む。

Ｇ級増幅回路ＡＭＰ１は、一端が出力ノードＮ２よりも正側で増幅部５２に接続され、基準電位Ｖ０を基準に正の第２の電圧＋Ｖ２が供給される第２の正電圧ラインＰＬ２と、一端が出力ノードＮ２よりも負側で増幅部５２に接続され、基準電位Ｖ０を基準に負の第２の電圧−Ｖ２が供給される第２の負電圧ラインＮＬ２と、を含む。

Ｇ級増幅回路ＡＭＰ１は、基準電位Ｖ０を基準に正の第２の電圧＋Ｖ２を第２の正電圧ラインＰＬ２に供給する第１の電源１４と、基準電位Ｖ０を基準に負の第２の電圧−Ｖ２を第２の負電圧ラインＮＬ２に供給する第２の電源１５と、を含む。

Ｇ級増幅回路ＡＭＰ１は、一端が第１の正電圧ラインＰＬ１に接続され、基準電位Ｖ０を基準に正の第１の電圧＋Ｖ１を第１の正電圧ラインＰＬ１に供給する第１のコンデンサＣ１と、一端が第１の負電圧ラインＮＬ１に接続され、基準電位Ｖ０を基準に負の第１の電圧−Ｖ１を第１の負電圧ラインＮＬ１に供給する第２のコンデンサＣ２と、を含む。

Ｇ級増幅回路ＡＭＰ１は、第１の電源１４の高電位側と第１のコンデンサＣ１の一端とを電気的に接続することにより第１のコンデンサＣ１に電力をチャージする制御を行い、第２の電源１５の低電位側と第２のコンデンサＣ２の一端とを電気的に接続することにより第２のコンデンサＣ２に電力をチャージする制御を行うチャージ制御部５４を含む。

増幅部５２は、第１の正電圧ラインＰＬ１が選択部５１によって選択されている場合には、第１のコンデンサＣ１にチャージされている電力を消費して増幅を行う。

増幅部５２は、第１の負電圧ラインＮＬ１が選択部５１によって選択されている場合には、第２のコンデンサＣ２にチャージされている電力を消費して増幅を行う。

入力ノードＮ１は、指令電圧ＣＶの供給源１０と選択部５１との間に接続されている。入力ノードＮ１は、入力された指令電圧ＣＶを選択部５１へ供給する。選択部５１は、入力ノードＮ１と増幅部５２との間に配置されている。

選択部５１は、現在の出力電流Ｉｏの方向と、指令電圧ＣＶと、接続されている各ラインの電位と、に応じて、少なくとも２種類の電圧Ｖ１及びＶ２の内から１つの電圧を選択し、選択した１つの電圧に母線電圧を切り替える。少なくとも２種類の電圧は、電圧Ｖ２と、電圧Ｖ２より絶対値が小さいＶ１と、を含む。

選択部５１は、現在の出力電流Ｉｏの方向と、指令電圧ＣＶに追従する各トランジスタのベース電位と、各ラインの電位と、に応じて、第２の正電圧ラインＰＬ２、第１の正電圧ラインＰＬ１、第２の負電圧ラインＮＬ２及び第１の負電圧ラインＮＬ１の内のいずれか１つを選択的に活性化する。そして、選択部５１は、第１の電源１４による電圧である＋Ｖ２と、第１のコンデンサＣ１による電圧である＋Ｖ１と、第２の電源１５による電圧−Ｖ２と、第２のコンデンサＣ２による電圧−Ｖ１と、の間で母線電圧を切り替える。

選択部５１は、ツェナーダイオードＺＤ１，ＺＤ３，ＺＤ４及びＺＤ６と、電流源ＣＳ１及びＣＳ２と、トランジスタＴｒ１，Ｔｒ２，Ｔｒ１１及びＴｒ１２と、抵抗Ｒ１，Ｒ４及びＲ５と、を含む。

ツェナーダイオードＺＤ４は、アノードが入力ノードＮ１に接続され、カソードがトランジスタＴｒ１のベースに接続されている。

トランジスタＴｒ１は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがツェナーダイオードＺＤ４に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタが抵抗Ｒ１の一端に接続されている。

ツェナーダイオードＺＤ６は、アノードがツェナーダイオードＺＤ４とトランジスタＴｒ１のベースとに接続され、カソードが電流源ＣＳ１とダイオードＤ８とに接続されている。

トランジスタＴｒ１２は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがダイオードＤ８を介して電流源ＣＳ１及びツェナーダイオードＺＤ６の間に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタが抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は、ダイオードＤ４を介して第１のコンデンサＣ１の高電位側に接続されている。

ツェナーダイオードＺＤ３は、アノードがトランジスタＴｒ２のベースに接続され、カソードが入力ノードＮ１に接続されている。

トランジスタＴｒ２は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがツェナーダイオードＺＤ３に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタが抵抗Ｒ１の他端に接続されている。

ツェナーダイオードＺＤ１は、アノードが電流源ＣＳ２とダイオードＤ５とに接続され、カソードがツェナーダイオードＺＤ３とトランジスタＴｒ２のベースとに接続されている。

トランジスタＴｒ１１は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがダイオードＤ５を介してツェナーダイオードＺＤ１及び電流源ＣＳ２の間に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタが抵抗Ｒ５の一端に接続されている。抵抗Ｒ５の他端は、ダイオードＤ１を介して第２のコンデンサＣ２の低電位側に接続されている。

増幅部５２は、選択部５１と出力ノードＮ２との間に配置され、選択部５１により切り替えられた電圧を使用して増幅を行い、増幅した電力を出力ノードＮ２へ供給する。

増幅部５２は、トランジスタＴｒ３，Ｔｒ５，Ｔｒ６及びＴｒ８、並びに、抵抗Ｒｅ１及びＲｅ２を含む。

トランジスタＴｒ６は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１のエミッタ及び抵抗Ｒ１の一端の間に接続され、コレクタがダイオードＤ４を介して第１のコンデンサＣ１の高電位側に接続され、エミッタが抵抗Ｒｅ１を介して出力ノードＮ２に接続されている。

トランジスタＴｒ８は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１２のエミッタ及び抵抗Ｒ４の間に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタがトランジスタＴｒ６のコレクタに接続されている。

トランジスタＴｒ５は、例えばＰＮＰ型バイポーラトランジスタであり、ベースが抵抗Ｒ１の他端及びトランジスタＴｒ２のエミッタの間に接続され、コレクタがダイオードＤ１を介して第２のコンデンサＣ２の低電位側に接続され、エミッタが抵抗Ｒｅ２を介して出力ノードＮ２に接続されている。

トランジスタＴｒ３は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１１のエミッタ及び抵抗Ｒ５の間に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタがトランジスタＴｒ５のコレクタに接続されている。

電源部５３は、増幅部５２と基準電位ノードＮ３との間に配置され、少なくとも２種類の電圧を増幅部５２に供給する。

基準電位Ｖ０は、接地電位ＧＮＤが例示される。基準電位ノードＮ３は、接地電位ＧＮＤに接続されている。

電源部５３は、第１の電源１４を含む。第１の電源１４は、電圧がＶ２であり、低電位側が基準電位ノードＮ３に接続され、高電位側が第２の正電圧ラインＰＬ２に接続されている。第１の電源１４は、基準電位Ｖ０を基準に正の第２の電圧である＋Ｖ２を発生させる。従って、第２の正電圧ラインＰＬ２の電圧は、＋Ｖ２である。

電源部５３は、第２の電源１５を含む。第２の電源１５は、電圧がＶ２であり、高電位側が基準電位ノードＮ３に接続され、低電位側が第２の負電圧ラインＮＬ２に接続されている。第２の電源１５は、基準電位Ｖ０を基準に負の第２の電圧である−Ｖ２を発生させる。従って、第２の負電圧ラインＮＬ２の電圧は、−Ｖ２である。

電源部５３は、第１のコンデンサＣ１を含む。第１のコンデンサＣ１は、低電位側が基準電位ノードＮ３に接続され、高電位側が第１の正電圧ラインＰＬ１に接続されている。

第１のコンデンサＣ１の高電位側は、チャージ制御部５４内の第１のスイッチング素子Ｑ１がオン状態の期間に、第１のスイッチング素子Ｑ１を経由して、正電荷が第１の電源１４から流れることで、正電荷がつまり電力がチャージされる。第１のスイッチング素子Ｑ１は、トランジスタが例示される。

第１のコンデンサＣ１による電圧である＋Ｖ１は、正電荷が第１のコンデンサＣ１の高電位側にチャージされると、上昇する。第１のコンデンサＣ１による電圧である＋Ｖ１は、第１のコンデンサＣ１の高電位側から増幅部５２へ電流が流れる、つまり第１のコンデンサＣ１の高電位側の正電荷が第１の正電圧ラインＰＬ１を経由して増幅部５２へディスチャージされると、下降する。

第１のコンデンサＣ１による電圧である＋Ｖ１は、Ｖ０以上且つ＋Ｖ２未満である。第１のコンデンサＣ１は、基準電位Ｖ０を基準に正の第１の電圧である＋Ｖ１を発生させる。従って、第１の正電圧ラインＰＬ１の電圧は、＋Ｖ１である。

電源部５３は、第２のコンデンサＣ２を含む。第２のコンデンサＣ２は、高電位側が基準電位ノードＮ３に接続され、低電位側が第１の負電圧ラインＮＬ１に接続されている。

第２のコンデンサＣ２は、チャージ制御部５４内の第２のスイッチング素子Ｑ２がオン状態の期間に、第２のスイッチング素子Ｑ２を経由して、負電荷が第２の電源１５から流れることで、負電荷がチャージされる。第２のスイッチング素子Ｑ２は、トランジスタが例示される。

第２のコンデンサＣ２による電圧である−Ｖ１は、負電荷が第２のコンデンサＣ２の低電側にチャージされると、下降する。第２のコンデンサＣ２による電圧である−Ｖ１は、増幅部５２から第２のコンデンサＣ２へ電流が流れる、つまり第２のコンデンサＣ２の負電荷が第１の負電圧ラインＮＬ１を経由して増幅部５２へディスチャージされると、上昇する。

第２のコンデンサＣ２による電圧である−Ｖ１は、−Ｖ２より大きく且つ０以下である。第２のコンデンサＣ２は、基準電位Ｖ０を基準に負の第１の電圧である−Ｖ１を発生させる。従って、第１の負電圧ラインＮＬ１の電圧は、−Ｖ１である。

出力電流Ｉｏの方向が正出力方向である場合の選択部５１の動作について、説明する。正出力方向は、出力ノードＮ２から負荷ＬＤへ出力電流Ｉｏが流れる方向であり、図２１中の実線で示した方向である。

選択部５１は、現在の出力電流Ｉｏの方向が正出力方向であれば、トランジスタＴｒ１及びＴｒ１２の内の少なくとも１つをオンさせ、増幅部５２における正側のトランジスタＴｒ６及びＴｒ８の内の少なくとも１つを動作させる。そして、選択部５１は、指令電圧ＣＶに追従するトランジスタＴｒ１及びＴｒ１２のベース電位を正側に超え且つ値が最も近い電圧値のラインを選択する。

選択部５１は、出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ１以上である場合には、トランジスタＴｒ１及びＴｒ１２のベース電位を正側に超え且つ値が最も近い電圧値の母線である第２の正電圧ラインＰＬ２を選択する。すなわち、選択部５１は、トランジスタＴｒ１及びＴｒ１２をオンさせ、第２の正電圧ラインＰＬ２を活性化させ、第１の電源１４と増幅部５２との接続を有効にし、母線電圧を第１の電源１４による電圧である＋Ｖ２に切り替える。

選択部５１は、出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ１未満である場合には、トランジスタＴｒ１及びＴｒ１２のベース電位を正側に超え且つ値が最も近い電圧値の母線である第１の正電圧ラインＰＬ１を選択する。このとき、トランジスタＴｒ１２は、ベース電位がエミッタ電位より低い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部５１は、トランジスタＴｒ１２をオフさせるとともにトランジスタＴｒ１をオンさせ、第１の正電圧ラインＰＬ１を活性化させ、第１のコンデンサＣ１と増幅部５２との接続を有効にし、母線電圧を第１のコンデンサＣ１による電圧である＋Ｖ１に切り替える。

選択部５１は、出力電流Ｉｏの方向が正出力方向であり且つ指令電圧ＣＶが０以上＋Ｖ１未満である場合には、第１の正電圧ラインＰＬ１を活性化させ、第１のコンデンサＣ１と増幅部５２との接続を有効にする。従って、第１のコンデンサＣ１から増幅部５２へ電流が流れる。つまり、第１のコンデンサＣ１の高電位側の正電荷が第１の正電圧ラインＰＬ１を経由して増幅部５２へ流れる。従って、第１のコンデンサＣ１はディスチャージされ、第１のコンデンサＣ１の電圧である＋Ｖ１は下降する。

出力電流Ｉｏの方向が負出力方向である場合の選択部５１の動作について、説明する。負出力方向は、負荷ＬＤから出力ノードＮ２へ出力電流Ｉｏが流れる方向であり、図２１中の点線で示した方向である。

選択部５１は、現在の出力電流Ｉｏの方向が負出力方向であれば、トランジスタＴｒ２及びＴｒ１１の内の少なくとも１つをオンさせ、増幅部５２における負側のトランジスタＴｒ３及びＴｒ５の内の少なくとも１つを動作させる。そして、選択部５１は、指令電圧ＣＶに追従するトランジスタＴｒ２及びＴｒ１１のベース電位を負側に超え且つ値が最も近い電圧値の母線を選択する。

選択部５１は、出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２及びＴｒ１１のベース電位である指令電圧ＣＶが−Ｖ１以下である場合、トランジスタＴｒ２及びＴｒ１１のベース電位を負側に超え且つ値が最も近い電圧値の母線である第２の負電圧ラインＮＬ２を選択する。すなわち、選択部５１は、トランジスタＴｒ２及びＴｒ１１をオンさせ、第２の負電圧ラインＮＬ２を活性化させ、第２の電源１５と増幅部５２との接続を有効にし、母線電圧を第２の電源１５による電圧である−Ｖ２に切り替える。

選択部５１は、出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２及びＴｒ１１のベース電位である指令電圧ＣＶが−Ｖ１より大きい場合には、トランジスタＴｒ２及びＴｒ１１のベース電位を負側に超え且つ値が最も近い電圧値の母線である第１の負電圧ラインＮＬ１を選択する。このとき、トランジスタＴｒ１１は、ベース電位がエミッタ電位より高い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部５１は、トランジスタＴｒ１１をオフさせるとともにトランジスタＴｒ２をオンさせ、第１の負電圧ラインＮＬ１を活性化させ、第２のコンデンサＣ２と増幅部５２との接続を有効にし、母線電圧を第２のコンデンサＣ２による電圧である−Ｖ１に切り替える。

選択部５１は、出力電流Ｉｏの方向が負出力方向であり且つ指令電圧ＣＶが−Ｖ１より大きい場合には、第１の負電圧ラインＮＬ１を活性化させ、第２のコンデンサＣ２と増幅部５２との接続を有効にする。従って、増幅部５２から第２のコンデンサＣ２へ電流が流れる。つまり、第２のコンデンサＣ２の負電荷が第１の負電圧ラインＮＬ１を経由して増幅部５２へ流れる。従って、第２のコンデンサＣ２はディスチャージされ、第２のコンデンサＣ２の電圧である−Ｖ１は上昇する。

出力電流Ｉｏの方向が正出力方向である場合の増幅部５２の動作について、説明する。正出力方向は、出力ノードＮ２から負荷ＬＤへ出力電流Ｉｏが流れる方向であり、図２１中の実線で示した方向である。

増幅部５２は、現在の出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１及びＴｒ１２がオンされた状態では、トランジスタＴｒ６及びＴｒ８がオンする。そして、トランジスタＴｒ８は、エミッタフォロワとして機能し、第１の電源１４による電圧である＋Ｖ２を使用して電流増幅を行う。

選択部５１のトランジスタＴｒ１及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ１以上である場合には、第２の正電圧ラインＰＬ２の電位である＋Ｖ２が、指令電圧ＣＶを正側に超え且つベース電位に最も近い電位である。

トランジスタＴｒ８は、コレクタ側の母線の第２の正電圧ラインＰＬ２の電位である＋Ｖ２が指令電圧ＣＶを正側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ８は、能動領域で動作する。そして、母線電圧つまり＋Ｖ２と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ８のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ８では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ８の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ８よりも出力ノードＮ２側にあるトランジスタＴｒ６は、コレクタに接続されたダイオードＤ４が逆バイアスとなるので、ダイオードＤ４によりコレクタ側の母線が遮断される。また、トランジスタＴｒ６は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ６は、コレクタ電位がトランジスタＴｒ８のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ６は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部５２は、トランジスタＴｒ１２がオフされ且つトランジスタＴｒ１がオンされた状態では、トランジスタＴｒ８がオフするとともにトランジスタＴｒ６がオンして、トランジスタＴｒ６がエミッタフォロワとして機能し、第１のコンデンサＣ１による電圧である＋Ｖ１を使用して電流増幅を行う。

トランジスタＴｒ８は、現在の出力電流Ｉｏの方向が正出力方向であり且つ選択部５１のトランジスタＴｒ１及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ１未満である場合には、エミッタ側の母線の第１の正電圧ラインＰＬ１の電位である＋Ｖ１がベース電位を正側に超える。従って、トランジスタＴｒ８は、前段のトランジスタＴｒ１２がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ６は、コレクタ側の母線の第１の正電圧ラインＰＬ１の電位である＋Ｖ１がベース電位である指令電圧ＣＶを正側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ６は、能動領域で動作する。そして、母線電圧つまり＋Ｖ１と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ６のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ６では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ６の温度上昇により放熱し外部に放出される。

出力電流Ｉｏの方向が負出力方向である場合の増幅部５２の動作について、説明する。負出力方向は、負荷ＬＤから出力ノードＮ２へ出力電流Ｉｏが流れる方向であり、図２１中の点線で示した方向である。

増幅部５２は、現在の出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２及びＴｒ１１がオンされた状態では、トランジスタＴｒ３及びＴｒ５がオンする。そして、トランジスタＴｒ３は、エミッタフォロワとして機能し、第２の電源１５による電圧である−Ｖ２を使用して電流増幅を行う。

選択部５１のトランジスタＴｒ２及びＴｒ１１のベース電位である指令電圧ＣＶが−Ｖ２より大きく且つ−Ｖ１以下である場合には、第２の負電圧ラインＮＬ２の電位である−Ｖ２が、指令電圧ＣＶを負側に超え且つベース電位に最も近い電位である。

トランジスタＴｒ３は、コレクタ側の母線の第２の負電圧ラインＮＬ２の電位である−Ｖ２が指令電圧ＣＶを負側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ３は、能動領域で動作する。そして、母線電圧つまり−Ｖ２と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ３のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ３では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ３の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ３よりも出力ノードＮ２側にあるトランジスタＴｒ５は、コレクタに接続されたダイオードＤ１が逆バイアスとなるので、ダイオードＤ１によりコレクタ側の母線が遮断される。また、トランジスタＴｒ３は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ３は、コレクタ電位がトランジスタＴｒ３のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ３は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部５２は、トランジスタＴｒ１１がオフされ且つトランジスタＴｒ２がオンされた状態では、トランジスタＴｒ３がオフするとともにトランジスタＴｒ５がオンして、トランジスタＴｒ５がエミッタフォロワとして機能し、第２のコンデンサＣ２による電圧である−Ｖ１を使用して電流増幅を行う。

トランジスタＴｒ３は、現在の出力電流Ｉｏの方向が負出力方向であり且つ選択部５１のトランジスタＴｒ２及びＴｒ１１のベース電位である指令電圧ＣＶが−Ｖ１より大きい場合には、エミッタ側の母線の第１の負電圧ラインＮＬ１の電位である−Ｖ１がベース電位を負側に超える。従って、トランジスタＴｒ３は、前段のトランジスタＴｒ１１がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ５は、コレクタ側の母線の第１の負電圧ラインＮＬ１の電位である−Ｖ１がベース電位である指令電圧ＣＶを負側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ５は、能動領域で動作する。そして、母線電圧つまり−Ｖ１と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ５のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ５では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ５の温度上昇により放熱し外部に放出される。

チャージ制御部５４は、交流の指令電圧ＣＶの高周波数ノイズを低減して低周波数成分を通過させる低域フィルタ６１を含む。

チャージ制御部５４は、第１の比較器６２を含む。第１の比較器６２は、低域フィルタ６１の出力電圧と電源６３による閾値電圧である＋Ｖｓとを比較し、低域フィルタ６１の出力電圧が閾値電圧である＋Ｖｓを下回っている期間にハイレベルになる第１の比較結果信号を出力する。

チャージ制御部５４は、第１のワンショットマルチバイブレータ６４を含む。第１のワンショットマルチバイブレータ６４は、第１の比較結果信号の立ち上がりエッジのタイミングで、パルス幅がΔｔである第１のパルス信号を出力する。

チャージ制御部５４は、第１のスイッチング素子ドライバ６５を含む。第１のスイッチング素子ドライバ６５は、第１のパルス信号がハイレベルの期間に、第１のスイッチング素子Ｑ１をオンさせる。第１のコンデンサＣ１は、第１のスイッチング素子Ｑ１がオン状態の期間に、第１のスイッチング素子Ｑ１を経由して、正電荷が第１の電源１４から流れることで、正電荷がチャージされる。第１のコンデンサＣ１にチャージされる電荷量は、第１のスイッチング素子Ｑ１がオンである期間が長くなるほど、多くなる。つまり、第１のコンデンサＣ１の電圧である＋Ｖ１は、第１のスイッチング素子Ｑ１がオンである期間が長くなるほど、高くなる。従って、チャージ制御部５４は、第１のワンショットマルチバイブレータ６４の設定を変更してパルス幅Δｔを変更することで、第１のコンデンサＣ１にチャージされる電荷量、つまり第１のコンデンサＣ１の電圧である＋Ｖ１を調整できる。

Ｇ級増幅回路ＡＭＰ１では、出力電圧Ｖｏの位相に対して、出力電流Ｉｏの位相が遅れる。従って、チャージ制御部５４は、指令電圧ＣＶの変化に応じて第１のコンデンサＣ１をチャージすることで、第１の正電圧ラインＰＬ１が選択されて第１のコンデンサＣ１の電力が必要にされることに、予め備えることができる。

チャージ制御部５４は、閾値電圧である＋Ｖｓを変更することで、第１のコンデンサＣ１をチャージするタイミングを前後にずらすことができる。

チャージ制御部５４は、第２の比較器７２を含む。第２の比較器７２は、低域フィルタ６１の出力電圧の反転と電源７３による閾値電圧である−Ｖｓとを比較し、低域フィルタ６１の出力電圧の反転が閾値電圧である−Ｖｓを下回っている期間にハイレベルになる第２の比較結果信号を出力する。

チャージ制御部５４は、第２のワンショットマルチバイブレータ７４を含む。第２のワンショットマルチバイブレータ７４は、第２の比較結果信号の立ち上がりエッジのタイミングで、パルス幅がΔｔである第２のパルス信号を出力する。

チャージ制御部５４は、第２のスイッチング素子ドライバ７５を含む。第２のスイッチング素子ドライバ７５は、第２のパルス信号がハイレベルの期間に、第２のスイッチング素子Ｑ２をオンさせる。第２のコンデンサＣ２は、第２のスイッチング素子Ｑ２がオン状態の期間に、第２のスイッチング素子Ｑ２を経由して、負電荷が第２の電源１５から流れることで、負電荷がチャージされる。第２のコンデンサＣ２にチャージされる電荷量は、第２のスイッチング素子Ｑ２がオンである期間が長くなるほど、多くなる。つまり、第２のコンデンサＣ２の電圧である−Ｖ１は、第２のスイッチング素子Ｑ２がオンである期間が長くなるほど、低くなる。従って、チャージ制御部５４は、第２のワンショットマルチバイブレータ７４の設定を変更してパルス幅Δｔを変更することで、第２のコンデンサＣ２にチャージされる電荷量、つまり第２のコンデンサＣ２の電圧である−Ｖ１を調整できる。

Ｇ級増幅回路ＡＭＰ１では、出力電圧Ｖｏの位相に対して、出力電流Ｉｏの位相が遅れる。従って、チャージ制御部５４は、指令電圧ＣＶの変化に応じて第２のコンデンサＣ２をチャージすることで、第１の負電圧ラインＮＬ１が選択されて第２のコンデンサＣ２の電力が必要にされることに、予め備えることができる。

チャージ制御部５４は、閾値電圧である−Ｖｓを変更することで、第２のコンデンサＣ２をチャージするタイミングを前後にずらすことができる。

第１の正電圧ラインＰＬ１が選択されて第１のコンデンサＣ１の電力が消費されると、第１のコンデンサＣ１の電圧である＋Ｖ１は徐々に低下する。電圧の低下は、負荷ＬＤの特性つまりインダクタンス成分及び抵抗成分により、定まる。第１のコンデンサＣ１の電圧である＋Ｖ１が出力電圧Ｖｏと軌を一にして低下するように、第１のコンデンサＣ１の静電容量を好適に選択することで、増幅部５２での損失電力を好適に低減することができる。なお、第１のコンデンサＣ１の静電容量を好適に選択しておいても、第１のコンデンサＣ１の劣化又は負荷ＬＤのトルク定数の変動により、第１のコンデンサＣ１の電圧＋Ｖ１が指令電圧ＣＶよりも低くなる電圧不足が生じる場合も考えられる。しかし、Ｇ級増幅回路ＡＭＰ１は、第１コンデンサＣ１の電圧＋Ｖ１が指令電圧ＣＶよりも低下した場合には、第１の電源１４による電圧である＋Ｖ２を使用して動作するので、指令電圧ＣＶに応じた電力を負荷ＬＤに供給できる。

第１の負電圧ラインＮＬ１が選択されて第２のコンデンサＣ２の電力が消費されると、第２のコンデンサＣ２の電圧である−Ｖ１は徐々に上昇する。電圧の上昇は、負荷ＬＤの特性つまりインダクタンス成分及び抵抗成分により、定まる。第２のコンデンサＣ２の電圧である−Ｖ１が出力電圧Ｖｏと軌を一にして上昇するように、第２のコンデンサＣ２の静電容量を好適に選択することで、増幅部５２での損失電力を好適に低減することができる。なお、第２のコンデンサＣ２の静電容量を好適に選択しておいても、第２のコンデンサＣ２の劣化又は負荷ＬＤのトルク定数の変動により、第２のコンデンサＣ２の電圧−Ｖ１が指令電圧ＣＶよりも高くなることが生じる場合も考えられる。しかし、Ｇ級増幅回路ＡＭＰ１は、第２コンデンサＣ２の電圧−Ｖ１が出力電圧Ｖｏよりも上昇した場合には、第２の電源１５による電圧である−Ｖ２を使用して動作するので、指令電圧ＣＶに応じた電力を負荷ＬＤに供給できる。

本発明者は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１についてシミュレーションを行った。シミュレーションの条件は、第１の電源１４による電圧＋Ｖ２を＋４５Ｖとし、第２の電源１５による電圧−Ｖ２を−４５Ｖとした。また、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１５μＦとした。また、負荷ＬＤをインダクタンスＬ＝６００ｍＨと抵抗Ｒ＝０．５６Ωとの直列接続とした。また、閾値電圧＋Ｖｓ＝−Ｖｓ＝０Ｖとした。また、パルス幅Δｔ＝２５μｓとした。そして、ガルバノスキャナ５のミラー５ａによりレーザ光の照射位置を１．０ｍｍピッチ且つ１７００ｐｐｓ（point per second）で移動させることを繰り返した場合における、Ｇ級増幅回路ＡＭＰ１の各部の電圧、電流及び損失電力の変化についてシミュレーションを行った。レーザ光の照射位置の１．０ｍｍピッチは、モータ５ｂの回転子の角度の０．３°ピッチに対応する。

図２２から図２４までは、実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図である。図２２は、実施の形態２にかかるＧ級増幅回路の出力電流Ｉｏ、トランジスタＴｒ６のコレクタ電圧、トランジスタＴｒ６のエミッタ電圧、トランジスタＴｒ５のコレクタ電圧及びトランジスタＴｒ５のエミッタ電圧を示す図である。図２３は、実施の形態２にかかるＧ級増幅回路の出力電圧Ｖｏ、トランジスタＴｒ８のコレクタ電流及びトランジスタＴｒ６のコレクタ電流を示す図である。図２４は、実施の形態２にかかるＧ級増幅回路の出力電圧Ｖｏ、トランジスタＴｒ５のコレクタ電流及びトランジスタＴｒ３のコレクタ電流を示す図である。

図２２から図２４までに示すように、Ｇ級増幅回路ＡＭＰ１は、ガルバノスキャナ５を好適に駆動できる出力電圧Ｖｏ及び出力電流Ｉｏを出力することが、シミュレーションにより確認できた。

図２５は、実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図２５は、実施の形態２にかかるＧ級増幅回路の出力電圧Ｖｏ、出力電流Ｉｏ、トランジスタＴｒ８の損失電力、トランジスタＴｒ６の損失電力、トランジスタＴｒ５の損失電力及びトランジスタＴｒ３の損失電力を示す図である。

増幅部５２での損失電力、つまりトランジスタＴｒ３，Ｔｒ５，Ｔｒ６及びＴｒ８での損失電力の総和は、３５．３１Ｗになった。

図２６は、実施の形態２にかかるＧ級増幅回路の比較例の構成を示す図である。比較例のＧ級増幅回路８１は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の第１のコンデンサＣ１に代えて、第３の電源８２を備え、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の第２のコンデンサＣ２に代えて、第４の電源８３を備える。また、比較例のＧ級増幅回路８１は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１のチャージ制御部５４を備えていない。

比較例にかかるＧ級増幅回路８１のトランジスタＴｒ３，Ｔｒ５，Ｔｒ６及びＴｒ８での損失電力の総和は、５２．９５Ｗになった。

実施の形態２にかかるＧ級増幅回路ＡＭＰ１は、比較例にかかるＧ級増幅回路８１よりも電源の数を減らすことができる。これにより、実施の形態２にかかるＧ級増幅回路ＡＭＰ１は、コストの低減、実装サイズの小型化及び信頼性の向上を実現することができる。

また、実施の形態２にかかるＧ級増幅回路ＡＭＰ１は、比較例にかかるＧ級増幅回路８１よりも損失電力を低減することができる。従って、Ｇ級増幅回路ＡＭＰ１は、省エネルギーを図ることができる。また、Ｇ級増幅回路ＡＭＰ１は、損失電力による熱を放熱するための放熱器具を小さくできるので、コストの低減、実装サイズの小型化及び信頼性の向上を実現することができる。

実施の形態２にかかるＧ級増幅回路ＡＭＰ１が、比較例にかかるＧ級増幅回路８１よりも損失電力を低減できる理由について説明する。Ｇ級増幅回路ＡＭＰ１は、プッシュプル方式を採用しており、正側と負側は上下対称である。従って、正側について説明し、負側については図示及び説明を省略する。

図２７は、実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図２７は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の指令電圧ＣＶ、低域フィルタ６１の出力電圧、第１の比較器６２の出力電圧及び出力電流Ｉｏを示す図である。

低域フィルタ６１は、高周波ノイズが重畳された指令電圧ＣＶから、高周波ノイズ成分を除去する。これにより、低域フィルタ６１の出力電圧は、滑らかになる。第１の比較器６２は、低域フィルタ６１の出力電圧と基準電圧＋Ｖｓ＝０とを比較し、低域フィルタ６１の出力電圧が閾値電圧＋Ｖｓ＝０を下回っている期間にハイレベルになる第１の比較結果信号を出力する。

第１の比較器６２が出力する第１の比較結果信号は、指令電圧ＣＶつまり出力電圧Ｖｏの正負の切り替わりを示している。従って、第１の比較結果信号は、出力電流Ｉｏより位相が進んでいる。つまり、第１の比較結果信号の立ち上がりエッジは、出力電流Ｉｏの符号が切り替わるタイミングよりも位相が進んでいる。従って、チャージ制御部５４は、第１の比較結果信号の立ち上がりエッジのタイミングで第１のコンデンサＣ１をチャージすることで、第１の正電圧ラインＰＬ１が選択されて第１のコンデンサＣ１の電力が必要にされることに、予め備えることができる。

図２８は、実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図２８は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の指令電圧ＣＶ、低域フィルタ６１の出力電圧、第１の比較器６２の出力電圧、第１のワンショットマルチバイブレータ６４の出力電圧及び出力電流Ｉｏを示す図である。

第１のコンデンサＣ１の充電には、ある程度の時間がかかる。そこで、第１のワンショットマルチバイブレータ６４は、第１の比較結果信号の立ち上がりエッジのタイミングで、パルス幅Δｔ＝２５μｓである第１のパルス信号を出力する。

第１のスイッチング素子ドライバ６５は、第１のパルス信号がハイレベルの期間に、第１のスイッチング素子Ｑ１をオンさせる。第１のコンデンサＣ１は、第１のスイッチング素子Ｑ１がオン状態の期間に、第１のスイッチング素子Ｑ１を経由して、正電荷が第１の電源１４から流れることで、正電荷がチャージされる。

図２９は、実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図２９は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の出力電圧Ｖｏ、出力電流Ｉｏ、低域フィルタ６１の出力電圧、第１のワンショットマルチバイブレータ６４の出力電圧、第１のスイッチング素子ドライバ６５の出力電圧、第１のコンデンサＣ１の充電電流及び第１のコンデンサＣ１の電圧＋Ｖ１を示す図である。

図２９に示すように、第１のコンデンサＣ１の電圧＋Ｖ１は、４０Ｖ程度まで上昇する。出力電流Ｉｏが正出力方向に流れる第１の期間では、第１のコンデンサＣ１の電圧＋Ｖ１が出力電圧Ｖｏを上回っているので、選択部５１は第１の正電圧ラインＰＬ１を選択し、出力電流Ｉｏは第１のコンデンサＣ１から供給される。同様に、出力電流Ｉｏが負出力方向に流れる第２の期間では、第２のコンデンサＣ２の電圧−Ｖ１が出力電圧Ｖｏを下回っているので、選択部５１は第１の負電圧ラインＮＬ１を選択し、出力電流Ｉｏは第２のコンデンサＣ２から供給される。

先に説明したように、トランジスタＴｒ６の損失電力は、トランジスタＴｒ６のコレクタ−エミッタ間電圧にトランジスタＴｒ６のコレクタ電流を乗じたものである。図２９を参照すると、第１のコンデンサＣ１の電圧＋Ｖ１は、出力電圧Ｖｏの降下と軌を一にして降下している。従って、Ｇ級増幅回路ＡＭＰ１は、トランジスタＴｒ６のコレクタ−エミッタ間電圧を小さくすることができる。これにより、Ｇ級増幅回路ＡＭＰ１は、損失電力を低減することができる。

第１のコンデンサＣ１の静電容量を変更した場合のＧ級増幅回路ＡＭＰ１の損失電力について説明する。

第１のコンデンサＣ１の静電容量を小さくすると、第１のコンデンサＣ１に蓄積される電荷が減る。従って、増幅部５２が第１のコンデンサＣ１に蓄積された電荷を使用して増幅を行う際に、第１のコンデンサＣ１の電圧＋Ｖ１の降下が速くなる。従って、トランジスタＴｒ６のコレクタ−エミッタ間電圧を更に小さくすることができ、トランジスタＴｒ６の損失電力を更に少なくすることができる。

本発明者は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１についてシミュレーションを行った。シミュレーションの条件は、第１の電源１４による電圧である＋Ｖ２を＋４５Ｖとし、第２の電源１５による電圧である−Ｖ２を−４５Ｖとした。また、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１１μＦとした。また、負荷ＬＤをインダクタンスＬ＝６００ｍＨと抵抗Ｒ＝０．５６Ωとの直列接続とした。また、閾値電圧＋Ｖｓ＝−Ｖｓ＝０Ｖとした。また、パルス幅Δｔ＝２５μｓとした。そして、ガルバノスキャナ５のミラー５ａによりレーザ光の照射位置を１．０ｍｍピッチ且つ１７００ｐｐｓ（point per second）で移動させることを繰り返した場合における、Ｇ級増幅回路ＡＭＰ１の各部の電圧、電流及び損失電力の変化についてシミュレーションを行った。レーザ光の照射位置の１．０ｍｍピッチは、モータ５ｂの回転子の角度の０．３°ピッチに対応する。

図３０から図３３までは、実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図である。図３０は、実施の形態２にかかるＧ級増幅回路の出力電流Ｉｏ、トランジスタＴｒ６のコレクタ電圧、トランジスタＴｒ６のエミッタ電圧、トランジスタＴｒ５のコレクタ電圧及びトランジスタＴｒ５のエミッタ電圧を示す図である。図３１は、実施の形態２にかかるＧ級増幅回路の出力電圧Ｖｏ、トランジスタＴｒ８のコレクタ電流及びトランジスタＴｒ６のコレクタ電流を示す図である。図３２は、実施の形態２にかかるＧ級増幅回路の出力電圧Ｖｏ、トランジスタＴｒ５のコレクタ電流及びトランジスタＴｒ３のコレクタ電流を示す図である。図３３は、実施の形態２にかかるＧ級増幅回路の出力電圧Ｖｏ、出力電流Ｉｏ、トランジスタＴｒ８の損失電力、トランジスタＴｒ６の損失電力、トランジスタＴｒ５の損失電力及びトランジスタＴｒ３の損失電力を示す図である。

第１のコンデンサＣ１の静電容量を１１μＦに変更することで、増幅部５２での損失電力、つまりトランジスタＴｒ３，Ｔｒ５，Ｔｒ６及びＴｒ８での損失電力の総和は、２６．７４Ｗに低減した。

図３４から図３７までは、実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図３４は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の出力電圧Ｖｏ、出力電流Ｉｏ、低域フィルタ６１の出力電圧、第１のワンショットマルチバイブレータ６４の出力電圧、第１のスイッチング素子ドライバ６５の出力電圧、第１のコンデンサＣ１の充電電流及び第１のコンデンサＣ１の電圧＋Ｖ１を示す図である。図３５は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の出力電圧Ｖｏ、出力電流Ｉｏ、低域フィルタ６１の出力電圧、第１のワンショットマルチバイブレータ６４の出力電圧、第１のコンデンサＣ１の電圧＋Ｖ１、第１の電源１４からトランジスタＴｒ８への供給電流及び第１のコンデンサＣ１からトランジスタＴｒ６への供給電流を示す図である。図３６は、図３５中の領域９０の拡大図である。図３７は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の出力電流Ｉｏ、トランジスタＴｒ６のコレクタ電圧、トランジスタＴｒ６のエミッタ電圧、トランジスタＴｒ５のエミッタ電圧及びトランジスタＴｒ５のコレクタ電圧を示す図である。

第１のコンデンサＣ１の静電容量を１１μＦとしたときの図３４を、第１のコンデンサＣ１の静電容量を１５μＦとしたときの図２９と比較すると、第１のコンデンサＣ１の電圧＋Ｖ１が出力電圧Ｖｏに近くなっている。つまり、Ｇ級増幅回路ＡＭＰ１は、第１のコンデンサＣ１の静電容量を１１μＦとすると、第１のコンデンサＣ１の静電容量を１５μＦとしたときよりも、トランジスタＴｒ６のコレクタ−エミッタ間電圧を小さくすることができる。従って、Ｇ級増幅回路ＡＭＰ１は、第１のコンデンサＣ１の静電容量を１１μＦとすると、第１のコンデンサＣ１の静電容量を１５μＦとしたときよりも、損失電力を低減することができる。

図３５及び図３６を参照すると、第１の電源１４からトランジスタＴｒ８に電流が供給されるタイミング、つまり選択部５１が第２の正電圧ラインＰＬ２を選択するタイミングが存在する。これは、第１のコンデンサＣ１の電圧＋Ｖ１が、出力電圧Ｖｏを上回ってはいるが、Ｇ級増幅回路ＡＭＰ１内の各部のバイアス電圧分のマージンを確保できていないことが理由であると考えられる。

このように、第１のコンデンサＣ１の静電容量を小さくした場合には、負荷ＬＤでの負荷変動、第１のコンデンサＣ１の経時劣化による静電容量の変動又はその他のばらつきにより、第１のコンデンサＣ１の電圧＋Ｖ１が指令電圧ＣＶより低くなる電圧不足が生じることが考えられる。しかしながら、Ｇ級増幅回路ＡＭＰ１は、第１のコンデンサＣ１の電圧＋Ｖ１が指令電圧ＣＶより低い場合であっても、第１の電源１４からトランジスタＴｒ８へ電流が供給され、増幅が可能である。第１の電源１４からトランジスタＴｒ８へ電流が供給される場合には、トランジスタＴｒ８のコレクタ−エミッタ間電圧が大きくなり、トランジスタＴｒ８での損失電力が増える。しかしながら、仕事量は損失電力の時間積分であるので、第１の電源１４からトランジスタＴｒ８へ電流が供給される時間が短時間であれば、トランジスタＴｒ８の発熱は少ない。

上記のように、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を好適に選択することで、増幅部５２での損失電力を抑制することが可能である。

図３８は、実施の形態２にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図３８は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量と増幅部５２での損失電力との関係を示す図である。

シミュレーション条件は、第１の電源１４による電圧＋Ｖ２を＋４５Ｖとし、第２の電源１５による電圧−Ｖ２を−４５Ｖとし、負荷ＬＤをインダクタンスＬ＝６００ｍＨと抵抗Ｒ＝０．５６Ωとの直列接続とし、閾値電圧＋Ｖｓ＝−Ｖｓ＝０Ｖとし、パルス幅Δｔ＝２５μｓとし、ガルバノスキャナ５のミラー５ａによりレーザ光の照射位置を１．０ｍｍピッチ且つ１７００ｐｐｓ（point per second）で移動させることを繰り返した。レーザ光の照射位置の１．０ｍｍピッチは、モータ５ｂの回転子の角度の０．３°ピッチに対応する。図３８に示すように、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１１．６μＦにすると、増幅部５２での損失電力を好適に抑制できると考えられる。

負荷ＬＤでの負荷変動、第１のコンデンサＣ１及び第２のコンデンサＣ２の経時劣化による静電容量の変動又はその他のばらつきを考慮し、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を好適に選択することが好ましい。

実施の形態３．
図３９は、実施の形態３にかかるＧ級増幅回路の構成を示す図である。

図３９に示す実施の形態３にかかるＧ級増幅回路ＡＭＰ２は、図２１に示す実施の形態２にかかるＧ級増幅回路ＡＭＰ１の電源部５３に代えて、電源部９３を備える。

電源部９３は、一端が第１の正電圧ラインＰＬ１に接続され、他端が第２の正電圧ラインＰＬ２に接続され、正の第１の電圧＋Ｖ１を第１の正電圧ラインＰＬ１に供給する第１のコンデンサＣ１と、一端が第１の負電圧ラインＮＬ１に接続され、他端が第２の負電圧ラインＮＬ２に接続され、負の第１の電圧−Ｖ１を第１の負電圧ラインＮＬ１に供給する第２のコンデンサＣ２と、を含む。

第１のスイッチング素子Ｑ１は、第１のコンデンサＣ１に並列に接続されている。第１のスイッチング素子Ｑ１は、オン状態になったときに、第１のコンデンサＣ１の一端を第１の電源１４に電気的に接続し、第１の電源１４から第１のコンデンサＣ１の一端に正電荷つまり電力をチャージする。

第１のスイッチング素子Ｑ１がオン状態になると、第１のコンデンサＣ１の一端の電圧＋Ｖ１は、第１の電源１４の電圧＋Ｖ２から第１のスイッチング素子Ｑ１による電圧降下を減じた電圧になる。

増幅部５２は、第１の正電圧ラインＰＬ１が選択部５１によって選択されたら、第１のコンデンサＣ１の一端にチャージされた電力を使用して、増幅を行う。

第２のスイッチング素子Ｑ２は、第２のコンデンサＣ２に並列に接続されている。第２のスイッチング素子Ｑ２は、オン状態になったときに、第２のコンデンサＣ２の一端を第２の電源１５に電気的に接続し、第２の電源１５から第２のコンデンサＣ２の一端に負電荷つまり電力をチャージする。

第２のスイッチング素子Ｑ２がオン状態になると、第２のコンデンサＣ２の一端の電圧−Ｖ１は、第２の電源１５の電圧−Ｖ２に第２のスイッチング素子Ｑ２による電圧降下を加えた電圧になる。

増幅部５２は、第１の負電圧ラインＮＬ１が選択部５１によって選択されたら、第２のコンデンサＣ２の一端にチャージされた電力を使用して、増幅を行う。

本発明者は、実施の形態３にかかるＧ級増幅回路ＡＭＰ２についてシミュレーションを行った。シミュレーションの条件は、第１の電源１４による電圧＋Ｖ２を＋４５Ｖとし、第２の電源１５による電圧−Ｖ２を−４５Ｖとした。また、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１５μＦとした。また、負荷ＬＤをインダクタンスＬ＝６００ｍＨと抵抗Ｒ＝０．５６Ωとの直列接続とした。また、閾値電圧＋Ｖｓ＝−Ｖｓ＝０Ｖとした。また、パルス幅Δｔ＝２５μｓとした。そして、ガルバノスキャナ５のミラー５ａによりレーザ光の照射位置を１．０ｍｍピッチ且つ１７００ｐｐｓ（point per second）で移動させることを繰り返した場合における、Ｇ級増幅回路ＡＭＰ２の各部の電圧、電流及び損失電力の変化についてシミュレーションを行った。レーザ光の照射位置の１．０ｍｍピッチは、モータ５ｂの回転子の角度の０．３°ピッチに対応する。

図４０から図４３までは、実施の形態３にかかるＧ級増幅回路のシミュレーション結果を示す図である。図４０は、実施の形態３にかかるＧ級増幅回路の出力電流Ｉｏ、トランジスタＴｒ６のコレクタ電圧、トランジスタＴｒ６のエミッタ電圧、トランジスタＴｒ５のエミッタ電圧及びトランジスタＴｒ５のコレクタ電圧を示す図である。図４１は、実施の形態３にかかるＧ級増幅回路の出力電圧Ｖｏ、トランジスタＴｒ８のコレクタ電流及びトランジスタＴｒ６のコレクタ電流を示す図である。図４２は、実施の形態３にかかるＧ級増幅回路の出力電圧Ｖｏ、トランジスタＴｒ５のコレクタ電流及びトランジスタＴｒ３のコレクタ電流を示す図である。

図４０から図４２までに示すように、Ｇ級増幅回路ＡＭＰ２は、ガルバノスキャナ５を好適に駆動できる出力電圧Ｖｏ及び出力電流Ｉｏを出力することが、シミュレーションにより確認できた。

図４３は、実施の形態３にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図４３は、実施の形態３にかかるＧ級増幅回路の出力電圧Ｖｏ、出力電流Ｉｏ、トランジスタＴｒ８の損失電力、トランジスタＴｒ６の損失電力、トランジスタＴｒ５の損失電力及びトランジスタＴｒ３の損失電力を示す図である。

実施の形態３にかかるＧ級増幅回路ＡＭＰ２の増幅部５２での損失電力、つまりトランジスタＴｒ３，Ｔｒ５，Ｔｒ６及びＴｒ８での損失電力の総和は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１の増幅部５２での損失電力と同じ、３５．３１Ｗになった。

実施の形態２にかかるＧ級増幅回路ＡＭＰ１では、第１のスイッチング素子Ｑ１がオン状態になると、第１のコンデンサＣ１の一端が第１の電源１４の高電位側に接続され且つ第１のコンデンサＣ１の他端が接地電位ＧＮＤに接続されるので、第１のコンデンサＣ１のチャージに１００ｍｓ程度の時間がかかった。

一方、実施の形態３にかかるＧ級増幅回路ＡＭＰ２では、第１のスイッチング素子Ｑ１がオン状態になると、第１のコンデンサＣ１の両端と第１の電源１４の高電位側とが短絡される。従って、実施の形態３にかかるＧ級増幅回路ＡＭＰ２では、第１のスイッチング素子Ｑ１が１回オン状態になるだけで、第１のコンデンサＣ１が実質的にチャージされる。

同様に、実施の形態３にかかるＧ級増幅回路ＡＭＰ２では、第２のスイッチング素子Ｑ２がオン状態になると、第２のコンデンサＣ２の両端と第２の電源１５の低電位側とが短絡される。従って、実施の形態３にかかるＧ級増幅回路ＡＭＰ２では、第２のスイッチング素子Ｑ２が１回オン状態になるだけで、第２のコンデンサＣ２が実質的にチャージされる。

従って、実施の形態３にかかるＧ級増幅回路ＡＭＰ２は、実施の形態２にかかるＧ級増幅回路ＡＭＰ１と比較して、動作開始から直ぐに、増幅部５２での損失電力を抑制できるという効果を奏する。

実施の形態４．
図４４は、実施の形態４にかかるＧ級増幅回路の構成を示す図である。

Ｇ級増幅回路ＡＭＰ３は、交流の指令電圧ＣＶが入力される入力ノードＮ１と、入力ノードＮ１に入力された指令電圧ＣＶに応じて、複数の電圧が夫々供給される複数のラインの内から１つのラインを選択する選択部１０１と、１つのラインに供給される電圧を使用して、増幅を行う増幅部１０２と、増幅部１０２で増幅された電力を、印加される電圧の位相に対して流れる電流の位相が遅れる負荷ＬＤへ出力する出力ノードＮ２と、を含む。

Ｇ級増幅回路ＡＭＰ３は、基準電位Ｖ０に接続された基準電位ノードＮ３と、一端が出力ノードＮ２よりも正側で増幅部１０２に接続され、基準電位Ｖ０を基準に正の第１の電圧＋Ｖ１が供給される第１の正電圧ラインＰＬ１と、一端が出力ノードＮ２よりも負側で増幅部１０２に接続され、基準電位Ｖ０を基準に負の第１の電圧−Ｖ１が供給される第１の負電圧ラインＮＬ１と、を含む。

Ｇ級増幅回路ＡＭＰ３は、一端が出力ノードＮ２よりも正側で増幅部１０２に接続され、基準電位Ｖ０を基準に正の第２の電圧＋２が供給される第２の正電圧ラインＰＬ２と、一端が出力ノードＮ２よりも負側で増幅部１０２に接続され、基準電位Ｖ０を基準に負の第２の電圧−Ｖ２が供給される第２の負電圧ラインＮＬ２と、を含む。

Ｇ級増幅回路ＡＭＰ３は、一端が出力ノードＮ２よりも正側で増幅部１０２に接続され、基準電位Ｖ０を基準に正の第３の電圧＋Ｖ３が供給される第３の正電圧ラインＰＬ３と、一端が出力ノードＮ２よりも負側で増幅部１０２に接続され、基準電位Ｖ０を基準に負の第３の電圧−Ｖ３が供給される第３の負電圧ラインＮＬ３と、を含む。

Ｇ級増幅回路ＡＭＰ３は、基準電位Ｖ０を基準に正の第３の電圧＋Ｖ３を第３の正電圧ラインＰＬ３に供給する第１の電源１４と、基準電位Ｖ０を基準に負の第３の電圧−Ｖ３を第３の負電圧ラインＮＬ３に供給する第２の電源１５と、を含む。

Ｇ級増幅回路ＡＭＰ３は、一端が第２の正電圧ラインＰＬ２に接続され、他端が第３の正電圧ラインＰＬ３に接続され、正の第２の電圧＋Ｖ２を第２の正電圧ラインＰＬ２に供給する第１のコンデンサＣ１と、一端が第２の負電圧ラインＮＬ２に接続され、他端が第３の負電圧ラインＮＬ３に接続され、負の第２の電圧−Ｖ２を第２の負電圧ラインＮＬ２に供給する第２のコンデンサＣ２と、を含む。

Ｇ級増幅回路ＡＭＰ３は、一端が第１の正電圧ラインＰＬ１に接続され、他端が第２の正電圧ラインＰＬ２に接続され、正の第１の電圧＋Ｖ１を第１の正電圧ラインＰＬ１に供給する第３のコンデンサＣ３と、一端が第１の負電圧ラインＮＬ１に接続され、他端が第２の負電圧ラインＮＬ２に接続され、負の第１の電圧−Ｖ１を第１の負電圧ラインＮＬ１に供給する第４のコンデンサＣ４と、を含む。

Ｇ級増幅回路ＡＭＰ３は、第１の電源１４の高電位側と第１のコンデンサＣ１の一端及び第３のコンデンサＣ３の他端とを電気的に接続することにより第１のコンデンサＣ１及び第３のコンデンサＣ３に電力をチャージする制御を行い、第２の電源１５の低電位側と第２のコンデンサＣ２の一端及び第４のコンデンサＣ４の他端とを電気的に接続することにより第２のコンデンサＣ２及び第４のコンデンサＣ４に電力をチャージする制御を行うチャージ制御部５４と、を含む。

増幅部１０２は、第２の正電圧ラインＰＬ２が選択部１０１によって選択されている場合には、第１のコンデンサＣ１にチャージされている電力を消費して増幅を行い、第１の正電圧ラインＰＬ１が選択部１０１によって選択されている場合には、第３のコンデンサＣ３にチャージされている電力を消費して増幅を行う。

増幅部１０２は、第２の負電圧ラインＮＬ２が選択部１０１によって選択されている場合には、第２のコンデンサＣ２にチャージされている電力を消費して増幅を行い、第１の負電圧ラインＮＬ１が選択部１０１によって選択されている場合には、第４のコンデンサＣ４にチャージされている電力を消費して増幅を行う。

入力ノードＮ１は、指令電圧ＣＶの供給源１０と選択部１０１との間に接続されている。入力ノードＮ１は、入力された指令電圧ＣＶを選択部１０１へ供給する。選択部１０１は、入力ノードＮ１と増幅部１０２との間に配置されている。

選択部１０１は、現在の出力電流Ｉｏの方向と、指令電圧ＣＶと、接続されている各ラインの電位と、に応じて、少なくとも３種類の電圧Ｖ１，Ｖ２及びＶ３の内から１つの電圧を選択し、選択した１つの電圧に母線電圧を切り替える。少なくとも３種類の電圧は、電圧Ｖ３と、電圧Ｖ３より絶対値が小さいＶ２と、電圧Ｖ２より絶対値が小さいＶ１と、を含む。

選択部１０１は、現在の出力電流Ｉｏの方向と、指令電圧ＣＶに追従する各トランジスタのベース電位と、各ラインの電位と、に応じて、第３の正電圧ラインＰＬ３、第２の正電圧ラインＰＬ２、第１の正電圧ラインＰＬ１、第３の負電圧ラインＮＬ３、第２の負電圧ラインＮＬ２及び第１の負電圧ラインＮＬ１の内のいずれか１つを選択的に活性化する。そして、選択部１０１は、第１の電源１４による電圧である＋Ｖ３と、第１のコンデンサＣ１による電圧である＋Ｖ２と、第３のコンデンサＣ３による電圧である＋Ｖ１と、第２の電源１５による電圧−Ｖ３と、第２のコンデンサＣ２による電圧−Ｖ２と、第４のコンデンサＣ４による電圧−Ｖ１と、の間で母線電圧を切り替える。

選択部１０１は、ツェナーダイオードＺＤ１からＺＤ６までと、電流源ＣＳ１及びＣＳ２と、トランジスタＴｒ１，Ｔｒ２，Ｔｒ９からＴｒ１２までと、抵抗Ｒ１からＲ５までと、を含む。

ツェナーダイオードＺＤ４は、アノードが入力ノードＮ１に接続され、カソードがトランジスタＴｒ１のベースに接続されている。

トランジスタＴｒ１は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがツェナーダイオードＺＤ４に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタが抵抗Ｒ１の一端に接続されている。

ツェナーダイオードＺＤ５は、アノードがツェナーダイオードＺＤ４とトランジスタＴｒ１のベースとに接続され、カソードがダイオードＤ７に接続されている。

トランジスタＴｒ１０は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがダイオードＤ７を介してツェナーダイオードＺＤ５に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタが抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、ダイオードＤ３を介して第３のコンデンサＣ３の一端に接続されている。

ツェナーダイオードＺＤ６は、アノードがツェナーダイオードＺＤ５とダイオードＤ７とに接続され、カソードが電流源ＣＳ１とダイオードＤ８とに接続されている。

トランジスタＴｒ１２は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがダイオードＤ８を介して電流源ＣＳ１及びツェナーダイオードＺＤ６の間に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタが抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は、ダイオードＤ４を介して第１のコンデンサＣ１の一端に接続されている。

ツェナーダイオードＺＤ３は、アノードがトランジスタＴｒ２のベースに接続され、カソードが入力ノードＮ１に接続されている。

トランジスタＴｒ２は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがツェナーダイオードＺＤ３に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタが抵抗Ｒ１の他端に接続されている。

ツェナーダイオードＺＤ２は、アノードがツェナーダイオードＺＤ１とダイオードＤ６とに接続され、カソードがツェナーダイオードＺＤ３とトランジスタＴｒ２のベースとに接続されている。

トランジスタＴｒ９は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがダイオードＤ６を介してツェナーダイオードＺＤ２に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタが抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、ダイオードＤ２を介して第４のコンデンサＣ４の一端に接続されている。

ツェナーダイオードＺＤ１は、アノードが電流源ＣＳ２とダイオードＤ５とに接続され、カソードがツェナーダイオードＺＤ２とダイオードＤ６とに接続されている。

トランジスタＴｒ１１は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがダイオードＤ５を介してツェナーダイオードＺＤ１及び電流源ＣＳ２の間に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタが抵抗Ｒ５の一端に接続されている。抵抗Ｒ５の他端は、ダイオードＤ１を介して第２のコンデンサＣ２の一端に接続されている。

増幅部１０２は、選択部１０１と出力ノードＮ２との間に配置され、選択部１０１により切り替えられた電圧を使用して増幅を行い、増幅した電力を出力ノードＮ２へ供給する。

増幅部１０２は、トランジスタＴｒ３からＴｒ８まで並びに抵抗Ｒｅ１及びＲｅ２を含む。

トランジスタＴｒ６は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１のエミッタ及び抵抗Ｒ１の一端の間に接続され、コレクタがダイオードＤ３を介して第３のコンデンサＣ３の一端に接続され、エミッタが抵抗Ｒｅ１を介して出力ノードＮ２に接続されている。

トランジスタＴｒ７は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１０のエミッタ及び抵抗Ｒ２の間に接続され、コレクタがダイオードＤ４を介して第１のコンデンサＣ１の一端に接続され、エミッタがトランジスタＴｒ６のコレクタに接続されている。

トランジスタＴｒ８は、例えばＮＰＮ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１２のエミッタ及び抵抗Ｒ４の間に接続され、コレクタが第１の電源１４の高電位側に接続され、エミッタがトランジスタＴｒ７のコレクタに接続されている。

トランジスタＴｒ５は、例えばＰＮＰ型バイポーラトランジスタであり、ベースが抵抗Ｒ１の他端及びトランジスタＴｒ２のエミッタの間に接続され、コレクタがダイオードＤ２を介して第４のコンデンサＣ４の一端に接続され、エミッタが抵抗Ｒｅ２を介して出力ノードＮ２に接続されている。

トランジスタＴｒ４は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがトランジスタＴｒ９のエミッタ及び抵抗Ｒ３の間に接続され、コレクタがダイオードＤ１を介して第２のコンデンサＣ２の一端に接続され、エミッタがトランジスタＴｒ５のコレクタに接続されている。

トランジスタＴｒ３は、例えばＰＮＰ型バイポーラトランジスタであり、ベースがトランジスタＴｒ１１のエミッタ及び抵抗Ｒ５の間に接続され、コレクタが第２の電源１５の低電位側に接続され、エミッタがトランジスタＴｒ４のコレクタに接続されている。

電源部１０３は、増幅部１０２と基準電位ノードＮ３との間に配置され、少なくとも３種類の電圧を増幅部１０２に供給する。

基準電位Ｖ０は、接地電位ＧＮＤが例示される。基準電位ノードＮ３は、接地電位ＧＮＤに接続されている。

電源部１０３は、第１の電源１４を含む。第１の電源１４は、電圧がＶ３であり、低電位側が基準電位ノードＮ３に接続され、高電位側が第３の正電圧ラインＰＬ３に接続されている。第１の電源１４は、基準電位Ｖ０を基準に正の第３の電圧である＋Ｖ３を発生させる。従って、第３の正電圧ラインＰＬ３の電圧は、＋Ｖ３である。

電源部１０３は、第２の電源１５を含む。第２の電源１５は、電圧がＶ３であり、高電位側が基準電位ノードＮ３に接続され、低電位側が第３の負電圧ラインＮＬ３に接続されている。第２の電源１５は、基準電位Ｖ０を基準に負の第３の電圧である−Ｖ３を発生させる。従って、第３の負電圧ラインＮＬ３の電圧は、−Ｖ３である。

電源部１０３は、第１のコンデンサＣ１を含む。第１のコンデンサＣ１は、一端が第２の正電圧ラインＰＬ２に接続され、他端が第３の正電圧ラインＰＬ３に接続されている。

第１のコンデンサＣ１の一端は、チャージ制御部５４内の第１のスイッチング素子Ｑ１がオン状態の期間に、第１のスイッチング素子Ｑ１を経由して、正電荷が第１の電源１４から流れることで、正電荷つまり電力がチャージされる。第１のスイッチング素子Ｑ１は、トランジスタが例示される。

第１のコンデンサＣ１による電圧である＋Ｖ２は、正電荷が第１のコンデンサＣ１にチャージされると、上昇する。第１のコンデンサＣ１による電圧である＋Ｖ２は、第１のコンデンサＣ１から増幅部１０２へ電流が流れる、つまり第１のコンデンサＣ１の正電荷が第２の正電圧ラインＰＬ２を経由して増幅部１０２へディスチャージされると、下降する。

第１のコンデンサＣ１による電圧である＋Ｖ２は、Ｖ１以上且つ＋Ｖ３未満である。第２の正電圧ラインＰＬ２の電圧は、＋Ｖ２である。

電源部１０３は、第２のコンデンサＣ２を含む。第２のコンデンサＣ２は、一端が第２の負電圧ラインＮＬ２に接続され、他端が第３の負電圧ラインＮＬ３に接続されている。

第２のコンデンサＣ２の一端は、チャージ制御部５４内の第２のスイッチング素子Ｑ２がオン状態の期間に、第２のスイッチング素子Ｑ２を経由して、負電荷が第２の電源１５から流れることで、負電荷つまり電力がチャージされる。第２のスイッチング素子Ｑ２は、トランジスタが例示される。

第２のコンデンサＣ２による電圧である−Ｖ２は、負電荷が第２のコンデンサＣ２にチャージされると、下降する。第２のコンデンサＣ２による電圧である−Ｖ２は、増幅部１０２から第２のコンデンサＣ２へ電流が流れる、つまり第２のコンデンサＣ２の負電荷が第２の負電圧ラインＮＬ２を経由して増幅部１０２へディスチャージされると、上昇する。

第２のコンデンサＣ２による電圧である−Ｖ２は、−Ｖ３より大きく且つ−Ｖ１以下である。第２の負電圧ラインＮＬ２の電圧は、−Ｖ２である。

電源部１０３は、第３のコンデンサＣ３を含む。第３のコンデンサＣ３は、一端が第１の正電圧ラインＰＬ１に接続され、他端が第２の正電圧ラインＰＬ２に接続されている。

第３のコンデンサＣ３の他端は、チャージ制御部５４内の第１のスイッチング素子Ｑ１がオン状態の期間に、第１のスイッチング素子Ｑ１を経由して、正電荷が第１の電源１４から流れることで、正電荷つまり電力がチャージされる。

第３のコンデンサＣ３による電圧である＋Ｖ１は、正電荷が第３のコンデンサＣ３にチャージされると、上昇する。第３のコンデンサＣ３による電圧である＋Ｖ１は、第３のコンデンサＣ３から増幅部１０２へ電流が流れる、つまり第３のコンデンサＣ３の正電荷が第１の正電圧ラインＰＬ１を経由して増幅部１０２へディスチャージされると、下降する。

第３のコンデンサＣ３による電圧である＋Ｖ１は、０以上且つ＋Ｖ２未満である。第１の正電圧ラインＰＬ１の電圧は、＋Ｖ１である。

電源部１０３は、第４のコンデンサＣ４を含む。第４のコンデンサＣ４は、一端が第１の負電圧ラインＮＬ１に接続され、他端が第２の負電圧ラインＮＬ２に接続されている。

第４のコンデンサＣ４の他端は、チャージ制御部５４内の第２のスイッチング素子Ｑ２がオン状態の期間に、第２のスイッチング素子Ｑ２を経由して、負電荷が第２の電源１５から流れることで、負電荷つまり電力がチャージされる。

第４のコンデンサＣ４による電圧である−Ｖ１は、負電荷が第４のコンデンサＣ４にチャージされると、下降する。第４のコンデンサＣ４による電圧である−Ｖ１は、増幅部１０２から第４のコンデンサＣ４へ電流が流れる、つまり第４のコンデンサＣ４の負電荷が第１の負電圧ラインＮＬ１を経由して増幅部１０２へディスチャージされると、上昇する。

第４のコンデンサＣ４による電圧である−Ｖ１は、−Ｖ２より大きく且つＶ０以下である。第１の負電圧ラインＮＬ１の電圧は、−Ｖ１である。

出力電流Ｉｏの方向が正出力方向である場合の選択部１０１の動作について、説明する。正出力方向は、出力ノードＮ２から負荷ＬＤへ出力電流Ｉｏが流れる方向であり、図４４中の実線で示した方向である。

選択部１０１は、現在の出力電流Ｉｏの方向が正出力方向であれば、トランジスタＴｒ１，Ｔｒ１０及びＴｒ１２の内の少なくとも１つをオンさせ、増幅部１０２における正側のトランジスタＴｒ６からＴｒ８までの内の少なくとも１つを動作させる。そして、選択部１０１は、指令電圧ＣＶに追従するトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位を正側に超え且つ値が最も近い電圧値のラインを選択する。

選択部１０１は、出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ２以上である場合には、トランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位を正側に超え且つ値が最も近い電圧値の母線である第３の正電圧ラインＰＬ３を選択する。すなわち、選択部１０１は、トランジスタＴｒ１，Ｔｒ１０及びＴｒ１２をオンさせ、第３の正電圧ラインＰＬ３を活性化させ、第１の電源１４と増幅部１０２との接続を有効にし、母線電圧を第１の電源１４による電圧である＋Ｖ３に切り替える。

選択部１０１は、出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ１以上である場合には、トランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位を正側に超え且つ値が最も近い電圧値の母線である第２の正電圧ラインＰＬ２を選択する。このとき、トランジスタＴｒ１２は、ベース電位がエミッタ電位より低い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１０１は、トランジスタＴｒ１２をオフさせるとともにトランジスタＴｒ１及びＴｒ１０をオンさせ、第２の正電圧ラインＰＬ２を活性化させ、第１のコンデンサＣ１と増幅部１０２との接続を有効にし、母線電圧を第１のコンデンサＣ１による電圧である＋Ｖ２に切り替える。

選択部１０１は、出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ１未満である場合には、トランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位を正側に超え且つ値が最も近い電圧値の母線である第１の正電圧ラインＰＬ１を選択する。このとき、トランジスタＴｒ１０及びＴｒ１２は、ベース電位がエミッタ電位より低い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１０１は、トランジスタＴｒ１０及びＴｒ１２をオフさせるとともにトランジスタＴｒ１をオンさせ、第１の正電圧ラインＰＬ１を活性化させ、第３のコンデンサＣ３と増幅部１０２との接続を有効にし、母線電圧を第３のコンデンサＣ３による電圧である＋Ｖ１に切り替える。

出力電流Ｉｏの方向が負出力方向である場合の選択部１０１の動作について、説明する。負出力方向は、負荷ＬＤから出力ノードＮ２へ出力電流Ｉｏが流れる方向であり、図４４中の点線で示した方向である。

選択部１０１は、現在の出力電流Ｉｏの方向が負出力方向であれば、トランジスタＴｒ２，Ｔｒ９及びＴｒ１１の内の少なくとも１つをオンさせ、増幅部１０２における負側のトランジスタＴｒ５，Ｔｒ４及びＴｒ３の内の少なくとも１つを動作させる。そして、選択部１０１は、指令電圧ＣＶに追従するトランジスタＴｒ２，Ｔｒ９及びＴｒ１１のベース電位を負側に超え且つ値が最も近い電圧値の母線を選択する。

選択部１０１は、出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２，Ｔｒ９及びＴｒ１１のベース電位である指令電圧ＣＶが−Ｖ２以下である場合、トランジスタＴｒ２，Ｔｒ９及びＴｒ１１のベース電位を負側に超え且つ値が最も近い電圧値の母線である第３の負電圧ラインＮＬ３を選択する。すなわち、選択部１０１は、トランジスタＴｒ２，Ｔｒ９及びＴｒ１１をオンさせ、第３の負電圧ラインＮＬ３を活性化させ、第２の電源１５と増幅部１０２との接続を有効にし、母線電圧を第２の電源１５による電圧である−Ｖ３に切り替える。

選択部１０１は、出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２，Ｔｒ９及びＴｒ１１のベース電位である指令電圧ＣＶが−Ｖ２より大きく−Ｖ１以下である場合には、トランジスタＴｒ２，Ｔｒ９及びＴｒ１１のベース電位を負側に超え且つ値が最も近い電圧値の母線である第２の負電圧ラインＮＬ２を選択する。このとき、トランジスタＴｒ１１は、ベース電位がエミッタ電位より高い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１０１は、トランジスタＴｒ１１をオフさせるとともにトランジスタＴｒ２及びＴｒ９をオンさせ、第２の負電圧ラインＮＬ２を活性化させ、第２のコンデンサＣ２と増幅部１０２との接続を有効にし、母線電圧を第２のコンデンサＣ２による電圧である−Ｖ２に切り替える。

選択部１０１は、出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２，Ｔｒ９及びＴｒ１１のベース電位である指令電圧ＣＶが−Ｖ１より大きい場合には、トランジスタＴｒ２，Ｔｒ９及びＴｒ１１のベース電位を負側に超え且つ値が最も近い電圧値の母線である第１の負電圧ラインＮＬ１を選択する。このとき、トランジスタＴｒ９及びＴｒ１１は、ベース電位がエミッタ電位より高い逆バイアス状態となっているからベース電流が流れないので、オフする。すなわち、選択部１０１は、トランジスタＴｒ９及びＴｒ１１をオフさせるとともにトランジスタＴｒ２をオンさせ、第１の負電圧ラインＮＬ１を活性化させ、第４のコンデンサＣ４と増幅部１０２との接続を有効にし、母線電圧を第４のコンデンサＣ４による電圧である−Ｖ１に切り替える。

出力電流Ｉｏの方向が正出力方向である場合の増幅部１０２の動作について、説明する。正出力方向は、出力ノードＮ２から負荷ＬＤへ出力電流Ｉｏが流れる方向であり、図４４中の実線で示した方向である。

増幅部１０２は、現在の出力電流Ｉｏの方向が正出力方向であり且つトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２がオンされた状態では、トランジスタＴｒ６，Ｔｒ７及びＴｒ８がオンする。そして、トランジスタＴｒ８は、エミッタフォロワとして機能し、第１の電源１４による電圧である＋Ｖ３を使用して電流増幅を行う。

選択部１０１のトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ２以上である場合には、第３の正電圧ラインＰＬ３の電位である＋Ｖ３が、指令電圧ＣＶを正側に超え且つベース電位に最も近い電位である。

トランジスタＴｒ８は、コレクタ側の母線の第３の正電圧ラインＰＬ３の電位である＋Ｖ３が指令電圧ＣＶを正側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ８は、能動領域で動作する。そして、母線電圧つまり＋Ｖ３と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ８のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ８では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ８の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ８よりも出力ノードＮ２側にあるトランジスタＴｒ６及びＴｒ７は、コレクタに夫々接続されたダイオードＤ３及びＤ４が逆バイアスとなるので、ダイオードＤ３及びＤ４によりコレクタ側の母線が遮断される。また、トランジスタＴｒ６及びＴｒ７は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ６及びＴｒ７は、コレクタ電位がトランジスタＴｒ８のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ６及びＴｒ７は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１０２は、トランジスタＴｒ１２がオフされ且つトランジスタＴｒ１及びＴｒ１０がオンされた状態では、トランジスタＴｒ８がオフするとともにトランジスタＴｒ６及びＴｒ７がオンして、トランジスタＴｒ７がエミッタフォロワとして機能し、第１のコンデンサＣ１による電圧である＋Ｖ２を使用して電流増幅を行う。

トランジスタＴｒ８は、現在の出力電流Ｉｏの方向が正出力方向であり且つ選択部１０１のトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ１以上＋Ｖ２未満である場合には、エミッタ側の母線の第２の正電圧ラインＰＬ２の電位である＋Ｖ２がベース電位を正側に超える。従って、トランジスタＴｒ８は、前段のトランジスタＴｒ１２がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ７は、コレクタ側の母線の第２の正電圧ラインＰＬ２の電位である＋Ｖ２がベース電位である指令電圧ＣＶを正側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ７は、能動領域で動作する。そして、母線電圧つまり＋Ｖ２と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ７のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ７では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ７の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ７よりも出力ノードＮ２側にあるトランジスタＴｒ６は、コレクタに接続されたダイオードＤ３が逆バイアスとなるので、ダイオードＤ３によりコレクタ側の母線が遮断される。また、トランジスタＴｒ６は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ６は、コレクタ電位がトランジスタＴｒ７のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ６は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１０２は、トランジスタＴｒ１０及びＴｒ１２がオフされ且つトランジスタＴｒ１がオンされた状態では、トランジスタＴｒ７及びＴｒ８がオフするとともにトランジスタＴｒ６がオンして、トランジスタＴｒ６がエミッタフォロワとして機能し、第１の正電圧ラインＰＬ１による電圧である＋Ｖ１を使用して電流増幅を行う。

トランジスタＴｒ７及びＴｒ８は、現在の出力電流Ｉｏの方向が正出力方向であり且つ選択部１０１のトランジスタＴｒ１，Ｔｒ１０及びＴｒ１２のベース電位である指令電圧ＣＶが＋Ｖ１未満である場合には、エミッタ側の母線の電位がベース電位を正側に超える。従って、トランジスタＴｒ７及びＴｒ８は、前段のトランジスタＴｒ１０及びＴｒ１２がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ６は、コレクタ側の母線の第１の正電圧ラインＰＬ１の電位である＋Ｖ１がベース電位である指令電圧ＣＶを正側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ６は、能動領域で動作する。そして、母線電圧つまり＋Ｖ１と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ６のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ６では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ６の温度上昇により放熱し外部に放出される。

出力電流Ｉｏの方向が負出力方向である場合の増幅部１０２の動作について、説明する。負出力方向は、負荷ＬＤから出力ノードＮ２へ出力電流Ｉｏが流れる方向であり、図４４中の点線で示した方向である。

増幅部１０２は、現在の出力電流Ｉｏの方向が負出力方向であり且つトランジスタＴｒ２，Ｔｒ９及びＴｒ１１がオンされた状態では、トランジスタＴｒ３，Ｔｒ４及びＴｒ５がオンする。そして、トランジスタＴｒ３は、エミッタフォロワとして機能し、第２の電源１５による電圧である−Ｖ３を使用して電流増幅を行う。

選択部１０１のトランジスタＴｒ２，Ｔｒ３及びＴｒ５のベース電位である指令電圧ＣＶが−Ｖ２以下である場合には、第３の負電圧ラインＮＬ３の電位である−Ｖ３が、指令電圧ＣＶを負側に超え且つベース電位に最も近い電位である。

トランジスタＴｒ３は、コレクタ側の母線の第３の負電圧ラインＮＬ３の電位である−Ｖ３が指令電圧ＣＶを負側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ３は、能動領域で動作する。そして、母線電圧つまり−Ｖ３と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ３のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ３では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ３の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ３よりも出力ノードＮ２側にあるトランジスタＴｒ４及びＴｒ５は、コレクタに夫々接続されたダイオードＤ１及びＤ２が逆バイアスとなるので、ダイオードＤ１及びＤ２によりコレクタ側の母線が遮断される。また、トランジスタＴｒ４及びＴｒ５は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ４及びＴｒ５は、コレクタ電位がトランジスタＴｒ３のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ４及びＴｒ５は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１０２は、トランジスタＴｒ１１がオフされ且つトランジスタＴｒ２及びＴｒ９がオンされた状態では、トランジスタＴｒ３がオフするとともにトランジスタＴｒ４及びＴｒ５がオンして、トランジスタＴｒ４がエミッタフォロワとして機能し、第２のコンデンサＣ２による電圧である−Ｖ２を使用して電流増幅を行う。

トランジスタＴｒ３は、現在の出力電流Ｉｏの方向が負出力方向であり且つ選択部１０１のトランジスタＴｒ２，Ｔｒ９及びＴｒ１１のベース電位である指令電圧ＣＶが−Ｖ２より大きく−Ｖ１以下である場合には、エミッタ側の母線の第２の負電圧ラインＮＬ２の電位である−Ｖ２がベース電位を負側に超える。従って、トランジスタＴｒ３は、前段のトランジスタＴｒ１１がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ４は、コレクタ側の母線の第２の負電圧ラインＮＬ２の電位である−Ｖ２がベース電位である指令電圧ＣＶを負側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ４は、能動領域で動作する。そして、母線電圧つまり−Ｖ２と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ４のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ４では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ４の温度上昇により放熱し外部に放出される。

一方、トランジスタＴｒ４よりも出力ノードＮ２側にあるトランジスタＴｒ５は、コレクタに接続されたダイオードＤ２が逆バイアスとなるので、ダイオードＤ２によりコレクタ側の母線が遮断される。また、トランジスタＴｒ５は、エミッタフォロワ動作のために、ベース電位つまり指令電圧ＣＶと同じようにエミッタ電位が下がる。そして、トランジスタＴｒ５は、コレクタ電位がトランジスタＴｒ４のエミッタ電位つまり指令電圧ＣＶと同じになっている。従って、トランジスタＴｒ５は、コレクタ−エミッタ間電圧が略ゼロである飽和領域で動作し、実質的に損失電力が発生しない。

増幅部１０２は、トランジスタＴｒ９及びＴｒ１１がオフされ且つトランジスタＴｒ２がオンされた状態では、トランジスタＴｒ３及びＴｒ４がオフされるとともにトランジスタＴｒ５がオンして、トランジスタＴｒ５がエミッタフォロワとして機能し、第１の負電圧ノードＮＬ１による電圧である−Ｖ１を使用して電流増幅を行う。

トランジスタＴｒ３及びＴｒ４は、現在の出力電流Ｉｏの方向が負出力方向であり且つ選択部１０１のトランジスタＴｒ２，Ｔｒ９及びＴｒ１１のベース電位である指令電圧ＣＶが−Ｖ１より大きい場合には、エミッタ側の母線の電位がベース電位を負側に超える。従って、トランジスタＴｒ３及びＴｒ４は、前段のトランジスタＴｒ９及びＴｒ１１がベース−エミッタ間で逆バイアスとなってオフすることに応じて、オフする。

トランジスタＴｒ５は、コレクタ側の母線の第１の負電圧ラインＮＬ１の電位であるーＶ１がベース電位である指令電圧ＣＶを負側に超え且つベース電位に最も近いトランジスタである。従って、トランジスタＴｒ５は、能動領域で動作する。そして、母線電圧つまり−Ｖ１と出力電圧つまり指令電圧ＣＶとの差の電圧分が、トランジスタＴｒ５のコレクタ−エミッタ間での電圧降下である。トランジスタＴｒ５では、電圧×電流分の損失電力が発生し、損失電力はトランジスタＴｒ５の温度上昇により放熱し外部に放出される。

本発明者は、実施の形態４にかかるＧ級増幅回路ＡＭＰ３についてシミュレーションを行った。シミュレーションの条件は、第１の電源１４による電圧＋Ｖ３を＋４５Ｖとし、第２の電源１５による電圧−Ｖ３を−４５Ｖとした。また、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を２０００μＦとし、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を１５μＦとした。また、負荷ＬＤをインダクタンスＬ＝６００ｍＨと抵抗Ｒ＝０．５６Ωとの直列接続とした。そして、ガルバノスキャナ５のミラー５ａによりレーザ光の照射位置を１．０ｍｍピッチ且つ１７００ｐｐｓ（point per second）で移動させることを繰り返した場合における、Ｇ級増幅回路ＡＭＰ３の各部の電圧、電流及び損失電力の変化についてシミュレーションを行った。レーザ光の照射位置の１．０ｍｍピッチは、モータ５ｂの回転子の角度の０．３°ピッチに対応する。

図４５から図４８までは、実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図４５は、実施の形態４にかかるＧ級増幅回路の出力電流Ｉｏ、トランジスタＴｒ６のエミッタ電圧、トランジスタＴｒ６のコレクタ電圧及びトランジスタＴｒ７のコレクタ電圧を示す図である。図４６は、実施の形態４にかかるＧ級増幅回路の出力電流Ｉｏ、トランジスタＴｒ４のコレクタ電圧、トランジスタＴｒ５のコレクタ電圧及びトランジスタＴｒ５のエミッタ電圧を示す図である。図４７は、実施の形態４にかかるＧ級増幅回路の出力電圧Ｖｏ並びにトランジスタＴｒ６からＴｒ８までのコレクタ電流を示す図である。図４８は、実施の形態４にかかるＧ級増幅回路の出力電圧Ｖｏ並びにトランジスタＴｒ３からＴｒ５までのコレクタ電流を示す図である。

図４５から図４８までに示すように、Ｇ級増幅回路ＡＭＰ３は、ガルバノスキャナ５を好適に駆動できる出力電圧Ｖｏ及び出力電流Ｉｏを出力することが、シミュレーションにより確認できた。

図４９及び図５０は、実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図４９は、実施の形態４にかかるＧ級増幅回路の出力電圧Ｖｏ、出力電流Ｉｏ並びにトランジスタＴｒ６からＴｒ８までの損失電力を示す図である。図５０は、実施の形態４にかかるＧ級増幅回路の出力電圧Ｖｏ、出力電流Ｉｏ並びにトランジスタＴｒ３からＴｒ５までの損失電力を示す図である。

増幅部１０２での損失電力、つまりトランジスタＴｒ３からＴｒ８までの損失電力の総和は、３１．６４Ｗになった。

図５１及び図５２は、実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図５１は、実施の形態４にかかるＧ級増幅回路ＡＭＰ３の出力電圧Ｖｏ、出力電流Ｉｏ、第１のワンショットマルチバイブレータ６４の出力電圧、第１のコンデンサＣ１の電圧＋Ｖ１、第２の正電圧ラインＰＬ２の電位、第２の正電圧ラインＰＬ２からの供給電流及び第１の正電圧ラインＰＬ１からの供給電流を示す図である。図５２は、図５１中の領域１１０の拡大図である。

トランジスタＴｒ６での損失電力は、トランジスタＴｒ６のコレクタ−エミッタ間での電圧降下とトランジスタＴｒ６のコレクタ電流とを乗じたものである。従って、Ｇ級増幅回路ＡＭＰ３は、第３のコンデンサＣ３の電圧である＋Ｖ１が出力電圧Ｖｏよりも正側に大きく且つ第３のコンデンサＣ３の電圧である＋Ｖ１と出力電圧Ｖｏとの差が小さくなるように、第３のコンデンサＣ３の静電容量を好適に選択することで、増幅部１０２での損失電力を好適に低減することができる。

但し、第３のコンデンサＣ３の劣化又は負荷ＬＤのトルク定数の変動により、第３のコンデンサＣ３の電圧＋Ｖ１が指令電圧ＣＶよりも低くなる電圧不足が生じる場合も考えられる。図５１及び図５２を参照すると、第２の正電圧ラインＰＬ２つまり第１のコンデンサＣ１からトランジスタＴｒ７に電流が供給されるタイミング、即ち選択部１０１が第２の正電圧ラインＰＬ２を選択するタイミングが存在する。しかしながら、Ｇ級増幅回路ＡＭＰ３は、第２の正電圧ラインＰＬ２の電圧＋Ｖ２が出力電圧Ｖｏと軌を一にして下降しているので、トランジスタＴｒ７のコレクタ−エミッタ間電圧を抑制できる。従って、Ｇ級増幅回路ＡＭＰ３は、増幅部１０２での損失電力の増加を抑制できる。

なお、指令電圧ＣＶが第２の正電圧ラインＰＬ２の電圧＋Ｖ２以上の場合には、選択部１０１は、第３の正電圧ラインＰＬ３を選択する。Ｇ級増幅回路ＡＭＰ３は、第３の正電圧ラインＰＬ３が選択された場合には、第３の正電圧ラインＰＬ３つまり第１の電源１４から電流が供給されるので、増幅を行うことができる。

第１のコンデンサＣ１から第４のコンデンサＣ４までの静電容量を変更した場合のＧ級増幅回路ＡＭＰ３の損失電力について説明する。

本発明者は、実施の形態４にかかるＧ級増幅回路ＡＭＰ３についてシミュレーションを行った。シミュレーションの条件は、第１の電源１４による電圧である＋Ｖ３を＋４５Ｖとし、第２の電源１５による電圧である−Ｖ３を−４５Ｖとした。また、負荷ＬＤをインダクタンスＬ＝６００ｍＨと抵抗Ｒ＝０．５６Ωとの直列接続とした。また、閾値電圧＋Ｖｓ＝−Ｖｓ＝０Ｖとした。また、パルス幅Δｔ＝２５μｓとした。そして、ガルバノスキャナ５のミラー５ａによりレーザ光の照射位置を１．０ｍｍピッチ且つ１７００ｐｐｓ（point per second）で移動させることを繰り返した場合における、Ｇ級増幅回路ＡＭＰ３の各部の電圧、電流及び損失電力の変化についてシミュレーションを行った。レーザ光の照射位置の１．０ｍｍピッチは、モータ５ｂの回転子の角度の０．３°ピッチに対応する。

図５３は、実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図５３は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１０μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図５３に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を２００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図５４は、実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図５４は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１２μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図５４に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を２００μＦから５００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図５５は、実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図５５は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１３μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図５５に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を４００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図５６は、実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図５６は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１４μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図５６に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を３００μＦから４００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図５７は、実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図５７は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１５μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図５７に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を３００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図５８は、実施の形態４にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図５８は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を２０μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図５８に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を３００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図５３から図５８までを勘案すると、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１０μＦから２０μＦまでのいずれかに固定した場合には、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を２００μＦから５００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

実施の形態４にかかるＧ級増幅回路ＡＭＰ３は、特許文献１のＧ級増幅回路よりも電源の数を減らすことができる。これにより、実施の形態４にかかるＧ級増幅回路ＡＭＰ３は、コストの低減、実装サイズの小型化及び信頼性の向上を実現することができる。

また、実施の形態４にかかるＧ級増幅回路ＡＭＰ３は、損失電力を低減することができる。従って、Ｇ級増幅回路ＡＭＰ３は、省エネルギーを図ることができる。また、Ｇ級増幅回路ＡＭＰ３は、損失電力による熱を放熱するための放熱器具を小さくできるので、コストの低減、実装サイズの小型化及び信頼性の向上を実現することができる。

実施の形態５．
図５９は、実施の形態５にかかるＧ級増幅回路の構成を示す図である。

図５９に示す実施の形態５にかかるＧ級増幅回路ＡＭＰ４は、図４４に示す実施の形態４にかかるＧ級増幅回路ＡＭＰ３の電源部１０３に代えて、電源部１１３を備える。

電源部１１３では、第１のスイッチング素子Ｑ１は、第３のコンデンサＣ３の一端と第１の電源１４の高電位側との間に接続されている。第１のスイッチング素子Ｑ１は、オン状態になったときに、第３のコンデンサＣ３の一端を第１の電源１４に電気的に接続し、第１の電源１４から第１のコンデンサＣ１及び第３のコンデンサＣ３に電力をチャージする。

電源部１１３では、第２のスイッチング素子Ｑ２は、第４のコンデンサＣ４の一端と第２の電源１５の低電位側との間に接続されている。第２のスイッチング素子Ｑ２は、オン状態になったときに、第４のコンデンサＣ４の一端を第２の電源１５に電気的に接続し、第２の電源１５から第２のコンデンサＣ２及び第４のコンデンサＣ４に電力をチャージする。

本発明者は、実施の形態５にかかるＧ級増幅回路ＡＭＰ４についてシミュレーションを行った。シミュレーションの条件は、第１の電源１４による電圧＋Ｖ３を＋４５Ｖとし、第２の電源１５による電圧−Ｖ３を−４５Ｖとした。また、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１５μＦとし、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を４７μＦとした。また、負荷ＬＤをインダクタンスＬ＝６００ｍＨと抵抗Ｒ＝０．５６Ωとの直列接続とした。そして、ガルバノスキャナ５のミラー５ａによりレーザ光の照射位置を１．０ｍｍピッチ且つ１７００ｐｐｓ（point per second）で移動させることを繰り返した場合における、Ｇ級増幅回路ＡＭＰ４の各部の電圧、電流及び損失電力の変化についてシミュレーションを行った。レーザ光の照射位置の１．０ｍｍピッチは、モータ５ｂの回転子の角度の０．３°ピッチに対応する。

図６０から図６３までは、実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図６０は、実施の形態５にかかるＧ級増幅回路の出力電流Ｉｏ、トランジスタＴｒ６のエミッタ電圧、トランジスタＴｒ６のコレクタ電圧及びトランジスタＴｒ７のコレクタ電圧を示す図である。図６１は、実施の形態５にかかるＧ級増幅回路の出力電流Ｉｏ、トランジスタＴｒ４のコレクタ電圧、トランジスタＴｒ５のコレクタ電圧及びトランジスタＴｒ５のエミッタ電圧を示す図である。図６２は、実施の形態５にかかるＧ級増幅回路の出力電圧Ｖｏ並びにトランジスタＴｒ６からＴｒ８までのコレクタ電流を示す図である。図６３は、実施の形態５にかかるＧ級増幅回路の出力電圧Ｖｏ並びにトランジスタＴｒ３からＴｒ５までのコレクタ電流を示す図である。

図６０から図６３までに示すように、Ｇ級増幅回路ＡＭＰ４は、ガルバノスキャナ５を好適に駆動できる出力電圧Ｖｏ及び出力電流Ｉｏを出力することが、シミュレーションにより確認できた。

図６４及び図６５は、実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図６４は、実施の形態５にかかるＧ級増幅回路の出力電圧Ｖｏ、出力電流Ｉｏ並びにトランジスタＴｒ６からＴｒ８までの損失電力を示す図である。図６５は、実施の形態５にかかるＧ級増幅回路の出力電圧Ｖｏ、出力電流Ｉｏ並びにトランジスタＴｒ３からＴｒ５までの損失電力を示す図である。

増幅部１０２での損失電力、つまりトランジスタＴｒ３からＴｒ８までの損失電力の総和は、２２．７８Ｗになった。

図６６は、実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図６６は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１０μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図６６に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を４００μＦから５００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図６７は、実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図６７は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１３μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図６７に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を６０μＦから１００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図６８は、実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図６８は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１５μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図６８に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を４０μＦから５０μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図６９は、実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図６９は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を２０μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図６９に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を２０μＦから３０μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図７０は、実施の形態５にかかるＧ級増幅回路のシミュレーション結果を示す図である。詳しくは、図７０は、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を２５μＦに固定した場合の、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量と増幅部１０２での損失電力との関係を示す図である。

図７０に示すように、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を２０μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

図６６から図７０までを勘案すると、第１のコンデンサＣ１及び第２のコンデンサＣ２の静電容量を１０μＦから２５μＦまでのいずれかに固定した場合には、第３のコンデンサＣ３及び第４のコンデンサＣ４の静電容量を２０μＦから５００μＦにすると、増幅部１０２での損失電力を好適に抑制できると考えられる。

実施の形態５にかかるＧ級増幅回路ＡＭＰ４は、特許文献１のＧ級増幅回路よりも電源の数を減らすことができる。これにより、実施の形態５にかかるＧ級増幅回路ＡＭＰ４は、コストの低減、実装サイズの小型化及び信頼性の向上を実現することができる。

また、実施の形態５にかかるＧ級増幅回路ＡＭＰ４は、損失電力を低減することができる。従って、Ｇ級増幅回路ＡＭＰ４は、省エネルギーを図ることができる。また、Ｇ級増幅回路ＡＭＰ４は、損失電力による熱を放熱するための放熱器具を小さくできるので、コストの低減、実装サイズの小型化及び信頼性の向上を実現することができる。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ レーザ加工装置、５ ガルバノスキャナ、５ｂ モータ、１１，５１，１０１ 選択部、１２，５２，１０２ 増幅部、１３，５３，９３，１０３，１１３ 電源部、１４，１５ 電源、５４ チャージ制御部、Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７，Ｔｒ８，Ｔｒ９，Ｔｒ１０，Ｔｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４，Ｔｒ１５，Ｔｒ１６ トランジスタ、ＡＭＰ，ＡＭＰ１，ＡＭＰ２，ＡＭＰ３，ＡＭＰ４ Ｇ級増幅回路、Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ、ＬＤ 負荷。

Claims (8)

1. 指令電圧が入力される入力ノードと、
   前記入力ノードに入力された指令電圧に応じて、複数の電圧が夫々供給される複数のラインの内から１つのラインを選択する選択部と、
   前記１つのラインに供給される電圧を使用して、増幅を行う増幅部と、
   前記増幅部で増幅された電力を、印加される電圧の位相に対して流れる電流の位相が遅れる負荷へ出力する出力ノードと、
   基準電位に接続された基準電位ノードと、
   一端が前記出力ノードよりも正側で前記増幅部に接続され、前記基準電位を基準に正の第１の電圧が供給される第１の正電圧ラインと、
   一端が前記出力ノードよりも負側で前記増幅部に接続され、前記基準電位を基準に負の前記第１の電圧が供給される第１の負電圧ラインと、
   一端が前記出力ノードよりも正側で前記増幅部に接続され、前記基準電位を基準に正の第２の電圧が供給される第２の正電圧ラインと、
   一端が前記出力ノードよりも負側で前記増幅部に接続され、前記基準電位を基準に負の前記第２の電圧が供給される第２の負電圧ラインと、
   前記基準電位を基準に正の前記第２の電圧を前記第２の正電圧ラインに供給する第１の電源と、
   前記基準電位を基準に負の前記第２の電圧を前記第２の負電圧ラインに供給する第２の電源と、
   一端が前記第１の正電圧ラインに接続され、正の前記第１の電圧を前記第１の正電圧ラインに供給する第１のコンデンサと、
   一端が前記第１の負電圧ラインに接続され、負の前記第１の電圧を前記第１の負電圧ラインに供給する第２のコンデンサと、
   前記第１の電源の高電位側と前記第１のコンデンサの一端とを電気的に接続することにより前記第１のコンデンサに電力をチャージする制御を行い、前記第２の電源の低電位側と前記第２のコンデンサの一端とを電気的に接続することにより前記第２のコンデンサに電力をチャージする制御を行うチャージ制御部と、を含み、
   前記増幅部は、
   前記第１の正電圧ラインが前記選択部によって選択されている場合には、前記第１のコンデンサにチャージされている電力を消費して増幅を行い、前記第１の負電圧ラインが前記選択部によって選択されている場合には、前記第２のコンデンサにチャージされている電力を消費して増幅を行う
   ことを特徴とするＧ級増幅回路。
2. 前記第１のコンデンサは、
   一端が前記第１の正電圧ラインに接続され、前記基準電位を基準に正の前記第１の電圧を前記第１の正電圧ラインに供給し、
   前記第２のコンデンサは、
   一端が前記第１の負電圧ラインに接続され、前記基準電位を基準に負の前記第１の電圧を前記第１の負電圧ラインに供給する
   ことを特徴とする請求項１に記載のＧ級増幅回路。
3. 前記第１のコンデンサは、
   一端が前記第１の正電圧ラインに接続され、他端が前記第２の正電圧ラインに接続され、正の前記第１の電圧を前記第１の正電圧ラインに供給し、
   前記第２のコンデンサは、
   一端が前記第１の負電圧ラインに接続され、他端が前記第２の負電圧ラインに接続され、負の前記第１の電圧を前記第１の負電圧ラインに供給する
   ことを特徴とする請求項１に記載のＧ級増幅回路。
4. 指令電圧が入力される入力ノードと、
   前記入力ノードに入力された指令電圧に応じて、複数の電圧が夫々供給される複数のラインの内から１つのラインを選択する選択部と、
   前記１つのラインに供給される電圧を使用して、増幅を行う増幅部と、
   前記増幅部で増幅された電力を、印加される電圧の位相に対して流れる電流の位相が遅れる負荷へ出力する出力ノードと、
   基準電位に接続された基準電位ノードと、
   一端が前記出力ノードよりも正側で前記増幅部に接続され、前記基準電位を基準に正の第１の電圧が供給される第１の正電圧ラインと、
   一端が前記出力ノードよりも負側で前記増幅部に接続され、前記基準電位を基準に負の前記第１の電圧が供給される第１の負電圧ラインと、
   一端が前記出力ノードよりも正側で前記増幅部に接続され、前記基準電位を基準に正の第２の電圧が供給される第２の正電圧ラインと、
   一端が前記出力ノードよりも負側で前記増幅部に接続され、前記基準電位を基準に負の前記第２の電圧が供給される第２の負電圧ラインと、
   一端が前記出力ノードよりも正側で前記増幅部に接続され、前記基準電位を基準に正の第３の電圧が供給される第３の正電圧ラインと、
   一端が前記出力ノードよりも負側で前記増幅部に接続され、前記基準電位を基準に負の前記第３の電圧が供給される第３の負電圧ラインと、
   前記基準電位を基準に正の前記第３の電圧を前記第３の正電圧ラインに供給する第１の電源と、
   前記基準電位を基準に負の前記第３の電圧を前記第３の負電圧ラインに供給する第２の電源と、
   一端が前記第２の正電圧ラインに接続され、他端が前記第３の正電圧ラインに接続され、正の前記第２の電圧を前記第２の正電圧ラインに供給する第１のコンデンサと、
   一端が前記第２の負電圧ラインに接続され、他端が前記第３の負電圧ラインに接続され、負の前記第２の電圧を前記第２の負電圧ラインに供給する第２のコンデンサと、
   一端が前記第１の正電圧ラインに接続され、他端が前記第２の正電圧ラインに接続され、正の前記第１の電圧を前記第１の正電圧ラインに供給する第３のコンデンサと、
   一端が前記第１の負電圧ラインに接続され、他端が前記第２の負電圧ラインに接続され、負の前記第１の電圧を前記第１の負電圧ラインに供給する第４のコンデンサと、
   前記第１の電源の高電位側と前記第３のコンデンサとを電気的に接続することにより前記第１のコンデンサ及び前記第３のコンデンサに電力をチャージする制御を行い、前記第２の電源の低電位側と前記第４のコンデンサとを電気的に接続することにより前記第２のコンデンサ及び前記第４のコンデンサに電力をチャージする制御を行うチャージ制御部と、を含み、
   前記増幅部は、
   前記第２の正電圧ラインが前記選択部によって選択されている場合には、前記第１のコンデンサにチャージされている電力を消費して増幅を行い、前記第１の正電圧ラインが前記選択部によって選択されている場合には、前記第３のコンデンサにチャージされている電力を消費して増幅を行い、前記第２の負電圧ラインが前記選択部によって選択されている場合には、前記第２のコンデンサにチャージされている電力を消費して増幅を行い、前記第１の負電圧ラインが前記選択部によって選択されている場合には、前記第４のコンデンサにチャージされている電力を消費して増幅を行う
   ことを特徴とするＧ級増幅回路。
5. 前記チャージ制御部は、
   前記第１の電源の高電位側と前記第１のコンデンサの一端及び前記第３のコンデンサの他端とを電気的に接続することにより前記第１のコンデンサ及び前記第３のコンデンサに電力をチャージする制御を行い、前記第２の電源の低電位側と前記第２のコンデンサの一端及び前記第４のコンデンサの他端とを電気的に接続することにより前記第２のコンデンサ及び前記第４のコンデンサに電力をチャージする制御を行う
   ことを特徴とする請求項４に記載のＧ級増幅回路。
6. 前記チャージ制御部は、
   前記第１の電源の高電位側と前記第３のコンデンサの一端とを電気的に接続することにより前記第１のコンデンサ及び前記第３のコンデンサに電力をチャージする制御を行い、前記第２の電源の低電位側と前記第４のコンデンサの一端とを電気的に接続することにより前記第２のコンデンサ及び前記第４のコンデンサに電力をチャージする制御を行う
   ことを特徴とする請求項４に記載のＧ級増幅回路。
7. 指令電圧が入力される入力ノードと、
   前記入力ノードに入力された指令電圧に応じて、複数の電圧が夫々供給される複数のラインの内から１つのラインを選択する選択部と、
   前記１つのラインに供給される電圧を使用して、増幅を行う増幅部と、
   前記増幅部で増幅された電力を、印加される電圧の位相に対して流れる電流の位相が遅れる負荷へ出力する出力ノードと、
   基準電位に接続された基準電位ノードと、
   前記基準電位を基準に正の電圧を発生させる第１のコンデンサと、
   前記基準電位を基準に負の前記電圧を発生させる第２のコンデンサと、
   一端が前記第１のコンデンサの高電位側に接続され、他端が前記出力ノードよりも正側で前記増幅部に接続された正電圧ラインと、
   一端が前記第２のコンデンサの低電位側に接続され、他端が前記出力ノードよりも負側で前記増幅部に接続された負電圧ラインと、
   一端が前記第２のコンデンサの低電位側に接続され、他端が前記出力ノードよりも正側で前記増幅部に接続された第１の逆極性ラインと、
   一端が前記第１のコンデンサの高電位側に接続され、他端が前記出力ノードよりも負側で前記増幅部に接続された第２の逆極性ラインと、
   を含み、
   前記増幅部は、
   前記第２の逆極性ラインが前記選択部によって選択されている場合には、前記電流によって前記第１のコンデンサに電力をチャージし、
   前記正電圧ラインが前記選択部によって選択されている場合には、前記第１のコンデンサにチャージされている電力を消費して増幅を行い、
   前記第１の逆極性ラインが前記選択部によって選択されている場合には、前記電流によって前記第２のコンデンサに電力をチャージし、
   前記負電圧ラインが前記選択部によって選択されている場合には、前記第２のコンデンサにチャージされている電力を消費して増幅を行う
   ことを特徴とするＧ級増幅回路。
8. 前記基準電位を基準に正の第２の電圧を発生させる第１の電源と、
   前記基準電位を基準に負の前記第２の電圧を発生させる第２の電源と、
   一端が前記第１の電源の高電位側に接続され、他端が前記出力ノードより正側で前記増幅部に接続された第２の正電圧ラインと、
   一端が前記第２の電源の低電位側に接続され、他端が前記出力ノードより負側で前記増幅部に接続された第２の負電圧ラインと、
   一端が前記基準電位ノードに接続され、他端が前記出力ノードより正側で前記増幅部に接続された第１の基準電圧ラインと、
   一端が前記基準電位ノードに接続され、他端が前記出力ノードより負側で前記増幅部に接続された第２の基準電圧ラインと、
   前記選択部は、
   前記電流が前記出力ノードから前記負荷へ向かって流れる第１の期間では、前記第２の正電圧ライン、前記第１の正電圧ライン、前記第１の基準電圧ライン及び前記第１の逆極性ラインという順序でラインを選択し、前記電流が前記負荷から前記出力ノードへ向かって流れる第２の期間では、前記第２の負電圧ライン、前記第１の負電圧ライン、前記第２の基準電圧ライン及び前記第２の逆極性ラインという順序でラインを選択する
   ことを特徴とする請求項７に記載のＧ級増幅回路。