JP2017163159A - 半導体チップ - Google Patents

半導体チップ Download PDF

Info

Publication number
JP2017163159A
JP2017163159A JP2017103347A JP2017103347A JP2017163159A JP 2017163159 A JP2017163159 A JP 2017163159A JP 2017103347 A JP2017103347 A JP 2017103347A JP 2017103347 A JP2017103347 A JP 2017103347A JP 2017163159 A JP2017163159 A JP 2017163159A
Authority
JP
Japan
Prior art keywords
terminal
wiring
semiconductor chip
discharge
secondary battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017103347A
Other languages
English (en)
Other versions
JP6383051B2 (ja
Inventor
紀久生 宇都野
Kikuo Utsuno
紀久生 宇都野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016119383A external-priority patent/JP6151828B2/ja
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2017103347A priority Critical patent/JP6383051B2/ja
Publication of JP2017163159A publication Critical patent/JP2017163159A/ja
Application granted granted Critical
Publication of JP6383051B2 publication Critical patent/JP6383051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】太陽電池と二次電池とを電気的に接続する配線の長さが他の内部回路の影響を受けにくく、太陽電池から二次電池への充電を行う場合の電気的損失を低減することができる半導体チップを提供する。
【解決手段】半導体チップ10は、辺20aに沿って形成され、太陽電池11と接続される第1の端子30と、辺20aに沿って形成され、二次電池12と接続される第2の端子40と、第1の端子30と第2の端子40を接続する配線50と、第1の端子30と第2の端子40を接続する線分100と配線50で囲まれた領域110の外側に配置され、太陽電池11からの電力を放電する放電部70と、領域110の外側で、辺20aに沿って形成され、放電部70と接地電位を接続する第3の端子80と、を有し、第1の端子30と第3の端子80を接続する線分が、第2の端子40と第3の端子80を接続する線分より短くなる位置に、第3の端子80を形成する。
【選択図】図1

Description

本発明は、太陽電池と二次電池とを接続する配線の抵抗の増加を抑制させることを目的とした半導体チップに関し、特に半導体チップに設ける外部接続端子のレイアウトに特徴を有するものに関する。
特許文献1には、太陽電池から二次電池への充電を制御する機能を備えた充電制御システムとして、太陽電池と、二次電池と、太陽電池と二次電池とを電気的に接続する配線と、該配線上に設けられて二次電池から太陽電池への電流の逆流を防止する逆流防止部を備えたものが開示されている。
特開平8−251818号公報
ここで、特許文献1の特に図1から想起される充電制御システムを検討すると、図4のような構成になると考えられる。図4に示された充電制御システムは、太陽電池1と、二次電池2と、半導体チップ3と、を備え、さらに半導体チップ3は、太陽電池1と電気的に接続される第1の端子4と、二次電池2と電気的に接続される第2の端子5と、第1の端子4と第2の端子5とを電気的に接続する配線6と、配線6上に形成されて二次電池2から太陽電池1への電流の逆流を防止する逆流防止部7と、を備えている。
しかしながら、図4に示されているように、近年、充電制御システムに用いられる半導体チップ3には、逆流防止部7以外にも、内部回路8として種々の機能を備えた回路等が混載される場合が一般的となっている。
従って、図4に示した従来の充電制御システムに用いられる半導体チップ3のように、太陽電池1と二次電池2とを電気的に接続する配線6が、半導体チップ3の一辺から該一辺に対向する他辺まで延在する構成としてしまうと、配線6が内部回路8の大きさに依存して冗長となり、その分配線抵抗が増加してしまうため、太陽電池1から二次電池2への充電を行う場合に電気的損失を被ってしまうおそれがある。
そこで、本発明では、太陽電池と二次電池とを電気的に接続する配線の長さが他の内部回路の影響を受けにくく、太陽電池から二次電池への充電を行う場合の電気的損失を低減することができる半導体チップを提供する。
本発明にかかる半導体チップは、四辺に縁取られて矩形に形成された半導体チップであって、前記四辺のうちの一辺に沿って形成された第1の端子と、前記一辺に沿って形成された第2の端子と、前記第1の端子と前記第2の端子とを電気的に接続する配線と、前記第1の端子から供給される電力を放電する放電部と、を有することを特徴とする。
また、本発明にかかる半導体チップは、四辺に縁取られて矩形に形成された半導体チップであって、前記四辺のうちの一辺に沿って形成された第1の端子と、前記一辺と隣接する他辺に沿って形成された第2の端子と、前記第1の端子と前記第2の端子とを電気的に接続する配線と、前記第1の端子から供給される電力を放電する放電部と、を有することを特徴とする。
本発明にかかる半導体チップによれば、太陽電池と電気的に接続される第1の端子と、二次電池と電気的に接続される第2の端子と、のいずれもが、矩形に形成された半導体チップの四辺のうちの一辺に沿って形成され、又は第1の端子が一辺に、第2の端子が該一辺と隣接する他辺に形成されていることから、第1の端子と第2の端子とを電気的に接続する配線が、半導体チップの一辺から該一辺に対向する他辺まで延在して形成されることがない。このため、太陽電池と二次電池とを電気的に接続する配線の長さが他の内部回路の影響を受けにくく、太陽電池から二次電池への充電を行う場合の電気的損失を低減することができる。
本発明の第1の実施形態にかかる半導体チップ10の構成を示す図である。 本発明の第1の実施形態にかかる半導体チップ10内に形成された放電部70の詳細回路図である。 本発明の第2の実施形態にかかる半導体チップ10の構成を示す図である。 特許文献1に開示された図1から想起される充電制御システムにおける課題を説明するための図である。
本発明にかかる半導体チップについて、図面を参照して以下で詳細に説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態にかかる半導体チップ10を備えた充電制御システムを示しており、半導体チップ10と、太陽電池11と、二次電池12と、から構成されている。
半導体チップ10は、四辺としての辺20a、辺20b、辺20c、及び辺20dに縁取られて矩形に形成されている。半導体チップ10は、四辺のうちの一辺としての辺20aに沿って形成されて太陽電池11と電気的に接続される第1の端子30と、辺20aに沿って形成されて二次電池12と電気的に接続される第2の端子40と、第1の端子30と第2の端子40とを電気的に接続する配線50と、を有する。太陽電池11から二次電池12への充電は、第1の端子30、配線50、及び第2の端子40を介して行われる。
第1の端子30は、辺20a〜辺20dのうち、辺20aに沿い、かつ最も近接した位置に形成されている。第1の端子30は、太陽電池11と接続され、半導体チップ10が太陽電池11から供給される電力を受け取る窓口としての役割を果たす。
第2の端子40は、辺20a〜辺20dのうち、辺20aに沿い、かつ最も近接した位置に形成されている。第2の端子40は、二次電池12と接続され、太陽電池11から供給されて半導体チップ10から出力される電力を二次電池12へ受け渡す窓口としての役割を果たす。なお、第2の端子40は、第1の端子30と隣接して形成されている。
配線50は、第1の端子30と第2の端子40とを電気的に接続する配線である。配線50は、太陽電池11から二次電池12への充電を行う場合に、第1の端子30から入力される太陽電池11の電力を第2の端子40に伝送する役割を果たす。
逆流防止部60は、配線50上に設けられている。逆流防止部60は、太陽電池11の電圧が低下した結果として二次電池12の電圧が太陽電池11に向かって逆流することを防止する役割を果たし、例えば、スイッチ素子で構成されている。逆流防止部60がスイッチ素子で構成されている場合には、太陽電池11から二次電池12への充電を行う場合にはスイッチ素子をオンし、太陽電池11の電圧が二次電池12の電圧よりも低い場合にはスイッチ素子をオフして二次電池12から太陽電池11への逆流を防止する構成としても良い。また、逆流防止部60は、スイッチ素子ではなく単にダイオードが用いられても良いし、両者を組み合わせても良く、これに限られない。
放電部70は、接続点55において配線50に接続されている。放電部70は、太陽電池11から二次電池12への過充電を防止するために設けられており、二次電池12に蓄えられた電圧が所定値以上になると、太陽電池11から二次電池12への過充電を防止するため、太陽電池11から配線50に供給される電力を放電する役割を果たす。
なお、放電部70は、配線50と、半導体チップ10の四辺のうちの辺20aとは異なる辺、すなわち、辺20b、辺20c、又は辺20dの少なくともいずれか一辺との間に形成されていることが好ましい。放電部70が配線50と辺20b〜辺20dのいずれか一辺との間に形成されていることで、半導体チップ10が第1の端子30と第2の端子40とを結ぶ線分100と配線50とで取り囲まれた領域110を備えている場合には、放電部70は領域110の外側に形成され、領域110の内側に形成されることがなくなるので、放電部70の形成面積に依存しない配線50の配線レイアウトが可能となる。このように、配線50のレイアウトの自由度が向上することにより、放電部70が領域110内に形成される場合に比べて配線50をより短く形成することができるようになるので、配線50の配線抵抗をより小さく抑えることができる。
第3の端子80は、半導体チップの外部から接地電位GNDが供給されている端子であり、放電部70と接続されている。配線50に流れる太陽電池11から供給された電流は、太陽電池11から二次電池12への過充電を防止する必要がある場合に、配線50に接続された放電部70及び第3の端子80を介して接地電位GNDに流れる。
内部回路90は、半導体チップ10内に種々の設計事項に応じて形成されている。内部回路90は、例えば、二次電池12に蓄えられた電圧を監視するとともに、二次電池12の電圧が所定値以上になった場合に放電部70に対して所定の制御を行う回路であっても良いし、例えば逆流防止部60に用いられるスイッチ素子を制御する機能を備えた回路であっても良く、これらに限られず種々の回路が形成されていても良い。
図2は、本発明にかかる半導体チップ10内に形成された放電部70の一回路図であり、第1の端子30、第2の端子40、配線50、逆流防止部60、放電部70、第3の端子80、及び内部回路90の回路構成を示している。なお、図2では、図1と同様のものについては同一の番号を付してその説明を省略している。また、図2はあくまでも回路構成を示すものであって、半導体チップ10内における各々の配置を示すものではない。
放電部70は、N型トランジスタである複数の放電トランジスタQ1、Q2、・・・、Qnが形成された放電トランジスタ部45から構成されており、放電トランジスタ部45に形成された放電トランジスタQ1、Q2、・・・、Qnの各々のドレインDは、配線50上の接続点55において配線50に接続されている。また、放電トランジスタQ1、Q2、・・・、Qnの各々のソースSは、第3の端子80に接続されている。また、放電トランジスタQ1、Q2、・・・、Qnの各々のゲートGは、例えば、内部回路90として配線50に接続されて形成された放電トランジスタ制御部95にカレントミラー接続されており、放電トランジスタQ1、Q2、・・・、Qnのオンオフは放電トランジスタ制御部95によって制御されている。なお、放電トランジスタQ1、Q2、・・・、QnはP型トランジスタであっても良い。
放電部70は、上述のとおり太陽電池11から二次電池12への過充電を防止するために用いられる。以下に、放電部70の放電動作の一例を説明する。なお、以下では放電トランジスタとしてN型トランジスタを用いている。
まず、二次電池12の電圧が所定値以下である場合には、放電トランジスタ制御部95から放電トランジスタQ1、Q2、・・・、Qnの各々のゲートに、0Vが供給されており、放電トランジスタQ1、Q2、・・・、Qnの各々はいずれもオフしている。次に、二次電池12の電圧が所定値以上になった場合には、放電トランジスタ制御部95がこれを検知し、放電トランジスタ制御部95から放電トランジスタQ1、Q2、・・・、Qnの各々のゲートに所定の電圧が印加され、これにより放電トランジスタQ1、Q2、・・・、Qnの各々がオンする。放電トランジスタQ1、Q2、・・・、Qnがオンすると、太陽電池11から第1の端子30を介して配線50に供給される電流は、放電部70側に流れ始める。つまり、太陽電池11から二次電池12に流れる電流が減少する。以上の動作によって、太陽電池11から二次電池12への過充電が防止される。
ここで、放電部70の放電特性について説明する。放電部70の放電特性とは、放電トランジスタQ1、Q2、・・・、Qnがオンした場合に配線50を流れる電流が放電部70側に流れる程度を表したものであり、この放電特性が高いほど、配線50に流れる電流をより放電部70に引き寄せることができ、太陽電池11から二次電池12への過充電を抑制することができる。なお、半導体チップ10における放電部70の放電特性は、第1の端子30から第3の端子80までの配線抵抗の大きさに依存する。従って、第1の端子30から第3の端子80までの配線抵抗をより小さくすることで、より高い放電特性を得ることができる、すなわち、配線50を伝って第2の端子40に流れる電流を、より放電部70側に引き寄せることができる。
以下、放電部70の放電特性をより高く得ることができる放電部70の半導体チップ10内における配置を、再度図1を用いて説明する。
放電部70は、図1に示すように、配線50上において第1の端子30と逆流防止部60との間に接続されていることが好ましい。言い換えれば、放電部70は、逆流防止部60よりも第1の端子30に近い配線50上の位置において配線50に接続されていることが好ましい。これにより、放電部70が配線50上において第2の端子40と逆流防止部60との間に接続されている場合に比べ、第1の端子30から放電部70までの配線長を短くすることができ、配線抵抗を減らすことができるようになるため、放電部70の放電特性をより高くすることができる。
また、第1の端子30から放電部70に至るまでの配線50における配線抵抗は、第2の端子40から放電部70に至るまでの配線50における配線抵抗よりも小さくすることが好ましい。この一例としては、第1の端子30から放電部70に至るまでの配線50の長さが、第2の端子40から放電部70に至るまでの配線50の長さよりも短いことが挙げられる。
また、第3の端子80は、半導体チップ10の四辺のうち、放電部70が配置された箇所から最も近い辺に沿って形成されていることが好ましい。第3の端子80が、放電部70が配置された箇所から最も近い辺に沿って形成されていることで、第3の端子80が他の辺に形成されている場合に比べ、放電部70と第3の端子80とを接続する配線の長さを最も短くすることができ、該配線の配線抵抗を最も小さくすることができるため、放電部70の放電特性をより高くすることができる。なお、図1に示した半導体チップ10では、第3の端子80は、辺20a〜辺20dのうち、辺20aに沿い、かつ最も近接した位置に形成されていることが好ましい。
なお、図1では辺20aに沿って第1の端子30と第2の端子40とが隣接して形成された場合を示したが、これに限られず、第1の端子30と第2の端子40との間に、他の外部端子が形成されていても良い。第1の端子30と第2の端子40との間に他の外部端子が形成されていたとしても、本発明の第1の実施形態においては第1の端子30と第2の端子40とが互いに対向する辺に形成されていないため、その時点で配線50の配線抵抗の抑制を図ることができているからである。但し、第1の端子30と第2の端子40との間には、他の外部端子が形成されず、第1の端子30と第2の端子40とは隣接して形成されていることが好ましい。なぜならば、第1の端子30と第2の端子40との間に他の外部端子が形成されている場合には、該他の外部端子を避けるような配線50のレイアウトとする必要が生じる場合があるため、配線50の配線長が他の外部端子の配置に依存して決定されてしまう場合が生じ、配線50のレイアウトの自由度の低下を招くおそれがあるが、第1の端子30と第2の端子40とが隣接して形成されていることで、他の外部端子の配置に依存せず配線50の配線長を決定できるので、配線50のレイアウトの自由度の低下を招くことなく、配線50の配線抵抗の増加をより抑制できることとなるからである。
以上、本発明の第1の実施形態にかかる半導体チップ10によれば、第1に、太陽電池11と電気的に接続される第1の端子30と、二次電池12と電気的に接続される第2の端子40と、のいずれもが、矩形に形成された半導体チップ10の辺20aに沿って形成されていることから、第1の端子30と第2の端子40とを電気的に接続する配線50が半導体チップ10の一辺から該一辺に対向する他辺まで延在して形成されることがない。このため、太陽電池11と二次電池12とを電気的に接続する配線50の長さが他の内部回路90の影響を受けにくくなり、太陽電池11から二次電池12への充電を行う場合の電気的損失を低減することができる。
また、第2に、放電部70が、配線50と、半導体チップ10の四辺のうちの辺20aとは異なる辺、すなわち、辺20b、辺20c、又は辺20dの少なくともいずれか一辺との間に形成されていることで、放電部70の形成面積に依存しない配線50の配線レイアウトが可能となり、配線50の配線抵抗をより小さく抑えることができる。
また、第3に、放電部70が、配線50上において第1の端子30と逆流防止部60との間に接続されていることで、放電部70が配線50上において第2の端子40と逆流防止部60との間に接続されている場合に比べ、第1の端子30から放電部70までの配線長を短くすることができ、配線抵抗を減らすことができる。
また、第4に、第3の端子80が、半導体チップ10の四辺のうち、放電部70が配置された箇所から最も近い辺に沿って形成されていることで、第3の端子80が他の辺に形成されている場合に比べ、放電部70と第3の端子80とを接続する配線の長さを最も短くすることができ、該配線の配線抵抗を最も小さくすることができる。
また、第5に、辺20aに沿って第1の端子30と第2の端子40とが隣接して形成されていることで、他の外部端子に起因して配線50のレイアウトの自由度の低下を招くことがないため、配線50の配線抵抗の増加を抑制することができる。
(第2の実施形態)
図3は、本発明の第2の実施形態にかかる半導体チップ10を備えた充電制御システムを示しており、半導体チップ10と、太陽電池11と、二次電池12と、から構成されている。なお、本発明の第1の実施形態に記載の充電制御システムと同一の構成については、同一の番号を付してその説明を省略する。
半導体チップ10は、四辺としての辺20a、辺20b、辺20c、及び辺20dに縁取られて矩形に形成されている。半導体チップ10は、四辺のうちの一辺としての辺20aに沿って形成され、太陽電池11と電気的に接続される第1の端子30と、辺20aと隣接する他辺としての辺20bに沿って形成され、二次電池12と電気的に接続される第2の端子40と、第1の端子30と第2の端子40とを電気的に接続する配線50と、を有する。
本発明の第2の実施形態にかかる充電制御システムでは、第1の実施形態にかかる充電制御システムと比較した場合に、第2の端子40が、辺20aと隣接する辺20bに沿って形成されている点が異なる。
第2の端子40は、辺20a〜辺20dのうち、辺20bに沿い、かつ最も近接した位置に形成されている。第2の端子40は、二次電池12と接続され、半導体チップ10から出力される、太陽電池11から供給される電力を二次電池12へ受け渡す窓口としての役割を果たす。なお、第2の端子40は、第1の端子30と隣接して形成されている。
放電部70は、配線50と、半導体チップ10の四辺のうちの辺20a及び辺20bとは異なる辺、すなわち、辺20c、又は辺20dのいずれか一辺との間に形成されていることが好ましい。放電部70が配線50と辺20c又は辺20dのいずれか一辺との間に形成されていることで、半導体チップ10が第1の端子30と第2の端子40とを結ぶ線分100aと配線50とで取り囲まれた領域110aを備えている場合には、放電部70は領域110aの外側に形成され、領域110aの内側に形成されることがなくなるので、放電部70の形成面積に依存しない配線50の配線レイアウトが可能となり、放電部70が領域110a内に形成される場合に比べて配線50をより短く形成することができ、配線50の配線抵抗をより小さく抑えることができる。
なお、第2の実施形態にかかる半導体チップ10においては、放電部70は、辺20a、辺20b、及び線分100aとで取り囲まれた領域110b内に形成することが好ましい。例えば、配線抵抗の増加の抑制を意図して配線50を第1の端子30と第2の端子40との最短経路上、すなわち配線50が最短となるように形成した場合には、領域110bが未使用領域となる場合がある。この場合には、領域110bを有効活用するために、放電部70を領域110b内に形成することがより好ましい。また、配線50が最短となるように配線50を形成する場合でなくとも、放電部70を領域110bに配置して領域110bを有効活用することが好ましい。
また、放電部70は、配線50上において第1の端子30と逆流防止部60との間に接続されていることが好ましい。言い換えれば、放電部70は、逆流防止部60よりも第1の端子30に近い配線50上の位置において配線50に接続されていることが好ましい。これにより、放電部70が配線50上において第2の端子40と逆流防止部60との間に接続されている場合に比べ、第1の端子30から放電部70までの配線長を短くすることができ、配線抵抗を減らすことができるようになるため、放電部70の放電特性をより高くすることができる。
また、第1の端子30から放電部70に至るまでの配線50における配線抵抗の大きさは、第2の端子40から放電部70に至るまでの配線50における配線抵抗よりも小さいことが好ましい。この一例としては、第1の端子30から放電部70に至るまでの配線50の長さが、第2の端子40から放電部70に至るまでの配線50の長さよりも短いことが挙げられる。
また、第3の端子80は、半導体チップ10の四辺のうち、放電部70が配置された箇所から最も近い辺に沿って形成されていることが好ましい。第3の端子80が、放電部70が配置された箇所から最も近い辺に沿って形成されていることで、第3の端子80が他の辺に形成されている場合に比べ、放電部70と第3の端子80とを接続する配線の長さを最も短くすることができ、該配線の配線抵抗を最も小さくすることができるため、放電部70の放電特性をより高くすることができる。なお、図3に示した半導体チップ10では、第3の端子80は、辺20a〜辺20dのうち、辺20aに沿い、かつ近接した位置に形成されていることが好ましい。
なお、図3では第1の端子30と第2の端子40とが隣接して形成された場合を示したが、これに限られず、第1の端子30と第2の端子40との間に、他の外部端子が形成されていても良い。第1の端子30と第2の端子40との間に他の外部端子が形成されていたとしても、本発明の第2の実施形態においては第1の端子30と第2の端子40とが互いに対向する辺に形成されていないため、その時点で配線50の配線抵抗の増加の抑制を図ることができているからである。但し、第1の端子30と第2の端子40との間には、他の外部端子が形成されず、第1の端子30と第2の端子40とは隣接して形成されていることが好ましい。なぜならば、第1の端子30と第2の端子40との間に他の外部端子が形成されている場合には、該他の外部端子を避けるような配線50のレイアウトとする必要が生じる場合があるため、配線50の配線長が他の外部端子の配置に依存して決定されてしまう場合が生じ、配線50のレイアウトの自由度の低下を招くおそれがあるが、第1の端子30と第2の端子40とが隣接して形成されていることで、他の外部端子の配置に依存せず配線50の配線長を決定できるので、配線50のレイアウトの自由度の低下を招くことなく、配線50の配線抵抗の増加をより抑制できることとなるからである。
以上、本発明の第2の実施形態にかかる半導体チップ10によれば、第1に、太陽電池11と電気的に接続される第1の端子30が、矩形に形成された半導体チップ10の辺20aに沿って形成され、二次電池12と電気的に接続される第2の端子40が、辺20aと隣接する辺20bに沿って形成されていることから、第1の端子30と第2の端子40とを電気的に接続する配線50が半導体チップ10の一辺から該一辺に対向する他辺まで延在して形成されることがない。このため、太陽電池11と二次電池12とを電気的に接続する配線50の長さが他の内部回路90の影響を受けにくくなり、太陽電池11から二次電池12への充電を行う場合の電気的損失を低減することができる。
また、第2に、放電部70が、配線50と、半導体チップ10の辺20a及び辺20bとは異なる辺、すなわち、辺20c、又は辺20dのいずれか一辺との間に形成されていることで、放電部70の形成面積に依存しない配線50の配線レイアウトが可能となり、配線抵抗の増加をより小さく抑えることができる。
また、第3に、放電部70が、配線50上において第1の端子30と逆流防止部60との間に接続されていることで、放電部70が配線50上において第2の端子40と逆流防止部60との間に接続されている場合に比べ、第1の端子30から放電部70までの配線長を短くすることができ、配線抵抗を減らすことができる。
また、第4に、第3の端子80が、半導体チップ10の四辺のうち、放電部70が配置された箇所から最も近い辺に沿って形成されていることで、第3の端子80が他の辺に形成されている場合に比べ、放電部70と第3の端子80とを接続する配線の長さを最も短くすることができ、該配線の配線抵抗を最も小さくすることができる。
また、第5に、第1の端子30と第2の端子40とが隣接して形成されていることで、他の外部端子に起因して配線50のレイアウトの自由度の低下を招くことがないため、配線50の配線抵抗の増加を抑制することができる。
10 半導体チップ
20a〜20d 辺
30 第1の端子
40 第2の端子
50 配線
60 逆流防止部
70 放電部
80 第3の端子
90 内部回路

Claims (5)

  1. 四辺に縁取られて矩形に形成された半導体チップであって、
    前記四辺のうちの一辺に沿って形成された第1の端子と、
    前記一辺に沿って形成された第2の端子と、
    前記第1の端子と前記第2の端子とを電気的に接続する配線と、
    前記第1の端子から供給される電力を放電する放電部と、
    を有することを特徴とする半導体チップ。
  2. 四辺に縁取られて矩形に形成された半導体チップであって、
    前記四辺のうちの一辺に沿って形成された第1の端子と、
    前記一辺と隣接する他辺に沿って形成された第2の端子と、
    前記第1の端子と前記第2の端子とを電気的に接続する配線と、
    前記第1の端子から供給される電力を放電する放電部と、
    を有することを特徴とする半導体チップ。
  3. 前記配線上に、前記第1の端子への電流の逆流を防止する逆流防止部が設けられることを特徴とする
    請求項1又は請求項2に記載の半導体チップ。
  4. 前記第1の端子から前記放電部に至るまでの前記配線における配線抵抗を、前記第2の端子から前記放電部に至るまでの前記配線における配線抵抗よりも小さくすることを特徴とする
    請求項1〜請求項3の何れか1項に記載の半導体チップ。
  5. 前記放電部を、前記第1の端子から前記逆流防止部までの前記配線上に設けることを特徴とする
    請求項3に記載の半導体チップ。

JP2017103347A 2016-06-15 2017-05-25 半導体チップ Active JP6383051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017103347A JP6383051B2 (ja) 2016-06-15 2017-05-25 半導体チップ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016119383A JP6151828B2 (ja) 2014-09-16 2016-06-15 半導体チップ
JP2017103347A JP6383051B2 (ja) 2016-06-15 2017-05-25 半導体チップ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016119383A Division JP6151828B2 (ja) 2014-09-16 2016-06-15 半導体チップ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018145605A Division JP6606236B2 (ja) 2018-08-02 2018-08-02 半導体チップ

Publications (2)

Publication Number Publication Date
JP2017163159A true JP2017163159A (ja) 2017-09-14
JP6383051B2 JP6383051B2 (ja) 2018-08-29

Family

ID=59854248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017103347A Active JP6383051B2 (ja) 2016-06-15 2017-05-25 半導体チップ

Country Status (1)

Country Link
JP (1) JP6383051B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263241A (ja) * 1985-05-17 1986-11-21 Matsushita Electronics Corp ゲ−トアレイ
WO1999054937A1 (fr) * 1998-04-23 1999-10-28 Matsushita Electric Industrial Co., Ltd. Procede de conception d'un circuit d'alimentation et d'une microplaquette de semi-conducteur
JP2002010518A (ja) * 2000-06-28 2002-01-11 Nec Corp 過充電防止装置
JP2007221872A (ja) * 2006-02-15 2007-08-30 Ricoh Co Ltd 二次電池の充電回路、二次電池の充電回路における電源切換方法及び電源装置
JP2008109349A (ja) * 2006-10-25 2008-05-08 Matsushita Electric Ind Co Ltd 逆流電流防止回路
JP2009011045A (ja) * 2007-06-27 2009-01-15 Nec Electronics Corp スイッチングレギュレータ、及び直流電圧変換方法
JP2010010168A (ja) * 2008-06-24 2010-01-14 Seiko Epson Corp 集積回路装置及び電子機器
JP2010022095A (ja) * 2008-07-08 2010-01-28 Fujitsu Ten Ltd レギュレータ装置およびそれを備える半導体集積回路装置
JP2010518578A (ja) * 2007-02-09 2010-05-27 シンベット・コーポレイション 充電システムおよび充電方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263241A (ja) * 1985-05-17 1986-11-21 Matsushita Electronics Corp ゲ−トアレイ
WO1999054937A1 (fr) * 1998-04-23 1999-10-28 Matsushita Electric Industrial Co., Ltd. Procede de conception d'un circuit d'alimentation et d'une microplaquette de semi-conducteur
JP2002010518A (ja) * 2000-06-28 2002-01-11 Nec Corp 過充電防止装置
JP2007221872A (ja) * 2006-02-15 2007-08-30 Ricoh Co Ltd 二次電池の充電回路、二次電池の充電回路における電源切換方法及び電源装置
JP2008109349A (ja) * 2006-10-25 2008-05-08 Matsushita Electric Ind Co Ltd 逆流電流防止回路
JP2010518578A (ja) * 2007-02-09 2010-05-27 シンベット・コーポレイション 充電システムおよび充電方法
JP2009011045A (ja) * 2007-06-27 2009-01-15 Nec Electronics Corp スイッチングレギュレータ、及び直流電圧変換方法
JP2010010168A (ja) * 2008-06-24 2010-01-14 Seiko Epson Corp 集積回路装置及び電子機器
JP2010022095A (ja) * 2008-07-08 2010-01-28 Fujitsu Ten Ltd レギュレータ装置およびそれを備える半導体集積回路装置

Also Published As

Publication number Publication date
JP6383051B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
EP2937901B1 (en) Electrostatic discharge protection circuit
JP5189343B2 (ja) セレクタ回路およびそれを用いた電子機器
KR100702933B1 (ko) 전원 클램프 회로 및 반도체 장치
KR102108780B1 (ko) 충방전 제어 회로 및 배터리 장치
US9246331B2 (en) Power supply control system and semiconductor integrated circuit
JP2010187510A (ja) バッテリーの保護回路装置
JP2009130949A (ja) 電力供給制御回路
US20130027824A1 (en) Semiconductor device
JP2014206861A (ja) レギュレータ回路およびレギュレータを形成した半導体集積回路装置
US20140168831A1 (en) Esd protection circuit
JP2012156718A (ja) 出力回路、温度スイッチic、及び、電池パック
JP6383051B2 (ja) 半導体チップ
JP6606236B2 (ja) 半導体チップ
JP6151828B2 (ja) 半導体チップ
JP2009104455A (ja) クランプ回路、それを用いた過電圧保護回路およびそれを用いた電子機器
JP5638926B2 (ja) 半導体チップ
KR20080009895A (ko) 평활용 커패시터의 충전 및 방전 회로
JPWO2007145307A1 (ja) 半導体集積回路装置
JP2007202317A (ja) チャージポンプ回路及びこれを備えた電気機器
CN108258751B (zh) 充放电控制电路以及电池装置
JP2016143081A (ja) 降圧電源回路および集積回路
JP2020156170A (ja) 電源回路、及び電源回路の制御方法
JP7292228B2 (ja) 充放電制御回路及びバッテリ装置
JP5295881B2 (ja) ホールド回路
JP6959046B2 (ja) 充放電制御回路およびバッテリ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180802

R150 Certificate of patent or registration of utility model

Ref document number: 6383051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150