JP2010022095A - レギュレータ装置およびそれを備える半導体集積回路装置 - Google Patents

Abstract

【課題】 出力側に負電圧が印加されたときの損傷を抑制することができるレギュレータ装置およびそれを備える半導体集積回路装置を提供する。
【解決手段】 入力部１１、出力部１２およびグランドに接続されるグランド部２１を有し、入力部１１に与えられる電圧の電圧値を変換して出力部１２から出力し、出力部１２における電圧を分圧した分圧電圧に応じて、出力部１２から出力する電圧を調整するレギュレータ装置であって、出力部１２に接続され、抵抗素子Ｒ１，Ｒ２が直列に接続されて構成される第１抵抗部１４と、出力部１２とグランド部２１との間で、第１抵抗部１４に直接に接続されて、第１抵抗部１４とともに出力部１２の電圧の分圧電圧を生成する第２抵抗部１５と、直列に接続される抵抗素子Ｒ１，Ｒ２の相互に接続される部位にカソードが接続されるダイオードＤ２を備えている。
【選択図】 図３

Description

本発明は、出力部に負電圧が印加されてしまうことを抑制するためのダイオードを備えるレギュレータ装置およびそれを備える半導体集積回路装置に関する。

図１は、従来の技術のレギュレータ装置１の構成を示す回路図である。レギュレータ装置１は、レギュレータ本体２と、抵抗素子Ｒ１，Ｒ２と、逆流防止用のダイオードＤ１と、負電圧クランプ用のダイオードＤ２とを備えている。またレギュレータ装置１には、入力部４と出力部５とが設けられている。出力部５には、ワイヤハーネスＷ／Ｈを介して、レギュレータ装置１から出力される出力電圧が印加されて動作する負荷回路部６が接続されている。

レギュレータ本体２は、入力端子ＶＩＮ、出力端子ＶＯＵＴ、フィードバック端子ＶＡＤＪおよびグランド端子ＧＮＤを備えている。レギュレータ本体２は、入力端子ＶＩＮに与えられる入力電圧の電圧値を変換して、出力端子ＶＯＵＴから予め定める電圧値の電圧を出力する、スイッチングレギュレータである。レギュレータ本体２は、フィードバック端子ＶＡＤＪに与えられる電圧に応じて、出力端子ＶＯＵＴから出力される電圧が、予め定める電圧値の電圧となるように調整する。レギュレータ本体２の入力端子ＶＩＮは、入力部４に接続され、出力端子ＶＯＵＴは、ダイオードＤ１を介して出力部５に接続され、グランド端子ＧＮＤはグランドに接続されている。ダイオードＤ１のアノードは、出力端子ＶＯＵＴに接続され、カソードが出力部５に接続されている。

抵抗素子Ｒ１，Ｒ２は、出力部５とグランドとの間で、直列に接続されている。抵抗素子Ｒ１の一方の端子が出力部５に接続され、他方の端子が抵抗素子Ｒ２の一方の接続端子に接続されている。抵抗素子Ｒ２の他方の接続端子はグランドに接続されている。抵抗素子Ｒ１，Ｒ２は出力部５の電圧を分圧する。抵抗素子Ｒ１，Ｒ２の接続部位は、レギュレータ本体２のフィードバック端子ＶＡＤＪに接続されている。

負電圧クランプ用のダイオードＤ２は、アノードがグランドに接続され、カソードが出力部５に接続されている。負電圧クランプ用のダイオードＤ２は、出力部５に何らかの原因によって負電圧が印加されたときに、出力部５の電圧を、グランドの電圧からダイオードＤ２の順方向電圧を減算した電圧にクランプして、レギュレータ本体２のフィードバック端子ＶＡＤＪに、負電圧が印加されてしまうことを抑制する。

また他の従来の技術では、電源システムにおいて負荷回路に流れる負荷電流が急激に変化した場合に、出力電圧にアンダーシュートが発生したときの消費電力を抑制するために、インダクタと出力平滑コンデンサとの間にレギュレーション抵抗を設けて、インダクタとレギュレーション抵抗との接続部における電圧が一定となるように出力電圧を制御している（たとえば特許文献１参照）。

特開２００５−１３０６１６号公報

図２は、レギュレータ装置１において発生する問題を説明する図である。レギュレータ装置１では、フェール時、すなわちダイオードＤ２のアノードがグランドから浮いた状態、言い換えればダイオードＤ２のアノードにグランドの電位よりも高い電位が与えられた状態となったときに、レギュレータ装置１と、負荷回路部６のグランドレベルに電位差が生じ、その電位差がダイオードＤ２の順方向電圧Ｖｆ以上となると、ダイオードＤ２に高電流が流れ続け、ダイオードＤ２が損傷するおそれがある。

また他の従来の技術では、負荷回路がその動作を維持可能な電圧を出力することを前提としているので、フェール時に負電圧が印加される場合について、全く考慮されていない。

したがって本発明の目的は、出力側に負電圧が印加されたときの損傷を抑制することができるレギュレータ装置およびそれを備える半導体集積回路装置を提供することである。

本発明（１）は、入力部および出力部、グランドに接続されるグランド部を有し、前記入力部に与えられる電圧の電圧値を変換して前記出力部から出力し、前記出力部における電圧を分圧した分圧電圧に応じて、前記出力部から出力する電圧を調整するレギュレータ装置であって、
前記出力部に接続され、複数の抵抗素子が直列に接続されて構成される第１抵抗部と、
前記出力部と前記グランド部との間で、前記第１抵抗部に直接に接続されて、前記第１抵抗部とともに前記分圧電圧を生成する第２抵抗部と、
直列に接続される前記複数の抵抗素子の相互に接続される部位のいずれかにカソードが接続され、アノードが前記グランド部に接続されているダイオードを備えていることを特徴とするレギュレータ装置である。

また本発明（２）は、前記レギュレータ装置を備えていることを特徴とする半導体集積回路装置である。

本発明（１）によれば、出力部に負電圧が印加されると、ダイオードのアノードの電位は、グランド電位からダイオードの順方向電圧分だけ高い電位にクランプされる。ダイオードの順方向電圧は０．７Ｖ程度であるので、グランド部の電位を０Ｖとすると、出力部に印加される負電圧の大きさにかかわらず、ダイオードのカソードが接続される部位の電位を−０．７Ｖ程度とすることができる。したがって、第１および第２抵抗部が生成する分圧電圧についても、大きな負電圧となってしまうことを抑制することができる。これによって出力側に負電圧が印加されたときの損傷を抑制される。

またフェール時、言い換えればダイオードのアノードにグランド部の電位よりも高い電位が与えられた状態となったときに、出力部と、この出力部に接続される負荷回路部のグランドレベルに電位差が生じ、その電位差がダイオードの順方向電圧以上となって、ダイオードに電流が流れ続けたとしても、ダイオードと直列に第１抵抗部の１または複数の抵抗素子が接続されているので、ダイオードに流れる電流が制限されて、ダイオードの損傷を抑制することができる。したがって、出力側に負電圧が印加されたとしても故障しにくいレギュレータ装置を実現することができる。

また本発明（２）によれば、前記レギュレータ装置を備える半導体集積回路装置は、小型で汎用性が高く、様々な電子機器において用いることができる。

図３は、本発明の実施の一形態のレギュレータ装置１０の構成を示す回路図である。レギュレータ装置１０は、入力部１１、出力部１２およびグランドに接続されるグランド部２１を有し、入力部１１に与えられる直流の電圧の電圧値を変換して出力部１２から出力し、出力部１２における電圧を分圧した分圧電圧に応じて、出力部１２から出力する直流の電圧の電圧値を調整する。レギュレータ装置１０は、前記入力部１１および出力部１２に加えて、レギュレータ本体１３と、第１および第２抵抗部１４，１５と、逆流防止用のダイオードＤ１１と、負電圧クランプ用のダイオードＤ１２と、電源端子部１６とを備えている。出力部１２には、ワイヤハーネスＷ／Ｈを介して、レギュレータ装置１０から出力される出力電圧が印加されて動作する負荷回路部１７が接続されている。ダイオードＤ１１，Ｄ１２は、ＰＮ接合ダイオードによって形成されている。

レギュレータ本体１３は、入力端子ＶＩＮと、出力端子ＶＯＵＴと、フィードバック端子ＶＡＤＪと、グランド端子ＧＮＤと、チップイネーブル端子ＣＥとを備えている。レギュレータ本体１３は、入力端子ＶＩＮに与えられる入力電圧の電圧値を変換して、出力端子ＶＯＵＴから予め定める電圧値の電圧を出力する、スイッチングレギュレータである。レギュレータ本体１３は、フィードバック端子ＶＡＤＪに与えられる電圧に応じて、出力端子ＶＯＵＴから出力される電圧が、予め定める電圧値の電圧となるように調整する。レギュレータ本体１３の入力端子ＶＩＮは、入力部１１に接続され、出力端子ＶＯＵＴは、ダイオードＤ１１を介して出力部１２に接続され、グランド端子ＧＮＤはグランド部２１に接続されている。またチップイネーブル端子ＣＥは、電源端子部１６に接続される。レギュレータ本体１３は、チップイネーブル端子ＣＥに与えられる信号に応じて、電圧の変換動作を実行したり、停止したりする。レギュレータ本体１３は、たとえば、チップイネーブル端子ＣＥに与えられる信号がハイレベルのときに、電圧の変換動作を実行し、前記信号がローレベルのときに、電圧の変換動作を停止する。

第１および第２抵抗部１４，１５は、出力部１２とグランド部２１との間に直接に接続され、フィードバック端子ＶＡＤＪに与えるための分圧電圧を生成する。第１抵抗部１４は、２つの抵抗素子Ｒ１１，Ｒ１２が直列に接続されて構成されている。第２抵抗部１５は、１つの抵抗素子Ｒ１３によって構成されている。本実施の形態では、第１抵抗部１４が２つの抵抗素子Ｒ１１，Ｒ１２によって構成されているが、第１抵抗部１４は３つ以上の抵抗素子が直接に接続されて構成されてもよく、第２抵抗部１５は１つの抵抗素子Ｒ１３によって構成されているが、２つ以上の抵抗素子が直接に接続されて構成されてもよい。

第１抵抗部１４の一方の端子が出力部１２に接続され、他方の端子が第２抵抗部１５の一方の接続端子に接続され、抵抗素子Ｒ２の他方の接続端子はグランド部２１に接続されている。すなわち抵抗素子Ｒ１１の一方の端子が出力部１２に接続され、他方の端子が抵抗素子Ｒ１２の一方の端子に接続され、抵抗素子Ｒ１２の他方の端子が抵抗素子Ｒ１３の一方の端子に接続され、抵抗素子Ｒ１３の他方の端子がグランド部２１に接続されている。第１および第２抵抗部１４，１５は出力部１２の電圧を分圧する。第１および第２抵抗部１４，１５の接続部位１８は、すなわち抵抗素子Ｒ１２と抵抗素子Ｒ１３との接続部位は、レギュレータ本体１３のフィードバック端子ＶＡＤＪに接続されている。

負電圧クランプ用のダイオードＤ１２は、アノードがグランド部２１に接続され、カソードが第１抵抗部１４の抵抗素子Ｒ１１と抵抗素子Ｒ１２との接続部位１９に接続されている。本実施の形態では、ダイオードＤ１２のカソードが、抵抗素子Ｒ１１を介して出力部１２に接続されている。

以上のようなレギュレータ装置１０では、出力部１２に不所望な負電圧が印加されるフェール時、すなわちダイオードＤ１２のアノードがグランド部２１から浮いた状態、言い換えればダイオードＤ１２のアノードにグランド部２１の電位よりも高い電位が与えられた状態となったときに、レギュレータ装置１０のグランドレベルと、負荷回路部１７のグランドレベルとに電位差が生じ、その電位差がダイオードＤ１２の順方向電圧Ｖｆ以上となると、図３に矢符Ｆで示すように、ダイオードＤ１２、抵抗素子Ｒ１１、ワイヤハーネスＷ／Ｈおよび負荷回路部１７の順番で電流が流れる。このとき、抵抗素子Ｒ１１，Ｒ１２の接続部位１９の電位は、グランド電位からダイオードＤ１２の順方向電圧Ｖｆだけ低い電位にクランプされる。順方向電圧Ｖｆは、たとえばシリコンに不純物をドーピングして形成されるダイオードであれば、０．７Ｖ程度である。したがって、グランド電位が０Ｖであるとき、抵抗素子Ｒ１１，Ｒ１２の接続部位１９の電位は−０．７Ｖ程度となる。

フィードバック端子ＶＡＤＪには、順方向電圧Ｖｆを抵抗素子Ｒ１２，Ｒ１３によって分圧した電圧が与えられる。フィードバック端子ＶＡＤＪに与えられる電圧をＶａｄｊとし、抵抗素子Ｒ１２の抵抗値をｒ１２とし，抵抗素子Ｒ１３の抵抗値をｒ１３としたとき、Ｖａｄｊは、−Ｖｆ＜Ｖａｄｊ＜０の範囲であって、Ｖａｄｊ＝−Ｖｆ×Ｒ３／（Ｒ２＋Ｒ３）となる。したがって、出力部１２の負電圧の大きさに係らず、フィードバック端子ＶＡＤＪに与えられる電圧の電圧値は、−Ｖｆを超える値となり、フィードバック端子ＶＡＤＪに大きな負電圧が印加されてしまうことが抑制され、これによってレギュレータ本体１３が損傷してしまうことが抑制される。

またダイオードＤ１２に電流が流れ続けたとしても、ダイオードＤ１２と直列に抵抗素子Ｒ１１が接続されているので、ダイオードＤ１２に流れる電流を制限することができ、ダイオードＤ１２の損傷を抑制することができる。したがって、出力側に負電圧が印加されたとしても故障しにくいレギュレータ装置１０を実現することができる。

抵抗素子Ｒ１１，Ｒ１２，Ｒ１３のそれぞれの抵抗値は、ダイオードＤ１２に電流が流れたときにダイオードＤ１２が損傷することが抑制されて、かつフィードバック端子ＶＡＤＪに与えられる負電圧をできるだけグランド電位に近づけることができるように設定される。

抵抗素子Ｒ１１の抵抗値をｒ１１とし、抵抗素子Ｒ１２の抵抗値をｒ１２とし、抵抗素子Ｒ１３の抵抗値をｒ１３とし、図１に示す従来の技術のレギュレータ装置１における抵抗素子Ｒ１の抵抗値をｒ１とし、抵抗素子Ｒ２の抵抗値をｒ２としたときに、ｒ１１＋ｒ１２＝ｒ１、ｒ１３＝ｒ２のときには、ｒ１２，ｒ１３は、式（１）を満たすように選ばれるのが好ましい。

一例について説明すると、たとえば従来の技術のレギュレータ装置１において、ｒ１＝１６．７ｋΩとし、ｒ２＝２２ｋΩとし、出力部５にＶｏｕｔ（＝−１．３６Ｖ）の電圧が印加される場合に、フィードバック端子ＶＡＤＪに与えられる電圧をＶａｄｊ１とすると、

となる。

ここで、本実施の形態のレギュレータ装置１０において、ｒ１１＝１．７ｋΩとし、ｒ１２＝１．５ｋΩとし、ｒ１３＝２２ｋΩとし、出力部５にＶｏｕｔ（＝−１．３６Ｖ）の電圧が印加される場合に、フィードバック端子ＶＡＤＪに与えられる電圧をＶａｄｊ２とすると、

となる。したがって、この例の場合では、ｒ１１／ｒ１２＝０．１１３程度に選ぶことによって、フィードバック端子ＶＡＤＪに与えられる負電圧を、図１に示すレギュレータ装置１においてフィードバック端子ＶＡＤＪに与えられる負電圧と、略同等とすることができる。

特に車両に搭載される電子機器のレギュレータ装置では、その出力部に負電圧が印加されることが発生するので、このような電子機器においてレギュレータ装置１０を用いることによって、電子機器におけるレギュレータ装置の故障が抑制されて、信頼性を向上させることができる。

図４は、本発明の実施の一形態の半導体集積回路装置２０を示す回路図である。半導体集積回路装置２０は、前述したレギュレータ装置１０を備えて構成されており、レギュレータ装置１０を構成する回路を半導体基板上に集積化して形成している。このようにレギュレータ装置１０を備える半導体集積回路装置２０は、小型で汎用性が高く、様々な電子機器において用いることができる。

図５は、本発明の実施の一形態のレギュレータ装置１０を備える電子機器である撮像装置３０の構成を示す図である。撮像装置３０は、前述したレギュレータ装置１０と、負荷回路部であるカメラモジュール１７Ａ、レギュレータ装置１０の出力部１２とカメラモジュール１７Ａとを接続する配線部３２と、カメラモジュール１７Ａの近傍で配線部３２とグランドとの間に接続されているコンデンサＣとを備えている。前記カメラモジュール１７Ａには、外部に設けられるカメラ１７Ｂが配線を介して接続されている。カメラ１７Ｂは、たとえばＣＣＤ（Charge Coupled Device）イメージセンサによって実現されている。

レギュレータ装置１０、カメラモジュール１７Ａ、配線部３２およびコンデンサＣは、たとえばメインボードに設けられている。レギュレータ装置１０は、前述したように半導体集積回路装置２０によって構成されてもよいし、ディスクリート部品によって構成されてもよい。レギュレータ装置１０の入力部１１には、入力電圧として、バッテリからの電圧が与えられ、レギュレータ装置１０は出力部１２からカメラモジュール１７Ａに供給されるべき電圧値の電圧を出力する。カメラモジュール１７Ａは、カメラ１７Ｂからの画像信号に予め定める画像処理を行う信号処理回路によって実現されている。

撮像装置３０では、前述したレギュレータ装置１０を備えることによって、レギュレータ装置の故障が抑制されて、安定した動作を実現することができ、信頼性が向上する。ここでは、撮像装置３０にレギュレータ装置１０を設けているが、撮像装置３０に限らず、他の電子機器において、レギュレータ装置１０を設ける場合であっても、同様の効果を達成することができる。

従来の技術のレギュレータ装置１の構成を示す回路図である。 レギュレータ装置１において発生する問題を説明する図である。 本発明の実施の一形態のレギュレータ装置１０の構成を示す回路図である。 本発明の実施の一形態の半導体集積回路装置２０を示す回路図である。 本発明の実施の一形態のレギュレータ装置１０を備える電子機器である撮像装置３０の構成を示す図である。

符号の説明

１０ レギュレータ装置
１１ 入力部
１２ 出力部
１３ レギュレータ本体
１４ 第１抵抗部
１５ 第２抵抗部
１６ 電源端子部
１７ 負荷回路部
１７Ａ カメラモジュール
１７Ｂ カメラ
１８ 接続部位
１９ 接続部位
２０ 半導体集積回路装置
３０ 撮像装置
Ｄ１１ ダイオード
Ｄ１２ ダイオード
Ｒ１１，Ｒ１２，Ｒ１３ 抵抗素子

Claims (2)

1. 入力部、出力部およびグランドに接続されるグランド部を有し、前記入力部に与えられる電圧の電圧値を変換して前記出力部から出力し、前記出力部における電圧を分圧した分圧電圧に応じて、前記出力部から出力する電圧を調整するレギュレータ装置であって、
   前記出力部に接続され、複数の抵抗素子が直列に接続されて構成される第１抵抗部と、
   前記出力部と前記グランド部との間で、前記第１抵抗部に直接に接続されて、前記第１抵抗部とともに前記分圧電圧を生成する第２抵抗部と、
   直列に接続される前記複数の抵抗素子の相互に接続される部位のいずれかにカソードが接続され、アノードが前記グランド部に接続されているダイオードを備えていることを特徴とするレギュレータ装置。
2. 請求項１に記載のレギュレータ装置を備えていることを特徴とする半導体集積回路装置。

Images