JP2017147545A - Ｍｅｍｓ素子およびその製造方法 - Google Patents
Ｍｅｍｓ素子およびその製造方法 Download PDFInfo
- Publication number
- JP2017147545A JP2017147545A JP2016026930A JP2016026930A JP2017147545A JP 2017147545 A JP2017147545 A JP 2017147545A JP 2016026930 A JP2016026930 A JP 2016026930A JP 2016026930 A JP2016026930 A JP 2016026930A JP 2017147545 A JP2017147545 A JP 2017147545A
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- insulating film
- substrate
- movable electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 125000006850 spacer group Chemical group 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000005530 etching Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 230000006378 damage Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000010255 response to auditory stimulus Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
【課題】ＭＥＭＳ素子の破壊を防止するとともに、感度の低下や変動を抑制することができるＭＥＭＳ素子およびその製造方法を提供する。
【解決手段】シリコン基板１と可動電極となるダイアフラム膜３の間に第２のスペーサー１２が形成する。このスペーサーの端部の断面を逆テーパー形状に形成することにより、可動電極の破損あるいは可動電極が変形、変位することがなく、ＭＥＭＳ素子の感度の低下や変動を防止する。
【選択図】図２
【解決手段】シリコン基板１と可動電極となるダイアフラム膜３の間に第２のスペーサー１２が形成する。このスペーサーの端部の断面を逆テーパー形状に形成することにより、可動電極の破損あるいは可動電極が変形、変位することがなく、ＭＥＭＳ素子の感度の低下や変動を防止する。
【選択図】図２
Description
本発明は、ＭＥＭＳ素子に関し、特にマイクロフォン、各種センサ、スイッチ等として用いられる容量型のＭＥＭＳ素子に関する。
従来、半導体プロセスを用いたＭＥＭＳ(Micro Electro Mechanical Systems)素子は、半導体基板上に固定電極、犠牲層（絶縁膜）および可動電極を形成した後、犠牲層の一部を除去することで、スペーサーを介して固定された固定電極と可動電極との間にエアーギャップ（中空）構造が形成されている。
例えば、容量型のＭＥＭＳ素子であるコンデンサマイクロフォンでは、音圧を通過させる複数の貫通孔を備えた固定電極と、音圧を受けて振動する可動電極（ダイアフラム膜）とを対向して配置し、音圧を受けて振動する可動電極の変位を電極間の容量変化として検出する構成となっている。
このような構造のＭＥＭＳ素子は、一般的に次のように形成される。まず。表面の結晶方位が（１００）面のシリコン基板１を用意し、表面に熱酸化により厚さ０．２〜１．０μｍの絶縁膜２ａを形成する。さらに絶縁膜２ａ上にＣＶＤ（Chemical Vaper Deposition）法により厚さ０．２〜１．０μｍのポリシリコン膜を形成し、通常のフォトリソグラフ法によりパターニングを行い、可動電極となるダイアフラム膜３を形成する（図３ａ）。
その後、表面全面に、厚さ２〜４μｍのＵＳＧ（Undoped Silicate Glass）膜４を積層する。このＵＳＧ膜は、犠牲層を構成する膜となる。さらにＵＳＧ膜４上に、固定電極となる厚さ０．１〜１．０μｍのポリシリコン膜５を形成した後、表面全面に厚さ０．１〜２．０μｍのシリコン窒化膜６を堆積形成する（図３ｂ）。
次に、先に形成したＵＳＧ膜４を後工程で除去するため、シリコン窒化膜６および固定電極となるポリシリコン膜５の一部をエッチング除去して複数の貫通孔７を形成し、ＵＳＧ膜４の表面の一部を露出させる（図３ｃ）。
可動電極となるダイアフラム膜３、固定電極となるポリシリコン膜５のそれぞれに接触する配線部８を形成する（図３ｄ）。その後、シリコン基板１の裏面側から絶縁膜２ａが露出するまでシリコン基板１を除去し、図３（ｅ）に示すようにバックチャンバー９を形成する。
その後、可動電極と固定電電極の間を中空構造とするため、ＵＳＧ膜４を貫通孔７からエッチングする。ここで使用するエッチング液は、配線部８を構成する配線材料とのエッチング選択比が高く、等方性エッチングを行うことができるフッ酸系の混酸水溶液を用いる。具体的にはフッ酸、フッ化アンモニウム、酢酸の混合液を用いる。
その結果、図３（ｆ）に示すように、可動電極となるダイアフラム膜３と固定電極となるポリシリコン膜５の間に、エアーギャップ１０が形成され、ＵＳＧ膜４の一部が第１のスペーサー１１として残ると同時に、シリコン基板１と可動電極となるダイアフラム膜３との間に形成された絶縁膜２ａもエッチングされ、絶縁膜２ａの一部が第２のスペーサー１２ａとして残ることになる。第１のスペーサー１１および第２のスペーサー１２ａをエッチングにより形成する例は、例えば特許文献１に記載されている。
従来提案されているＭＥＭＳ素子では、可動電極を構成するダイアフラム膜３に圧力が加わると、図４に示すように、第２のスペーサー１２ａと可動電極を構成するダイアフラム膜３の接続点１３に応力が集中し、この部分で、可動電極を構成するダイアフラム膜３に破壊が生じやすくなってしまうという問題点があった。
さらにこのような応力集中が発生すると、第２のスペーサー１２ａと可動電極を構成するダイアフラム膜３の接触部の応力を緩和しようとして、ダイアフラム膜３が変形、変位し、ＭＥＭＳ素子の感度が低下したり、変動したりするという問題も発生してしまう。
本発明は、上記問題点を解消し、ＭＥＭＳ素子の破壊を防止するとともに、感度の低下
や変動を抑制することができるＭＥＭＳ素子およびその製造方法を提供することを目的と
する。
や変動を抑制することができるＭＥＭＳ素子およびその製造方法を提供することを目的と
する。
上記目的を達成するため、本願請求項１に係る発明は、バックチャンバーを備えた基板と、該基板上に、第１のスペーサーを挟んで固定電極と可動電極とを配置することでエアーギャップが形成されたＭＥＭＳ素子において、前記基板と前記可動電極の間に第２のスペーサーを備え、該第２のスペーサーを構成する絶縁膜は、１層あるいは多層膜によって構成されており、前記第２のスペーサーと前記基板の接触部は、前記バックチャンバーより前記可動電極の中心方向と反対方向に後退し、前記第２のスペーサーと前記可動電極の接触部は、前記第２のスペーサーと前記基板の接触部より前記可動電極の中心方向に配置した構造となっていることを特徴とする。
本願請求項２に係る発明は、請求項１記載のＭＥＭＳ素子において、前記第２のスペーサーを構成する絶縁膜は、前記基板に近いほど、不純物濃度が高いことを特徴とする。
本願請求項３に係る発明は、バックチャンバーを備えた基板上に、第１のスペーサーを挟んで固定電極と可動電極とを配置したＭＥＭＳ素子の製造方法において、前記基板上に第２のスペーサーを構成する絶縁膜を、第２のスペーサー形成時のエッチングレートが、前記基板に接触する側の前記第２のスペーサーを構成する絶縁膜のエッチングレートが後工程で形成する前記可動電極に接触する側の前記第２のスペーサーを構成する絶縁膜のエッチングレートより速くなる膜となるように形成する工程と、前記第２のスペーサーを構成する絶縁膜上に、前記可動電極を形成する工程と、前記可動電極上に、前記第１のスペーサーを構成する絶縁膜を形成する工程と、前記第１のスペーサーを構成する絶縁膜上に、前記固定電極を形成する工程と、前記固定電極に貫通孔を形成する工程と、前記基板の一部を除去し、前記バックチャンバーを形成する工程と、前記貫通孔から前記第１のスペーサーを構成する絶縁膜の一部をエッチング除去し、前記第１のスペーサーを形成し、前記固定電極と前記可動電極の間にエアーギャップを形成するとともに、前記第２のスペーサーを構成する絶縁膜の一部をエッチング除去し、前記第２のスペーサーを構成する絶縁膜と前記基板の接触部は、前記バックチャンバーより前記可動電極の中心方向と反対方向に後退し、前記第２のスペーサーを構成する絶縁膜と前記可動電極の接触部は、前記第２のスペーサーを構成する絶縁膜と前記基板の接触部より前記可動電極の中心方向に配置した構造となっている第２のスペーサーを形成する工程と、を含むことを特徴とする。
本願請求項４に係る発明は、請求項３記載のＭＥＭＳ素子の製造方法において、前記第２のスペーサーを形成する絶縁膜が多層構造からなり、前記基板上に第２のスペーサーを構成する絶縁膜を形成する工程は、前記第２のスペーサーを構成する絶縁膜を、前記第２のスペーサー形成時のエッチングレートが、前記基板に接触する絶縁膜のエッチングレートが該絶縁膜に接触する絶縁膜のエッチングレートより速くなる膜となるように積層形成することを特徴とする。
本願請求項５に係る発明は、請求項３記載のＭＥＭＳ素子の製造方法において、前記基板上に第２のスペーサーを構成する絶縁膜を形成する工程は、前記第２のスペーサーを構成する絶縁膜を、前記基板を熱酸化した後、該基板に不純物をイオン注入し熱酸化することで形成することを特徴とする。
本願請求項６に係る発明は 請求項３記載のＭＥＭＳ素子の製造方法において、前記基板は高濃度のＮ型あるいはＰ型の基板であって、前記第２のスペーサーを構成する絶縁膜を形成する工程は、前記第２のスペーサーを構成する絶縁膜を、前記高濃度のＮ型あるいはＰ型の基板を熱酸化することで形成することを特徴とする。
本発明のＭＥＭＳ素子は、可動電極に圧力が加わった場合に発生する応力が、基板と可動電極の間に形成されるスペーサーと可動電極との接続点のみに集中するのではなく、可動電極に分散させる構造となっているため、可動電極が破壊に至るのを防止することができる。また、特に基板と可動電極の間に形成されるスペーサーと可動電極との接触部に過度の応力集中することがないので、可動電極が変形、変位することもなく、感度の低下や変動を抑制することができるという利点がある。
また本発明のＭＥＭＳ素子の製造方法は、通常の半導体装置の製造工程で、一般的に用いられている工程のみで構成されているため、非常に安定的に、また安価にＭＥＭＳ素子を形成することができるという利点がある。特に第２のスペーサーは非常に薄く、所望の形状を安定的に形成できる点で優れている。
本発明に係るＭＥＭＳ素子は、基板と可動電極の間に形成されるスペーサーが、所定の構造となる構成としている。即ち、基板との接触部がバックチャンバーよりエアーギャップの中心方向（固定電極の中心方向あるいは可動電極の中心方向）と反対側に後退し、可動電極との接触部が基板との接触部に比べて、エアーギャップの中心方向に配置する構成としている。
このように構成すると、基板と可動電極の間に形成されるスペーサーの端部の断面形状が逆テーパー形状となり、このスペーサーと可動電極の接続点に発生していた応力集中が、可動電極に分散するようになる。その結果、可動電極の破損、あるいは可動電極が変形、変位することがなくなり、ＭＥＭＳ素子の感度の低下や変動を防止することが可能となる。以下、本発明のＭＥＭＳ素子の製造方法に従い、本発明の実施例について説明する。
本発明の実施例について説明する。まず、結晶方位（１００）面のシリコン基板１上に、厚さ０．０１〜０．１μｍ程度の熱酸化膜を形成する。そして、ボロンを注入エネルギーが３０〜１００ｅＶ、ドーズ量が１×１０14〜１×１０16ｃｍ-2の条件でイオン注入し、熱酸化により０．１〜１．０μｍの絶縁膜２を形成する。このように形成した絶縁膜２は、シリコン基板１に近いほど、不純物濃度が高くなる。
次に、絶縁膜２上に、ＣＶＤ（Chemical Vapor Deposition）法により厚さ０．５〜１．０μｍの導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、可動電極となるダイアフラム膜３を形成する（図１ａ）。
その後、従来同様、表面前面に、厚さ２．０〜４．０μｍのＵＳＧ(Undoped Silicate Glass)膜４を積層する。このＵＳＧ膜は、犠牲層を構成する膜となる。さらにＵＳＧ膜４上に、固定電極となる厚さ０．１〜１．０μｍ程度の導電性ポリシリコン膜５を積層形成し、前面に厚さ０．２μｍのシリコン窒化膜６を積層形成する（図１ｂ）。
次に、先に形成したＵＳＧ膜４を後工程で除去するため、シリコン窒化膜６および固定電極となるポリシリコン膜５の一部をエッチング除去して複数の貫通孔７を形成し、ＵＳＧ膜４の表面の一部を露出させる。また、固定電極あるいは可動電極にそれぞれ接触する配線膜の形成予定領域のシリコン窒化膜６の一部もエッチング除去する（図１ｃ）。
次に、ダイアフラム膜３の一部を露出させ、露出したダイアフラム膜３に接触する配線膜８および固定電極となるポリシリコン膜５に接触する配線膜８を、それぞれ形成する（図１ｄ）。この配線膜８は、アルミニウム等の導体膜から構成されている。
その後、シリコン基板１の裏面側から絶縁膜２が露出するまでシリコン基板１を除去し、バックチャンバー９を形成する（図１ｅ）。
その後、可動電極と固定電電極の間を中空構造とするため、ＵＳＧ膜４を貫通孔７からエッチングする。ここで使用するエッチング液は、配線部８を構成する配線材料とのエッチング選択比が高く、等方性エッチングを行うことができるフッ酸系の混酸水溶液を用いる。具体的にはフッ酸、フッ化アンモニウム、酢酸の混合液を用いる。このエッチング液は、不純物濃度に差があるとき、エッチングレート（速度）も変化する。即ち、不純物濃度が高いほどエッチングレートが速くなるエッチング液を用いることにする。
このようなエッチング液を用いてエッチングを行うと、可動電極となるダイアフラム膜３と固定電極となるポリシリコン膜５の間に、エアーギャップ１０が形成され、ＵＳＧ膜４の一部が第１のスペーサー１１として残ると同時に、基板１とダイアフラム膜３との間に形成された絶縁膜２もエッチングされ、絶縁膜２の一部が第２のスペーサー１２として残ることになる。
特に本発明では、先に説明したように、絶縁膜２は、シリコン基板１に近いほど、不純物濃度が高くなるように形成しているため、上記エッチング液に対するエッチングレートがシリコン基板１に近いほど速くなる。その結果、図２に示すように、第２のスペーサー１２の端部の断面形状を、逆テーパー形状に形成することができる（図１ｆ）。
このような構造により、可動電極を構成するダイアフラム膜３に圧力が加わると、従来構造では、第２のスペーサー１２ａと可動電極を構成するダイアフラム膜３の接続点に集中していた応力が可動電極を構成するダイアフラム膜３に分散し、破壊を防止することができることになる。また、可動電極を構成するダイアフラム膜３が変形、変位することがなくなり、ＭＥＭＳ素子の感度の低下や変動を防止することが可能となる。
以上、本発明の実施例について説明したが、絶縁膜に不純物濃度を持たせて、エッチングに対するエッチングレートを変更させる方法は、イオン注入法に限定されるものではなく、基板にＮ型あるいはＰ型の高濃度基板を用いて熱酸化する方法でもよい。またスペーサーの断面形状の逆テーパー形状の角度は、種々変更可能であり、ウエットエッチング方法は、所望のエッチング液を用いることも可能である。
また、基板と可動電極の間に形成されるスペーサーとなる絶縁膜は、１層構造に限定されるものではなく、エッチングレートの異なる複数層で構成し、最下層のエッチングレートが最も速く、最上層のエッチングレートが最も遅くなるように積層すればよい。
１：シリコン基板、２、２ａ：絶縁膜、３：ダイアフラム膜、４：ＵＳＧ膜、５：ポリシリコン膜、６：シリコン窒化膜、７：貫通孔、８：配線部、９：バックチャンバー、１０：エアーギャップ、１１：第１のスペーサー、１２、１２ａ：第２のスペーサー、１３：接続点
Claims (6)
- バックチャンバーを備えた基板と、該基板上に、第１のスペーサーを挟んで固定電極と可動電極とを配置することでエアーギャップが形成されたＭＥＭＳ素子において、
前記基板と前記可動電極の間に第２のスペーサーを備え、
該第２のスペーサーを構成する絶縁膜は、１層あるいは多層膜によって構成されており、前記第２のスペーサーと前記基板の接触部は、前記バックチャンバーより前記可動電極の中心方向と反対方向に後退し、前記第２のスペーサーと前記可動電極の接触部は、前記第２のスペーサーと前記基板の接触部より前記可動電極の中心方向に配置した構造となっていることを特徴とするＭＥＭＳ素子。 - 請求項１記載のＭＥＭＳ素子において、前記第２のスペーサーを構成する絶縁膜は、前記基板に近いほど、不純物濃度が高いことを特徴とするＭＥＭＳ素子。
- バックチャンバーを備えた基板上に、第１のスペーサーを挟んで固定電極と可動電極とを配置したＭＥＭＳ素子の製造方法において、
前記基板上に第２のスペーサーを構成する絶縁膜を、第２のスペーサー形成時のエッチングレートが、前記基板に接触する側の前記第２のスペーサーを構成する絶縁膜のエッチングレートが後工程で形成する前記可動電極に接触する側の前記第２のスペーサーを構成する絶縁膜のエッチングレートより速くなる膜となるように形成する工程と、
前記第２のスペーサーを構成する絶縁膜上に、前記可動電極を形成する工程と、
前記可動電極上に、前記第１のスペーサーを構成する絶縁膜を形成する工程と、
前記第１のスペーサーを構成する絶縁膜上に、前記固定電極を形成する工程と、
前記固定電極に貫通孔を形成する工程と、
前記基板の一部を除去し、前記バックチャンバーを形成する工程と、
前記貫通孔から前記第１のスペーサーを構成する絶縁膜の一部をエッチング除去し、前記第１のスペーサーを形成し、前記固定電極と前記可動電極の間にエアーギャップを形成するとともに、前記第２のスペーサーを構成する絶縁膜の一部をエッチング除去し、前記第２のスペーサーを構成する絶縁膜と前記基板の接触部は、前記バックチャンバーより前記可動電極の中心方向と反対方向に後退し、前記第２のスペーサーを構成する絶縁膜と前記可動電極の接触部は、前記第２のスペーサーを構成する絶縁膜と前記基板の接触部より前記可動電極の中心方向に配置した構造となっている第２のスペーサーを形成する工程と、を含むことを特徴とするＭＥＭＳ素子の製造方法。 - 請求項３記載のＭＥＭＳ素子の製造方法において、前記第２のスペーサーを形成する絶縁膜が多層構造からなり、前記基板上に第２のスペーサーを構成する絶縁膜を形成する工程は、前記第２のスペーサーを構成する絶縁膜を、前記第２のスペーサー形成時のエッチングレートが、前記基板に接触する絶縁膜のエッチングレートが該絶縁膜に接触する絶縁膜のエッチングレートより速くなる膜となるように積層形成することを特徴とするＭＥＭＳ素子の製造方法。
- 請求項３記載のＭＥＭＳ素子の製造方法において、前記基板上に第２のスペーサーを構成する絶縁膜を形成する工程は、前記第２のスペーサーを構成する絶縁膜を、前記基板を熱酸化した後、該基板に不純物をイオン注入し熱酸化することで形成することを特徴とするＭＥＭＳ素子の製造方法。
- 請求項３記載のＭＥＭＳ素子の製造方法において、前記基板は高濃度のＮ型あるいはＰ型の基板であって、前記第２のスペーサーを構成する絶縁膜を形成する工程は、前記第２のスペーサーを構成する絶縁膜を、前記高濃度のＮ型あるいはＰ型の基板を熱酸化することで形成することを特徴とするＭＥＭＳ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016026930A JP6645652B2 (ja) | 2016-02-16 | 2016-02-16 | Ｍｅｍｓ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016026930A JP6645652B2 (ja) | 2016-02-16 | 2016-02-16 | Ｍｅｍｓ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017147545A true JP2017147545A (ja) | 2017-08-24 |
| JP6645652B2 JP6645652B2 (ja) | 2020-02-14 |
Family
ID=59682469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016026930A Active JP6645652B2 (ja) | 2016-02-16 | 2016-02-16 | Ｍｅｍｓ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6645652B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019042872A (ja) * | 2017-09-02 | 2019-03-22 | 新日本無線株式会社 | Ｍｅｍｓ素子及びその製造方法 |
-
2016
- 2016-02-16 JP JP2016026930A patent/JP6645652B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019042872A (ja) * | 2017-09-02 | 2019-03-22 | 新日本無線株式会社 | Ｍｅｍｓ素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6645652B2 (ja) | 2020-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5129456B2 (ja) | 梁部を備えた構造体の製造方法およびｍｅｍｓデバイス | |
| JP6405276B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6151541B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6356512B2 (ja) | Ｍｅｍｓ素子 | |
| JP2010074523A (ja) | 犠牲層のエッチング方法、ｍｅｍｓデバイスの製造方法およびｍｅｍｓデバイス | |
| JP6345926B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6540160B2 (ja) | Ｍｅｍｓ素子 | |
| JP6582274B2 (ja) | Ｍｅｍｓ素子 | |
| JP5067209B2 (ja) | ファブリペロー干渉計 | |
| JP6214219B2 (ja) | Ｍｅｍｓ素子 | |
| JP6645652B2 (ja) | Ｍｅｍｓ素子の製造方法 | |
| CN211352442U (zh) | Mems麦克风 | |
| JP2009270961A (ja) | Ｍｅｍｓセンサおよびその製造方法 | |
| JP2015188946A (ja) | Ｍｅｍｓ素子 | |
| JP2017121028A (ja) | Ｍｅｍｓ素子 | |
| JP6209041B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6659027B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6863545B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| CN107799386B (zh) | 半导体装置及其制造方法 | |
| JP6382032B2 (ja) | Ｍｅｍｓ素子 | |
| JP2015188947A (ja) | Ｍｅｍｓ素子 | |
| JP2016007681A (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6679044B2 (ja) | Ｍｅｍｓ素子 | |
| JP6662509B2 (ja) | Ｍｅｍｓ素子 | |
| JP7120543B2 (ja) | Ｍｅｍｓ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6645652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |