JP2017130479A - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP2017130479A JP2017130479A JP2016006896A JP2016006896A JP2017130479A JP 2017130479 A JP2017130479 A JP 2017130479A JP 2016006896 A JP2016006896 A JP 2016006896A JP 2016006896 A JP2016006896 A JP 2016006896A JP 2017130479 A JP2017130479 A JP 2017130479A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic component
- hole
- substrate
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
Abstract
Description
この発明に係る電子部品の第1の実施形態である電子部品100について、図1を用いて説明する。ここでは、電子部品100の例として、ESD保護デバイスを取り上げる。
この発明に係る電子部品の第1の実施形態の第1の変形例である電子部品100Bについて、図3を用いて説明する。電子部品100Bの例として、電子部品100と同様にESD保護デバイスを取り上げる。
この発明に係る電子部品の第1の実施形態の第2の変形例である電子部品100Cについて、図4を用いて説明する。電子部品100Cの例として、電子部品100と同様にESD保護デバイスを取り上げる。
この発明に係る電子部品の第2の実施形態である電子部品200について、図5を用いて説明する。ここでは、電子部品200の例として、薄膜コンデンサを取り上げる。
この発明に係る電子部品の第2の実施形態の第2の変形例である電子部品200Aについて、図6を用いて説明する。電子部品200Aの例として、電子部品200と同様に薄膜コンデンサを取り上げる。
1 基板
2 機能部
3 樹脂層
3a 第1の樹脂層
3b 第2の樹脂層
4 機能素子
5a、5b 回路部
5a1、5b1 第1の電極
5a2、5b2 配線部
6a、6b 端子電極
6a1、6b1 基材
6a11、6b11 第2の電極
6a12、6b12 連結部
7 保護層
7a 第1の保護層
7b 第2の保護層
A1a、A1b 第1の貫通孔
A2a、A2b 第2の貫通孔
IEa、IEb 内部電極
Claims (4)
- 基板と、機能部と、樹脂層とを備えた電子部品であって、
前記機能部は、機能素子と、回路部と、端子電極とを備え、前記回路部および前記端子電極が前記基板の一方主面上に配置されており、
前記回路部は、第1の電極と、前記機能素子と前記第1の電極とに接続された配線部とを含み、
前記端子電極は、第2の電極と、前記第1の電極と前記第2の電極とに接続された連結部とを含み、
前記樹脂層は、第1の樹脂層と、第2の樹脂層とを備え、
前記第1の樹脂層は、前記基板の一方主面上に配置され、かつ第1の貫通孔を有しており、
前記第2の樹脂層は、前記第1の樹脂層の前記基板の一方主面と対向していない表面側に配置され、かつ第2の貫通孔を有しており、
前記第2の電極は、前記第1の樹脂層の前記基板の一方主面と対向していない表面側に配置され、かつ前記第2の貫通孔を介して一部が露出しており、
前記連結部は、前記第1の貫通孔内に配置されており、
前記第1の電極と、前記第1の貫通孔と、前記第2の電極と、前記第2の貫通孔とは、それぞれを前記基板の一方主面側から見たときに、それぞれが相互に重なり合っていることを特徴とする、電子部品。 - 前記第1の電極、前記第1の貫通孔、前記第2の電極、および前記第2の貫通孔を前記基板の一方主面側から見たときに、それぞれの平面図形の重心が同一軸線上にあることを特徴とする、請求項1に記載の電子部品。
- 一方主面側から見た前記基板が対称軸を有しており、
前記端子電極は、偶数個備えられており、かつ前記基板の一方主面上に前記対称軸について対称に配置されていることを特徴とする、請求項1または2に記載の電子部品。 - 前記第2の貫通孔を介して露出している前記第2の電極上に、はんだバンプが接続されていることを特徴とする、請求項1ないし3のいずれか1項に記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016006896A JP6668771B2 (ja) | 2016-01-18 | 2016-01-18 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016006896A JP6668771B2 (ja) | 2016-01-18 | 2016-01-18 | 電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017130479A true JP2017130479A (ja) | 2017-07-27 |
JP6668771B2 JP6668771B2 (ja) | 2020-03-18 |
Family
ID=59396717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016006896A Active JP6668771B2 (ja) | 2016-01-18 | 2016-01-18 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6668771B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068934A (ja) * | 2001-08-30 | 2003-03-07 | Ibiden Co Ltd | 半導体チップ |
WO2014132937A1 (ja) * | 2013-02-28 | 2014-09-04 | 株式会社村田製作所 | Esd保護デバイス |
JP2014167987A (ja) * | 2013-02-28 | 2014-09-11 | Murata Mfg Co Ltd | 半導体装置 |
WO2014162795A1 (ja) * | 2013-04-05 | 2014-10-09 | 株式会社村田製作所 | Esd保護デバイス |
-
2016
- 2016-01-18 JP JP2016006896A patent/JP6668771B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068934A (ja) * | 2001-08-30 | 2003-03-07 | Ibiden Co Ltd | 半導体チップ |
WO2014132937A1 (ja) * | 2013-02-28 | 2014-09-04 | 株式会社村田製作所 | Esd保護デバイス |
JP2014167987A (ja) * | 2013-02-28 | 2014-09-11 | Murata Mfg Co Ltd | 半導体装置 |
WO2014162795A1 (ja) * | 2013-04-05 | 2014-10-09 | 株式会社村田製作所 | Esd保護デバイス |
Also Published As
Publication number | Publication date |
---|---|
JP6668771B2 (ja) | 2020-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4659488B2 (ja) | 半導体装置及びその製造方法 | |
TWI710085B (zh) | 半導體結構及其製造方法 | |
JP4897451B2 (ja) | 半導体装置 | |
US9585254B2 (en) | Electronic device | |
KR100744126B1 (ko) | 메탈을 용융시켜서 재배선하는 웨이퍼 레벨 패키지 제조방법 | |
CN106971997A (zh) | 半导体结构及其制造方法 | |
JP4097660B2 (ja) | 半導体装置 | |
KR100879191B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101890711B1 (ko) | 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법 | |
US9065420B2 (en) | Fabrication method of acoustic wave device | |
US20190044497A1 (en) | Elastic wave device | |
CN108364924B (zh) | 半导体装置以及半导体装置的制造方法 | |
US20150162327A1 (en) | Semiconductor module | |
US8872318B2 (en) | Through interposer wire bond using low CTE interposer with coarse slot apertures | |
TWI579937B (zh) | 基板結構及其製法暨導電結構 | |
JP6672820B2 (ja) | 電子部品 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
JP6668771B2 (ja) | 電子部品 | |
US9153510B2 (en) | Semiconductor device and method of manufacturing the same | |
US20120056318A1 (en) | Semiconductor device | |
US9978723B2 (en) | Semiconductor device | |
KR20110114912A (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP3885890B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20180082967A1 (en) | Semiconductor structure and manufacturing method thereof | |
JP2019102651A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6668771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |