JP2017130479A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2017130479A
JP2017130479A JP2016006896A JP2016006896A JP2017130479A JP 2017130479 A JP2017130479 A JP 2017130479A JP 2016006896 A JP2016006896 A JP 2016006896A JP 2016006896 A JP2016006896 A JP 2016006896A JP 2017130479 A JP2017130479 A JP 2017130479A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
hole
substrate
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016006896A
Other languages
English (en)
Other versions
JP6668771B2 (ja
Inventor
林 泰伸
Yasunobu Hayashi
泰伸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016006896A priority Critical patent/JP6668771B2/ja
Publication of JP2017130479A publication Critical patent/JP2017130479A/ja
Application granted granted Critical
Publication of JP6668771B2 publication Critical patent/JP6668771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms

Abstract

【課題】実装に必要な面積が小さく、信頼性の高い電子部品を提供する。【解決手段】電子部品100は、基板1と機能部2と樹脂層3とを備える。機能部2は、機能素子4と回路部5aと端子電極6aとを備える。回路部5aは、第1の電極5a1を含む。端子電極6aは、第2の電極6a11を含む。樹脂層3は、基板1の一方主面上に配置され、第1の貫通孔A1aを有する第1の樹脂層3aと、第1の樹脂層3aの表面上に配置され、第2の貫通孔A2aを有する第2の樹脂層3bとを備える。第2の電極6a11は、第1の樹脂層3aの表面上に配置され、かつ第2の貫通孔A2aを介して一部が露出している。第1の電極5a1と、第1の貫通孔A1aと、第2の電極6a11と、第2の貫通孔A2aとは、それぞれを基板1の一方主面側から見たときに、それぞれが相互に重なり合っている。【選択図】図1

Description

この発明は、電子部品に関するものであり、特に基板と、機能素子と回路部と端子電極とを備えた機能部と、樹脂層とを備えた電子部品に関する。
通信機器などの電子機器の小型化の要請により、電子機器の回路基板上への電子部品の高密度実装が要求されている。また、実装された電子部品の端子電極と、回路基板上の実装用電極との接続が、確実に行なわれることも重要である。
例えば、国際公開第2014/192429号(特許文献1)には、回路基板上の実装用電極と接続される電子部品の端子電極の一例が提案されている。
図7は、特許文献1に記載されている電子部品(半導体装置)300の断面図である。電子部品300は、基板301と第1の樹脂層303aと第2の樹脂層303bと機能素子304と第1の電極305a、305bと第2の電極306a11、306b11と連結部306a12、306b12とSiN保護層307とを備えている。第2の電極306a11、306b11は、不図示の回路基板上の実装用電極と接続される端子電極となっている。
第1の樹脂層303aは、2つの第1の貫通孔A1a、A1bを有しており、第2の樹脂層303bは、2つの第2の貫通孔A2a、A2bを有している。そして、一方の第1の貫通孔A1aには連結部306a12の一部が配置され、他方の第1の貫通孔A1bには連結部306b12の一部が配置されている。また、一方の第2の貫通孔A2aから第2の電極306a11が露出し、他方の第2の貫通孔A2bから第2の電極306b11が露出している。電子部品300において、基板301は半導体Siからなり、機能素子304はESD保護回路である。
すなわち、電子部品300では、第1の電極305aと第2の電極306a11とは、上面視(第2の樹脂層303bの外表面から電子部品300を見た場合を指す)で第2の電極306a11と重ならない位置にある第1の貫通孔A1aを通る連結部306a12により接続されている。同様に、第1の電極305bと第2の電極306b11とは、上面視で第2の電極306b11と重ならない位置にある第1の貫通孔A1bを通る連結部306b12により接続されている。
国際公開第2014/192429号
電子部品300では、外部接続用の第2の電極306a11が、連結部306a12によって、第2の電極306a11と重ならない位置にある第1の貫通孔A1aを通るように引き回されているため、電子部品の実装に必要な面積が大きくなる。
また、この構造では、例えば第2の電極306a11の露出面上にはんだバンプを形成して実装基板に実装したときに、電子部品300と基板との熱膨張係数差によって、熱応力、すなわち熱歪みが発生してしまう。そして、熱歪みの影響により、第1の電極305aと連結部306a12との間、および第1の電極305bと連結部306b12との間の接続が不十分となり、電子部品の信頼性が低下する虞がある。
そこで、この発明の目的は、実装に必要な面積が小さく、信頼性の高い電子部品を提供することである。
この発明では、実装に必要な面積が小さく、また信頼性の高い電子部品を得るため、電子部品の配線構造の改良が図られる。
この発明に係る電子部品は、基板と、機能部と、樹脂層とを備えている。
機能部は、機能素子と、回路部と、端子電極とを備え、回路部および端子電極が基板の一方主面上に配置されている。回路部は、第1の電極と、機能素子と第1の電極とに接続された配線部とを含んでいる。端子電極は、第2の電極と、第1の電極と第2の電極とに接続された連結部とを含んでいる。
樹脂層は、第1の樹脂層と、第2の樹脂層とを備えている。第1の樹脂層は、基板の一方主面上に配置され、かつ第1の貫通孔を有している。第2の樹脂層は、第1の樹脂層の基板の一方主面と対向していない表面側に配置され、かつ第2の貫通孔を有している。
第2の電極は、第1の樹脂層の基板の一方主面と対向していない表面側に配置され、かつ第2の貫通孔を介して一部が露出している。また、連結部は、第1の貫通孔内に配置されている。
そして、第1の電極と、第1の貫通孔と、第2の電極と、第2の貫通孔とは、それぞれを基板の一方主面側から見たときに、それぞれが相互に重なり合っている。
上記の電子部品では、第1の電極と、連結部がその内部に配置されている第1の貫通孔と、第2の電極と、第2の貫通孔とは、それぞれを基板の一方主面側から見たときに、それぞれが相互に重なり合っている。そのため、連結部の引き回しが少なく、電子部品の実装に必要な面積が小さくなる。
また、上記の構造を有するため、第2の電極の露出面上にはんだバンプを形成したときに、発生する熱歪みの不均一度が小さくなる。したがって、第1の電極と連結部との間の接続が強固となり、電子部品の信頼性が高くなる。
この発明に係る電子部品は、以下の特徴を備えることが好ましい。すなわち、第1の電極、第1の貫通孔、第2の電極、および第2の貫通孔を基板の一方主面側から見たときに、それぞれの平面図形の重心が同一軸線上にある。
上記の電子部品では、電子部品の実装に必要な面積がさらに小さくなる。また、第2の電極の露出面上にはんだバンプを形成したときに、発生する熱歪みの不均一度がさらに小さくなる。したがって、第1の電極と連結部との間の接続がさらに強固となり、電子部品の信頼性がさらに高くなる。
この発明に係る電子部品、およびその好ましい実施形態は、以下の特徴を備えることが好ましい。すなわち、一方主面側から見た基板が対称軸を有しており、端子電極は、偶数個備えられており、かつ基板の一方主面上に対称軸について対称に配置されている。
上記の電子部品では、端子電極の数が偶数個備えられており、かつ基板の一方主面上に対称軸について対称に配置されているため、電子部品内部に発生する熱歪みの不均一度が小さく、かつ対称となる。したがって、電子部品の信頼性がさらに高くなる。
この発明に係る電子部品、およびその好ましい実施形態は、以下の特徴を備えることが好ましい。すなわち、第2の貫通孔を介して露出している第2の電極上に、はんだバンプが接続されている。
上記の電子部品では、第2の貫通孔を介して露出している第2の電極上に、はんだバンプが接続されているため、前述の効果に加え、電子部品が電子機器の回路基板上へ実装されるときに、電子部品と回路基板との距離を一定に保つことができ、電子部品の回路基板上における傾きが低減される。
この発明に係る電子部品では、連結部の引き回しを短くすることができるため、電子部品の実装に必要な面積が小さくなる。そして、第2の電極の露出面上にはんだバンプを形成したときに、発生する熱歪みの不均一度が小さくなるため、第1の電極と連結部との間の接続が強固となり、電子部品の信頼性が高くなる。
この発明に係る電子部品の第1の実施形態である電子部品100の断面図、およびそれぞれの電極と貫通孔との位置関係を示した上面図である。 この発明に係る電子部品の第1の実施形態において、第1の被覆層および第2の被覆層の形成領域が、電子部品100と異なる電子部品100Aの断面図である。 この発明に係る電子部品の第1の実施形態の第1の変形例である電子部品100Bの断面図、およびそれぞれの電極と貫通孔との位置関係を示した上面図である。 この発明に係る電子部品の第1の実施形態の第2の変形例である電子部品100Cの断面図である。 この発明に係る電子部品の第2の実施形態である電子部品200の断面図、およびそれぞれの電極と貫通孔との位置関係を示した上面図である。 この発明に係る電子部品の第2の実施形態の第1の変形例である電子部品200Aの断面図である。 背景技術の電子部品300の断面図である。
以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明が適用される電子部品としては、例えばESD(Electro‐Static‐Discharge)保護デバイスなどの半導体装置や、薄膜コンデンサなどが挙げられるが、これらに限られるものではない。
−電子部品の第1の実施形態−
この発明に係る電子部品の第1の実施形態である電子部品100について、図1を用いて説明する。ここでは、電子部品100の例として、ESD保護デバイスを取り上げる。
図1(A)は、図1(B)に示したA1−A1線を含む切断面における電子部品100の矢視断面図である。図1(B)は、電子部品100の各構成要素の位置関係を示した上面図である。
電子部品100は、基板1と、機能部2と、樹脂層3とを備えた2端子の電子部品である。基板1には、例えば半導体Siや半導体GaAsなどが用いられる。電子部品100において、基板1は、長方形であり、短軸と直交する対称軸と長軸と直交する対称軸を有している。
機能部2は、機能素子4と、回路部5a、5bと、端子電極6a、6bとを備えている。機能素子4は、例えば2端子のツェナーダイオードなどが用いられる。回路部5aは、第1の電極5a1と、機能素子4と第1の電極5a1とに接続された配線部5a2とを含んでいる。回路部5bは、第1の電極5b1と、機能素子4と第1の電極5b1とに接続された配線部5b2とを含んでいる。
電子部品100では、基板1の一方主面上に保護層7が配置されている。保護層7は、基板1の一方主面上に配置された第1の保護層7aと、第1の保護層7aの表面上に配置された第2の保護層7bとを含む。保護層7は、電子部品100の耐湿性向上のために設置される。第1の保護層7aには、例えばSi酸化物などが用いられ、第2の保護層7bには、例えばSi窒化物などが用いられる。第1の保護層7aおよび第2の保護層7bの材質は、これらに限られない。なお、第1の保護層7aおよび第2の保護層7bは、電子部品100において必須の構成要素ではない。
配線部5a2および5b2は、第1の保護層7aの表面上に形成されており、第1の保護層7aに形成されている2つの貫通孔を介してそれぞれ機能素子4と接続されている。第2の保護層7bにも2つの貫通孔が形成されており、それぞれの貫通孔内で第1の電極5a1と後述する連結部6a12とが接続され、第1の電極5b1と後述する連結部6b12とが接続されている。
端子電極6aは、第2の電極6a11と連結部6a12とを含む基材6a1と、第2の電極6a11の表面上に配置された第1の被覆層6a2と、第1の被覆層6a2の表面上に配置された第2の被覆層6a3とを備えている。連結部6a12は、第1の電極5a1と第2の電極6a11とに接続されている。基材6a1には、Cuなどが用いられ、第1の被覆層6a2には、Niなどが用いられ、第2の被覆層6a3には、Auなどが用いられる。なお、第1の被覆層6a2および第2の被覆層6a3は、端子電極6aにおいて必須の構成要素ではない。
また、図1では、第1の被覆層6a2が第2の電極6a11の上面および側面に形成されており、第2の被覆層6a3が第1の被覆層6a2の上面および側面に形成されている。一方、図2に示すように、第1の被覆層6a2が第2の電極6a11の上面に形成されており、第2の被覆層6a3が第1の被覆層6a2の上面に形成されているようにしてもよい。
基材6a1と第1の被覆層6a2と第2の被覆層6a3は、例えばめっきにより形成される。その際、第1の電極5a1の表面上にシード層となるTi層およびCu層がスパッタリングにより配置され、その上に上記の構成要素が順次めっきにより形成される。
端子電極6bは、第2の電極6b11と連結部6b12とを含む基材6b1と、第2の電極6b11の表面上に配置された第1の被覆層6b2と、第1の被覆層6b2の表面上に配置された第2の被覆層6b3とを備えている。連結部6b12は、第1の電極5b1と第2の電極6b11とに接続されている。各構成要素の材質および形成方法は、端子電極6aと同様である。また、端子電極6aと同様に、第1の被覆層6b2および第2の被覆層6b3は、端子電極6bにおいて必須の構成要素ではない。さらに、各被覆層の形成位置も、端子電極6bと同様である。
回路部5a、5bおよび端子電極6a、6bは、基板1の一方主面上に配置されている。なお、端子電極6a、6bは、図1(B)に示されるように、基板1の一方主面上において、上記の長軸に直交する対称軸について対称に配置されている。
樹脂層3は、第1の樹脂層3aと、第2の樹脂層3bとを備えている。第1の樹脂層3aは、基板1の一方主面上に配置され、かつ第1の貫通孔A1a、A1bを有している。第2の樹脂層3bは、第1の樹脂層3aの基板1の一方主面と対向していない表面側に配置され、かつ第2の貫通孔A2a、A2bを有している。
電子部品100では、第1の貫通孔A1a、A1bは、それぞれの断面が円形となっており、第2の貫通孔A2a、A2bは、それぞれの断面が長方形となっているが、これらの形状については特に限定されない。例えば、一方の第2の貫通孔A2aの形状と、他方の第2の貫通孔A2bの形状とが異なっていてもよい。熱歪みの均一性および対称性の点から、一方の第2の貫通孔A2aの形状と、他方の第2の貫通孔A2bの形状とが同一であることが好ましい。
第1の樹脂層3aおよび第2の樹脂層3bには、ポリイミド樹脂、エポキシ系樹脂、液晶ポリマー樹脂、PBO(ポリベンゾオキサゾール)、BCB(ベンゾシクロブテン)などが用いられる。なお、第1の樹脂層3aおよび第2の樹脂層3bの材質は、同じであっても、または異なっていてもよい。
端子電極6aにおいて、第1の被覆層6a2と第2の被覆層6a3とが形成された第2の電極6a11は、第1の樹脂層3aの基板1の一方主面と対向していない表面側に配置され、かつ第2の貫通孔A2aから一部が露出している。連結部6a12は、第1の貫通孔内に配置されている。また、端子電極6bにおいて、第1の被覆層6b2と第2の被覆層6b3とが形成された第2の電極6b11は、第1の樹脂層3aの基板1の一方主面と対向していない表面側に配置され、かつ第2の貫通孔A2bから一部が露出している。連結部6b12は、第1の貫通孔内に配置されている。
ここで、この発明に係る電子部品100の特徴は、第1の電極5a1と、第1の貫通孔A1aと、第2の電極6a11と、第2の貫通孔A2aとは、それぞれを基板1の一方主面側から見たときに、それぞれが相互に重なり合っていることにある。また、同様に第1の電極5b1と、第1の貫通孔A1bと、第2の電極6b11と、第2の貫通孔A2bとは、それぞれを基板1の一方主面側から見たときに、それぞれが相互に重なり合っている。なお、電子部品100では、図1(B)に示されるように、それぞれの平面図形の重心が同一軸線上にある。
上記の電子部品100では、第1の電極5a1、5b1と、第1の貫通孔A1a、A1bと、第2の電極6a11、6b11と、第2の貫通孔A2a、A2bとが上記の位置関係にあるため、連結部6a12、6b12の引き回しが少なく、電子部品100の実装に必要な面積が小さくなる。また、後述するように第2の電極6a11、6b11の露出面上にはんだバンプを形成したときに、発生する熱歪みの不均一度が小さくなる。したがって、第1の電極5a1と連結部6a12との間、および第1の電極5b1と連結部6b12との間の接続が強固となり、電子部品の信頼性が高くなる。
すなわち、はんだバンプを形成して、電子部品100を不図示の実装基板に実装する場合、電子部品100と実装基板との熱膨張係数差によって、第2の電極6a11、6b11の端部に熱応力が発生する。しかしながら、この発明の実施形態においては、第2の電極6a11の端部と、電極接合部(第1の電極5a1と連結部6a12との間)と、機能素子4とが離れて配置されている。第2の電極6b11の端部と、電極接合部(第1の電極5b1と連結部6b12との間)と、機能素子4との位置関係も同様である。その結果、熱応力がこれらの部分に伝わりにくくなるため、上記の部材が破損する虞が低減され、延いては電子部品の信頼性が向上する。
−電子部品の第1の実施形態の第1の変形例−
この発明に係る電子部品の第1の実施形態の第1の変形例である電子部品100Bについて、図3を用いて説明する。電子部品100Bの例として、電子部品100と同様にESD保護デバイスを取り上げる。
図3(A)は、図3(B)に示したA2−A2線を含む切断面における電子部品100Bの矢視断面図である。図3(B)は、電子部品100Bの各構成要素の位置関係を示した上面図である。電子部品100Bは、第1の電極5a1、5b1と、第1の貫通孔A1a、A1bと、第2の電極6a11、6a11と、第2の貫通孔A2a、A2bとの位置関係が、前述の電子部品100と異なっている。それ以外は電子部品100と共通であるため、共通する箇所の説明については省略または簡略化することがある。
図3(A)、(B)に示すように、第1の電極5a1、第1の貫通孔A1a、第2の電極6a11、および第2の貫通孔A2aの平面図形の重心が同一軸線上になくてもよい。また、第1の電極5b1、第1の貫通孔A1b、第2の電極6b11、および第2の貫通孔A2bの平面図形の重心が同一軸線上になくてもよい。すなわち、それぞれの平面図形が相互に重なり合っていれば、電子部品100Aの実装に必要な面積が十分小さくなり、かつ第1の電極5a1と連結部6a12との間、および第1の電極5b1と連結部6b12との間の接続が十分強固となり、電子部品の信頼性が十分高くなる。
−電子部品の第1の実施形態の第2の変形例−
この発明に係る電子部品の第1の実施形態の第2の変形例である電子部品100Cについて、図4を用いて説明する。電子部品100Cの例として、電子部品100と同様にESD保護デバイスを取り上げる。
図4は、図1(A)に相当する電子部品100Cの断面図である。電子部品100Cは、第2の貫通孔A2aを介して露出している、第1の被覆層6a2および第2の被覆層6a3が形成された第2の電極6a11上、および第2の貫通孔A2bを介して露出している、第1の被覆層6b2および第2の被覆層6b3が形成された第2の電極6b11上に、それぞれはんだバンプSBが接続されていることが、前述の電子部品100と異なっている。それ以外は電子部品100と共通であるため、共通する箇所の説明については省略または簡略化することがある。
電子部品100Cでは、第2の貫通孔A2aを介して露出している第2の電極6a11上、および第2の貫通孔A2bを介して露出している第2の電極6b11上に、それぞれはんだバンプSBが接続されている。そのため、前述の効果に加え、電子部品100Cが電子機器の回路基板上へ実装されるときに、電子部品100Cと回路基板との距離を一定に保つことができ、電子部品100Cの回路基板上における傾きが低減される。
−電子部品の第2の実施形態−
この発明に係る電子部品の第2の実施形態である電子部品200について、図5を用いて説明する。ここでは、電子部品200の例として、薄膜コンデンサを取り上げる。
図5(A)は、図5(B)に示したA3−A3線を含む切断面における電子部品200の矢視断面図である。図5(B)は、電子部品200の各構成要素の位置関係を示した上面図である。以下で説明する電子部品200は、機能素子4および回路部5a、5bが前述の電子部品100と異なっている。それ以外は電子部品100と共通であるため、共通する箇所の説明については省略または簡略化することがある。
電子部品200は、基板1と、機能部2と、樹脂層3とを備えた2端子の電子部品である。基板1には、例えばSi、またはAl23などのセラミック材料などが用いられる。電子部品200において、基板1は、長方形であり、短軸と直交する対称面と長軸と直交する対称面を有している。
機能部2は、機能素子4と、回路部5a、5bと、端子電極6a、6bとを備えている。回路部5aは、第1の電極5a1と、第1の電極5a1がその幅のまま延伸した配線部5a2とを含んでいる。回路部5bは、第1の電極5b1と、第1の電極5b1がその幅のまま延伸した配線部5b2とを含んでいる。機能素子4は、配線部5a2がその幅のまま延伸した内部電極IEaと、配線部5b2がその幅のまま延伸した内部電極IEbとを含んでいる。なお、それぞれの構成要素の幅は、同一でなくてもよい。
また、電子部品200では、基板1の一方主面上に保護層7が配置されている。保護層7は、基板1の一方主面上に配置された第1の保護層7aと、第1の保護層7aの表面上に配置された第2の保護層7bとを含む。第1の保護層7aおよび第2の保護層7bは、前述の電子部品100と同じ材質のものが用いられる。回路部5a、5bは、第2の保護層7b内に配置されている。その結果、内部電極5a3と内部電極5b3との間に第2の保護層7bが介在したコンデンサ素子が形成される。これが電子部品200における機能素子4(図5において一点鎖線にて囲まれた領域)となる。
上記の構成要素を薄膜化することにより、薄膜コンデンサである電子部品200が得られる。電子部品200においても、電子部品100と同様の効果が得られる。
−電子部品の第2の実施形態の第2の変形例−
この発明に係る電子部品の第2の実施形態の第2の変形例である電子部品200Aについて、図6を用いて説明する。電子部品200Aの例として、電子部品200と同様に薄膜コンデンサを取り上げる。
図6は、図5(A)に相当する電子部品200Aの断面図である。電子部品200Aは、第2の貫通孔A2aを介して露出している、第1の被覆層6a2および第2の被覆層6a3が形成された第2の電極6a11上、および第2の貫通孔A2bを介して露出している、第1の被覆層6b2および第2の被覆層6b3が形成された第2の電極6b11上に、それぞれはんだバンプSBが接続されていることが、前述の電子部品200と異なっている。それ以外は電子部品200と共通であるため、共通する箇所の説明については省略または簡略化することがある。
電子部品200Aでは、第2の貫通孔A2aを介して露出している第2の電極6a11上、および第2の貫通孔A2bを介して露出している第2の電極6b11上に、それぞれはんだバンプSBが接続されている。そのため、前述の効果に加え、電子部品200Aが電子機器の回路基板上へ実装されるときに、電子部品200Aと回路基板との距離を一定に保つことができ、電子部品200Aの回路基板上における傾きが低減される。
なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。また、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
100、100A、100B、100C、200、200A 電子部品
1 基板
2 機能部
3 樹脂層
3a 第1の樹脂層
3b 第2の樹脂層
4 機能素子
5a、5b 回路部
5a1、5b1 第1の電極
5a2、5b2 配線部
6a、6b 端子電極
6a1、6b1 基材
6a11、6b11 第2の電極
6a12、6b12 連結部
7 保護層
7a 第1の保護層
7b 第2の保護層
A1a、A1b 第1の貫通孔
A2a、A2b 第2の貫通孔
IEa、IEb 内部電極

Claims (4)

  1. 基板と、機能部と、樹脂層とを備えた電子部品であって、
    前記機能部は、機能素子と、回路部と、端子電極とを備え、前記回路部および前記端子電極が前記基板の一方主面上に配置されており、
    前記回路部は、第1の電極と、前記機能素子と前記第1の電極とに接続された配線部とを含み、
    前記端子電極は、第2の電極と、前記第1の電極と前記第2の電極とに接続された連結部とを含み、
    前記樹脂層は、第1の樹脂層と、第2の樹脂層とを備え、
    前記第1の樹脂層は、前記基板の一方主面上に配置され、かつ第1の貫通孔を有しており、
    前記第2の樹脂層は、前記第1の樹脂層の前記基板の一方主面と対向していない表面側に配置され、かつ第2の貫通孔を有しており、
    前記第2の電極は、前記第1の樹脂層の前記基板の一方主面と対向していない表面側に配置され、かつ前記第2の貫通孔を介して一部が露出しており、
    前記連結部は、前記第1の貫通孔内に配置されており、
    前記第1の電極と、前記第1の貫通孔と、前記第2の電極と、前記第2の貫通孔とは、それぞれを前記基板の一方主面側から見たときに、それぞれが相互に重なり合っていることを特徴とする、電子部品。
  2. 前記第1の電極、前記第1の貫通孔、前記第2の電極、および前記第2の貫通孔を前記基板の一方主面側から見たときに、それぞれの平面図形の重心が同一軸線上にあることを特徴とする、請求項1に記載の電子部品。
  3. 一方主面側から見た前記基板が対称軸を有しており、
    前記端子電極は、偶数個備えられており、かつ前記基板の一方主面上に前記対称軸について対称に配置されていることを特徴とする、請求項1または2に記載の電子部品。
  4. 前記第2の貫通孔を介して露出している前記第2の電極上に、はんだバンプが接続されていることを特徴とする、請求項1ないし3のいずれか1項に記載の電子部品。
JP2016006896A 2016-01-18 2016-01-18 電子部品 Active JP6668771B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016006896A JP6668771B2 (ja) 2016-01-18 2016-01-18 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016006896A JP6668771B2 (ja) 2016-01-18 2016-01-18 電子部品

Publications (2)

Publication Number Publication Date
JP2017130479A true JP2017130479A (ja) 2017-07-27
JP6668771B2 JP6668771B2 (ja) 2020-03-18

Family

ID=59396717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016006896A Active JP6668771B2 (ja) 2016-01-18 2016-01-18 電子部品

Country Status (1)

Country Link
JP (1) JP6668771B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068934A (ja) * 2001-08-30 2003-03-07 Ibiden Co Ltd 半導体チップ
WO2014132937A1 (ja) * 2013-02-28 2014-09-04 株式会社村田製作所 Esd保護デバイス
JP2014167987A (ja) * 2013-02-28 2014-09-11 Murata Mfg Co Ltd 半導体装置
WO2014162795A1 (ja) * 2013-04-05 2014-10-09 株式会社村田製作所 Esd保護デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068934A (ja) * 2001-08-30 2003-03-07 Ibiden Co Ltd 半導体チップ
WO2014132937A1 (ja) * 2013-02-28 2014-09-04 株式会社村田製作所 Esd保護デバイス
JP2014167987A (ja) * 2013-02-28 2014-09-11 Murata Mfg Co Ltd 半導体装置
WO2014162795A1 (ja) * 2013-04-05 2014-10-09 株式会社村田製作所 Esd保護デバイス

Also Published As

Publication number Publication date
JP6668771B2 (ja) 2020-03-18

Similar Documents

Publication Publication Date Title
JP4659488B2 (ja) 半導体装置及びその製造方法
TWI710085B (zh) 半導體結構及其製造方法
JP4897451B2 (ja) 半導体装置
US9585254B2 (en) Electronic device
KR100744126B1 (ko) 메탈을 용융시켜서 재배선하는 웨이퍼 레벨 패키지 제조방법
CN106971997A (zh) 半导体结构及其制造方法
JP4097660B2 (ja) 半導体装置
KR100879191B1 (ko) 반도체 패키지 및 그 제조 방법
KR101890711B1 (ko) 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법
US9065420B2 (en) Fabrication method of acoustic wave device
US20190044497A1 (en) Elastic wave device
CN108364924B (zh) 半导体装置以及半导体装置的制造方法
US20150162327A1 (en) Semiconductor module
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
TWI579937B (zh) 基板結構及其製法暨導電結構
JP6672820B2 (ja) 電子部品
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
JP6668771B2 (ja) 電子部品
US9153510B2 (en) Semiconductor device and method of manufacturing the same
US20120056318A1 (en) Semiconductor device
US9978723B2 (en) Semiconductor device
KR20110114912A (ko) 반도체 디바이스 및 그 제조 방법
JP3885890B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20180082967A1 (en) Semiconductor structure and manufacturing method thereof
JP2019102651A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R150 Certificate of patent or registration of utility model

Ref document number: 6668771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150