JP2017108349A - 撮像装置の駆動方法、撮像装置、撮像システム - Google Patents

Abstract

【課題】ある行のフォトダイオードのリセットの解除による、他の行の画素から読み出している信号への変動を生じにくくさせる撮像装置の駆動方法、撮像装置、撮像システムを提供する。【解決手段】複数行および複数列に渡って配される画素と、複数列の各々に配され、画素信号をデジタル信号に変換する複数のＡ／Ｄ変換部とを有する。複数行のうちの第ｍ−１行の画素を選択している期間に、第ｍ−１行とは別の行である第ｍ行の画素をリセットし、第ｍ−１行の画素信号を、Ａ／Ｄ変換部がデジタル信号に変換している期間とは別の期間に、第ｍ行の画素のリセットを解除する。【選択図】図４

Description

本発明は、撮像装置の駆動方法、撮像装置、撮像システムに関する。

複数行および複数列に渡って、複数の画素が配列された撮像装置が知られている。以下、画素が配された行を画素行、画素が配された列を画素列とする。

特許文献１には、画素が光電変換部と、転送トランジスタと、入力ノードを備える増幅トランジスタと、リセットトランジスタとを備える構成が記載されている。転送トランジスタは、光電変換部が蓄積した電荷を入力ノードに転送する。リセットトランジスタは、入力ノードの電荷をリセットする。この画素が、複数行及び複数列に渡って配された撮像装置が記載されている。そして、光電変換部のリセットを、画素行ごとに走査するシャッタ走査と、光電変換部の蓄積した電荷の転送トランジスタによる転送を画素行ごとに走査する読み出し走査とを行うことが記載されている。シャッタ走査では、リセットトランジスタと転送トランジスタがともにオンすることによって、光電変換部の電荷がリセットされている。

特開２０１０−２１９９５８号公報

フォトダイオードのリセットを制御する転送制御線の電位の変動が、信号を読み出す画素の転送制御線の電位を変動させることがある。また、ある画素行のシャッタ走査における、フォトダイオードのリセットが解除されるタイミングと、他の行の画素の信号を読み出すタイミングとが重なることがある。この場合、フォトダイオードのリセットを制御する転送制御線の電位の変動が、読み出されている他の行の画素の信号に変動を生じさせる。

これにより、ある行のフォトダイオードのリセットの解除によって、他の行の画素から読み出している信号に変動が生じる課題があった。

本発明は上記の課題を鑑みて為されたものであり、一の態様は、複数行および複数列に渡って配され、各々が電荷を生成する光電変換部を有し、前記電荷に基づく光信号を各々が出力する複数の画素と、前記複数列の各々に、各々が対応して配され、前記光信号をデジタル信号に変換する複数のＡ／Ｄ変換部とを有する撮像装置の駆動方法であって、前記複数行のうちの第１行の前記画素を、前記光信号を出力させる画素として選択している期間に、前記第１行とは別の行であって前記複数行のうちの第２行の前記画素の前記光電変換部をリセットし、前記第１行の画素の前記光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間とは別の期間に、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする撮像装置の駆動方法である。

本発明により、ある行のフォトダイオードのリセットの解除による、他の行の画素から読み出している信号への変動を生じにくくさせることができる。

撮像装置の構成の一例を示す図 増幅回路およびＡ／Ｄ変換部の構成を示す図 画素の構成の一例を示す図 撮像装置の動作の一例を示す図 撮像装置の動作の一例を示す図 画素の構成の一例を示す図 撮像装置の動作の一例を示す図 撮像装置の動作の一例を示す図 撮像システムの構成の一例を示す図

以下、図面を参照しながら本発明の実施形態を説明する。

（実施例１）
図１を用いて本発明の第１の実施例に係る撮像装置１００の構成を説明する。

撮像装置１００は典型的にはＣＭＯＳイメージセンサである。撮像装置１００は、被写体像を示す入射光を光電変換し、光電変換により得られた電気信号をデジタルデータとして外部に出力する。撮像装置１００は複数の画素１１１が複数行および複数列に渡って配された画素アレイ１１０を備える。以下、画素１１１の配された列を画素列、画素１１１の配された行を画素行と表記する。複数の画素１１１の各々は、入射光を光電変換することによって電荷を生成する。本実施例では簡単のため４行４列に簡略化して表現しているが、さらに多数の行列から構成されても良い。画素アレイ１１０は、典型的には、数千万の数の画素１１１を備える。

撮像装置１００はさらに垂直走査回路１４０を備える。垂直走査回路１４０は画素行ごとに配置された画素制御線１１２に駆動パルス信号を、画素行ごとに順に供給する。画素制御線１１２に駆動パルス信号が供給されると、対応する画素行に含まれる各画素１１１が、光電変換された電荷に対応する信号を、電圧信号として垂直出力線１１３に出力する。本実施例では、画素１１１のリセットレベルの信号であるノイズ信号と、光電変換により発生した電荷に対応する信号にノイズ信号が重畳した光信号とをそれぞれ、画素１１１が垂直出力線１１３に出力する。なお、以下では、画素１１１が出力するノイズ信号と光信号をまとめて表す場合には、画素信号と表記することがある。

垂直出力線１１３には、電流源１２５が接続されている。

撮像装置１００はさらに、増幅回路１２０を備え、垂直出力線１１３を介して画素１１１から入力された光信号を増幅してＡ／Ｄ変換部１３０へ供給する。

撮像装置１００はさらに、ランプ信号供給部１７０およびカウンタ１８０を備えている。ランプ信号供給部１７０はランプ信号Ｖｒａｍｐを、ランプ信号線１７１を通じて各Ａ／Ｄ変換部１３０に供給する。ランプ信号Ｖｒａｍｐは、電位が時間の経過に応じて単調に変化する信号である。カウンタ１８０はカウントデータ線１８１を通じてカウント値Ｃｎｔを各Ａ／Ｄ変換部１３０に供給する。

撮像装置１００はさらに、水平走査回路１５０および信号処理部１９０を備える。水平走査回路１５０はＡ／Ｄ変換部１３０が出力するデジタルデータを列ごとにデジタル信号線１９１、１９２に転送する。デジタル信号線１９１、１９２に転送されたデジタルデータは信号処理部１９０に供給される。本実施例では、デジタル信号線１９１、１９２に、それぞれノイズ信号に対応するデジタルデータと、光信号に対応するデジタルデータとが順次出力される。信号処理部１９０は光信号に対応するデジタルデータから、ノイズ信号に対応するデジタルデータを減算する、ＣＤＳ処理を行う。これにより、信号処理部１９０は、光信号に対応するデジタルデータからノイズ成分を低減したデジタルデータを得る。信号処理部１９０は、このノイズ成分を低減したデジタルデータを、撮像装置１００の外部に出力する。

撮像装置１００はさらに、上述の各構成要素にパルス信号を供給して撮像装置１００の動作を制御するタイミング制御部１９５を備える。

図２は、増幅回路１２０とＡ／Ｄ変換部１３０との構成の詳細を示した図である。増幅回路１２０は、演算増幅器１２１、容量素子Ｃ０、容量素子ＣＦ、スイッチ１２２を有する。垂直出力線１１３は、容量素子Ｃ０を介して、演算増幅器１２１の反転入力ノードに接続されている。演算増幅器１２１の反転入力ノードはさらに、容量素子ＣＦの一方のノードと、スイッチ１２２の一方のノードとに接続されている。容量素子ＣＦの他方のノードと、スイッチ１２２の他方のノードは、演算増幅器１２１の出力ノードに接続されている。演算増幅器１２１の非反転入力ノードには、電圧ＶＣ０Ｒが入力される。増幅回路１２０は、垂直出力線１１３から容量素子Ｃ０を介して反転入力ノードに入力された信号を、容量素子Ｃ０の容量値／容量素子ＣＦの容量値の比で増幅した信号を出力する。

Ａ／Ｄ変換部１３０は、スイッチ１３１、容量素子ＳＨ、比較器１３２、メモリ１３３を有する。スイッチ１３１は、増幅回路１２０の出力ノードと、容量素子ＳＨとの間の電気的経路に設けられている。スイッチ１３１と容量素子ＳＨは、サンプルホールド回路である。

容量素子ＳＨは、比較器１３２の一方の入力ノードに接続されている。また、比較器１３２の他方の入力ノードは、ランプ信号ｒａｍｐを伝送するランプ信号線１７１が接続されている。スイッチ１３１は、図１に示したタイミング制御部１９５から出力される信号ＰＳＨによって、オン、オフが制御される。

比較器１３２の出力ノードは、メモリ１３３に接続されている。また、メモリ１３３は、カウントデータ線１８１が接続されている。メモリ１３３は、図１に示した水平走査回路１５０の水平走査によって、デジタルデータを信号処理部１９０に出力する。

図３は、画素１１１の構成を示した図である。図３に示した画素１１１は、図１に示した画素アレイ１１０が有する４行４列の画素１１１のうちの１つの画素１１１を示している。

画素１１１は、光電変換を行うフォトダイオード１１４および複数のトランジスタを含む。フォトダイオード１１４は、入射光を受けて電荷を生成する光電変換部である。フォトダイオード１１４は転送トランジスタ１１５を介して増幅トランジスタ１１７の入力ノードＦＤに接続される。入力ノードＦＤはまた、リセットトランジスタ１１６を介して電源ＳＶＤＤに接続される。増幅トランジスタ１１７の第１主電極は電源ＳＶＤＤに接続され、増幅トランジスタ１１７の第２主電極は選択トランジスタ１１８を介して垂直出力線１１３に接続される。選択トランジスタ１１８のゲート電極は画素制御線１１２の１つである、行選択線に接続される。行選択線は信号ＰＳＥＬを伝送する。リセットトランジスタ１１６のゲート電極は、画素制御線１１２の１つである、リセット線に接続される。リセット線は、信号ＰＲＥＳを伝送する。また、転送トランジスタ１１５のゲート電極は、行制御線の１つである、転送線に接続される。転送線は、信号ＰＴＸを伝送する。垂直走査回路１４０は、画素１１１の動作を制御する制御部である。

信号ＰＳＥＬがハイレベルになると増幅トランジスタ１１７には、垂直出力線１１３と、選択トランジスタ１１８を介して、電流源１２５によって電流が流れる。この増幅トランジスタ１１７に電流が流れる期間が、画素１１１から垂直出力線１１３に信号を読み出す期間である。

なお、信号ＰＲＥＳ、信号ＰＴＸ、信号ＰＳＥＬについて、（ｍ）を付して表記することがある。これは、垂直走査回路１４０からｍ行目の画素１１１に出力される信号であることを示している。

図４は、本実施例の撮像装置の動作を示したタイミング図である。

図４では、第１行であるｍ−１行目の画素１１１、および第２行であるｍ行目の画素１１１の各々に垂直走査回路１４０に出力される信号と、信号ＰＳＨ、ランプ信号ｒａｍｐとを示した図である。

時刻ｔ０に、垂直走査回路１４０は、信号ＰＳＥＬ（ｍ−１）をＨｉｇｈとする。これにより、電流源１２５によって、垂直出力線１１３とｍ−１行目の選択トランジスタ１１８を介して、ｍ−１行目の画素１１１の増幅トランジスタ１１７に電流が流れる。これにより、増幅トランジスタ１１７、電源電圧ＳＶＤＤ、電流源１２５によって、ソースフォロワ回路が構成される。また、垂直走査回路１４０は、信号ＰＲＥＳ（ｍ−１）をＨｉｇｈとしている。これにより、ｍ−１行目の画素１１１の入力ノードＦＤの電位はリセットされている。時刻ｔ０から時刻ｔ９までの、信号ＰＳＥＬ（ｍ−１）がＨｉｇｈの期間が、読み出し走査において光信号を出力する画素行の画素１１１として、第１行であるｍ−１行目の画素１１１が選択されている期間である。

時刻ｔ１に、垂直走査回路１４０は、信号ＰＲＥＳ（ｍ−１）をＬｏｗにする。これにより、入力ノードＦＤのリセットが解除される。これにより、ｍ−１行目の画素１１１の増幅トランジスタ１１７は、選択トランジスタ１１８を介してノイズ信号を垂直出力線１１３に出力する。

このノイズ信号が出力されている期間に、タイミング制御部１９５は、スイッチ１２２をオフとする。これにより、容量素子Ｃ０には、ノイズ信号がクランプされる。

比較器１３２には、演算増幅器１２１のオフセット信号が入力される。

時刻ｔ２に、ランプ信号供給部１７０は、ランプ信号ｒａｍｐの、時間の経過に伴った電位の変化を開始する。また、カウンタ１８０はクロック信号の計数を開始する。これにより、カウンタ１８０が出力するカウント信号は、時間の経過に伴って信号値が増加する。オフセット信号とランプ信号ｒａｍｐとの電位の大小関係が変化した時に、比較器１３２が出力する比較結果信号の信号レベルが変化する。この比較結果信号の信号レベルの変化したタイミングにおけるカウント信号をメモリ１３３が保持する。このメモリ１３３が保持したカウント信号は、オフセット信号に対応するデジタル信号である。このデジタル信号をデジタルＮ信号と表記する。

ランプ信号供給部１７０は、時刻ｔ３に、ランプ信号の時間の経過に伴った電位の変化を終了する。また、カウンタ１８０もまた、クロック信号の計数を終了する。

このランプ信号ｒａｍｐの電位が変化する時刻ｔ２から時刻ｔ３の期間は、オフセット信号のＡＤ変換期間である。このＡＤ変換期間を、ＮＡＤ期間と表記することがある。

時刻ｔ４に、垂直走査回路１４０は、信号ＰＴＸ（ｍ−１）をＨｉｇｈにする。これにより、転送トランジスタ１１５がオンする。よって、ｍ−１行目の画素１１１のフォトダイオード１１４が生成した電荷が、入力ノードＦＤに転送される。

時刻ｔ５に、垂直走査回路１４０は、信号ＰＴＸ（ｍ−１）をＬｏｗにする。これにより、転送トランジスタ１１５がオフする。よって、フォトダイオード１１４の生成した電荷の入力ノードＦＤへの転送が終了する。増幅トランジスタ１１７は、選択トランジスタ１１８を介して垂直出力線１１３に、フォトダイオード１１４が生成した電荷に基づく信号を垂直出力線１１３に出力する。この信号を光信号と表記する。

容量素子Ｃ０は、引き続きノイズ信号をクランプしている。したがって、演算増幅器１２１には、光信号からノイズ信号を差し引いた信号が入力される。この信号を、Ｓ信号と表記する。

演算増幅器１２１は、Ｓ信号を増幅した信号を比較器１３２に出力する。この信号を、増幅Ｓ信号と表記する。

時刻ｔ６に、ランプ信号供給部１７０は、ランプ信号ｒａｍｐの、時間の経過に伴った電位の変化を開始する。また、カウンタ１８０はクロック信号の計数を開始する。これにより、カウンタ１８０が出力するカウント信号は、時間の経過に伴って信号値が増加する。増幅Ｓ信号とランプ信号ｒａｍｐとの電位の大小関係が変化した時に、比較器１３２が出力する比較結果信号の信号レベルが変化する。この比較結果信号の信号レベルの変化したタイミングにおけるカウント信号をメモリ１３３が保持する。このメモリ１３３が保持したカウント信号は、増幅Ｓ信号に対応するデジタル信号である。このデジタル信号を、デジタルＳ＋Ｎ信号と表記する。

ランプ信号供給部１７０は、時刻ｔ７に、ランプ信号の時間の経過に伴った電位の変化を終了する。また、カウンタ１８０もまた、クロック信号の計数を終了する。

このランプ信号ｒａｍｐの電位が変化する時刻ｔ６から時刻ｔ７の期間は、増幅Ｓ信号のＡＤ変換期間である。このＡＤ変換期間を、ＳＡＤ期間と表記することがある。

その後、水平走査回路１５０が、各列のメモリ１３３が保持したデジタルＳ＋Ｎ信号とデジタルＮ信号を、各列のメモリ１３３から順次、信号処理部１９０に出力させる。

このＳＡＤ期間において、垂直走査回路１４０は、ｍ行目の画素１１１に出力する、信号ＰＲＥＳ（ｍ）、信号ＰＴＸ（ｍ）を共にＨｉｇｈとしている。信号ＰＲＥＳ（ｍ）がＨｉｇｈの期間に信号ＰＴＸ（ｍ）がＨｉｇｈとなることによって、フォトダイオード１１４の電荷がリセットされる。このフォトダイオード１１４の電荷をリセットする動作を電子シャッタ動作と表記する。この電子シャッタ動作を、垂直走査回路１４０が、複数の画素行に対し、行単位で順次行うのがシャッタ走査である。

本実施例の撮像装置は、ＳＡＤ期間にＡＤ変換している増幅Ｓ信号が基づく光信号を出力する画素１１１とは別の画素１１１のフォトダイオード１１４のリセットの解除を、ＳＡＤ期間とは別の期間である、ＳＡＤ期間の後に設定している。

このフォトダイオード１１４のリセットの解除を、ＳＡＤ期間中に設定したとする。信号ＰＴＸ（ｍ）がＨｉｇｈからＬｏｗに遷移するのに伴って、垂直走査回路１４０の、Ｌｏｗレベルの信号ＰＴＸを生成する回路の電源に変動が生じる。この電源の変動によって、電源を共有する、ｍ−１行目の画素１１１の信号ＰＴＸ（ｍ−１）のＬｏｗレベルの電位に変動が生じる。信号ＰＴＸ（ｍ−１）を伝送する転送線と入力ノードＦＤとの間に存在するカップリング容量によって、入力ノードＦＤの電位が転送線の電位の変動に伴って変動する。これにより、光信号の信号レベルが変動する。この光信号の信号レベルの変動によって、増幅Ｓ信号もまた信号レベルが変動する。よって、ＳＡＤ期間中に、他の画素１１１のフォトダイオード１１４のリセットを解除することによって、デジタルＳ＋Ｎ信号の信号レベルが変動する。

本実施例では、光信号を読み出している画素１１１とは別の画素１１１のフォトダイオード１１４のリセットの解除の解除を、光信号に基づく信号のＡＤ変換期間とは別の期間に行う。これにより、本実施例の撮像装置は、フォトダイオード１１４のリセットの解除による、デジタルＳ＋Ｎ信号の変動を抑制することができる効果を有する。

ｍ−１行目の画素１１１のノイズ信号と光信号の読み出し動作は、ｍ行目の画素１１１と同じである。ｍ−１行目の画素１１１のフォトダイオード１１４の電荷蓄積期間の開始は、信号ＰＲＥＳ（ｍ−１）がＨｉｇｈの期間に信号ＰＴＸ（ｍ−１）がＬｏｗとなる時刻ｔ８のタイミングである。また、ｍ−１行目の画素１１１のフォトダイオード１１４の電荷蓄積期間の終了が、信号ＰＲＥＳ（ｍ−１）がＬｏｗの期間に信号ＰＴＸ（ｍ−１）がＬｏｗとなる時刻ｔ１４のタイミングである。

なお、本実施例では、光信号を読み出している画素１１１と、フォトダイオード１１４のリセットを解除する画素１１１とが隣り合う行に位置していた。本実施例はこの例に限定されるものではなく、電荷蓄積期間の長さの設定に応じて、光信号を読み出している画素１１１と、フォトダイオード１１４のリセットを解除する画素１１１との間に複数行の画素１１１が存在するようにしてもよい。

なお、本実施例では、画素１１１が選択トランジスタ１１８を有する例を説明したが、この例に限定されるものではない。画素１１１が選択トランジスタ１１８を有しない代わりに、入力ノードＦＤの電位によって、画素１１１の選択と非選択とを切り替えるようにしてもよい。例えば、リセットトランジスタ１１６に供給する電源電圧ＳＶＤＤを、画素１１１の非選択用の電位と、画素１１１の選択用の電位とを選択可能にする。光信号を読み出す画素１１１については、電源電圧ＳＶＤＤを選択用の電位とする。そして、リセットトランジスタ１１６をオンにして、入力ノードＦＤの電位を、増幅トランジスタ１１７がオンする、選択用の電位とする。一方、光信号を読み出さない画素１１１については、電源電圧ＳＶＤＤを非選択用の電位とする。そして、リセットトランジスタ１１６をオンにして、入力ノードＦＤの電位を、増幅トランジスタ１１７がオフする、非選択用の電位とする。これにより、画素１１１が選択トランジスタ１１８を有しない場合においても、画素１１１の選択と非選択とを行うことができる。このような構成の画素１１１においても、本実施例の動作を適用することができる。

（実施例２）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

実施例１では、ｍ−１行目の画素１１１のＳＡＤ期間が終了してから、ｍ行目の画素１１１のノイズ信号の読み出しを開始していた。本実施例では、光信号を読み出している画素１１１のＳＡＤ期間に、別の画素１１１のノイズ信号の読み出しを行う。そして、フォトダイオード１１４のリセットの解除を、容量素子ＳＨが増幅Ｓ信号をサンプリングしている期間とは別の期間である、容量素子ＳＨが増幅Ｓ信号を保持した後に行う。

本実施例の撮像装置の構成は、実施例１の撮像装置の構成と同じである。

図５は、本実施例の撮像装置の動作を示したタイミング図である。図４と異なる点を中心に説明する。

信号ＰＳＨは、図４の動作ではＨｉｇｈのままであった。本実施例では、ＮＡＤ期間、ＳＡＤ期間のそれぞれに先立って、Ｌｏｗ→Ｈｉｇｈ→Ｌｏｗに遷移する。

時刻ｔ２１において、演算増幅器１２１はオフセット信号を出力している。時刻ｔ２２に、タイミング制御部１９５は、信号ＰＳＨをＨｉｇｈにする。これにより、容量素子ＳＨは、オフセット信号をサンプリングする。そして、時刻ｔ２２に、タイミング制御部１９５は、信号ＰＳＨをＬｏｗにする。これにより、容量素子ＳＨは、オフセット信号を保持する。

時刻ｔ２２に、ランプ信号供給部１７０は、ランプ信号ｒａｍｐの、時間の経過に伴った電位の変化を開始する。また、カウンタ１８０はクロック信号の計数を開始する。これにより、カウンタ１８０が出力するカウント信号は、時間の経過に伴って信号値が増加する。このＮＡＤ期間に比較器１３２に出力されているオフセット信号は、容量素子ＳＨが保持した信号である。オフセット信号とランプ信号ｒａｍｐとの電位の大小関係が変化した時に、比較器１３２が出力する比較結果信号の信号レベルが変化する。この比較結果信号の信号レベルの変化したタイミングにおけるカウント信号を、デジタルＮ信号として、メモリ１３３が保持する。

また、ＮＡＤ期間中である時刻ｔ２３に、垂直走査回路１４０は、信号ＰＴＸ（ｍ−１）をＨｉｇｈにする。

その後、時刻ｔ２６に、垂直走査回路１４０は、信号ＰＴＸ（ｍ−１）をＬｏｗにする。これにより、ｍ−１行目の画素１１１の増幅トランジスタ１１７は選択トランジスタ１１８を介して光信号を垂直出力線１１３に出力する。

時刻ｔ２４に、タイミング制御部１９５は、信号ＰＳＨをＨｉｇｈにする。

時刻ｔ２６から時刻ｔ２７までの期間、容量素子ＳＨは増幅Ｓ信号をサンプリングする。そして、時刻ｔ２７に、タイミング制御部１９５は、信号ＰＳＨをＬｏｗにする。これにより、容量素子ＳＨは、増幅Ｓ信号を保持する。

時刻ｔ２７に、ランプ信号供給部１７０は、ランプ信号ｒａｍｐの、時間の経過に伴った電位の変化を開始する。また、カウンタ１８０はクロック信号の計数を開始する。これにより、カウンタ１８０が出力するカウント信号は、時間の経過に伴って信号値が増加する。増幅Ｓ信号とランプ信号ｒａｍｐとの電位の大小関係が変化した時に、比較器１３２が出力する比較結果信号の信号レベルが変化する。この比較結果信号の信号レベルの変化したタイミングにおけるカウント信号を、デジタルＳ＋Ｎ信号として、メモリ１３３が保持する。

この時刻ｔ２７から時刻ｔ３０のＳＡＤ期間に、垂直走査回路１４０は、ｍ行目の画素１１１のノイズ信号を垂直出力線１１３に読み出す。時刻ｔ２９に、垂直走査回路１４０は、ｍ行目の画素１１１に出力する信号ＰＳＥＬ（ｍ）をＨｉｇｈにする。また、ＳＡＤ期間中である時刻ｔ３０に、垂直走査回路１４０は、信号ＰＲＥＳ（ｍ）をＬｏｗにする。これにより、垂直出力線１１３には、ｍ行目の画素１１１の増幅トランジスタ１１７からノイズ信号が出力される。

垂直走査回路１４０は、光信号を読み出している画素１１１とは別の画素１１１に出力する信号ＰＴＸ（ｍ）を、時刻ｔ２３にＨｉｇｈにする。信号ＰＲＥＳ（ｍ）もまたＨｉｇｈとなっているため、ｍ行目の画素１１１のフォトダイオード１１４の電荷がリセットされる。

そして、時刻ｔ２８に、垂直走査回路１４０は、光信号を読み出している画素１１１とは別の画素１１１に出力する信号ＰＴＸ（ｍ）をＬｏｗにする。これにより、時刻ｔ２８に、ｍ行目の画素１１１のフォトダイオード１１４のリセットが解除される。

本実施例の撮像装置は、ＳＡＤ期間にＡＤ変換している増幅Ｓ信号に対応する画素１１１とは別の画素１１１のフォトダイオード１１４のリセットの解除を、容量素子ＳＨが増幅Ｓ信号をサンプリングしている期間とは別の期間に設定する。この一例として本実施例では、フォトダイオード１１４のリセットの解除を、容量素子ＳＨが増幅Ｓ信号を保持した後に設定している。

このフォトダイオード１１４のリセットの解除を、容量素子ＳＨが増幅Ｓ信号をサンプリングしている期間に設定したとする。実施例１で説明したように、信号ＰＴＸ（ｍ）がＨｉｇｈからＬｏｗに遷移することによって、光信号を読み出している画素１１１の入力ノードＦＤの電位が変動する。これにより、光信号の信号レベルが変動する。この光信号の信号レベルの変動によって、増幅Ｓ信号もまた信号レベルが変動する。この変動した増幅Ｓ信号を、容量素子ＳＨが保持することとなる。よって、容量素子ＳＨが増幅Ｓ信号をサンプリングしている期間に、他の画素１１１のフォトダイオード１１４のリセットの解除によって、デジタルＳ＋Ｎ信号の信号レベルが変動する。

本実施例では、光信号を読み出している画素１１１とは別の画素１１１のフォトダイオード１１４のリセットの解除を、容量素子ＳＨが増幅Ｓ信号をサンプリングしている期間とは別の期間に行う。これにより、本実施例の撮像装置は、フォトダイオード１１４のリセットの解除による、デジタルＳ＋Ｎ信号の変動を抑制することができる効果を有する。

（実施例３）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

本実施例の撮像装置は、図１に示した画素１１１の代わりに、図６に示した画素１１１０を備える。

図６の画素１１１０は、各々が光電変換を行う２つのフォトダイオード１１４Ａと１１４Ｂを有する。また、画素１１１０は、転送トランジスタ１１５Ａ、１１５Ｂを有する。入力ノードＦＤは、転送トランジスタ１１５Ａを介してフォトダイオード１１４Ａと接続される。また、入力ノードＦＤは、転送トランジスタ１１５Ｂを介してフォトダイオード１１４Ｂと接続される。

また、画素１１１０はさらに１つのマイクロレンズ１１９を有する。フォトダイオード１１４Ａ、フォトダイオード１１４Ｂは１つのマイクロレンズ１１９を共有している。１つのマイクロレンズ１１９を透過した光は、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂに入射する。

転送トランジスタ１１５Ａのゲート電極は、画素制御線１１２のうち、信号ＰＴＸＡ（ｍ）を転送する転送線に接続される。また、転送トランジスタ１１５Ｂのゲート電極は、画素制御線１１２のうち、信号ＰＴＸＢ（ｍ）を転送する転送線に接続される。

図６の画素１１１０は、２つのフォトダイオード１１４Ａ、１１４Ｂが、１つの増幅トランジスタ１１７と、１つのリセットトランジスタ１１６、１つの選択トランジスタ１１８を共有する。これにより、１つのフォトダイオードあたりのトランジスタ数を少なくすることができる。

本実施例の撮像装置のその他の部分の構成は、実施例１の撮像装置の構成と同じである。

図７は、本実施例の撮像装置の動作を示したタイミング図である。

時刻ｔ４０から時刻ｔ４３までの動作については、実施例１の図４で述べた時刻ｔ０から時刻ｔ３までの動作と同じである。

時刻ｔ４４に、垂直走査回路１４０は、信号ＰＴＸＡ（ｍ−１）をＨｉｇｈにする。これにより、ｍ−１行目の画素１１１０のフォトダイオード１１４Ａが生成した電荷が、入力ノードＦＤに転送される。時刻ｔ４５に、垂直走査回路１４０は、信号ＰＴＸＡ（ｍ−１）をＬｏｗにする。これにより、ｍ−１行目の画素１１１０のフォトダイオード１１４Ａが生成した電荷の、入力ノードＦＤへの転送が終了する。これにより、ｍ−１行目の画素１１１０の増幅トランジスタ１１７は、選択トランジスタ１１８を介して、垂直出力線１１３に、フォトダイオード１１４Ａが生成した電荷に基づく信号を出力する。この信号を、画素Ａ信号と表記する。画素Ａ信号は、画素１１１０が出力する光信号の１つである。光信号の別の１つは、後述する画素Ａ＋Ｂ信号である。

演算増幅器１２１には、画素Ａ信号から、容量素子Ｃ０がクランプしているノイズ信号を差し引いた信号が入力される。この信号をＡ信号と表記する。

演算増幅器１２１は、Ａ信号を増幅した信号を、比較器１３２に出力する。この信号を増幅Ａ信号と表記する。

時刻ｔ４６から時刻ｔ４７の期間、増幅Ａ信号をＡＤ変換する。この期間をＳ（Ａ）ＡＤ期間と表記する。このＡＤ変換によってメモリ１３３が保持する、増幅Ａ信号に対応するデジタル信号をデジタルＡ＋Ｎ信号と表記する。

時刻ｔ４８に、垂直走査回路１４０は、信号ＰＴＸＡ（ｍ−１）、信号ＰＴＸＢ（ｍ−１）をそれぞれＨｉｇｈにする。これにより、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂのそれぞれが生成した電荷が、入力ノードＦＤに転送される。

時刻ｔ４９に、垂直走査回路１４０は、信号ＰＴＸＡ（ｍ−１）、信号ＰＴＸＢ（ｍ−１）をそれぞれＬｏｗにする。これにより、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂのそれぞれが生成した電荷の、入力ノードＦＤへの転送が終了する。入力ノードＦＤでは、時刻ｔ４５の時点ですでに転送されていたフォトダイオード１１４Ａの電荷に、フォトダイオード１１４Ａが時刻ｔ４６から時刻ｔ４９の期間に生成した電荷と、フォトダイオード１１４Ｂが生成した電荷とが加算される。これにより、ｍ−１行目の画素１１１０の増幅トランジスタ１１７は、選択トランジスタ１１８を介して、垂直出力線１１３に、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂが生成した電荷に基づく信号を出力する。この信号を、画素Ａ＋Ｂ信号と表記する。画素Ａ＋Ｂ信号は、先述した通り、画素１１１０が出力する光信号の１つである。

演算増幅器１２１には、画素Ａ＋Ｂ信号から、容量素子Ｃ０がクランプしているノイズ信号を差し引いた信号が入力される。この信号をＡ＋Ｂ信号と表記する。

演算増幅器１２１は、Ａ＋Ｂ信号を増幅した信号を、比較器１３２に出力する。この信号を増幅Ａ＋Ｂ信号と表記する。

時刻ｔ５０から時刻ｔ５１の期間、増幅Ａ＋Ｂ信号をＡＤ変換する。この期間をＳ（Ａ＋Ｂ）ＡＤ期間と表記する。このＡＤ変換によってメモリ１３３が保持する、増幅Ａ＋Ｂ信号に対応するデジタル信号をデジタルＡ＋Ｂ＋Ｎ信号と表記する。

その後、水平走査回路１５０が、各列のメモリ１３３が保持したデジタルＡ＋Ｎ信号、デジタルＡ＋Ｂ＋Ｎ信号、デジタルＮ信号を、各列のメモリ１３３から順次、信号処理部１９０に出力させる。

信号処理部１９０は、デジタルＡ＋Ｎ信号からデジタルＮ信号を差し引いた信号を、撮像装置の外部に出力する。この信号をデジタルＡ信号と表記する。また、信号処理部１９０は、デジタルＡ＋Ｂ＋Ｎ信号からデジタルＮ信号を差し引いた信号を、撮像装置の外部に出力する。この信号をデジタルＡ＋Ｂ信号と表記する。撮像装置の外部では、デジタルＡ＋Ｂ信号からデジタルＡ信号を差し引いて、デジタルＢ信号を得る処理が行われる。このデジタルＡ信号とデジタルＢ信号とを用いて、位相差検出方式の焦点検出動作を行う。また、撮像装置の外部では、デジタルＡ＋Ｂ信号から画像を生成する。

垂直走査回路１４０は、Ｓ（Ａ＋Ｂ）ＡＤ期間の後である、時刻ｔ５２にｍ行目の画素１１１０のフォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を行う。

Ｓ（Ａ＋Ｂ）ＡＤ期間中に、ｍ行目の画素１１１０のフォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を行うと、実施例１で述べたメカニズムによって、増幅Ａ＋Ｂ信号に変動が生じる。これにより、デジタルＡ＋Ｂ＋Ｎ信号に変動が生じる。

一方、本実施例では、Ｓ（Ａ＋Ｂ）ＡＤ期間とは別の期間に、ＡＤ変換を行っている画素１１１０とは別の画素１１１０のフォトダイオード１１４Ａ，１１４Ｂのリセットを解除する。これにより、フォトダイオード１１４Ａ，１１４Ｂのリセットの解除による、デジタルＡ＋Ｂ＋Ｎ信号の変動を抑制することができる。

なお、本実施例では、垂直走査回路１４０が、Ｓ（Ａ＋Ｂ）ＡＤ期間の後である、時刻ｔ５２にｍ行目の画素１１１０のフォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を行っていた。この例に限定されるものではなく、ｍ行目の画素１１１０のフォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除は、Ｓ（Ａ＋Ｂ）ＡＤ期間とは別の期間に行われればよい。

また、垂直走査回路１４０が、Ｓ（Ａ）ＡＤ期間とは別の期間である、時刻ｔ４７から時刻ｔ５０にｍ行目の画素１１１０のフォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を行うようにしてもよい。この場合、フォトダイオード１１４Ａ，１１４Ｂのリセットの解除による、デジタルＡ＋Ｎ信号の変動を抑制することができる。

本実施例の好ましい例は、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を、Ｓ（Ａ）期間、Ｓ（Ａ＋Ｂ）期間とは別の期間に行う。これにより、デジタルＡ＋Ｎ信号とデジタルＡ＋Ｂ＋Ｎ信号の両方に対して、フォトダイオード１１４Ａ，１１４Ｂのリセットの解除による信号の変動を抑制することができる。

一方で、電荷蓄積期間の長さの設定によっては、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を、Ｓ（Ａ）期間、Ｓ（Ａ＋Ｂ）期間の両方とは別の期間に行うことが困難な場合もある。この場合には、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を、Ｓ（Ａ）期間よりも、Ｓ（Ａ＋Ｂ）期間には重ならないようにするのが良い。これは、デジタルＡ＋Ｂ信号は画像の生成に用いられる一方で、デジタルＡ信号は焦点検出に用いられるという、信号の用途の違いに起因する。焦点検出に用いられる信号の精度の許容範囲は、画像に用いられる信号の精度の許容範囲よりも広い。よって、デジタルＡ＋Ｎ信号については、フォトダイオード１１４Ａ，１１４Ｂのリセットの解除による信号の変動を、デジタルＡ＋Ｂ＋Ｎ信号に比べて許容しやすい。よって、電荷蓄積期間の長さの設定によっては、フォトダイオード１１４Ａ，１１４Ｂのリセットの解除を、Ｓ（Ａ＋Ｂ）ＡＤ期間とは別の期間である、Ｓ（Ａ）ＡＤ期間に行うようにしてもよい。

また、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を、ＡＤ変換している増幅Ａ＋Ｂ信号に対応する画素１１１のフォトダイオード１１４Ａから入力ノードＦＤへの電荷の転送を終了するタイミングと同時としても良い。つまり、図７のタイミング図の、時刻ｔ４５に、信号ＰＴＸＡ（ｍ）、信号ＰＴＸＢ（ｍ）をＨｉｇｈからＬｏｗにしてもよい。

また、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を、ＡＤ変換している増幅Ａ＋Ｂ信号に対応する画素１１１のフォトダイオード１１４Ｂから入力ノードＦＤへの電荷の転送を終了するタイミングと同時としても良い。つまり、図７のタイミング図の、時刻ｔ４９に、信号ＰＴＸＡ（ｍ）、信号ＰＴＸＢ（ｍ）をＨｉｇｈからＬｏｗにしてもよい。

なお、時刻ｔ４９よりも、時刻ｔ４５に、信号ＰＴＸＡ（ｍ）、信号ＰＴＸＢ（ｍ）をＨｉｇｈからＬｏｗにするのが好ましい。時刻ｔ４９に比べて、時刻ｔ４５に信号ＰＴＸＡ（ｍ）、信号ＰＴＸＢ（ｍ）をＨｉｇｈからＬｏｗにした方が、増幅Ａ＋Ｂ信号の変動が生じにくいためである。これにより、デジタルＡ＋Ｂ＋Ｎ信号の変動もまた、時刻ｔ４９に比べて、時刻ｔ４５に信号ＰＴＸＡ（ｍ）、信号ＰＴＸＢ（ｍ）をＨｉｇｈからＬｏｗにした方が低減される。これにより、デジタルＡ＋Ｎ信号に比べて、信号の変動を許容しにくいデジタルＡ＋Ｂ＋Ｎ信号の変動を低減できる。

また、本実施例では、信号ＰＳＨをＨｉｇｈのままとしていた。本実施例と、実施例２の動作とを組み合わせてもよい。具体的には、図８の動作として行うことができる。

この動作においては、ｍ行目のフォトダイオード１１４Ａ，１１４Ｂのリセットの解除を、容量素子ＳＨが増幅Ａ＋Ｂ信号をサンプリングしている期間とは別の期間である、容量素子ＳＨが増幅Ａ＋Ｂ信号を保持した後に行う。これにより、本実施例で述べたように、ｍ行目のフォトダイオード１１４Ａ，１１４Ｂのリセットの解除による、デジタルＡ＋Ｂ＋Ｎ信号の変動を抑制することができる。この例においても、ｍ行目のフォトダイオード１１４Ａ，１１４Ｂのリセットの解除は、容量素子ＳＨが増幅Ａ信号を保持した後に行うようにしてもよい。また、ｍ行目のフォトダイオード１１４Ａ，１１４Ｂのリセットの解除を、容量素子ＳＨが増幅Ａ＋Ｂ信号をサンプリングしている期間とは別の期間であって、容量素子ＳＨが増幅Ａ信号をサンプリングしている期間に行うようにしてもよい。

図８の動作において、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を、ＡＤ変換している増幅Ａ＋Ｂ信号に対応する画素１１１のフォトダイオード１１４Ａから入力ノードＦＤへの電荷の転送を終了するタイミングと同時としても良い。

図８の動作において、フォトダイオード１１４Ａ、フォトダイオード１１４Ｂのリセットの解除を、ＡＤ変換している増幅Ａ＋Ｂ信号に対応する画素１１１のフォトダイオード１１４Ｂから入力ノードＦＤへの電荷の転送を終了するタイミングと同時としても良い。

（実施例４）
本実施例は、上述した各実施例の撮像装置を有する撮像システムに関する。

撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図９に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。

図９に例示した撮像システムは、レンズの保護のためのバリア１５０１、被写体の光学像を撮像装置１５０４に結像させるレンズ１５０２、レンズ１５０２を通過する光量を可変にするための絞り１５０３を有する。レンズ１５０２、絞り１５０３は撮像装置１５０４に光を集光する光学系である。また、図９に例示した撮像システムは撮像装置１５０４より出力される出力信号の処理を行う出力信号処理部１５０５を有する。出力信号処理部１５０５は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。

図９に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５０６、外部コンピュータ等と通信する為の外部インターフェース部１５０７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５０９、記録媒体１５０９に記録または読み出しを行うための記録媒体制御インターフェース部１５０８を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御演算部１５１０、撮像装置１５０４と出力信号処理部１５０５に各種タイミング信号を出力するタイミング供給部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５０４と、撮像装置１５０４から出力された出力信号を処理する出力信号処理部１５０５とを有すればよい。

また、出力信号処理部１５０５は、実施例３で述べたように、デジタルＡ信号とデジタルＢ信号とを用いて焦点検出動作を行うようにしてもよい。また、出力信号処理部１５０５は、デジタルＡ＋Ｂ信号を用いて画像を生成するようにしてもよい。また、出力信号処理部１５０５は、焦点検出動作と画像の生成とを行うようにしてもよい。

以上のように、本実施例の撮像システムは、撮像装置１５０４を適用して撮像動作を行うことが可能である。

なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。

１００ 撮像装置
１１１ 画素
１１２ 制御線
１１３ 垂直出力線
１１４ フォトダイオード
１１５ 転送トランジスタ
１１６ リセットトランジスタ
１１７ 増幅トランジスタ
１１８ 選択トランジスタ
１２０ 増幅回路
１２１ 演算増幅器
１２５ 電流源
１３０ Ａ／Ｄ変換部
１３２ 比較器
１３３ メモリ
１４０ 垂直走査回路
１５０ 水平走査回路
１７０ ランプ信号供給部
１８０ カウンタ
１９０ 信号処理部
１９１、１９２ デジタル信号線
１９５ タイミング制御部

Claims (13)

1. 複数行および複数列に渡って配され、各々が電荷を生成する光電変換部を有し、前記電荷に基づく光信号を各々が出力する複数の画素と、
   前記複数列の各々に、各々が対応して配され、前記光信号をデジタル信号に変換する複数のＡ／Ｄ変換部とを有する撮像装置の駆動方法であって、
   前記複数行のうちの第１行の前記画素を、前記光信号を出力させる画素として選択している期間に、前記第１行とは別の行であって前記複数行のうちの第２行の前記画素の前記光電変換部をリセットし、
   前記第１行の画素の前記光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間とは別の期間に、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする撮像装置の駆動方法。
2. 前記光信号のサンプリングと、前記光信号の保持を行うサンプルホールド回路を前記Ａ／Ｄ変換部がさらに有し、
   前記Ａ／Ｄ変換部は、前記サンプルホールド回路が保持した前記光信号を前記デジタル信号に変換し、
   前記第１行の画素の前記光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間とは別の期間が、前記第１行の画素の前記光信号を、前記サンプルホールド回路がサンプリングしている期間とは別の期間でもあることを特徴とする請求項１に記載の撮像装置の駆動方法。
3. 前記複数の画素の各々は、１つのマイクロレンズと、前記１つのマイクロレンズから入射する光によって各々が電荷を生成する第１の光電変換部および第２の光電変換部と、前記複数の光電変換部から前記電荷が転送される入力ノードを有し、前記第１の光電変換部の電荷に基づく第１光信号と、前記第１の光電変換部の電荷と前記第２の光電変換部の電荷とが加算された電荷に基づく第２光信号とを、それぞれ前記光信号として出力する増幅トランジスタとを有し、
   前記Ａ／Ｄ変換部は、前記第１行の画素の前記第１光信号と前記第２光信号とを順次、デジタル信号に変換し、
   前記第１行の画素の前記第２光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間とは別の期間に、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする請求項１または２に記載の撮像装置の駆動方法。
4. 前記第１行の画素の前記第２光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間、および前記第１行の画素の前記第１光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間とは別の期間に、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする請求項３に記載の撮像装置の駆動方法。
5. 前記第１行の画素の前記第２光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間とは別の期間であって、前記第１行の画素の前記第１光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間に、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする請求項３に記載の撮像装置の駆動方法。
6. 前記第１行の画素の前記第２光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間とは別の期間であって、前記第１行において、前記第１の光電変換部から前記入力ノードへの前記電荷の転送を終了するタイミングに、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする請求項３〜５のいずれか１項に記載の撮像装置の駆動方法。
7. 前記複数の画素の各々は、１つのマイクロレンズと、前記１つのマイクロレンズから入射する光によって各々が電荷を生成する第１の光電変換部および第２の光電変換部と、前記複数の光電変換部から前記電荷が転送される入力ノードを有し、前記第１の光電変換部の電荷に基づく第１光信号と、前記第１の光電変換部の電荷と前記第２の光電変換部の電荷とが加算された電荷に基づく第２光信号とを、それぞれ前記光信号として出力する増幅トランジスタとを有し、
   前記Ａ／Ｄ変換部は、前記第１行の画素の前記第１光信号と前記第２光信号とを順次、デジタル信号に変換し、
   前記光信号のサンプリングと、前記光信号の保持を行うサンプルホールド回路を前記Ａ／Ｄ変換部がさらに有し、
   前記Ａ／Ｄ変換部は、前記サンプルホールド回路が保持した前記光信号を前記デジタル信号に変換し、
   前記第１行の画素の前記第２光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間、および前記第１行の画素の前記第２光信号を、前記サンプルホールド回路がサンプリングしている期間とは別の期間に、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする請求項１に記載の撮像装置の駆動方法。
8. 前記第１行の画素の前記第２光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間、および前記第１行の画素の前記第２光信号を、前記サンプルホールド回路がサンプリングしている期間、および、前記第１行の画素の前記第１光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間、および前記第１行の画素の前記第１光信号を、前記サンプルホールド回路がサンプリングしている期間とは別の期間に、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする請求項７に記載の撮像装置の駆動方法。
9. 前記第１行の画素の前記第２光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間、および前記第１行の画素の前記第２光信号を、前記サンプルホールド回路がサンプリングしている期間とは別の期間であって、前記第１行の画素の前記第１光信号を、前記サンプルホールド回路がサンプリングしている期間に、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする請求項７に記載の撮像装置の駆動方法。
10. 前記第１行の画素の前記第２光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間、および前記第１行の画素の前記第２光信号を、前記サンプルホールド回路がサンプリングしている期間とは別の期間であって、前記第１行において、前記第１の光電変換部から前記入力ノードへの前記電荷の転送を終了するタイミングに、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする請求項７〜９のいずれか１項に記載の撮像装置の駆動方法。
11. 前記光信号を増幅した信号を出力する増幅回路をさらに有し、
    前記Ａ／Ｄ変換部が前記デジタル信号に変換する前記光信号が、前記増幅回路によって増幅された信号であることを特徴とする請求項１〜１０のいずれか１項に記載の撮像装置の駆動方法。
12. 複数行および複数列に渡って配され、各々が電荷を生成する光電変換部を有し、前記電荷に基づく光信号を各々が出力する複数の画素と、
    前記複数列の各々に、各々が対応して配され、前記光信号をデジタル信号に変換する複数のＡ／Ｄ変換部と、
    前記複数の画素の各々の前記光電変換部を、行単位でリセットするシャッタ走査と、前記複数の画素の各々から行単位で前記光信号を出力させる読み出し走査とを行う垂直走査回路とを有し、
    前記垂直走査回路は、前記読み出し走査において、前記複数行のうちの第１行の前記画素を、前記光信号を出力させる画素として選択している期間に、前記垂直走査回路は、前記シャッタ走査として、前記第１行とは別の行であって前記複数行のうちの第２行の前記画素の前記光電変換部をリセットし、
    前記第１行の画素の前記光信号を、前記Ａ／Ｄ変換部が前記デジタル信号に変換している期間とは別の期間に、前記第２行の前記画素の前記光電変換部の前記リセットを解除することを特徴とする撮像装置。
13. 請求項１２に記載の撮像装置と、前記撮像装置が出力する信号を処理することによって画像を生成する信号処理部とを有することを特徴とする撮像システム。

Images