JP2017103714A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2017103714A
JP2017103714A JP2015237674A JP2015237674A JP2017103714A JP 2017103714 A JP2017103714 A JP 2017103714A JP 2015237674 A JP2015237674 A JP 2015237674A JP 2015237674 A JP2015237674 A JP 2015237674A JP 2017103714 A JP2017103714 A JP 2017103714A
Authority
JP
Japan
Prior art keywords
line
signal line
multilayer wiring
wiring board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015237674A
Other languages
English (en)
Other versions
JP6491080B2 (ja
Inventor
聡 綱島
Satoshi Tsunashima
聡 綱島
斉 脇田
Hitoshi Wakita
斉 脇田
美和 武藤
Yoshikazu Muto
美和 武藤
裕之 福山
Hiroyuki Fukuyama
裕之 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015237674A priority Critical patent/JP6491080B2/ja
Publication of JP2017103714A publication Critical patent/JP2017103714A/ja
Application granted granted Critical
Publication of JP6491080B2 publication Critical patent/JP6491080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】上面線路および底面線路と信号線VIAとの接合部において発生する、伝播モードの急変に起因する高周波特性の劣化を軽減する。【解決手段】多層配線基板10を構成する基板部材より高い誘電率を持つ誘電体からなり、アンチパッド領域14のうち上面線路11Aまたは底面線路11Bからなる信号線路11の両脇位置に、信号線路11を挟んで対抗配置された一対のノッチ部23を設ける。【選択図】 図1

Description

本発明は、基板上面から基板底面まで垂直方向に貫通する高周波線路として擬似同軸線路構造を備えた多層配線基板に関する。
多層配線基板を垂直貫通する高周波線路の構造として、垂直部の信号線VIAを通じて上面の水平信号線と底面の周辺の信号線へ接続させるRF−VIAという構成が知られている(例えば、特許文献1など参照)。
図12は、RF−VIAを用いた上面実装型パッケージの断面図である。ここでは、セラミック多層基板からなる多層配線基板の基板上面にICチップを上面実装して、基板上面に形成されている上面線路とICチップとをワイヤボンディングで接続し、これらICチップおよびワイヤボンディングを蓋部により覆う構成となっている。
また、多層配線基板には、グランドプレーンを選択的に除去した平面視円形をなすアンチパッド領域を、基板上面から基板底面へ垂直方向に貫通するRF−VIAが形成されており、このRF−VIAの信号VIAを介して基板上面に形成された上面線路と基板底面に形成された底面線路とが接続されている。
したがって、この底面線路を基板底面のリードピンと接続すれば、底面線路、信号VIA、上面線路を介して、リードピンとICチップとが接続されることになり、上面実装型パッケージの外部とICチップとの間で高周波信号をやり取りすることが可能となる。
図13は、RF−VIAの斜視図である。図14は、RF−VIAの平面図である。図15は、図14のB−B断面図である。これら図13〜図15に示したRF−VIAは、信号VIAの周囲に点在配置された複数のグランドVIAを有する擬似同軸線路構造をなしている。グランドVIAは、アンチパッド領域の外側に、信号VIAを中心とする同心円状に点在配置されている。したがって、これらグランドVIAが、空気あるいはシリコン基板からなる絶縁体を介して信号VIAの周囲を覆う、いわゆる同軸線路の外部導体として機能することになる。
これにより、高周波信号の伝播時に発生するリターン電流によるインダクタンスを等価回路的に並列接続と等価にし、擬似同軸線路構造が持つインダクタンスの上昇を抑制させ、多層配線基板上面に形成した高周波信号線路の特性インピーダンスと整合させることができる(例えば、特許文献1など参照)。
特開2004−087683号公報
しかしながら、このような従来技術では、前述の図14に示した上面線路および底面線路と信号線VIAとの特性インピーダンスはそれぞれ50Ωに設定されており、かつ、これら上面線路および底面線路と信号線VIAとが直角に接続されている。したがって、高周波信号が上面線路および底面線路から信号線VIAへ伝播する際、伝播モードが線路モード(CPW:CoPlanar Waveguide)から同軸モードに急激に変換されるため、上面線路および底面線路と信号線VIAとの接合部において高周波特性が劣化するという問題点があった。
本発明はこのような課題を解決するためのものであり、上面線路および底面線路と信号線VIAとの接合部において発生する、伝播モードの急変に起因する高周波特性の劣化を軽減できる多層配線基板を提供することを目的としている。
このような目的を達成するために、本発明にかかる多層配線基板は、グランドプレーンが選択的に除去された平面視円形状のアンチパッド領域の中心位置において基板上面から基板底面まで垂直方向に貫通して形成された信号線VIAと、前記アンチパッド領域の外周部に前記信号線VIAを中心とする同心円状に点在配置された複数のグランドVIAとからなる擬似同軸線路構造を有し、前記基板上面に形成された上面線路と前記基板底面に形成された底面線路とを前記信号線VIAを介して接続する多層配線基板であって、前記多層配線基板を構成する基板部材より高い誘電率を持つ誘電体からなり、前記アンチパッド領域のうち前記上面線路または前記底面線路からなる信号線路の両脇位置に、前記信号線路を挟んで対抗配置された一対のノッチ部を備えている。
また、本発明にかかる上記多層配線基板の一構成例は、前記ノッチ部が、前記アンチパッド領域のうち前記上面線路および前記底面線路の両脇位置にそれぞれ配置されているものである。
また、本発明にかかる上記多層配線基板の一構成例は、前記ノッチ部が、前記信号線VIAを中心とする同心円状に位置する内側円弧と外側円弧に挟まれた、半径方向に一定幅を持つ平面視扇状を呈しており、前記外側円弧が前記アンチパッド領域の外周縁に沿って形成され、前記内側円弧端部と前記外側円弧端部とを結ぶ一方の扇側面が前記信号線路に沿って形成されているものである。
本発明によれば、アンチパッド領域のうちノッチ領域において局所的に特性インピーダンスが低下して電界結合が強められ、非ノッチ領域において局所的に特性インピーダンスが上昇して電界結合が弱められる。したがって、信号線路と信号線VIAとの結合部において発生する、伝播モードの急変に起因する高周波特性の劣化を軽減することが可能となる。
本発明の一実施の形態にかかる多層配線基板の平面図である。 図1のA−A断面図である。 ノッチ部を示す平面図である。 接合部における透過特性を示すグラフである。 接合部における反射特性を示すグラフである。 ノッチ部形状を示す説明図である。 ノッチ部形状の違いによる接合部における透過特性を示すグラフである。 ノッチ部形状の違いによる接合部における反射特性を示すグラフである。 ノッチ部誘電率を示す説明図である。 ノッチ部誘電率の違いによる接合部における透過特性を示すグラフである。 ノッチ部誘電率の違いによる接合部における反射特性を示すグラフである。 RF−VIAを用いた上面実装型パッケージの断面図である。 RF−VIAの斜視図である。 RF−VIAの平面図である。 図14のB−B断面図である。
次に、本発明の一実施の形態について図面を参照して説明する。
まず、図1および図2を参照して、本発明の一実施の形態にかかる多層配線基板10について説明する。図1は、本発明の一実施の形態にかかる多層配線基板の平面図である。図2は、図1のA−A断面図である。図3は、ノッチ部を示す平面図である。
本実施の形態にかかる多層配線基板10は、全体として、接地電位に接続された導体層である接地導体からなるグランドプレーン12と絶縁体あるいは半導体からなる絶縁層13とが交互に積層された基板であり、基板上面(最上層)10Aに形成された上面線路11Aと基板底面(最下層)10Bに形成された底面線路11Bとを、擬似同軸線路構造20の信号線VIA21を介して接続する機能を有している。
なお、本実施の形態においては、導体層やビアを銅箔、絶縁体を代表的なFR4を使用して図示しているが、決してこれに限ることはない。例えば、導体層やビアを金、絶縁体をセラミックやガラス、あるいは絶縁体の代替として半導体であるSiやSiGe、GaAs、InP等の材料にも適用可能であり、決してこれらに限定されるものではない。
擬似同軸線路構造20は、各層のグランドプレーン12が選択的に除去された平面視円形状のアンチパッド領域14の中心位置において、基板上面10Aから基板底面10Bまで垂直方向に貫通して形成された信号線VIA21と、アンチパッド領域14の外周部に信号線VIA21を中心とする同心円状に点在配置された複数のグランドVIA22とから構成されている。
本実施の形態にかかる多層配線基板10は、上面線路11Aまたは底面線路11Bからなる信号線路11と信号線VIA21とが接続される接合部に、多層配線基板10の絶縁層13を構成する基板部材より高い誘電率を持つ誘電体からなるノッチ部23を設けたことを特徴としている。
図1の例では、アンチパッド領域14のうち上面線路11Aの両脇位置に、上面線路11Aを挟んで対抗配置された一対の上面ノッチ部23Aが形成されているとともに、アンチパッド領域14のうち底面線路11Bの両脇位置に、底面線路11Bを挟んで対抗配置された一対の底面ノッチ部23Bが形成されている。本実施の形態では、上面線路11Aおよび底面線路11Bの両方に上面ノッチ部23Aおよび底面ノッチ部23Bを形成した場合を例として説明するが、いずれか一方だけを形成してもよい。
図3に示すように、上面ノッチ部23Aは、半径方向に一定幅Wを持つ平面視円弧形状をなしている。より具体的には、信号線VIA21を中心とする同心円状に位置する内側円弧23Pと外側円弧23Rに挟まれた、半径方向に一定幅Wを持つ平面視扇状(幅広円弧状)を呈しており、外側円弧23Rがアンチパッド領域14の外周縁14Rに沿って形成され、内側円弧23P端部と外側円弧23R端部とを結ぶ扇側面23Qの一方が信号線路11に沿って形成されている。また、上面ノッチ部23Aは、基板上面10Aから基板上面10A直下のグランドプレーン12までの高さ(深さ)を有している。ここでは、上面ノッチ部23Aについてのみ説明するが、底面ノッチ部23Bの形状についても同様である。
このようにして、基板部材の誘電率εr1より高い誘電率εr2を持つ上面ノッチ部23Aを、上面線路11A近傍に形成すると、アンチパッド領域14のうち上面線路11Aに沿った上面ノッチ部23A側のノッチ領域14Aにおいて、局所的に特性インピーダンスが低下して電界結合が強められる。一方、アンチパッド領域14のうち信号線VIA21を挟んでノッチ領域14Aと対抗する非ノッチ領域14Bでは、局所的に特性インピーダンスが上昇して電界結合が弱められる。
また、図3に示した平面視円弧形状とすることにより、信号線VIA21から等しい距離にノッチ部23を配置することができ、より電界結合の強化効果を効率よく得ることができる。なお、上面ノッチ部23Aの底面ノッチ部23Bの形状については、これに限定されるものではない。
したがって、上面線路11Aを伝播する高周波信号について、上面線路11AでのCPWモードから信号線VIA21での同軸モードへのモード変換がスムーズに行われることになる。このため、上面線路11Aと信号線VIA21との接合部における、透過特性および反射特性をともに改善でき、良好な高周波特性を得ることが可能となる。ここでは、上面ノッチ部23Aについてのみ説明したが、底面ノッチ部23Bの形状についても同様である。
上面ノッチ部23Aおよび底面ノッチ部23Bの形成有無による高周波特性の違いについて説明する。図4は、接合部における透過特性を示すグラフである。図5は、接合部における反射特性を示すグラフである。図4において、特性30は上面ノッチ部23Aおよび底面ノッチ部23Bを形成していない場合の透過減衰量を示す周波数特性であり、特性31は上面ノッチ部23Aおよび底面ノッチ部23Bを形成した場合の透過減衰量を示す周波数特性である。図5において、特性32は上面ノッチ部23Aおよび底面ノッチ部23Bを形成していない場合の反射減衰量を示す周波数特性であり、特性33は上面ノッチ部23Aおよび底面ノッチ部23Bを形成した場合の反射減衰量を示す周波数特性である。
これら特性40,41は、次のような条件下におけるシミュレーションにより求めた。
シミュレーション手法:有限要素法/HFSS
セラミック材料:アルミナ(Al23
セラミック誘電率:εr1=9.8
セラミック誘電正接:tanδ=0.006
セラミック積層数:8
セラミック厚:0.254mm
信号VIA高さ:2.032mm(=0.254mm×8層分)
Auメタル厚:0.001mm
信号線路パラメータ(特性インピーダンスZo=50Ω)
信号線路幅L=0.1mm
信号線路−GNDギャップS=0.05mm
ノッチ部誘電率:εr2=100(>εr1)
ノッチ部誘電正接:tanδ=0.006
図4によれば、周波数15GHz以上の領域において、特性31の透過減衰量のほうが特性30と比べて小さくなっており、上面ノッチ部23Aおよび底面ノッチ部23Bを形成することにより接合部で発生する透過減衰量を削減できていることがわかる。
また、図5によれば、周波数領域のほぼ全般にわたって、特性33の反射量のほうが特性32と比べて小さくなっており、上面ノッチ部23Aおよび底面ノッチ部23Bを形成することにより接合部で発生する反射量を削減できていることがわかる。
上面ノッチ部23Aおよび底面ノッチ部23Bの形状・面積による高周波特性の違いについて説明する。図6は、ノッチ部形状を示す説明図であり、図6(a)はノッチ部なし、図6(b)はノッチ部:形状A(面積小)、図6(c)はノッチ部:形状B(面積中)、図6(d)はノッチ部:形状C(面積大)を示している。図7は、ノッチ部形状の違いによる接合部における透過特性を示すグラフである。図8は、ノッチ部形状の違いによる接合部における反射特性を示すグラフである。シミュレーション条件は前述と同じである。
図7によれば、周波数15GHz以上の領域において、平面視面積が大きいほど接合部で発生する透過減衰量を削減できていることがわかる。また、図8によれば、周波数領域のほぼ全般にわたって、平面視面積が大きいほど接合部で発生する反射量を削減できていることがわかる。
上面ノッチ部23Aおよび底面ノッチ部23Bの誘電率による高周波特性の違いについて説明する。図9は、ノッチ部誘電率を示す説明図であり、図9(a)はノッチ部なし、図9(b)はノッチ部誘電率εr2=30、図9(c)はノッチ部誘電率εr2=100、図9(d)はノッチ部誘電率εr2=1(空気)を示している。図10は、ノッチ部誘電率の違いによる接合部における透過特性を示すグラフである。図11は、ノッチ部誘電率の違いによる接合部における反射特性を示すグラフである。シミュレーション条件は前述と同じである。
図10によれば、周波数15GHz以上の領域において、誘電率が高いほど接合部で発生する透過減衰量を削減できていることがわかる。また、図11によれば、周波数領域のほぼ全般にわたって、誘電率が高いほど接合部で発生する反射量を削減できていることがわかる。
したがって、ノッチ部23の形状・面積・誘電率は、独立して制御することができ、結果として、これらパラメータにより高周波特性を任意に調整することが可能となる。
[本実施の形態の効果]
このように、本実施の形態は、多層配線基板10を構成する基板部材より高い誘電率を持つ誘電体からなり、アンチパッド領域14のうち上面線路11Aまたは底面線路11Bからなる信号線路11の両脇位置に、信号線路11を挟んで対抗配置された一対のノッチ部23を設けたものである。
これにより、アンチパッド領域14のうちノッチ領域14Aにおいて局所的に特性インピーダンスが低下して電界結合が強められ、非ノッチ領域14Bにおいて局所的に特性インピーダンスが上昇して電界結合が弱められる。したがって、信号線路11と信号線VIA21との結合部において発生する、伝播モードの急変に起因する高周波特性の劣化を軽減することが可能となる。
また、ノッチ部23は、多層配線基板10の基板上面(最上層)10Aや基板底面(最下層)10Bの一部領域を高誘電体部材に変更するという工程により形成・変更できる。このため、多層配線基板10の製造した後においても、接合部の高周波特性を確認し、必要に応じて、ノッチ部23の誘電率・形状・サイズなどのパラメータを調整することにより、高周波特性を改善することが可能である。
[実施の形態の拡張]
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
10…多層配線基板、10A基板上面(最上層)、10B基板底面(最下層)、11…信号線路、11A…上面線路、11B…底面線路、12…グランドプレーン、13…絶縁層、14…アンチパッド領域、14R…外周縁、20…擬似同軸線路構造、21…信号線VIA、22…グランドVIA、23…ノッチ部、23A…上面ノッチ部、23B…底面ノッチ部、23P…内側円弧、23R…外側円弧、23Q…扇側面。

Claims (3)

  1. グランドプレーンが選択的に除去された平面視円形状のアンチパッド領域の中心位置において基板上面から基板底面まで垂直方向に貫通して形成された信号線VIAと、前記アンチパッド領域の外周部に前記信号線VIAを中心とする同心円状に点在配置された複数のグランドVIAとからなる擬似同軸線路構造を有し、前記基板上面に形成された上面線路と前記基板底面に形成された底面線路とを前記信号線VIAを介して接続する多層配線基板であって、
    前記多層配線基板を構成する基板部材より高い誘電率を持つ誘電体からなり、前記アンチパッド領域のうち前記上面線路または前記底面線路からなる信号線路の両脇位置に、前記信号線路を挟んで対抗配置された一対のノッチ部を備えることを特徴とする多層配線基板。
  2. 請求項1に記載の多層配線基板であって、
    前記ノッチ部は、前記アンチパッド領域のうち前記上面線路および前記底面線路の両脇位置にそれぞれ配置されていることを特徴とする多層配線基板。
  3. 請求項1に記載の多層配線基板であって、
    前記ノッチ部は、前記信号線VIAを中心とする同心円状に位置する内側円弧と外側円弧に挟まれた、半径方向に一定幅を持つ平面視扇状を呈しており、前記外側円弧が前記アンチパッド領域の外周縁に沿って形成され、前記内側円弧端部と前記外側円弧端部とを結ぶ一方の扇側面が前記信号線路に沿って形成されていることを特徴とする多層配線基板。
JP2015237674A 2015-12-04 2015-12-04 多層配線基板 Active JP6491080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015237674A JP6491080B2 (ja) 2015-12-04 2015-12-04 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015237674A JP6491080B2 (ja) 2015-12-04 2015-12-04 多層配線基板

Publications (2)

Publication Number Publication Date
JP2017103714A true JP2017103714A (ja) 2017-06-08
JP6491080B2 JP6491080B2 (ja) 2019-03-27

Family

ID=59017070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015237674A Active JP6491080B2 (ja) 2015-12-04 2015-12-04 多層配線基板

Country Status (1)

Country Link
JP (1) JP6491080B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044716A (ja) * 1999-08-03 2001-02-16 Mitsubishi Electric Corp ストリップライン給電装置
JP2004047574A (ja) * 2002-07-09 2004-02-12 Sumitomo Electric Ind Ltd 多層配線基板、光トランシーバ、およびトランスポンダ
JP2004064174A (ja) * 2002-07-25 2004-02-26 Kyocera Corp 高周波用配線基板
JP2008053799A (ja) * 2006-08-22 2008-03-06 Molex Inc 回路基板
JP2013074256A (ja) * 2011-09-29 2013-04-22 Nec Corp 多層配線基板及びその多層配線基板に実装された高周波回路
JP2014170884A (ja) * 2013-03-05 2014-09-18 Nippon Telegr & Teleph Corp <Ntt> 多層配線基板
JP2015002455A (ja) * 2013-06-17 2015-01-05 日本電信電話株式会社 高周波伝送線路
JP2015050680A (ja) * 2013-09-03 2015-03-16 日本電信電話株式会社 高周波伝送線路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044716A (ja) * 1999-08-03 2001-02-16 Mitsubishi Electric Corp ストリップライン給電装置
JP2004047574A (ja) * 2002-07-09 2004-02-12 Sumitomo Electric Ind Ltd 多層配線基板、光トランシーバ、およびトランスポンダ
JP2004064174A (ja) * 2002-07-25 2004-02-26 Kyocera Corp 高周波用配線基板
JP2008053799A (ja) * 2006-08-22 2008-03-06 Molex Inc 回路基板
JP2013074256A (ja) * 2011-09-29 2013-04-22 Nec Corp 多層配線基板及びその多層配線基板に実装された高周波回路
JP2014170884A (ja) * 2013-03-05 2014-09-18 Nippon Telegr & Teleph Corp <Ntt> 多層配線基板
JP2015002455A (ja) * 2013-06-17 2015-01-05 日本電信電話株式会社 高周波伝送線路
JP2015050680A (ja) * 2013-09-03 2015-03-16 日本電信電話株式会社 高周波伝送線路

Also Published As

Publication number Publication date
JP6491080B2 (ja) 2019-03-27

Similar Documents

Publication Publication Date Title
JP5725013B2 (ja) 構造体、配線基板および配線基板の製造方法
WO2018003332A1 (ja) 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP6013298B2 (ja) 高周波伝送線路
JP2006024618A (ja) 配線基板
US8952266B2 (en) Structural body and interconnect substrate
JP2004320109A (ja) 高周波伝送線路及び高周波基板
JP6384648B1 (ja) 伝送線路
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP2010021505A (ja) 接続方法、基板
JP2015056719A (ja) 多層配線基板
JP6013297B2 (ja) 高周波伝送線路
JP5922604B2 (ja) 多層配線基板
JP2017005646A (ja) 高周波接続線路
JP5519328B2 (ja) 高周波用伝送線路基板
JP6013296B2 (ja) 高周波伝送線路
JP6491080B2 (ja) 多層配線基板
JP2004247980A (ja) 伝送線路の接続構造及び方法
JPWO2019050046A1 (ja) 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ
JP2008141474A (ja) 高周波伝送線路
JP5964785B2 (ja) 高周波伝送線路
JP2004120659A (ja) 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
JP2009130453A (ja) フィルタ機能付き伝送線路
JP3748770B2 (ja) 伝送線路基板、高周波伝送構造体およびこれを備えた高周波パッケージ
JP2014127502A (ja) 高周波部品
WO2023042466A1 (ja) 導波路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190228

R150 Certificate of patent or registration of utility model

Ref document number: 6491080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150