JP2017103364A - 配線基板積層体、半導体装置、及び半導体装置の製造方法 - Google Patents
配線基板積層体、半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017103364A JP2017103364A JP2015235809A JP2015235809A JP2017103364A JP 2017103364 A JP2017103364 A JP 2017103364A JP 2015235809 A JP2015235809 A JP 2015235809A JP 2015235809 A JP2015235809 A JP 2015235809A JP 2017103364 A JP2017103364 A JP 2017103364A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- layer
- wiring
- wiring pattern
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Abstract
Description
接着剤層13は、支持体12の主面12a上に設けられており、光の照射により分解可能な樹脂を含んでいる。本実施形態において、接着剤層13を分解させるための光としてレーザー光を使用するので、接着剤層13に含まれる、光の照射により分解可能な樹脂として、レーザー光が照射されることによって熱分解可能な樹脂が用いられる。接着剤層13に含まれる樹脂としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂等が用いられる。接着剤層13の厚さは、例えば20μm〜100μmである。
図6は、変形例に係る配線基板積層体11を示す図である。第1変形例として、図6に示されるように、支持体12の主面12a上に設けられる接着剤層13Aは、支持体12の主面12a上に設けられる剥離層41と、剥離層41上に設けられる保護層42とを有していてもよい。剥離層41は、光の照射により分解可能な樹脂を含んでいる。当該樹脂は、上記実施形態の接着剤層13に含まれる光の照射により分解可能な樹脂と同一の樹脂である。また、剥離層41は、銅、ニッケル、金、銀、チタン、クロム、アルミニウム等の金属およびこれらの金属酸化物を含んでいてもよい。剥離層41の厚さは、例えば1μm〜10μmである。保護層42は、支持体12方向から照射される光から配線基板21を保護するように構成されている。保護層42としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂等が用いられる。保護層42は、印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等およびこれらを組み合わせた方法によって形成される。保護層42の厚さは、配線基板21を光から保護する観点から、剥離層41よりも十分に大きく、例えば20μm〜100μmである。このように接着剤層13Aが剥離層41及び保護層42を有することによって、上記実施形態と同等の効果を奏することに加えて、配線基板21に光のエネルギーが伝達することを抑制できる。したがって、配線基板21の第1樹脂層14及び第2樹脂層19に含まれる樹脂が光によって分解されることを抑制でき、半導体装置1の歩留まりが向上する。
次に、上述した配線基板積層体11の導電検査方法について説明する。この導電検査方法の理解を容易にするため、図7を参照しながら説明する。
Z≒r1+r2+R:設計値通り、導通状態は良好
Z≪r1+r2+R:接続端子20aと接続端子20bとの間において短絡を生じている可能性があるため、この配線基板積層体は不良品
Z≫r1+r2+R:接続端子20aと接続パッド15aとの間、または、接続端子20bと接続パッド15bとの間において断線を生じている可能性があるため、この配線基板積層体は不良品
(配線基板積層体)
支持体12の主面12a上に、接着剤層13として、剥離層41及び保護層42を順に形成した。支持体12として、ガラス(OA−10G(日本電気硝子株式会社製)、1.1mm厚)を使用した。支持体12の線膨張係数は、約4ppm/℃であった。支持体12の主面12a上の剥離層41は、3M Light−To−Heat−Conversion(LTHC)Release Coating(住友スリーエム株式会社製)を用いて形成した。保護層42は、3M UV−Curable Adhesive LC−5200(住友スリーエム株式会社製)を用いて形成した。剥離層41及び保護層42は、いずれもスピンコート法により形成した。
次に、実施例1で得られた配線基板積層体11に半導体チップ22を搭載した。半導体チップ22は、Cuポストの先端にSn−3.5はんだ層を形成した突起電極23を有しているものを用いた。また、半導体チップ22の線膨張係数は、約3ppm/℃であった。配線基板積層体11には予めアンダーフィル24を供給しておいた。半導体チップ22の突起電極23と配線基板積層体11の接続端子20との位置合わせを行った後、半導体チップ22を配線基板積層体11に圧着させ、加熱した。この後、半導体チップ22を含む配線基板積層体11の上面を、トランスファーモールド法により、モールド樹脂25を用いて封止した。そして、配線基板積層体11の支持体12側より、直線的に往復させながら支持体全体に波長1064nmのYAGレーザーを照射し、支持体12を配線基板21から剥離した。さらに、配線基板21及び接着剤層13に粘着テープを貼り付けた後に当該粘着テープをピールすることにより、接着剤層13を配線基板21より除去した。次に、パターニングされた導電層51をエッチングによって配線基板積層体11より除去した。次に、配線基板21にSn−3Ag−0.5Cuはんだボールを搭載し、外部接続端子31を形成した。この構成体をダイシングテープに貼り付け、ダイシングすることによって、半導体装置1を得た。
上記のようにして作成された半導体装置1について、X線透視装置(株式会社ユニハイトシステム製、XVA−160α)にて観察を行った。半導体装置1を観察した結果、半導体チップ22の突起電極23と配線基板21の接続端子20との間には、トータルピッチ7mmに対して、設計値から約2μmの位置ずれが生じていた。ここで、半導体装置1の形成に用いられる配線基板積層体11の支持体12として、樹脂の中で線膨張係数が比較的低いポリイミド製の支持体12を用いた場合、半導体チップ22の突起電極23と当該配線基板積層体11の接続端子20との間には、通常、設計値から約15μmの位置ずれが生じる。このような支持体12の材質による位置ずれの違いは、ポリイミド製の支持体12の線膨張係数は約12ppm/℃〜50ppm/℃であり、半導体チップ22の線膨張係数(約2ppm/℃〜4ppm/℃)と大きく異なるからだと考えられる。したがって、配線基板積層体11にガラス製の支持体12を用いた方が、樹脂製の支持体12を用いるよりも、半導体チップ22と配線基板積層体11との間に発生する位置ずれが小さくなっていることが確認できた。
11 配線基板積層体
12 支持体
13,13A 接着剤層
14 第1樹脂層
15 接続パッド
16 シード層
17 レジスト
18 配線パターン
19 第2樹脂層
20 接続端子
21 配線基板
22 半導体チップ
23 突起電極
24 アンダーフィル
25 モールド樹脂
31 外部接続端子
33 ダイシングテープ
41 剥離層
42 保護層
L レーザー光
51 パターニングされた導電層
51a 導電層
60 プローブ
Claims (13)
- 透明性を有する支持体と、
前記支持体の主面上に設けられ、光の照射により分解可能な樹脂を含む接着剤層と、
前記接着剤層の上層に設けられるパターニングされた導電層と、
前記パターニングされた導電層の上層に設けられる配線基板とを備え、
前記配線基板は、
前記パターニングされた導電層の上層に設けられる2層以上の樹脂層と、
前記2層以上の樹脂層の層間に設けられ、互いに分離された第1の配線パターン及び第2の配線パターンと、
前記第1の配線パターンと接続する第1の接続端子と、
前記第2の配線パターンと接続する第2の接続端子と、
前記パターニングされた導電層の上層に設けられ、前記第1の配線パターンと接続する第1の接続パッド及び前記第2の配線パターンと接続する第2の接続パッドとを有し、
前記第1の接続端子と前記第1の接続パッドとの間の抵抗値r1と、前記第2の接続端子と前記第2の接続パッドとの間の抵抗値r2と、前記第1の接続パッドと前記第2の接続パッドとの間の抵抗値Rとが、r1<R、かつr2<R、かつR<10000Ωを満たす、配線基板積層体。 - 前記支持体は、ガラス基板である、請求項1に記載の配線基板積層体。
- 前記支持体の前記主面の最大高さ粗さは、0.01μm以上5μm以下である、請求項1又は2に記載の配線基板積層体。
- 前記接着剤層は、前記支持体の前記主面上に設けられ、前記光の照射により分解可能な樹脂を含む剥離層と、前記剥離層の上層に設けられる保護層とを有し、
前記保護層は、照射される光から前記配線基板を保護するように構成される、請求項1〜3のいずれか一項に記載の配線基板積層体。 - 前記配線基板の厚さは、0.001mm以上1mm以下である、請求項1〜4のいずれか一項に記載の配線基板積層体。
- 請求項1〜5のいずれか一項に記載の配線基板積層体から前記支持体を除去した前記配線基板と、
表面に突起電極が設けられており、当該突起電極を介して前記配線基板の前記第1の配線パターンまたは前記第2の配線パターンに接続される半導体チップと、
を備える半導体装置。 - 前記第1の配線パターンまたは前記第2の配線パターンと前記半導体チップとは、はんだを含む前記第1の接続端子または前記第2の接続端子を介して互いに接続されている、請求項6に記載の半導体装置。
- 前記第1の配線パターンまたは前記第2の配線パターンと前記半導体チップとは、金を含む前記第1の接続端子または前記第2の接続端子を介して互いに接続されている、請求項6又は7に記載の半導体装置。
- 請求項1〜5のいずれか一項に記載される配線基板積層体を準備する工程と、
前記配線基板積層体の前記配線基板に半導体チップを搭載すると共に、前記第1の配線パターン及び前記第2の配線パターンに当該半導体チップを接合する工程と、
前記支持体を介して前記接着剤層に光を照射することによって、前記支持体を前記配線基板から剥離する工程と、
を備える半導体装置の製造方法。 - 前記光は、レーザー光である、請求項9に記載の半導体装置の製造方法。
- 前記第1の配線パターン及び前記第2の配線パターンに接合された前記半導体チップを封止樹脂で覆う工程を更に備える、請求項9又は10に記載の半導体装置の製造方法。
- 前記支持体を前記配線基板から剥離する工程の後において、前記配線基板から前記接着剤層を除去する工程を更に備える、請求項9〜11のいずれか一項に記載の半導体装置の製造方法。
- 前記支持体を前記配線基板から剥離する工程の後において、
前記配線基板に外部接続端子を設ける工程と、
前記配線基板を切断して個片化する工程と、を更に備える請求項9〜12のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015235809A JP6593136B2 (ja) | 2015-12-02 | 2015-12-02 | 配線基板積層体、半導体装置、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015235809A JP6593136B2 (ja) | 2015-12-02 | 2015-12-02 | 配線基板積層体、半導体装置、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017103364A true JP2017103364A (ja) | 2017-06-08 |
JP6593136B2 JP6593136B2 (ja) | 2019-10-23 |
Family
ID=59016912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015235809A Active JP6593136B2 (ja) | 2015-12-02 | 2015-12-02 | 配線基板積層体、半導体装置、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6593136B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283788A (ja) * | 2008-05-23 | 2009-12-03 | Shinko Electric Ind Co Ltd | チップ内蔵基板の製造方法 |
JP2012069734A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2012253345A (ja) * | 2011-06-03 | 2012-12-20 | Taiwan Semiconductor Manufacturing Co Ltd | インターポーザ試験構造と方法 |
WO2015199030A1 (ja) * | 2014-06-26 | 2015-12-30 | 凸版印刷株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
JP2016178101A (ja) * | 2015-03-18 | 2016-10-06 | 凸版印刷株式会社 | 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法 |
-
2015
- 2015-12-02 JP JP2015235809A patent/JP6593136B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283788A (ja) * | 2008-05-23 | 2009-12-03 | Shinko Electric Ind Co Ltd | チップ内蔵基板の製造方法 |
JP2012069734A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2012253345A (ja) * | 2011-06-03 | 2012-12-20 | Taiwan Semiconductor Manufacturing Co Ltd | インターポーザ試験構造と方法 |
WO2015199030A1 (ja) * | 2014-06-26 | 2015-12-30 | 凸版印刷株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
JP2016178101A (ja) * | 2015-03-18 | 2016-10-06 | 凸版印刷株式会社 | 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6593136B2 (ja) | 2019-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9735099B2 (en) | Wiring substrate, semiconductor device and method for manufacturing semiconductor device | |
JP4708399B2 (ja) | 電子装置の製造方法及び電子装置 | |
JP6497149B2 (ja) | 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法 | |
JP2012114431A (ja) | 半導体搭載用基板、半導体装置及び半導体装置の製造方法 | |
JP6455197B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP2017050464A (ja) | 配線基板積層体、その製造方法及び半導体装置の製造方法 | |
JP2016134497A (ja) | 配線基板積層体及びこれを用いた半導体装置の製造方法 | |
CN113939900A (zh) | 配线基板的制造方法 | |
JP5436837B2 (ja) | 半導体装置内蔵基板の製造方法 | |
JP7351107B2 (ja) | 配線基板及び配線基板の製造方法 | |
WO2022124394A1 (ja) | 支持体付き基板ユニット、基板ユニット、および支持体付き基板ユニットの製造方法 | |
JP6593136B2 (ja) | 配線基板積層体、半導体装置、及び半導体装置の製造方法 | |
JP6447073B2 (ja) | 配線基板及びラミネート装置 | |
JP6930073B2 (ja) | 配線基板積層体 | |
JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
JP2017168639A (ja) | 配線基板及びこれを用いた半導体装置の製造方法 | |
JP6776686B2 (ja) | 配線基板及び配線基板、半導体装置の製造方法 | |
JP6447075B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP2017022213A (ja) | プリント配線基板 | |
JP5436836B2 (ja) | 半導体装置内蔵基板の製造方法 | |
CN116711067A (zh) | 带支撑体的基板单元、基板单元以及带支撑体的基板单元的制造方法 | |
JP2018018933A (ja) | デボンディング装置 | |
JP2020191380A (ja) | 配線基板の製造方法 | |
JP2005203614A (ja) | 半導体装置の製造方法、半導体装置、電子部品、半導体チップおよびパッケージ基板 | |
JP2021158306A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6593136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |