JP2017085425A - 圧電素子、圧電モジュール、電子機器、及び圧電素子の製造方法 - Google Patents

Abstract

【課題】高い圧電特性の圧電体を有する圧電素子、圧電モジュール、電子機器、及び圧電素子の製造方法を提供する。
【解決手段】受信用トランスデューサー５２は、可撓部４１２Ｄと、可撓部４１２Ｄに設けられた圧電膜４２３と、可撓部４１２Ｄの圧電膜４２３が設けられる側の第一面４１２Ｂ１、及び、圧電膜４２３の可撓部４１２Ｄとは反対側の面である第二面４２３Ａの間に設けられた第一電極４２２と、第一面４１２Ｂ１及び第二面４２３Ａの間に設けられ、可撓部４１２Ｄの厚さ方向から見た平面視で、第一電極４２２とギャップを介して対向する第二電極４２４と、を備える。
【選択図】図８

Description

本発明は、圧電素子、圧電モジュール、電子機器、及び圧電素子の製造方法等に関する。

従来、可撓膜上に圧電体を形成し、当該圧電体に駆動電圧を印加して可撓膜を振動させる圧電素子が知られている（例えば、特許文献１参照）。
特許文献１には、可撓膜上に圧電層を形成し、この圧電層の同じ表面上に、第一の電極と、第二の電極とを対向させて配置した超音波トランスデューサー（圧電素子）が開示されている。

特開２００２−２７１８９７号公報

ところで、上記特許文献１に記載の超音波トランスデューサーでは、圧電層の表面上に第一の電極と第二の電極とが設けられている。このような構造の超音波トランスデューサーは、可撓膜上に圧電体を形成し、その圧電体上に電極を設けることで形成する。しかしながら、圧電体上に電極を形成する際に圧電体が劣化してしまい、圧電体における圧電特性が劣化する（例えば圧電ｅ定数が低下する）との課題がある。

本発明は、高い圧電特性の圧電体を有する圧電素子、圧電モジュール、電子機器、及び圧電素子の製造方法を提供することを目的とする。

本発明に係る一適用例の圧電素子は、可撓膜と、前記可撓膜に設けられた圧電体と、前記可撓膜の前記圧電体が設けられる側の第一面、及び、前記圧電体の前記可撓膜とは反対側の第二面の間に設けられた第一電極と、前記第一面及び前記第二面の間に設けられ、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極と、を備えることを特徴とする。

本適用例では、可撓膜に設けられた圧電体に対し、可撓膜の膜厚方向から見た平面視において第一電極と第二電極とが第一ギャップを介して対向して配置されている。すなわち、第一電極及び第二電極の間の第一ギャップには、圧電体が介在している。
このような構成では、圧電体上に第一電極及び第二電極を設ける構成に比べて、圧電体の圧電特性の劣化を抑制できる。つまり、圧電体を設けた後に、第一電極及び第二電極を設ける場合では、圧電体上に第一電極及び第二電極の形成した際に、圧電体が劣化し、圧電ｅ定数が低下する。これに対して、例えば、可撓膜上に第一電極及び第二電極を設け、その上から圧電体を設ける場合では、圧電体を形成する前に第一電極及び第二電極が形成されることになり、電極形成による圧電体の劣化を防止できる。また、可撓膜上に圧電体の下層を形成し、その後、第一電極及び第二電極を形成し、その上部に圧電体を形成してもよい。この場合では、圧電体の下層では、第一電極及び第二電極の形成による劣化が発生するものの、圧電体の上層における劣化がないので、圧電体の第二面（表面）に第一電極及び第二電極を形成する場合に比べて圧電体の劣化を抑制でき、圧電体の圧電特性を高めることができる。
これに加え、本適用例では、第一電極及び第二電極の間に圧電体が介在する構成となり、第一電極及び第二電極の間に電圧を印加した際（特に、第一電極及び第二電極間に高電圧を印加して分極処理を行う場合）の絶縁破壊を抑制できる。

本適用例の圧電素子において、前記第一電極及び前記第二電極は、前記可撓膜と、前記圧電体との間に設けられていることが好ましい。
本適用例では、第一電極及び第二電極は、可撓膜と圧電体との間に設けられる。このような構成は、可撓膜上に第一電極及び第二電極を形成した後に、圧電体を形成することができる。つまり、圧電体上に第一電極や第二電極が形成されないため、これらの第一電極や第二電極の形成による圧電体の劣化が抑制されて圧電特性を高めることができる。

本適用例の圧電素子において、前記第一電極及び前記第二電極は、前記圧電体の内部に埋め込まれていることが好ましい。
本適用例では、圧電体の内部に第一電極及び第二電極が埋め込まれている。このような構成は、可撓膜上に圧電体の一部を形成した後、第一電極及び第二電極を形成し、その後、圧電体の残部を形成することで形成することができる。この場合、可撓膜上に形成された圧電体の一部においては、上部に第一電極及び第二電極が形成されることで、圧電特性が劣化するものの、その上部に形成される圧電体の残部では、圧電特性の劣化が抑制される。従って、例えば可撓膜上に圧電体を形成し、その表面上に第一電極及び第二電極を形成する場合に比べ、圧電体の圧電特性を高めることができる。

本適用例の圧電素子では、前記第一電極及び前記第二電極は、前記第一面と平行な面内に設けられていることが好ましい。
本適用例では、第一電極及び第二電極が第一面と平行な面内に設けられている。この場合、第一電極と第二電極とを同時に形成することができるので、圧電素子の製造工程を簡略化できる。
また、第一電極や第二電極は、例えばスパッタリングや蒸着法等により、可撓膜または圧電体の一部の表面上を覆った後、電極形状をパターニングする。従って、第一電極と第二電極とを別の高さ位置とする（同一平面に設けない）場合で、例えば、可撓膜上に圧電体の一部を形成した後、第一電極を形成し、その上面に圧電体の他の一部を形成し、その上面に第二電極を形成し、その後、圧電体の残部を形成する場合、２回の電極膜形成工程が入ることで圧電体の劣化がより進行する。これに対して、上記のように、第一電極と第二電極と同一平面内に設ける場合では、上記のように、第一電極及び第二電極を同時に形成できるため、圧電体の劣化も抑制できる。

本適用例の圧電素子において、前記第一電極は、前記第二電極に対向する第一端面を有し、前記第二電極は、前記第一電極に対向する第二端面を有し、前記第一端面及び前記第二端面は平行となることが好ましい。
互いに対向する第一電極及び第二電極に電荷を保持させる場合、第一電極及び第二電極の互いに対向する領域のうち電極間の距離が最短となる位置を中心に電荷が保持される。よって、本適用例では、平行に配置された第一電極の第一端面と、第二電極の第二端面との間で、変位電流が流れることになる。例えば、可撓膜の変位により圧電体から出力される変位電流を電圧の形で取得（検出）する場合、第一電極及び第二電極が平行に設置されているならば、圧電体の広い範囲における変位電流を検出でき、電圧の検出精度を向上できる。また、例えば、第一電極及び第二電極の間に駆動電圧を印加して圧電体を駆動させる場合では、圧電体の広い範囲で均一に変位電流が流れるため、圧電体を均一に歪ませることができる。

本適用例の圧電素子において、前記平面視において、前記第一電極及び前記第二電極の間に設けられ、かつ、前記第一電極及び前記第二電極と第二ギャップを介して対向する少なくとも１つ以上の中間電極をさらに備えることが好ましい。
本適用例では、平面視において、第一電極と第二電極との間に１つ以上の中間電極が設けられる。これにより、第一電極及び中間電極の間や、第二電極及び中間電極の間、さらに複数の中間電極を設ける場合には中間電極間にそれぞれ静電容量が形成される。このような構成では、互いに対向する電極の対向領域の面積が増大し、圧電素子におけるトータルの静電容量を増大させることができる。したがって、上述の外部回路が有する浮遊容量の影響を抑制でき、受信信号における電圧の低下を回避することができる。

本適用例の圧電素子において、前記圧電体は、ペロブスカイト型遷移金属酸化物により構成されることが好ましい。
本適用例では、圧電体としてペロブスカイト型遷移金属酸化物を用いる。ペロブスカイト型遷移金属酸化物は圧電材料において圧電特性（圧電ｅ定数）が高い。このため、可撓膜を変位させた際に圧電体から出力される電圧を大きくできる。

本適用例の圧電素子において、前記圧電体は、ＰｂとＺｒとＴｉを含むことが好ましい。
本適用例では、圧電体は、ＰｂとＺｒとＴｉを含む。このような圧電体としては、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）等が挙げられ、ペロブスカイト型遷移金属酸化物において特に圧電特性が高い。よって、可撓膜を変位させた際に圧電体から出力される電圧をより高くできる。

本適用例の圧電素子において、前記可撓膜は、前記圧電体に接する第一層を含み、当該第一層は、遷移金属酸化物により構成されていることが好ましい。
ここで、第一層は複数層により構成された可撓膜のうちの一層であってもよく、可撓膜が１層（遷移金属酸化物の第一層のみ）により構成されていてもよい。
本適用例では、可撓膜の圧電体に接する第一層が、遷移金属酸化物により構成されている。このような可撓膜上に圧電体を形成する場合、圧電体中に含まれるＰｂ等の蒸気圧の高い元素の拡散を抑制することができる。また、（１００）配向の圧電体を形成しやすく、圧電体における圧電特性を高めることができる。

本適用例の圧電素子において、前記第一層は、ＺｒＯ_２により構成されていることが好ましい。
本適用例では、上記第一層が、ＺｒＯ_２により構成されているため、圧電体中に含まれるＰｂ等の蒸気圧の高い元素の拡散を抑制でき、かつ、圧電体の結晶配向を、（１００）配向により揃えやすくなり、圧電体における圧電特性をより高めることができる。
さらに具体的には、ＺｒＯ_２上には１０ｎｍ以下のＴｉ、あるいは１００ｎｍ以下のＢｉＦｅＴｉＯ_３が積層された後に、その上に圧電体が形成されると、圧電体は（１００）優先配向する。
なお、前記Ｔｉ、あるいはＢｉＦｅＴｉＯ_３は、製造プロセス中の熱工程を経た後に酸化膜となり、高い絶縁性を有していることが求められる。すなわち、第一電極と第二電極の間に導電性を有する領域が存在すると、高い受信感度を得ることができない。

本適用例の圧電素子において、前記第一ギャップは、２μｍ以上８μｍ以下であることが好ましい。
本適用例では、第一電極と第二電極との間が２μｍ以上８μｍ以下となる。第一電極と第二電極との間の第一ギャップの寸法が２μｍ未満である場合、圧電体の歪み量に対する、圧電体から出力される電圧が小さくなる。この場合、例えば可撓膜の変位量を、圧電体からの出力電圧に基づいて検出する場合に、出力電圧が小さくなるので検出精度も低下する。一方、第一電極と第二電極との間の第一ギャップの寸法が８μｍより大きい場合、圧電体を分極処理する際の印加電圧を高電圧にする必要がある。これに対して、本適用例では、上記範囲の第一ギャップが設けられることで、圧電体の歪み量に対する圧電体から出力される電圧を大きくでき、かつ、分極処理時における印加電圧も実用的な範囲に留めることができる。

本発明の一適用例に係る圧電モジュールは、可撓膜と、前記可撓膜に接する第一面、及び前記第一面とは反対側の第二面を有する圧電体と、前記圧電体の前記第一面及び前記第二面の間に設けられた第一電極と、前記圧電体の前記第一面及び前記第二面の間に設けられ、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極と、前記第一電極及び前記第二電極と電気的に接続される端子部を有する配線基板と、を備えることを特徴とする。

本適用例の圧電モジュールは、上述した圧電素子と、圧電素子の第一電極及び第二電極に接続される端子部を有する配線基板とを備える。このため、上記適用例と同様、圧電体の圧電特性を高くできる。特に、可撓膜の変位によって圧電体から出力される電圧を配線基板に設けられた受信回路で受信処理する場合に、圧電体から高い電圧信号が出力されるため、受信精度を向上させることができる。

本適用例の圧電モジュールにおいて、前記配線基板は、前記第一電極及び前記第二電極の間に１０ｋＶ／ｃｍ以上の電界を印加して分極処理を行う分極回路を有することが好ましい。
本適用例では、分極回路は、第一電極及び第二電極の間に、１０ｋＶ／ｃｍ以上の電界を印加させて、圧電体の分極処理を実施する。本適用例では、例えば膜状の圧電体を厚み方向に沿って一対の電極で挟み込む構成に比べ、第一電極と第二電極との距離が長くなるため、１０ｋＶ／ｃｍ未満の電界では、適正な分極処理ができない。これに対して、１０ｋＶ／ｃｍ以上の電界を第一電極及び第二電極間に印加することで、好適に圧電体の分極を行うことができる。

本発明の一適用例に係る電子機器は、可撓膜、前記可撓膜に接する第一面、及び前記第一面とは反対側の第二面を有する圧電体、前記圧電体の前記第一面及び前記第二面の間に設けられた第一電極、及び、前記圧電体の前記第一面及び前記第二面の間に設けられ、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極を備えた圧電素子と、前記圧電素子を制御する制御部と、を備えることを特徴とする。

本適用例の電子機器は、上述した圧電素子と、圧電素子を制御する制御部とを備える。このため、上記適用例と同様、圧電体の圧電特性を高くできる。特に、可撓膜の変位によって圧電体から出力される電圧を検出することで、所定の処理を実施する電子機器では、圧電体から高い電圧信号が出力されるため、電圧の検出精度が高く、電子機器における処理精度も向上させることができる。

本発明の一適用例に係る圧電素子の製造方法は、可撓膜上に、第一電極と、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極とを形成する電極形成工程と、前記可撓膜上に、前記第一電極の一部から前記第二電極の一部を覆う圧電体を形成する圧電体形成工程と、を含むことを特徴とする。

本適用例では、圧電体を形成する前に第一電極及び第二電極が形成することになり、電極形成による圧電体の劣化を抑制でき、高い圧電特性の（圧電ｅ定数が高い）圧電体を容易に製造できる。

本発明の一適用例に係る圧電素子の製造方法は、可撓膜上に、第一圧電層を形成する第一圧電層形成工程と、前記第一圧電層上に、第一電極と、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極とを形成する電極形成工程と、前記第一圧電層上に、前記第一電極の一部から前記第二電極の一部を覆う第二圧電層を形成する第二圧電層形成工程と、を含むことを特徴とする
本適用例では、可撓膜上に圧電体を構成する第一圧電層を形成した後、第一電極及び第二電極を形成し、その後、圧電体を構成する第二圧電層を形成する。この場合、第一圧電層においては、上部に第一電極及び第二電極が形成されることで、圧電特性が劣化するものの、第二圧電層では、圧電特性の劣化が抑制される。よって、例えば可撓膜上に圧電体を形成し、その表面上に第一電極及び第二電極を形成する場合に比べ、高い圧電特性の圧電体を製造することができる。

第一実施形態の超音波測定装置の概略構成を示す斜視図。 第一実施形態の超音波測定装置の概略構成を示すブロック図。 第一実施形態における超音波センサーの概略構成を示す平面図。 第一実施形態の超音波デバイスにおける素子基板の送信領域の概略構成を示す平面図。 図４におけるＡ−Ａ線で切断した超音波センサーの断面図。 第一実施形態の超音波デバイスにおける素子基板の受信領域の概略構成を示す平面図。 第一実施形態における受信用トランスデューサーの概略構成を示す平面図。 図７におけるＢ−Ｂ線で切断した超音波センサーの概略構成を示す断面図。 第一実施形態における受信用トランスデューサーの製造方法を示すフローチャート。 第一実施形態における受信用トランスデューサーの製造方法における各工程の概略を模式的に示す図。 第二実施形態における受信用トランスデューサーの概略構成を示す断面図。 第二実施形態における受信用トランスデューサーの製造方法を示すフローチャート。 第二実施形態における受信用トランスデューサーの製造方法における各工程の概略を模式的に示す図。 第二実施形態の変形例の受信用トランスデューサーの概略構成を示す断面図。 第三実施形態における受信用トランスデューサーの概略構成を示す平面図。 第三実施形態における受信用トランスデューサーの概略構成を示す断面図。 第四実施形態における受信用トランスデューサーの概略構成を示す平面図。 第四実施形態における受信用トランスデューサーの概略構成を示す断面図。 受信用トランスデューサーの一変形例の概略構成を示す平面図。 実施例４〜８、比較例２に対する受信感度の測定結果を示す図。

［第一実施形態］
以下、本発明に係る第一実施形態の電子機器としての超音波測定装置について、図面に基づいて説明する。
［超音波測定装置１の構成］
図１は、本実施形態の超音波測定装置１の概略構成を示す斜視図である。図２は、超音波測定装置１の概略構成を示すブロック図である。
本実施形態の超音波測定装置１は、本発明における電子機器に相当し、図１に示すように、超音波プローブ２と、超音波プローブ２にケーブル３を介して電気的に接続された制御装置１０と、を備えている。
この超音波測定装置１は、超音波プローブ２を生体（例えば人体）の表面に当接させ、超音波プローブ２から生体内に超音波を送出する。また、生体内の器官にて反射された超音波を超音波プローブ２にて受信し、その受信信号に基づいて、例えば生体内の内部断層画像を取得したり、生体内の器官の状態（例えば血流等）を測定したりする。

［超音波プローブ２の構成］
図３は、超音波プローブ２における超音波センサー２４の概略構成を示す平面図である。
超音波プローブ２は、筐体２１と、筐体２１内部に設けられた超音波デバイス２２と、超音波デバイス２２を制御するためのドライバ回路等が設けられた配線基板２３と、を備えている。なお、超音波デバイス２２と、配線基板２３とにより超音波センサー２４が構成され、当該超音波センサー２４は、本発明の圧電モジュールを構成する。

［筐体２１の構成］
筐体２１は、図１示すように、例えば平面視矩形状の箱状に形成され、厚み方向に直交する一面（センサー面２１Ａ）には、センサー窓２１Ｂが設けられており、超音波デバイス２２の一部が露出している。また、筐体２１の一部（図１に示す例では側面）には、ケーブル３の通過孔２１Ｃが設けられ、ケーブル３は、通過孔２１Ｃから筐体２１の内部の配線基板２３に接続されている。また、ケーブル３と通過孔２１Ｃとの隙間は、例えば樹脂材等が充填されることで、防水性が確保されている。
なお、本実施形態では、ケーブル３を用いて、超音波プローブ２と制御装置１０とが接続される構成例を示すが、これに限定されず、例えば超音波プローブ２と制御装置１０とが無線通信により接続されていてもよく、超音波プローブ２内に制御装置１０の各種構成が設けられていてもよい。

［超音波デバイス２２の構成］
超音波デバイス２２は、図３に示すように、超音波を送信する送信アレイＴＲと、超音波を受信する受信アレイＲＲと、が形成されたアレイ領域Ａｒ１を有する。なお、図３では、送信アレイＴＲと受信アレイＲＲとが略同一アレイ面積を有しているが、これに限定されず、例えば、受信アレイＲＲが送信アレイＴＲよりも小さいサイズに構成されていてもよい。また、送信アレイＴＲ及び受信アレイＲＲの配置位置に関しても、図３の例に限られず、例えば、送信アレイＴＲ内の一部に、受信アレイＲＲが設けられる構成や、送信アレイＴＲと受信アレイＲＲとが例えばＸ方向（スキャン方向）に沿って交互に配列される構成などとしてもよい。
送信アレイＴＲは、超音波を送信する複数の送信用超音波トランスデューサー５１（以降、送信用トランスデューサー５１と略す）がアレイ状に配置され構成される。また、受信アレイＲＲは、超音波を受信する複数の受信用超音波トランスデューサー５２（以降、受信用トランスデューサー５２と略す）がアレイ状に配置され構成される。このように構成された超音波デバイス２２では、送信アレイＴＲから超音波を送信し、測定対象で反射された反射波を受信アレイＲＲで受信する。
なお、以下の説明では、後述する１次元アレイ構造を有する送信アレイＴＲのスキャン方向をＸ方向とし、スキャン方向に直交するスライス方向をＹ方向とする。

図４は、超音波デバイス２２の送信アレイＴＲにおける素子基板４１を、封止板４３とは反対側（作動面側）から見た平面図である。図５は、図４におけるＡ−Ａ線で切断した超音波センサー２４の断面図である。図６は、受信アレイＲＲの構成を模式的に示す図である。図７は、素子基板４１の作動面側から見た受信用トランスデューサー５２を模式的に示す平面図である。また、図８は、図７のＡ−Ａ線で切断した際の断面を模式的に示す断面図である。
超音波センサー２４を構成する超音波デバイス２２は、図５及び図８に示すように、素子基板４１と、封止板４３と、音響整合層４４と、音響レンズ４５（図１参照）と、により構成されている。本実施形態では、図５から図８に示すように、送信アレイＴＲ及び受信アレイＲＲにおいて、素子基板４１、封止板４３、音響整合層４４、及び音響レンズ４５は共通となる。
本実施形態では、素子基板４１のアレイ領域Ａｒ１は、送信領域Ａｒ１１と、受信領域Ａｒ１２とを含む。送信領域Ａｒ１１には、複数の送信用トランスデューサー５１（図４，５参照）がアレイ状に配置されることで送信アレイＴＲが構成される。また、受信領域Ａｒ１２には、複数の受信用トランスデューサー５２（図６，７，８参照）がアレイ状に配置されることで受信アレイＲＲが構成される。以下、これらの送信アレイＴＲ、及び受信アレイＲＲについて、より詳細に説明する。

（送信アレイＴＲの構成）
送信アレイＴＲは、図４に示すように、素子基板４１の送信領域Ａｒ１１にアレイ状に配置された複数の送信用トランスデューサー５１により構成される。
送信アレイＴＲでは、Ｙ方向（スライス方向）に並ぶ複数の送信用トランスデューサー５１により、１つの送信チャンネルとしての送信用トランスデューサー群５１Ａが構成される。また、送信アレイＴＲでは、複数の送信用トランスデューサー群５１Ａが、Ｘ方向（スキャン方向）に沿って設けられて１次元アレイを構成する。

（送信用トランスデューサー５１の構成）
送信用トランスデューサー５１は、図５に示すように、素子基板４１の一部と、素子基板４１上に設けられた駆動素子４１３と、を含み構成される。
素子基板４１は、基板本体部４１１と、基板本体部４１１に積層された支持膜４１２と、を備えている。また、素子基板４１のアレイ領域Ａｒ１の外側には、端子領域Ａｒ２が設けられており、各送信用トランスデューサー５１に接続された電極線が引き出されている。
基板本体部４１１は、例えばＳｉ等の半導体基板である。この基板本体部４１１の送信領域Ａｒ１１内には、各送信用トランスデューサー５１に対応した開口部４１１Ａが設けられている。これらの開口部４１１Ａの開口サイズは、送信アレイＴＲから送信する超音波の周波数に基づいたサイズとなる。
支持膜４１２は、基板本体部４１１の一方の面に設けられ、開口部４１１Ａを閉塞する。支持膜４１２のうち、開口部４１１Ａを閉塞する領域は、後述する駆動素子４１３の駆動により、膜厚方向に振動される振動部４１２Ｃとなり、振動部４１２Ｃが振動されることで、超音波が出力（送信）される。つまり、上述する送信用トランスデューサー５１を構成する素子基板４１の一部とは、開口部４１１Ａを閉塞する支持膜４１２の振動部４１２Ｃであり、振動部４１２Ｃと駆動素子４１３により送信用トランスデューサー５１が構成される。

より具体的には、支持膜４１２は、２層により構成されており、基板本体部４１１の封止板４３とは反対側に設けられ、開口部４１１Ａを閉塞する支持層４１２Ａと、支持層４１２Ａの基板本体部４１１とは反対側に設けられ、駆動素子４１３が積層される表面層４１２Ｂとを備える。支持層４１２Ａは、例えばＳｉＯ_２等により構成されている。基板本体部４１１をＳｉにより構成し、支持層４１２ＡをＳｉＯ_２により構成する場合、例えば、基板本体部４１１の一面側を熱酸化処理することで、容易に支持層４１２Ａを形成することが可能となる。

また、表面層４１２Ｂは、本発明における第一層を形成する層であり、遷移金属酸化物により構成されている。この表面層４１２Ｂの支持層４１２Ａとは反対側の面は、本発明における第一面４１２Ｂ１となる。
この表面層４１２Ｂは、表面に駆動素子４１３を構成する下部電極４１４及び圧電膜４１５の一部と、図６，７，８に示すような受信素子４２１を構成する第一電極４２２、圧電膜４２３、及び第二電極４２４が積層される層である。したがって、表面層４１２Ｂとしては、これらの電極材料や圧電材料に対して高い密着性を有することが好ましい。また、詳細は後述するが、受信アレイＲＲでは、表面層４１２Ｂ上に、第一電極４２２及び第二電極４２４に挟まれる圧電膜４２３が積層配置される。したがって、表面層４１２Ｂとして、圧電膜４２３が積層された際に、圧電膜４１３中に含まれるＰｂ等の蒸気圧の高い元素の拡散を阻止でき、かつ、圧電膜４２３の結晶配向性を（１００）配向に揃えやすい膜材を用いることが好ましい。このような表面層４１２Ｂとして、遷移金属酸化物を用いることが好ましく、特に、Ｐｂの拡散を抑えやすいＺｒＯ_２により構成されることがより好ましい。さらに具体的には、ＺｒＯ_２上には１０ｎｍ以下のＴｉ、あるいは１００ｎｍ以下のＢｉＦｅＴｉＯ_３が積層された後、その上に圧電膜４２３が形成されると、圧電膜４２３を構成する圧電体は（１００）優先配向する。

駆動素子４１３は、各開口部４１１Ａを閉塞する支持膜４１２上に設けられ、下部電極４１４、圧電膜４１５、及び上部電極４１６を備える。
このような駆動素子４１３は、下部電極４１４及び上部電極４１６の間に所定周波数の矩形波電圧が印加されることで、圧電膜４１５が、面内方向に伸縮する。圧電膜４１５の支持膜４１２側は下部電極４１４を介して支持膜４１２に接合されているので、圧電膜４１５の支持膜４１２側と、反対側とでは、伸縮量が異なり、この差によって圧電膜４１５が膜厚方向に変位して振動する。この圧電膜４１５の振動により、支持膜４１２の振動部４１２Ｃも振動して超音波が送出される。

また、本実施形態では、図４に示すように、上記のような送信用トランスデューサー５１が、素子基板４１の送信領域Ａｒ１１内に、Ｘ方向及びＹ方向に沿って複数設けられている。
ここで、下部電極４１４は、Ｙ方向に沿う直線状に形成され、Ｙ方向に沿って並ぶ複数の送信用トランスデューサー５１に跨って設けられている。下部電極４１４で連結されたＹ方向（スライス方向）に並ぶ複数の送信用トランスデューサー５１により上述の送信用トランスデューサー群５１Ａが構成される。また、下部電極４１４は、端子領域Ａｒ２まで延出する。端子領域Ａｒ２において、下部電極４１４の端部に設けられた下部電極端子４１４Ｐは、配線基板２３に電気的に接続されている。

一方、上部電極４１６は、Ｘ方向に沿って並ぶ複数の送信用トランスデューサー５１に跨って設けられた上部電極本体部４１６Ａと、上部電極本体部４１６Ａの端部同士を連結する上部電極連結部４１６Ｂとを備えている。上部電極連結部４１６Ｂの端部は、端子領域Ａｒ２まで延出する。端子領域Ａｒ２において、上部電極連結部４１６Ｂの端部に設けられた上部電極端子４１６Ｐは、配線基板２３に電気的に接続されている。

（受信アレイＲＲの構成）
受信アレイＲＲは、図６に示すように、素子基板４１のアレイ領域Ａｒ１における受信領域Ａｒ１２にアレイ状に配置された複数の受信用トランスデューサー５２により構成される。本実施形態の受信アレイＲＲでは、複数の受信用トランスデューサー５２により１つの受信チャンネルとしての受信用トランスデューサー群５２Ａが構成され、当該受信用トランスデューサー群５２ＡがＸ方向に複数設けられている。

受信用トランスデューサー群５２Ａは、図６に示すように、Ｙ方向に沿って設けられた一対の電極線５２１，５２２と、これら一対の電極線５２１，５２２の間で、並列に接続された複数の受信用トランスデューサー５２と、を備える。
電極線５２１，５２２は、受信領域Ａｒ１２から端子領域Ａｒ２に亘って設けられ、端子領域Ａｒ２の端子５２１Ｐ，５２２Ｐにて配線基板２３に電気的に接続されている。

（受信用トランスデューサー５２の構成）
受信用トランスデューサー５２は、本発明の圧電素子であり、素子基板４１の一部と、素子基板４１の支持膜４１２上に積層された受信素子４２１と、を含み構成されている。
上述したように、本実施形態では、送信アレイＴＲと受信アレイＲＲとにおいて、素子基板４１は共通部材であり、基板本体部４１１及び支持膜４１２により構成されている。
基板本体部４１１の受信領域Ａｒ１２内には、図６，７，８に示すように、各受信用トランスデューサー５２に対応した開口部４１１Ｂが設けられている。これらの開口部４１１Ｂは、受信する超音波の周波数に応じた開口サイズを有する。例えば、送信アレイＴＲから測定対象に超音波を送信し、測定対象にて反射された２次高調波を受信アレイＲＲにて受信する場合、開口部４１１Ｂの開口サイズは、送信用トランスデューサー５１における開口部４１１Ａよりも小さい開口サイズとなる。

また、支持膜４１２は、送信用トランスデューサー５１と同様、開口部４１１Ｂを閉塞する。支持膜４１２のうち、開口部４１１Ｂを閉塞する領域は、超音波を受信した際に変位し可撓部４１２Ｄとなり、本発明における可撓膜を構成する。可撓部４１２Ｄが変形すると、可撓部４１２Ｄ上に設けられた受信素子４２１も変形し、受信素子４２１から電気信号が出力される。つまり、上述した受信用トランスデューサー５２を構成する素子基板４１の一部とは、開口部４１１Ｂを閉塞する支持膜４１２の可撓部４１２Ｄであり、可撓部４１２Ｄと受信素子４２１により受信用トランスデューサー５２が構成される。

受信素子４２１は、第一電極４２２と、圧電膜４２３と、第二電極４２４とを備える。
第一電極４２２及び第二電極４２４は、図８に示すように、支持膜４１２の表面層４１２Ｂ上に設けられている。
これらの第一電極４２２及び第二電極４２４は、例えば、Ｉｒ，Ｐｔ，ＩｒＯｘ，ＴｉＯｘ，ＳｒＲｕＯ_３，ＬａＮｉＯ_３等の導電性の電極材料により形成される。この際、支持膜４１２の表面層４１２Ｂが遷移金属酸化物であるＺｒＯ_２により構成されていることで、電極材料を表面層４１２Ｂ上に好適に密着させることが可能となる。

ここで、第一電極４２２は、電極線５２１に接続され、図６，７に示すようなＺ方向に沿って見た平面視（以下、単に平面視とも称する）において、電極線５２１から開口部４１１Ｂの−Ｘ側の所定位置まで、開口部４１１Ｂの内外に亘って設けられている。また、第二電極４２４は、電極線５２２に接続され、平面視において、電極線５２２から開口部４１１Ｂの＋Ｘ側の所定位置まで、開口部４１１Ｂの内外に亘って設けられている。
第一電極４２２及び第二電極４２４は、開口部４１１Ｂの中心点を通りＹ方向と平行な仮想線Ｌ（図７参照）に対して線対称な形状となる。

また、第一電極４２２の＋Ｘ側の端面である第一端面４２２Ａは、開口部４１１Ｂの内側に位置し、Ｙ方向に平行な平面となる。また、第二電極４２４の−Ｘ側の端面である第二端面４２４Ａは、開口部４１１Ｂの内側に位置し、Ｙ方向に平行な平面となる。すなわち、この第一端面４２２Ａ及び第二端面４２４Ａは平行となり、ギャップＧ１（第一ギャップ）を介して対向する。

圧電膜４２３は、本発明の圧電体に相当し、図６，７，８に示すように、可撓部４１２Ｄ上で、第一電極４２２の第一端面４２２Ａを含む一部から、第二電極４２４の第二端面４２４Ａを含む一部を覆って設けられている。また、第一電極４２２及び第二電極４２４の間では、圧電膜４２３は、可撓部４１２Ｄの表面層４１２Ｂに当接する。よって、本実施形態では、第一電極４２２及び第二電極４２４の間のギャップＧ１には、圧電膜４２３が介在する構成となる。また、圧電膜４２３の表面（支持膜４１２とは反対側の面）は、本発明の第二面４２３Ａとなる。すなわち、本実施形態では、第一面４１２Ｂ１から第二面４２３Ａの間に第一電極４２２及び第二電極４２４が配置される構成となる。

圧電膜４２３としては、ペロブスカイト型遷移金属酸化物により構成されていることが好ましく、より好ましくは、ＰｂとＺｒとＴｉとを含むペロブスカイト型遷移金属酸化物である。このような圧電膜４２３としては、例えばチタン酸ジルコン酸鉛（ＰＺＴ）等を挙げることができる。
このようなペロブスカイト型遷移金属酸化物（特にＰＺＴ）により構成された圧電膜４２３は、圧電特性（圧電ｅ定数）が特に高く、圧電膜４２３が変形した際に出力される電気信号が大きくなる。また、圧電膜４２３は、第一電極４２２、第二電極４２４、及び可撓部４１２Ｄの表面層４１２Ｂ上に設けられている。この場合、圧電膜４２３における結晶配向性を、（１００）配向に容易に揃えることが可能となり、この点においても、圧電膜４２３の圧電特性を高めることが可能となる。さらに具体的には、第一電極４２２、第二電極４２４、及び可撓部４１２Ｄの表面層４１２Ｂ上には、１０ｎｍ以下のＴｉ、あるいは１００ｎｍ以下のＢｉＦｅＴｉＯ_３が積層された後、その上に圧電膜４２３が形成されており、これにより、圧電体（圧電膜４２３）は（１００）優先配向する。

［受信用トランスデューサー５２の特性］
上述の受信素子４２１を含む受信用トランスデューサー５２では、測定対象により反射された反射超音波が可撓部４１２Ｄで受信されると、可撓部４１２Ｄが振動する。この可撓部４１２Ｄの振動により受信素子４２１も振動し、圧電膜４２３が変形する。これにより、圧電膜４２３内で変形（歪み）に応じて電荷が移動し、第一電極４２２及び第二電極４２４間に電位差が発生する。したがって、第一電極４２２及び第二電極４２４間の電位差を検出することで、受信した超音波を検出することが可能となる。

ところで、一般に、圧電膜４２３の変形量（歪み量η）と、圧電体から出力される電圧Ｖとは比例する。また、第一電極４２２及び第二電極４２４の間の静電容量Ｃ、各電極４２２，４２４における電荷をＱとすると、下記式（１）が成立する。

［数１］
Ｖ＝Ｑ／Ｃ ・・・（１）

ここで、電荷Ｑは、各電極４２２，４２４においてキャパシターとして機能する領域の面積Ｓ、単位面積当たりの電荷（電荷密度）ｑを用いて下記式（２）にて表される。また、静電容量Ｃは、電極４２２，４２４間の誘電率（圧電体の誘電率）ε、電極４２２，４２４間の距離ｄを用いて下記式（３）にて表される。さらに、圧電膜４２３の変位量（歪み量）をη、圧電定数（圧電ｅ定数）をｅとした場合に、電荷密度ｑと歪み量ηとは、下記（４）にて表される。これらの式（１）から式（４）より、以下の式（５）を導くことができる。

［数２］
Ｑ＝Ｓｑ ・・・（２）
Ｃ＝Ｓε／ｄ ・・・（３）
ｑ＝ｅη ・・・（４）
Ｖ＝（ｄｅ／ε）×η ・・・（５）

上記式（１）に示すように、可撓部４１２Ｄを変位させた際に圧電膜４２３から出力される電圧Ｖは、静電容量Ｃが小さく、電荷Ｑが大きくなる程、大きい電圧値となり、超音波受信時の受信感度を向上させることが可能となる。より具体的には、式（２）〜（５）に示すように、電極４２２，４２４間の距離ｄを大きく、圧電ｅ定数を大きく、誘電率εを小さくすることで、受信感度を向上させることが可能となる。

ここで、本実施形態では、第一電極４２２及び第二電極４２４の距離ｄは、２μｍ以上８μｍ以下となる。通常、圧電膜４２３は４００ｎｍ程度の厚み寸法に構成されている。つまり、圧電膜４２３の厚み寸法が大きすぎると、可撓部４１２Ｄの振動を阻害することになり、良好な受信感度が得られない。また、厚み寸法を小さくしすぎると、例えばＰＺＴであればＰｂの抜けの影響が大きくなる等により、圧電膜４２３の圧電特性が劣化してしまう。以上から、圧電膜４２３としては、圧電特性の劣化が生じない程度に十分に薄く形成されていることが好ましく、４００ｎｍ程度の厚み寸法とされることが好ましい。
このような圧電膜４２３に対して、例えば、膜厚方向から一対の電極で挟み込む構成とすると、距離ｄが圧電膜４２３の膜厚となって、非常に小さい値となり、圧電膜４２３の歪み量ηに対する出力電圧Ｖが小さくなってしまう。すなわち、電極間の距離ｄが２μｍ未満となる構成では、圧電膜４２３から十分な出力電圧Ｖが得られないため、受信用トランスデューサー５２の受信感度が低下する。
これに対して、本実施形態では、上記のように、支持膜４１２上に第一電極４２２及び第二電極４２４を配置する構成となるため、電極４２２，４２４間の距離を大きくでき、２μｍ以上８μｍ以下とすることが可能となる。これにより、従来のように圧電膜４２３を膜厚方向から一対の電極で挟み込む構成に比べて、受信素子４２１（圧電膜４２３）から出力される電圧Ｖを大きくできる。
なお、電極４２２，４２４間の距離ｄを８μｍ以下とすることで、後述する分極回路２３５による分極処理の効率性を向上させることが可能となる。つまり、電極４２２，４２４間の距離ｄが８μｍを超えると、圧電膜４２３の分極処理を行う際に、電極４２２，４２４間に印加する分極電圧を高める必要が生じる。この場合、分極回路２３５に組み込まれる電源構成として、高価格な電源を用いる必要があり、装置コストが増大してしまう。これに対し、距離ｄを８μｍ以下とすることで、分極処理時の分極電圧を小さくでき、すなわち、分極回路２３５に組み込む電源として低コストの電源を用いればよいので、装置コストの低減を図れる。

また、本実施形態の圧電膜４２３は、圧電特性（圧電ｅ定数）が高いため、この点でも圧電膜４２３が変形した際の出力電圧Ｖを大きくでき、受信用トランスデューサー５２の受信感度を向上できる。
つまり、本実施形態では、圧電膜４２３は、ペロブスカイト型遷移金属酸化物のＰＺＴにより構成されているため、圧電特性を高くできる。また、電極４２２，４２４上、または、遷移金属酸化物（ＺｒＯ_２）により構成された表面層４１２Ｂ上に１０ｎｍ以下のＴｉ、あるいは１００ｎｍ以下のＢｉＦｅＴｉＯ_３が積層された後、その上に圧電膜４２３が形成されているので、圧電膜４２３の結晶配向性を好適に（１００）配向に揃えることができる。この点からも、圧電膜４２３の圧電特性をより高めることが可能となる。

さらに、本実施形態では、圧電膜４２３により第一電極４２２及び第二電極４２４が、覆われる構成となる。このような受信素子４２１は、支持膜４１２上に第一電極４２２及び第二電極４２４を形成した後、圧電膜４２３を形成することになるため、圧電膜４２３の劣化を抑制することが可能となる。
例えば、仮に圧電膜４２３の第二面４２３Ａ上に各電極４２２，４２４を形成する構成とした場合、圧電膜４２３を形成した後、電極材料をスパッタリング等により形成し、その後、エッチング処理（例えばイオンミリング等）により電極材料をパターニングする必要がある。この場合、電極材料のスパッタリング時に圧電膜４２３にダメージが入り、さらに、電極材料のパターニング時（エッチング処理時）においても圧電膜４２３にダメージが入り、例えば結晶中に欠陥が生じて圧電ｅ定数が数十％程度低下してしまう。これに対して、本実施形態では、上記のように、電極４２２，４２４を覆うように圧電膜４２３が設けられる構成であり、製造プロセスにおいても、まず電極４２２，４２４を形成した後、圧電膜４２３を形成する。よって、圧電膜４２３に対して電極４２２，４２４の形成時のダメージは全く入らず、圧電膜４２３の圧電ｅ定数の低下（圧電特性の劣化）を抑制できる。
この点においても、本実施形態の圧電膜４２３は、高い圧電特性（圧電ｅ定数）を有し、圧電膜４２３の歪み量ηに対する出力電圧Ｖをより大きくできる。

［封止板４３、音響整合層４４、音響レンズ４５の構成］
封止板４３は、素子基板４１の強度を補強するために設けられ、例えば４２アロイ等の金属板や、半導体基板等により構成され、素子基板４１に接合されている。封止板４３の材質や厚みは、送信用トランスデューサー５１及び受信用トランスデューサー５２の周波数特性に影響を及ぼすため、送受信する超音波の中心周波数に基づいて設定することが好ましい。

音響整合層４４は、図５及び図８に示すように、素子基板４１の封止板４３とは反対側の面に設けられている。具体的には、音響整合層４４は、素子基板４１と音響レンズ４５との間に充填され、かつ、基板本体部４１１の表面から所定の厚み寸法で形成される。
音響レンズ４５は、音響整合層４４上に設けられ、図１に示すように、筐体２１のセンサー窓２１Ｂから外部に露出する。
これらの音響整合層４４や音響レンズ４５は、送信用トランスデューサー５１から送信された超音波を測定対象である生体に効率よく伝搬させ、また、生体内で反射した超音波を効率よく受信用トランスデューサー５２に伝搬させる。このため、音響整合層４４及び音響レンズ４５は、素子基板４１の各トランスデューサー５１，５２の音響インピーダンスと、生体の音響インピーダンスとの中間の音響インピーダンスに設定されている。

［配線基板２３の構成］
配線基板２３は、超音波デバイス２２が接合され、各トランスデューサー５１，５２を制御するためのドライバ回路等が設けられる。この配線基板２３は、図２に示すように、端子部２３１、選択回路２３２、送信回路２３３、受信回路２３４、分極回路２３５及びコネクタ部２３６（図３参照）を備えている。
端子部２３１は、配線基板２３に超音波デバイス２２が接合された際に、素子基板４１の端子領域Ａｒ２に引き出された各電極線（下部電極４１４、上部電極４１６、電極線５２１，５２２）が例えばＦＰＣ２５を介して電気的に接続される。各電極線と端子部２３１とは、ＦＰＣ（Flexible Printed Circuits）２５（図３参照）により接続される。

なお、本実施形態では、各送信用トランスデューサー５１の共通電極である上部電極４１６が接続された端子部２３１は、例えばグラウンド回路等に接続され、上部電極４１６が、所定の共通電位（例えば０電位）に設定される。
また、本実施形態では、受信用トランスデューサー５２に接続される電極線５２１，５２２のうちの一方、例えば、電極線５２２が接続された端子部２３１は、例えばグランド回路等に接続され、共通電位（例えば０電位）に設定される。

選択回路２３２は、制御装置１０の制御に基づいて、超音波センサー２４と送信回路２３３とを接続する送信接続、及び超音波センサー２４と受信回路２３４とを接続する受信接続を切り替える。
送信回路２３３は、制御装置１０の制御により送信接続に切り替えられた際に、選択回路２３２を介して超音波センサー２４に超音波を発信させる旨の送信信号を出力する。
受信回路２３４は、制御装置１０の制御により受信接続に切り替えられた際に、選択回路２３２を介して超音波センサー２４から入力された受信信号を制御装置１０に出力する。受信回路２３４は、例えば低雑音増幅回路、電圧制御アッテネーター、プログラマブルゲインアンプ、ローパスフィルター、Ａ／Ｄコンバーター等を含んで構成されており、受信信号のデジタル信号への変換、ノイズ成分の除去、所望信号レベルへの増幅等の各信号処理を実施した後、処理後の受信信号を制御装置１０に出力する。

分極回路２３５は、下部電極端子４１４Ｐ及び上部電極端子４１６Ｐの間に、第一分極電圧を印加して、駆動素子４１３の圧電膜４１５の分極処理を行う。
また、分極回路２３５は、端子５２１Ｐ及び端子５２２Ｐの間に、第二分極電圧を印加して、受信素子４２１の圧電膜４２３の分極処理を行う。
ここで、本実施形態では、受信用トランスデューサー５２の第一電極４２２及び第二電極４２４の間のギャップＧ１の寸法が大きく、圧電膜４２３の圧電特性を十分に高めるためには、第一分極電圧よりも大きい第二分極電圧が必要となる。この第二分極電圧は、各受信用トランスデューサー５２の第一電極４２２及び第二電極４２４の間に、１０ｋＶ／ｃｍ以上の電界が加わるように設定されている。
なお、本実施形態では、電極４２２，４２４間の距離ｄは、ｄ＝６μｍであり、第二分極電圧として３０Ｖが印加される。したがって、各受信用トランスデューサー５２の圧電膜４２３に５００ｋＶ／ｃｍの電界が印加されることになる。

コネクタ部２３６は、送信回路２３３、受信回路２３４に接続されている。また、コネクタ部２３６にはケーブル３が接続されており、上述したように、このケーブル３は、筐体２１の通過孔２１Ｃから引き出されて制御装置１０に接続されている。

［制御装置１０の構成］
制御装置１０は、図２に示すように、例えば、操作部１１と、表示部１２と、記憶部１３と、演算部１４と、を備えて構成されている。この制御装置１０は、例えば、タブレット端末やスマートフォン、パーソナルコンピューター等の端末装置を用いてもよく、超音波プローブ２を操作するための専用端末装置であってもよい。
操作部１１は、ユーザーが超音波測定装置１を操作するためのＵＩ（user interface）であり、例えば表示部１２上に設けられたタッチパネルや、操作ボタン、キーボード、マウス等により構成することができる。
表示部１２は、例えば液晶ディスプレイ等により構成され、画像を表示させる。
記憶部１３は、超音波測定装置１を制御するための各種プログラムや各種データを記憶する。
演算部１４は、例えばＣＰＵ（Central Processing Unit）等の演算回路や、メモリー等の記憶回路により構成されている。そして、演算部１４は、記憶部１３に記憶された各種プログラムを読み込み実行することで、送信回路２３３に対して送信信号の生成及び出力処理の制御を行い、受信回路２３４に対して受信信号の周波数設定やゲイン設定などの制御を行う。

また、演算部１４は、分極回路２３５を制御して、送信用トランスデューサー５１の圧電膜４１５と、受信用トランスデューサー５２の圧電膜４２３の分極処理を実施する。分極処理を実施するタイミングとしては、工場出荷時の他、例えば、超音波測定を実施する毎であってもよく、所定時間毎（例えば１時間等）であってもよい。

［受信用トランスデューサー５２の製造方法］
次に、受信用トランスデューサー５２の製造方法を説明する。
図９は、本実施形態の受信用トランスデューサー５２の製造方法を示すフローチャートである。図１０（Ａ）〜図１０（Ｅ）は、受信用トランスデューサー５２の製造方法における各工程を模式的に示す図である。
受信用トランスデューサー５２の製造では、まず、Ｓｉにより構成された基板本体部４１１の一面に対して、熱酸化処理を実施する（図９のステップＳ１：基板熱酸化工程）。このステップＳ１により、図１０（Ａ）に示すように、基板本体部４１１の表面のＳｉが酸化処理されてＳｉＯ_２となり、支持膜４１２の支持層４１２Ａが形成される。

次に、図１０（Ｂ）に示すように、支持層４１２Ａ上に表面層４１２Ｂを形成して、支持膜４１２を形成する（図９のステップＳ２：支持膜形成工程）。具体的には、ステップＳ１にて形成された支持層４１２Ａ上に、例えばスパッタリング等によってＺｒ層を形成し、当該Ｚｒ層に熱酸化処理を施すことで、ＺｒＯ_２により構成された表面層４１２Ｂを形成する。

そして、図１０（Ｃ）に示すように、支持膜４１２上に第一電極４２２及び第二電極４２４を形成する（図９のステップＳ３：電極形成工程）。第一電極４２２及び第二電極４２４は、例えば、スパッタリングにより電極材料を形成し、電極材料をエッチング処理等によりパターニングすることで形成される。電極材料としては、上述したように、例えばＩｒ，Ｐｔ，ＩｒＯｘ，ＴｉＯｘ，ＳｒＲｕＯ_３，ＬａＮｉＯ_３等を用いることができ、本実施形態ではＰｔを用いる。
さらに具体的には、第一電極４２２、第二電極４２４、及び可撓部４１２Ｄの表面層４１２Ｂ上には、１０ｎｍ以下のＴｉ、あるいは１００ｎｍ以下のＢｉＦｅＴｉＯ_３が積層される。この場合、後述の圧電体形成工程で圧電膜４２３を形成する際に、圧電膜４２３を構成する圧電体が（１００）優先配向する。

次に、図１０（Ｄ）に示すように、圧電膜４２３を形成する（図９のステップＳ４：圧電膜形成工程（圧電体形成工程））。
このステップＳ４では、例えば溶液法によりＰＺＴを形成する。ここで、ＰＺＴにおける各成分の組成比としては、Ｚｒ：Ｔｉ＝５２：４８とすることが好ましい。このような組成とすることで、圧電膜４２３の圧電特性の更なる向上を図れる。溶液法を用いたＰＺＴの形成では、表面層４１２Ｂ、第一電極４２２、及び第二電極４２４上にＰＺＴ溶液を塗布する（塗布工程）。この後、塗布されたＰＺＴ溶液を焼成する（焼成工程）。焼成工程では、例えばプレベーク４００℃、ＲＴＡ焼成７００℃の条件にて実施する。
この際、上述したように、Ｐｔにより構成された電極４２２，４２４や、ＺｒＯ_２により構成された表面層４１２Ｂ上にＰＺＴが形成されることで、ＰＺＴの結晶配向性を（１００）配向に揃えやすくなる。
なお、塗布工程及び焼成工程は、複数回繰り返して実施され、これにより、所望厚み寸法の圧電膜が形成される。
この後、形成された圧電膜を、エッチング処理（イオンミリング）によりパターニングし、図１０（Ｄ）に示すような圧電膜４２３を形成する。

この後、基板本体部４１１の支持膜４１２とは反対側の面に対してエッチング処理を行い、図１０（Ｅ）に示すように、基板本体部４１１に開口部４１１Ｂを形成する（図９のステップＳ５：開口部形成工程）。このステップＳ５では、支持膜４１２のＳｉＯ_２により構成された支持層４１２Ａをエッチングストッパとして、Ｓｉにより構成された基板本体部４１１をエッチングする。
以上により、受信用トランスデューサー５２が形成される。

［第一実施形態の作用効果］
本実施形態の超音波測定装置１は、超音波プローブ２を備え、当該超音波プローブ２には、配線基板２３と超音波デバイス２２とにより構成された超音波センサー２４が設けられている。また、超音波デバイス２２は、超音波を受信する受信用トランスデューサー５２が複数設けられた受信アレイＲＲを備えている。そして、受信用トランスデューサー５２は、可撓部４１２Ｄと、可撓部４１２Ｄ上に設けられた第一電極４２２と、可撓部４１２Ｄに設けられ、平面視においてギャップＧ１を介して第一電極４２２に対向する第二電極４２４と、第一電極４２２の第一端面４２２Ａを含む一部及び第二電極４２４の第二端面４２４Ａを含む一部を覆う圧電膜４２３と、を備える。

このような受信用トランスデューサー５２は、圧電膜４２３の形成前に第一電極４２２及び第二電極４２４を形成し、その後、圧電膜４２３を形成することで構成される。したがって、電極形成時における圧電膜４２３の圧電特性の劣化が生じず、例えば圧電膜４２３の第二面４２３Ａ上に電極４２２，４２４を設けられる構成に比べて、圧電特性を高くできる。このため、各受信用トランスデューサー５２における受信感度を高めることができ、送信アレイＴＲから超音波を送信し、測定対象にて反射された反射超音波を受信アレイＲＲにて受信する際に、超音波の受信タイミングや反射超音波の強度を精度よく検出することができる。

また、第一電極４２２及び第二電極４２４の間に圧電膜４２３が介在する構成となるため、圧電膜４２３の絶縁破壊を抑制することができる。
一般に、電極４２２，４２４と圧電膜４２３とを接触させてなる受信素子４２１では、電極４２２，４２４と圧電膜４２３との間に、ナノスケールの空隙又はトンネル構造が存在する。ここで、例えば、圧電膜４２３の第二面４２３Ａ上に第一電極４２２及び第二電極４２４を設ける構成とした場合、分極処理時において、大気中からのＨ_２Ｏ分子が、空隙やトンネル構造を通って電極４２２，４２４と圧電膜４２３との境界面内に拡散する。
この場合、プラス・マイナスで振れる印加パルス電圧の影響を受けて、Ｈ_２Ｏ分子は、前記境界面で電気分解を起こす。その結果、生成されたＨ基やＯＨ基が圧電膜４２３に存在するナノスケールの亀裂表面に付着して、圧電膜４２３の亀裂を進行させ、絶縁破壊を発生させる。圧電膜４２３を構成するペロブスカイト型遷移金属酸化物をＡＢＯ_３で表すとき、Ｈ基はＡサイトに吸着し、ＯＨ基はＢサイトに吸着して安定化し、亀裂進行が促進される。
これに対して、本実施形態では、第一電極４２２と第二電極４２４との間には、圧電膜４２３が介在する構成となり、大気中のＨ_２Ｏ分子が境界面に入らない。このため、上記のような絶縁破壊の発生を抑制することができ、長期に亘って高い受信感度を維持することができ、受信用トランスデューサー５２の信頼性を高めることができる。

さらに、本実施形態では、第一電極４２２及び第二電極４２４は、２μｍ以上８μｍ以下の間隔を開けて離間する。このような構成では、圧電膜４２３の分極処理において、送信用トランスデューサー５１のような圧電膜４１５を下部電極４１４と上部電極４１６とで膜厚方向から挟む構成に比べて、高い分極電圧が必要となる。よって、例えば、圧電膜４２３の第二面４２３Ａに、第一電極４２２及び第二電極４２４を設ける構成とした場合、第一電極４２２及び第二電極４２４の間の空気中で放電が起こり、圧電膜４２３の分極処理が十分に行えない場合がある。これに対して、本実施形態では、上述のように、第一電極４２２及び第二電極４２４の間は、空気層が介在せず、圧電膜４２３が介在する。よって、上記のような放電が発生せず、分極処理において、圧電膜４２３の分極処理を適切に実施することができる。

本実施形態の受信用トランスデューサー５２では、第一電極４２２及び第二電極４２４は、可撓部４１２Ｄ上に設けられている。つまり、第一電極４２２及び第二電極４２４は、表面層４１２Ｂの表面である第一面４１２Ｂ１と圧電膜４２３との間に設けられている。
この場合、可撓部４１２Ｄ上に第一電極４２２及び第二電極４２４を形成した後に、圧電膜４２３を形成することができるため、電極形成時において、圧電膜４２３が形成されておらず、電極形成時における圧電膜４２３の劣化がない。よって、圧電膜４２３の劣化が抑制され、圧電特性をより高めることができる。

本実施形態では、第一電極４２２の第一端面４２２Ａと、第二電極４２４の第二端面４２４Ａとが平行となる。
一般に、互いに対向する電極間に電位差がある場合、各電極の距離が最短となる位置に電荷が移動する。本実施形態では、圧電膜４２３が変形した際に、第一端面４２２Ａ及び第二端面４２４Ａの対向する後半範囲に電荷が保持されることになり、電圧の検出精度を向上できる（受信感度を向上できる）。

本実施形態では、圧電膜４２３は、ペロブスカイト型遷移金属酸化物であるＰＺＴにより構成されている。ペロブスカイト型遷移金属酸化物は圧電材料において圧電特性が高く、ＰＺＴは、その中でも特に圧電特性が高い（圧電ｅ定数が高い）。このため、式（５）に示すように、可撓部４１２Ｄを変位させた際に圧電膜４２３から出力される電圧Ｖを大きくでき、受信用トランスデューサー５２における受信感度を向上できる。

本実施形態では、可撓部４１２Ｄを構成する支持膜４１２は、圧電膜４２３に接する表面層４１２Ｂを含み、この表面層４１２Ｂは、遷移金属酸化物であるＺｒＯ_２により構成されている。遷移金属酸化物（特にＺｒＯ_２）は、その表面にＰＺＴ等の圧電膜４２３を形成する際に、圧電膜４２３の結晶配向性を（１００）配向に揃えやすい。よって、このような表面層４１２Ｂを設けることで、圧電膜４２３の圧電特性をより高めることができ、受信用トランスデューサー５２における受信感度をさらに高めることができる。

本実施形態では、第一電極４２２及び第二電極４２４の間のギャップＧ１は、２μｍ以上８μｍ以下の距離ｄとされている。ここで、ギャップＧ１の距離が２μｍ未満である場合、圧電膜４２３の歪み量ηに対する出力電圧Ｖが小さくなり、受信感度が低下する。また、ギャップＧ１の距離が８μｍより大きい場合、分極処理時において、第二分極電圧としてより大電圧を印加する必要が生じる。よって、分極回路２３５に用いられる電源構成が高価なものになり、装置コストが増大する。これに対して、上記のようなギャップＧ１を用いることで、圧電膜４２３の歪み量ηに対する出力電圧Ｖを十分に大きくでき、かつ、分極処理時における第二分極電圧も実用的な範囲に留めることができる。

本実施形態の配線基板２３は、受信用トランスデューサー５２の第一電極４２２及び第二電極４２４の間に第二分極電圧を印加する分極回路２３５を備え、当該分極回路２３５は、第二分極電圧として、各受信用トランスデューサー５２の第一電極４２２及び第二電極４２４の間で、１０ｋＶ／ｃｍ以上の電界を印加する。
上述したように、本実施形態では、第一電極４２２及び第二電極４２４の間のギャップＧ１は、２μｍ以上８μｍ以下の距離で離間する。よって、第二分極電圧を１０ｋＶ／ｃｍ未満の電界とすると、圧電膜４２３の適正な分極処理ができない。これに対して、１０ｋＶ／ｃｍ以上の電界を第一電極及び第二電極間に印加することで、好適に圧電体の分極を行うことができる。

［第二実施形態］
次に、本発明に係る第二実施形態について説明する。
上記第一実施形態では、支持膜４１２の第一面４１２Ｂ１上に第一電極４２２及び第二電極４２４を形成する例を示した。これに対して、第二実施形態では、第一電極４２２及び第二電極４２４の形成位置が相違する。

図１１は、第二実施形態における受信用トランスデューサーの概略構成を示す断面図である。なお、以降の説明にあたり、第一実施形態と同様の構成については同符号を付し、その説明を省略又は簡略化する。
本実施形態の受信用トランスデューサー５３では、図１１に示すように、第一電極４２２Ｂ及び第二電極４２４Ｂは、圧電膜４２５内に埋め込まれる構成となる。
具体的には、圧電膜４２５は、可撓部４１２Ｄ上に積層される第一圧電層４２５Ａと、第一圧電層４２５Ａ上に積層される第二圧電層４２５Ｂとにより構成される。

そして、第一電極４２２Ｂ及び第二電極４２４Ｂは、可撓部４１２Ｄにおける第一面４１２Ｂ１と、圧電膜４２５の可撓部４１２Ｄとは反対側の面である第二面４２５Ｂ１との間に設けられる。すなわち、第一電極４２２Ｂ及び第二電極４２４Ｂは、第一圧電層４２５Ａと第二圧電層４２５Ｂとの間で、第一圧電層４２５Ａの第二圧電層４２５Ｂ側の面（第三面４２５Ａ１）に形成されている。
また、第一電極４２２Ｂと第二電極４２４Ｂとの間のギャップＧ１には、第二圧電層４２５Ｂが介在することになり、上記第一実施形態と同様、空気層が介在しない。

［受信用トランスデューサー５３の製造方法］
次に、上記のような受信用トランスデューサー５３の製造方法について説明する。
図１２は、受信用トランスデューサー５３の製造方法を示すフローチャートである。図１３（Ａ）〜図１３（Ｅ）は、受信用トランスデューサー５２の製造方法における各工程を模式的に示す図である。
本実施形態の受信用トランスデューサー５３の製造では、図１２に示すように、第一実施形態と同様のステップＳ１及びステップＳ２を実施し、図１３（Ａ）に示すような素子基板４１を形成する。

この後、本実施形態では、第一圧電層４２５Ａを形成する（ステップＳ１１：第一圧電層形成工程）。このステップＳ１１では、表面層４１２Ｂの第一面４１２Ｂ１上に、第一圧電層４２５Ａを形成する。この際、表面層４１２Ｂは、遷移金属酸化物であるＺｒＯ_２により構成されているため、第一実施形態の圧電膜４２３と同様、第一圧電層４２５Ａの結晶配向性を（１００）配向に揃えることが可能となる。さらに具体的には、ＺｒＯ_２からなる可撓部４１２Ｄの表面層４１２Ｂ上には、１０ｎｍ以下のＴｉ、あるいは１００ｎｍ以下のＢｉＦｅＴｉＯ_３が積層され、その上に第一圧電膜４２５Ａが形成される。これにより、第一圧電膜４２５Ａを構成する圧電体は（１００）優先配向する。
第一圧電層４２５Ａの形成は、第一実施形態における圧電膜４２３の形成と同様であり、例えばＰＺＴ溶液の塗布工程と、焼成工程とを繰り返し行うことで、複数層からなるＰＺＴの積層体を形成する。この後、ＰＺＴの積層体をエッチング処理（イオンミリング）して、アイランドを形成し、図１３（Ｂ）に示すような第一圧電層４２５Ａを形成する。

この後、第一電極４２２Ｂ及び第二電極４２４Ｂを形成する（ステップＳ１２：電極形成工程）。このステップＳ１２では、第一圧電層４２５Ａの表面の第三面４２５Ａ１から支持膜４１２に亘る領域に電極材料を成膜し、エッチング処理によりパターニングし、図１３（Ｃ）に示すような第一電極４２２Ｂ及び第二電極４２４Ｂを形成する。さらに具体的には、第一電極４２２Ａ、第二電極４２４Ｂ、第一圧電体４２５Ａの上側表面には、１０ｎｍ以下のＴｉ、あるいは１００ｎｍ以下のＢｉＦｅＴｉＯ_３が積層される。この場合、後述のステップＳ１３の第二圧電層形成工程において形成される第二圧電層４２５Ｂを構成する圧電体が（１００）優先配向する。

次に、第二圧電層４２５Ｂを形成する（ステップＳ１３：第二圧電層形成工程）。ステップＳ１３では、第一電極４２２Ｂの一部、第二電極４２４Ｂの一部、及び第一圧電層４２５Ａを覆う第二圧電層４２５Ｂを形成する。
このステップＳ１３では、ステップＳ１１と同様の溶液法により、例えばＰＺＴ溶液の塗布工程と、焼成工程とを繰り返し行うことで、複数層からなるＰＺＴの積層体を形成する。この後、ＰＺＴの積層体をエッチング処理（イオンミリング）して、アイランドを形成し、図１３（Ｄ）に示すような第一圧電層４２５Ａを形成する。
この後、第一実施形態のステップＳ５と同様、素子基板４１に開口部４１１Ｂを形成して、可撓部４１２Ｄを形成する。以上により、受信用トランスデューサー５３が製造される。

ところで、本実施形態では、ステップＳ１２において、第一圧電層４２５Ａの上面に第一電極４２２Ｂ及び第二電極４２４Ｂを形成する。このため、ステップＳ１２で、第一圧電層４２５Ａが劣化し、圧電特性も劣化してしまう。しかしながら、ステップＳ１３で形成される第二圧電層４２５Ｂは、電極形成工程の後に形成されるため第二圧電層４２５Ｂの圧電特性の劣化は抑制される。このため、例えば、一対の電極を圧電膜４２５の第二面４２５Ｂ１上に設ける場合に比べて、圧電特性の劣化が抑制される。

また、ＰＺＴ溶液を用いて複数回の塗布工程及び焼成工程を繰り返し実施すると、ＰＺＴ内のＰｂが拡散されることにより、圧電膜４２５の下層側（可撓部４１２Ｄ側）のＰｂ濃度が、上層側（第二面４２５Ｂ１側）のＰｂ濃度よりも若干低くなる。Ｐｂ濃度が低くなると、圧電膜４２５の圧電特性が低下してしまう。
これに対し、本実施形態では、第二圧電層４２５Ｂの形成時において、第一電極４２２Ｂ及び第二電極４２４Ｂが第三面４２５Ａ１に形成されている。このため、第二圧電層４２５Ｂの形成時における、第二圧電層４２５ＢのＰｂの第一圧電層４２５Ａへの拡散が抑制される。このため、圧電膜４２５におけるＰｂ濃度分布が、例えば第一実施形態の圧電膜４２３よりも均一となり、この点で、圧電膜４２５の圧電特性の向上を図ることができる。

［第二実施形態の作用効果］
本実施形態の受信用トランスデューサー５３では、第一電極４２２Ｂ及び第二電極４２４Ｂは、圧電膜４２５の内部に埋め込まれている。
この場合、第一圧電層４２５Ａを形成した後、第三面４２５Ａ１に第一電極４２２Ｂ及び第二電極４２４Ｂを形成するため、第一圧電層４２５Ａが劣化するが、第二圧電層４２５Ｂは、電極形成工程の後に形成されるため、第二圧電層４２５Ｂの劣化は抑制される。
また、第二圧電層形成工程では、新たに形成される第二圧電層４２５Ｂから第一圧電層４２５Ａに原子拡散が生じる。よって、電極形成工程において第一圧電層４２５Ａに生じた結晶欠陥が修復されることになる。
このため、例えば圧電膜４２５の第三面４２５Ａ１上に電極を形成する場合に比べて、圧電膜４２５の圧電特性を高めることができる。

さらに、第一電極４２２Ｂ及び第二電極４２４Ｂが、第一圧電層４２５Ａの表面（第三面４２５Ａ１）に形成されているので、第二圧電層４２５Ｂを形成する際に、第二圧電層４２５ＢのＰｂが第一圧電層４２５Ａ側に拡散されるのが抑制される。このため、第二圧電層４２５Ｂの圧電特性の劣化がさらに抑制されることになる。
すなわち、可撓部４１２Ｄが変位した際、圧電膜４２５の第二圧電層４２５Ｂの歪み量は、第一圧電層４２５Ａの歪み量よりも大きくなる。よって、第一圧電層４２５Ａと第二圧電層４２５Ｂとを比べた場合に、第二圧電層４２５Ｂの圧電特性（圧電ｅ定数）が高い方が好ましい。本実施形態では、上記したように、第一圧電層４２５Ａよりも、第二圧電層４２５Ｂの圧電特性の劣化が抑制される構成となり、これにより、受信用トランスデューサー５３の受信感度の向上を図ることが可能となる。

さらには、本実施形態では、第一電極４２２Ｂ及び第二電極４２４Ｂが、同一平面（第三面４２５Ａ１上）に設けられる。この場合、第一電極４２２Ｂ及び第二電極４２４Ｂを同時に形成することができるので、製造効率性を向上させることが可能となる。

［第二実施形態の変形例］
なお、上記第二実施形態では、第二圧電層４２５Ｂが、第三面４２５Ａ１上の第一電極４２２Ｂ及び第二電極４２４Ｂを覆う構成を例示したがこれに限定されない。
図１４は、第二実施形態の変形例における受信用トランスデューサー５３Ａの概略構成を示す断面図である。
図１４に示すように、第二圧電層４２５Ｂは、第一電極４２２Ｂ及び第二電極４２４Ｂの、第一圧電層４２５Ａ上に乗り上げた領域全体を覆うように形成されてもよい。
第一圧電層４２５Ａの端部は、図１４に示すように、テーパ上となり、例えばスパッタリングやスピンコート等により電極材料を成膜する場合、このテーパ部分に対する電極厚み寸法が薄くなる。これに対して、本変形例のような第二圧電層４２５Ｂを形成することで、第一圧電層４２５Ａのテーパ部に形成される厚み寸法が電極部分を覆って保護することができ、第一電極４２２Ｂや第二電極４２４Ｂの断線を予防することができる。

［第三実施形態］
次に、本発明に係る第三実施形態について説明する。
上記第一実施形態では、受信用トランスデューサー５２は、第一電極４２２及び第二電極４２４が対向して配置されていた。これに対して、第三実施形態では、第一電極４２２及び第二電極４２４の間に、中間電極が配置される点で相違する。

図１５は、素子基板４１の作動面側から見た受信用トランスデューサー５４を模式的に示す平面図である。また、図１６は、図１５のＢ−Ｂ線で切断した際の断面を模式的に示す断面図である。
本実施形態の受信用トランスデューサー５４は、図１５及び図１６に示すように、受信素子４２１Ａは、第一電極４２２と、第二電極４２４と、圧電膜４２３と、中間電極４２６と、を備える。

中間電極４２６は、平面視において、Ｙ方向に沿って開口部４１１Ｂの内外に亘って支持膜４１２上に設けられる。この中間電極４２６は、平面視において圧電膜４２３と重なる中間電極本体部４２６Ａと、中間電極本体部４２６Ａの±Ｙ側の端部からＹ方向に沿って延出する中間引出部４２６Ｂと、を有する。

中間電極本体部４２６Ａは、平面視において、第一電極４２２と第二電極４２４との間で、かつ、各電極４２２，４２４から等距離となる位置に配置されている。中間電極４２６の−Ｘ側端面４２６Ｃ１は、第一電極４２２の第一端面４２２Ａと対向し、ギャップＧ２（第二ギャップ）を介して離間している。また、中間電極４２６の＋Ｘ側端面４２６Ｃ２は、第二電極４２４の第二端面４２４Ａと対向し、ギャップＧ３（第二ギャップ）を介して離間している。これらのギャップＧ２及びギャップＧ３のギャップ寸法（電極間の離間距離）は同一となる。

なお、中間電極４２６は、Ｙ方向に沿って、受信領域Ａｒ１２から端子領域Ａｒ２に亘って設けられる。すなわち、中間電極４２６は、Ｙ方向に沿って設けられた複数の受信用トランスデューサー５３において共通の電極となる。

このように構成された受信用トランスデューサー５４では、第一電極４２２及び第二電極４２４は、それぞれ電極線５２１及び電極線５２２を介して、配線基板２３の受信回路２３４に含まれる共通電位回路に接続され、共通電位（例えば０電位）に設定されている。すなわち、第一電極４２２及び第二電極４２４は、共通電極（ＣＯＭ電極）として機能する。
一方、中間電極４２６は、端子領域Ａｒ２において配線基板２３の受信回路２３４に接続されている。これにより、中間電極４２６と第一電極４２２との間の電位差、及び中間電極４２６と第二電極４２４との間の電位差に応じた信号が、配線基板２３の受信回路２３４において検出される。すなわち、中間電極４２６は、上記電位差に応じた信号を出力する信号電極（ＳＩＧ電極）として機能する。
なお、本実施形態では、中間電極４２６をＳＩＧ電極とし、第一電極４２２及び第二電極４２４をＣＯＭ電極とする例を示したが、これに限定されず、例えば、中間電極４２６をＣＯＭ電極とし、第一電極４２２及び第二電極４２４をＳＩＧ電極として機能させてもよい。この場合、第一電極４２２及び第二電極４２４から出力された電圧信号を加算して、超音波の受信信号として検出する。

［第三実施形態の作用効果］
本実施形態では、第一電極４２２及び第二電極４２４の間に中間電極４２６が配置され、第一電極４２２及び中間電極４２６の間と、第二電極４２４及び中間電極４２６の間とに静電容量が形成される。このような構成では、互いに対向する各電極間の対向面の面積を増大させることができ、受信用トランスデューサー５２における合成静電容量を増大させることができる。
ここで、受信用トランスデューサー５２が有する合成静電容量をＣ_０とし、外部回路（例えば配線基板２３の受信回路２３４までの回路等）における浮遊容量をＣ_１とすると、受信回路２３４において検出される出力電圧Ｖは、以下式（６）により示される。

［数３］
Ｖ＝Ｑ／（Ｃ_０＋Ｃ_１）
＝（Ｑ／Ｃ_０）×｛Ｃ_０／（Ｃ_０＋Ｃ_１）｝ ・・・（６）

式（６）に示されるように、受信回路２３４にて検出される出力電圧Ｖは、本来検出したい値（Ｑ／Ｃ_０）とはならず、浮遊容量Ｃ_１に基づいた誤差成分が含まれる。
これに対して、本実施形態では、上述のように、受信用トランスデューサー５２が有する合成静電容量Ｃ_０を大きくできるため、式（６）におけるＣ_０／（Ｃ_０＋Ｃ_１）の値を「１」に近付けることが可能となる。このため、外部回路の浮遊容量Ｃ_１の影響を抑制でき、受信信号における電圧の低下を回避することができる。

また、第一電極４２２及び中間電極４２６のギャップＧ２と、第二電極４２４及び中間電極４２６のギャップＧ３とが、同一寸法となる。すなわち、静電容量を形成する各電極対において電極間の距離が等しくなるように構成されている。このため、電極間の距離が最小となる電極対に電荷が集中することを抑制できる。したがって、各電極対をキャパシターとして機能させることができ、静電容量をより確実に増大させることができる。

［第四実施形態］
次に、本発明に係る第四実施形態について説明する。
上記第三実施形態では、第一電極４２２と、第二電極４２４との間に一つの中間電極４２６が配置されていた。これに対して、第四実施形態では、複数の中間電極が第一電極及び第二電極との間に配置される点で、上記第三実施形態と相違する。

図１７は、素子基板４１の作動面側から見た受信用トランスデューサー５５を模式的に示す平面図である。また、図１８は、図１７のＣ−Ｃ線で切断した際の断面を模式的に示す断面図である。
本実施形態の受信用トランスデューサー５５の受信素子４２１Ｂは、図１７に示すように、第一電極４２２及び第二電極４２４と、圧電膜４２３との他に、第一中間電極４２７と、第二中間電極４２８と、を備える。

第一中間電極４２７は、本発明の中間電極であり、平面視において、Ｙ方向に沿って開口部４１１Ｂの内外に亘って支持膜４１２上に設けられる。第一中間電極４２７は、第三実施形態の受信用トランスデューサー５４が備える中間電極４２６と同様に構成され、第一中間電極本体部４２７Ａと、第一中間引出部４２７Ｂと、を有する。この第一中間電極４２７は、−Ｘ側の端面４２７Ｃ１が、第一電極４２２の第一端面４２２Ａと、ギャップＧ４（第二ギャップ）を介して離間して対向するように配置されている。

第二中間電極４２８は、本発明の中間電極に相当し、第一中間電極４２７と略同様に構成され、第一電極４２２、第二電極４２４、及び第一中間電極４２７と同一平面上に配置されている。この第二中間電極４２８は、平面視において、−Ｘ側の端面４２８Ｃ１が、第一中間電極４２７の＋Ｘ側の端面４２７Ｃ２と、ギャップＧ５（第二ギャップ）を介して離間している。また、第二中間電極４２８は、＋Ｘ側の端面４２８Ｃ２が、第二電極４２４の第二端面４２４Ａと、ギャップＧ６（第二ギャップ）を介して離間している。
そして、これらのギャップＧ４、ギャップＧ５、及びギャップＧ６のギャップ寸法（電極間の離間距離）は、同一寸法となる。

このように構成された受信用トランスデューサー５５は、Ｙ方向に沿い、圧電膜４２３の平面視における中心位置を通り、Ｙ方向に沿う仮想線Ｌに対して線対称となるように構成される。すなわち、第一電極４２２と、第一中間電極４２７と、第二中間電極４２８と、第二電極４２４とが、平面視において等間隔に配置される。また、第一中間電極４２７と第二中間電極４２８とは、平面視において、仮想線Ｌを挟み、圧電膜４２３の中心を挟む位置に配置される。つまり、可撓部４１２Ｄが振動した際の振幅が最大となる位置であり、圧電膜４２３の歪み量が最大となる位置に、電極が形成されていない。したがって、本実施形態では、圧電膜４２３の最も歪みが大きい位置において発生する電位差を第一中間電極４２７及び第二中間電極４２８により検出することが可能となる。

本実施形態では、第一電極４２２及び第二中間電極４２８はＣＯＭ電極として機能し、共通電位（例えば０電位）に設定されている。一方、第二電極４２４及び第一中間電極４２７はＳＩＧ電極として機能し、配線基板２３の受信回路２３４に電極間の電位差に応じた信号を出力する。

［第四実施形態の作用効果］
本実施形態では、第三実施形態と同様の作用効果に加えて、更に、以下の作用効果を奏する。
すなわち、本実施形態では、圧電膜４２３の中心位置と重ならない位置に、中間電極４２７，４２８が設けられている。すなわち、圧電膜４２３の歪みが最大となる位置に電極が配置されておらず、圧電膜４２３からの出力電圧Ｖを大きくすることができ、検出感度を向上させることができる。

［変形例］
なお、本発明は上述の各実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良、及び各実施形態を適宜組み合わせる等によって得られる構成は本発明に含まれるものである。
上記各実施形態では、第一電極４２２（４２２Ｂ）及び第二電極４２４（４２４Ｂ）が同一平面内に設けられる構成としたが、これに限定されない。
例えば、第一電極４２２が、可撓部４１２Ｄ上に設けられ、第二電極４２４が圧電膜４２３内に埋め込まれている構成などとしてもよい。

また、第三実施形態及び第四実施形態では、第一実施形態の受信用トランスデューサー５２に対して、中間電極４２６，４２７，４２８を可撓部４１２Ｄ上に設ける構成を例示したが、これに限定されない。例えば、第二実施形態の受信用トランスデューサー５３に対して中間電極４２６，４２７，４２８を設ける構成としてもよい。この場合では、第一圧電層４２５Ａの第二圧電層４２５Ｂ側の面（第三面４２５Ａ１）に、中間電極４２６，４２７，４２８を設けることが好ましい。この場合、第一電極４２２Ｂ、第二電極４２４Ｂ、及び中間電極４２６，４２７，４２８を同時に形成することが可能となるため、圧電膜４２５の劣化を抑制できる。
なお、上記変形例のように、中間電極４２６，４２７，４２８を第一電極４２２（４２２Ｂ）や第二電極４２４（４２４Ｂ）と異なる平面に形成してもよい。

上記実施形態では、第一電極４２２（４２２Ｂ）の第一端面４２２Ａと、第二電極４２４（４２４Ｂ）の第二端面４２４Ａとが平行となる構成を例示したが、これに限定されない。例えば、第一端面４２２Ａ及び第二端面４２４Ａの一部のみが平行となる構成などとしてもよい。

第三実施形態では、第一電極４２２及び第二電極４２４の間に１つの中間電極４２６が設けられる構成を例示し、第四実施形態において、第一電極４２２及び第二電極４２４の間に２つの中間電極４２７，４２８が設けられる例を示したが、さらに、３つ以上の中間電極が設けられる構成としてもよい。
ただし、この場合、圧電膜４２３（４２５）を分極処理する際の第二分極電圧も増大する。したがって、中間電極の数としては、第三実施形態や第四実施形態のように、１〜２個とすることが好ましい。

上記各実施形態では、圧電膜４２３，４２５として、ペロブスカイト型遷移金属酸化物であるＰＺＴを例示したが、これに限定されない。
圧電膜４２３，４２５を構成するペロブスカイト型遷移金属酸化物として、ＰＺＴの他、例えばＢｉＢａＦｅＴｉＯ_３，ＫＮａＮｂＯ_３，ＢＳＴ（チタン酸バリウムストロンチウム：(Ｂａ_ｘＳｒ_１−ｘ)ＴｉＯ_３），ＳＢＴ（タンタル酸ビスマスストロンチウム：ＳｒＢｉ_２Ｔａ_２Ｏ_９）等を用いてもよい。

また、支持膜４１２が支持層４１２Ａと表面層４１２Ｂとの２層により構成される例を示したが、これに限定されない。例えば、支持膜４１２が、遷移金属酸化物（ＺｒＯ_２）である表面層４１２Ｂのみにより構成されていてもよく、３層以上の積層体により構成される構成としてもよい。

さらに、表面層４１２Ｂとして、ＺｒＯ_２層により構成される例を示したがこれに限定されない、例えばＴｉＯ_２等により構成されていてもよい。

上記第一実施形態では、受信用トランスデューサー群５２Ａは、電極線５２１，５２２の間で、複数の受信用トランスデューサー５２が並列に接続される構成を示すが、これに限定されない。
図１９は、受信アレイＲＲの一変形例を模式的に示す平面図である。
図１９に示す例の受信用トランスデューサー群５２Ｂは、Ｙ方向に沿って設けられた一対の電極線５２１，５２２と、これら一対の電極線５２１，５２２の間で複数（図１９に示す例では３つ）の受信用トランスデューサー５２がＸ方向に沿って直列に接続された直列部ＳＣと、を有する。そして、直列部ＳＣは、Ｙ方向に沿って複数配置され、一対の電極線５２１，５２２の間で並列に接続されている。
このような構成では、直列部ＳＣに接続された各受信用トランスデューサー５２から出力される電圧信号が加算されて出力されるので、受信信号を大きくでき、受信感度の向上を図れる。

上記実施形態において、第一電極４２２（４２２Ｂ）及び第二電極４２４（４２４Ｂ）が、２μｍ以上８μｍ以下の寸法のギャップＧ１を介して離間する例を示したが、これに限定されない。
例えばギャップＧ１の寸法としては、２μｍ未満としてもよい。ただし、この場合では、上述したように、電極間の距離ｄが小さく、圧電膜４２３（４２５）からの出力電圧Ｖが低下することが考えられるが、分極処理における第二分極電圧を小さくできる。また、図１９に示すように、複数の受信用トランスデューサー５２により、直列部ＳＣを構成することで、受信信号の増大と図れる。
また、分極回路２３５として、分極処理に各受信用トランスデューサー５２に印加する第二分極電圧として、より大きい電圧を印加可能な電源構成を用いる場合では、ギャップＧ１の寸法を８μｍより大きくしてもよい。

上記各実施形態では、受信用トランスデューサー５２，５３，５３Ａ，５４，５５は、平面視において、Ｙ方向に平行で、かつ、圧電膜４２３（４２５）の中心位置を通る仮想線Ｌに対して略線対称に構成されていたが、本発明はこれに限定されない。例えば、平面視において、第一電極４２２（４２２Ｂ）と第二電極４２４（４２４Ｂ）とのギャップＧ１の中心位置が、上記仮想線Ｌと重ならないように構成されてもよい。

上記各実施形態では、受信用トランスデューサー５２，５３，５３Ａ，５４，５５は、平面視において矩形状の圧電膜４２３（４２５）を有し、矩形状の第一電極４２２（４２２Ｂ）及び第二電極４２４（４２４Ｂ）を備える構成としたが、これに限定されない。例えば、本発明の圧電体として、平面視において、各種多角形状、円状、及び楕円状等となる圧電膜を用いてもよい。具体的には、受信用トランスデューサーとして、平面視において円状の圧電膜と、圧電膜の中心位置に重なる円状の第一電極と、第一電極の周囲の少なくとも一部を囲む環状の第二電極と、を備える構成を採用してもよい。また、さらに、第一電極と第二電極との間に、環状の中間電極を備える構成としてもよい。

上記各実施形態では、送信アレイＴＲ（送信用トランスデューサー５１）及び受信アレイＲＲ（受信用トランスデューサー５２，５３，５３Ａ，５４，５５）において、素子基板４１、封止板４３、音響整合層４４、及び音響レンズ４５を共通部材とする例を示したが、これに限定されない。
例えば、送信用素子基板に送信アレイＴＲを設け、受信用素子基板に受信アレイＲＲを設ける構成としてもよい。封止板４３、音響整合層、及び音響レンズ４５においても同様に、送信アレイＴＲと受信アレイＲＲとにおいて、それぞれ別部材としてもよい。

上記実施形態では、支持膜４１２（可撓部４１２Ｄ）の基板本体部４１１とは反対側に、音響整合層４４及び音響レンズ４５が設けられる構成を例示したが、これに限定されない。
例えば、音響整合層４４及び音響レンズ４５が支持膜４１２（可撓部４１２Ｄ）の基板本体部４１１側に設けられ、開口部４１１Ａ，４１１Ｂ内に音響整合層４４が充填される構成としてもよい。この場合、封止板４３は、支持膜４１２の基板本体部４１１とは反対側に設けられ、平面視において、開口部４１１Ａ，４１１Ｂに対向する位置に凹溝を備える構成とする。このような構成では、送信用トランスデューサー５１や受信用トランスデューサー５２，５３，５３Ａ，５４，５５の各電極が、音響整合層４４側に露出せず、超音波デバイス２２における防水性を高めることができる。

上記各実施形態では、生体内の器官を測定対象とする超音波測定機を例示したが、本発明はこれに限定されない。例えば、各種構造物を測定対象として、当該構造物の欠陥の検出や老朽化の検査を行う超音波測定機に、本発明を適用することができる。また、例えば、半導体パッケージやウェハ等を測定対象として、当該測定対象の欠陥を検出する超音波測定機にも本発明を適用することができる。

その他、本発明の実施の際の具体的な構造は、本発明の目的を達成できる範囲で上記各実施形態及び変形例を適宜組み合わせることで構成してもよく、また他の構造などに適宜変更してもよい。

以下に、実施例および比較例により、本発明における耐湿度（絶縁破壊）に対する信頼性の評価結果を示す。

（実施例１〜３、比較例１）
実施例１は、第一実施形態に示す受信用トランスデューサー５２を用いた。
実施例２は、第二実施形態に示す受信用トランスデューサー５３を用いた。
実施例３は、第二実施形態の変形例に示す受信用トランスデューサー５３Ａを用いた。
比較例１は、支持膜の可撓部上に圧電膜を形成し、圧電膜の可撓部とは反対側の面である第二面に第一電極及び第二電極を対向配置した受信用トランスデューサーを用いた。
ここで、各受信用トランスデューサーにおいて、第一電極及び第二電極の間の距離寸法の条件、圧電膜の条件、可撓部の条件を以下の条件に設定した。
第一電極及び第二電極の間の距離寸法：６μｍ
圧電膜：４００ｎｍの厚み寸法のＰＺＴ
可撓部：共振周波数が８．６ＭＨｚとなるように、開口部の幅寸法を調整

（耐湿度に対する試験）
各受信用トランスデューサーを９０％の湿度環境下に置き、第一電極及び第二電極の間に振幅１０Ｖ、周波数１ＭＨｚのサイン波電圧を印加する耐湿度試験を行い、１時間以内に絶縁破壊するか否かを評価した。試験結果を表１に示す。なお、表１において、絶縁破壊が生じた場合には「×」を示し、絶縁破壊が生じない場合は「○」を示す。

（評価結果）
表１に示すように、比較例１では、絶縁破壊が確認された。
なお、比較例１においても、圧電膜と電極との境界部分に耐水性の保護膜（例えばＡｌ_２Ｏ_３やＴａ_２Ｏ_５）を覆うことで絶縁破壊の発生を抑制できるが、この場合、保護膜の成膜によって圧電膜に対してダメージが入り（結晶欠損が生じ）、圧電膜の圧電特性が低下する。
これに対して、実施例１〜３では、絶縁破壊は確認されず、高湿度下でのパルス電圧印加に対して高い耐久性を有することがわかる。圧電膜であるＰＺＴは、耐水性を有するため、ＰＺＴにより第一電極及び第二電極を覆う構成とすることで、高い防水性を実現でき、絶縁破壊の発生が抑制される。また、ＰＺＴに対して保護膜等を成膜しないため、製造工程において、ＰＺＴへのダメージが入らず、高い圧電特性を実現できる。

次に、実施例および比較例における、圧電体に対する電極（第一電極及び第二電極）の位置と受信感度との関係を示す。

（実施例４〜８、比較例２）
実施例４は、第一実施形態に示す受信用トランスデューサー５２を用いた。
実施例５は、第二実施形態に示す受信用トランスデューサー５３であり、支持膜４１２から電極（第一電極４２２Ｂ，第二電極４２４Ｂ）までの距離を８０ｎｍとした。
実施例６は、第二実施形態に示す受信用トランスデューサー５３であり、支持膜４１２から電極（第一電極４２２Ｂ，第二電極４２４Ｂ）までの距離を１６０ｎｍとした。
実施例７は、第二実施形態に示す受信用トランスデューサー５３であり、支持膜４１２から電極（第一電極４２２Ｂ，第二電極４２４Ｂ）までの距離を２４０ｎｍとした。
実施例８は、第二実施形態に示す受信用トランスデューサー５３であり、支持膜４１２から電極（第一電極４２２Ｂ，第二電極４２４Ｂ）までの距離を３２０ｎｍとした。
比較例２は、上記比較例１と同様であり、支持膜の可撓部上に圧電膜を形成し、圧電膜の可撓部とは反対側の面である第二面に第一電極及び第二電極を対向配置した受信用トランスデューサーを用いた。
ここで、各受信用トランスデューサーにおいて、第一電極及び第二電極の間の距離寸法の条件、圧電膜の条件、可撓部の条件を以下の条件に設定した。
第一電極及び第二電極の間の距離寸法：６μｍ
圧電膜：４００ｎｍの厚み寸法のＰＺＴ
可撓部：共振周波数が８．６ＭＨｚとなるように、開口部の幅寸法を調整

（受信感度測定）
各受信用トランスデューサーに対する受信感度を、有限要素法（ＦＥＭ）を用いて求めた。求めた受信感度を図２０に示す。
図２０に示すように、支持膜４１２から電極（第一電極４２２，４２２Ｂ及び第二電極４２４，４２４Ｂ）までの距離を変化させた場合でも、受信感度が大きく変動しないことが確認できる。
従来は、電極の形成位置は、圧電膜の歪み量が最大となる上面（支持膜４１２から最も遠い面）に設けることが最適であると考えられていた。この場合、上述したように、電極の形成時の圧電体の劣化や、第一電極と第二電極との間に空気が介在することによる絶縁破壊等の課題があった。これに対して、本発明の発明者は、図２０に示すように、電極の位置（支持膜４１２から電極までの距離）によらず、受信用トランスデューサーの受信感度は略一定となることを見出し、本発明の構成を導き出して、上述した従来の課題を解決した。つまり、本発明では、図２０に示すように受信感度を低下させることなく、また、上記各実施形態や実施例１〜３にて示すように圧電特性の低下や絶縁破壊のリスクを低減させることが可能となり、受信用トランスデューサーの性能及び信頼性を飛躍的に向上させることができる。

１…超音波測定装置（電子機器）、２…超音波プローブ、１０…制御装置、１３…記憶部、１４…演算部、２２…超音波デバイス、２３…配線基板、２４…超音波センサー（圧電モジュール）、４１…素子基板、４３…封止板、４４…音響整合層、４５…音響レンズ、５２，５３，５３Ａ，５４，５５…受信用トランスデューサー、５２Ａ，５２Ｂ…受信用トランスデューサー群、２３３…送信回路、２３４…受信回路、２３５…分極回路、４１１…基板本体部、４１１Ｂ…開口部、４１２…支持膜、４１２Ａ…支持層、４１２Ｂ…表面層、４１２Ｂ１…第一面、４１２Ｄ…可撓部（可撓膜）、４２１，４２１Ａ，４２１Ｂ…受信素子、４２２，４２２Ｂ…第一電極、４２２Ａ…第一端面、４２３，４２５…圧電膜、４２３Ａ，４２５Ｂ１…第二面、４２４，４２４Ｂ…第二電極、４２４Ａ…第二端面、４２５Ａ…第一圧電層、４２５Ａ１…第三面、４２５Ｂ…第二圧電層、４２６…中間電極、４２７…第一中間電極、４２８…第二中間電極、５２１，５２２…電極線、Ａｒ１２…受信領域、Ｇ１〜Ｇ６…ギャップ、ＲＲ…受信アレイ。

Claims (16)

1. 可撓膜と、
   前記可撓膜に設けられた圧電体と、
   前記可撓膜の前記圧電体が設けられる側の第一面、及び、前記圧電体の前記可撓膜とは反対側の第二面の間に設けられた第一電極と、
   前記第一面及び前記第二面の間に設けられ、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極と、
   を備えることを特徴とする圧電素子。
2. 請求項１に記載の圧電素子において、
   前記第一電極及び前記第二電極は、前記可撓膜と、前記圧電体との間に設けられている
   ことを特徴とする圧電素子。
3. 請求項１に記載の圧電素子において、
   前記第一電極及び前記第二電極は、前記圧電体の内部に埋め込まれている
   ことを特徴とする圧電素子。
4. 請求項１から請求項３のいずれか１項に記載の圧電素子において、
   前記第一電極及び前記第二電極は、前記第一面と平行な面内に設けられている
   ことを特徴とする圧電素子。
5. 請求項１から請求項４のいずれか１項に記載の圧電素子において、
   前記第一電極は、前記第二電極に対向する第一端面を有し、
   前記第二電極は、前記第一電極に対向する第二端面を有し、
   前記第一端面及び前記第二端面は平行となる
   ことを特徴とする圧電素子。
6. 請求項１から請求項５のいずれか１項に記載の圧電素子において、
   前記平面視において、前記第一電極及び前記第二電極の間に設けられ、かつ、前記第一電極及び前記第二電極と第二ギャップを介して対向する少なくとも１つ以上の中間電極をさらに備える
   ことを特徴とする圧電素子。
7. 請求項１から請求項６のいずれか１項に記載の圧電素子において、
   前記圧電体は、ペロブスカイト型遷移金属酸化物により構成される
   ことを特徴とする圧電素子。
8. 請求項７に記載の圧電素子において、
   前記圧電体は、ＰｂとＺｒとＴｉを含む
   ことを特徴とする圧電素子。
9. 請求項１から請求項８のいずれか１項に記載の圧電素子において、
   前記可撓膜は、前記圧電体に接する第一層を含み、当該第一層は、遷移金属酸化物により構成されている
   ことを特徴とする圧電素子。
10. 請求項９に記載の圧電素子において、
    前記第一層は、ＺｒＯ_２により構成されている
    ことを特徴とする圧電素子。
11. 請求項１から請求項１０のいずれか１項に記載の圧電素子において、
    前記第一ギャップは、２μｍ以上８μｍ以下である
    ことを特徴とする圧電素子。
12. 可撓膜と、
    前記可撓膜に接する第一面、及び前記第一面とは反対側の第二面を有する圧電体と、
    前記圧電体の前記第一面及び前記第二面の間に設けられた第一電極と、
    前記圧電体の前記第一面及び前記第二面の間に設けられ、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極と、
    前記第一電極及び前記第二電極と電気的に接続される端子部を有する配線基板と、
    を備えることを特徴とする圧電モジュール。
13. 請求項１２に記載の圧電モジュールにおいて、
    前記配線基板は、前記第一電極及び前記第二電極の間に１０ｋＶ／ｃｍ以上の電界を印加して分極処理を行う分極回路を備える
    ことを特徴とする圧電モジュール。
14. 可撓膜、前記可撓膜に接する第一面、及び前記第一面とは反対側の第二面を有する圧電体、前記圧電体の前記第一面及び前記第二面の間に設けられた第一電極、及び、前記圧電体の前記第一面及び前記第二面の間に設けられ、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極を備えた圧電素子と、
    前記圧電素子を制御する制御部と、
    を備えることを特徴とする電子機器。
15. 可撓膜上に、第一電極と、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極とを形成する電極形成工程と、
    前記可撓膜上に、前記第一電極の一部から前記第二電極の一部を覆う圧電体を形成する圧電体形成工程と、
    を含むことを特徴とする圧電素子の製造方法。
16. 可撓膜上に、第一圧電層を形成する第一圧電層形成工程と、
    前記第一圧電層上に、第一電極と、前記可撓膜の厚さ方向から見た平面視で、前記第一電極と第一ギャップを介して対向する第二電極とを形成する電極形成工程と、
    前記第一圧電層上に、前記第一電極の一部から前記第二電極の一部を覆う第二圧電層を形成する第二圧電層形成工程と、
    を含むことを特徴とする圧電素子の製造方法。
    

Images