JP2017079426A - 広帯域電力増幅器 - Google Patents

Abstract

【課題】広帯域特性を実現することができる広帯域電力増幅器を得ることを目的とする。
【解決手段】増幅素子４のドレイン端子とグランドとの間に接続され、増幅素子４の出力容量を打ち消す並列インダクタ成分を有する並列ワイヤ９を備えるとともに、２段目のインピーダンス変成器８の特性インピーダンスＺ_Ｃ２がフィードスルー回路１０のインピーダンス（Ｓ１１）より低く、２段目のインピーダンス変成器８の線路長が高周波信号の基本波の周波数で４分の１波長以上２分の１波長以下の電気長であるように構成する。
【選択図】図１

Description

この発明は、例えば、無線通信器やレーダ装置などに実装される広帯域電力増幅器に関するものである。

例えば、無線通信器やレーダ装置などに実装される広帯域電力増幅器では、特性の広帯域化が望まれている。
また、高い出力電力を得ることも望まれている。

以下の特許文献１に開示されている電力増幅器では、高い出力電力を得るために、複数の単位セルトランジスタを並列に接続している。
この電力増幅器では、複数の単位セルトランジスタからなる増幅素子の入力側には、入力ワイヤを介して入力整合回路が接続されており、その増幅素子の出力側には、出力整合回路が接続されている。

以下、この電力増幅器の動作を簡単に説明する。
入力端子から入力された高周波信号は、入力整合回路で整合された後、入力ワイヤを介して増幅素子に入力される。
これにより、高周波信号が増幅素子で増幅されるが、増幅後の高周波信号が、外部負荷が接続されている出力端子から効率良く出力されるようにするために、出力整合回路が、高周波信号の基本波の周波数で、増幅素子の出力インピーダンスと外部負荷のインピーダンスとの整合を図っている。

この電力増幅器は、高い出力電力を得るために、複数の単位セルトランジスタを並列に接続している増幅素子を用いているが、複数の単位セルトランジスタが並列に接続されている増幅素子の出力インピーダンスは、低抵抗性かつ容量性を有するインピーダンスＺ_ｌｏａｄとなる。
出力整合回路が、１段目の伝送線路（インピーダンス変成器）と、２段目の伝送線路（インピーダンス変成器）とが縦続に接続されている構成である場合、１段目のインピーダンス変成器と、２段目のインピーダンス変成器との接続点のインピーダンスである中間インピーダンスＺ_Ｍが、外部負荷が接続されている出力端子のインピーダンスＺ_ｏｕｔと、増幅素子の出力インピーダンスＺ_ｌｏａｄとの相乗平均値に設定されている場合、広帯域特性を実現することができる。

特開２０１１−６６７８２号公報（図１）

従来の広帯域電力増幅器は以上のように構成されているので、１段目のインピーダンス変成器と、２段目のインピーダンス変成器との接続点のインピーダンスである中間インピーダンスＺ_Ｍを、外部負荷が接続されている出力端子のインピーダンスＺ_ｏｕｔと、増幅素子の出力インピーダンスＺ_ｌｏａｄとの相乗平均値に設定することができれば、広帯域特性を実現することができる。しかし、理想的な広帯域特性を実現するには、増幅素子の出力インピーダンスＺ_ｌｏａｄに合わせて、１段目のインピーダンス変成器の特性インピーダンスを低くする必要があるが、出力整合回路に用いる基板の電気物性、基板の厚さや線路幅などの要因で、現実には、１段目のインピーダンス変成器の特性インピーダンスを低くすることができず、中間インピーダンスＺ_Ｍが、出力端子のインピーダンスＺ_ｏｕｔと増幅素子の出力インピーダンスＺ_ｌｏａｄとの相乗平均値より高くなってしまうことがある。これにより、理想的な広帯域特性を実現することができず、狭帯域な特性になってしまうことがあるという課題があった。

この発明は上記のような課題を解決するためになされたもので、広帯域特性を実現することができる広帯域電力増幅器を得ることを目的とする。

この発明に係る広帯域電力増幅器は、高周波信号を増幅する増幅素子と、その高周波信号が入力される入力端子と増幅素子の入力端との間に接続されている入力整合回路と、増幅素子の出力端と半導体パッケージのフィードスルー回路との間に接続されている出力整合回路とを備え、出力整合回路が、一端が増幅素子の出力端と接続されている出力ワイヤと、一端が出力ワイヤの他端と接続されている第１の伝送線路と、一端が第１の伝送線路と接続され、他端がフィードスルー回路と接続されている第２の伝送線路と、一端が増幅素子の出力端又は第１の伝送線路の出力端と接続されて、他端がグランドと接続されており、増幅素子の出力容量を打ち消す並列インダクタ成分を有する並列ワイヤとから構成されており、第２の伝送線路の特性インピーダンスがフィードスルー回路のインピーダンスより低く、第２の伝送線路の線路長が高周波信号の基本波の周波数で４分の１波長以上２分の１波長以下の電気長であるようにしたものである。

この発明によれば、増幅素子の出力端又は第１の伝送線路の出力端とグランドとの間に接続され、増幅素子の出力容量を打ち消す並列インダクタ成分を有する並列ワイヤを備えるとともに、第２の伝送線路の特性インピーダンスがフィードスルー回路のインピーダンスより低く、第２の伝送線路の線路長が高周波信号の基本波の周波数で４分の１波長以上２分の１波長以下の電気長であるように構成したので、広帯域な特性を有する電力増幅器が得られる効果がある。

この発明の実施の形態１による広帯域電力増幅器を示す構成図である。 この発明の実施の形態１による広帯域電力増幅器のインピーダンス軌跡を示すスミスチャートである。 この発明の実施の形態１による広帯域電力増幅器の広帯域性を示すグラフ図である。 この発明の実施の形態２による広帯域電力増幅器を示す構成図である。 この発明の実施の形態３による広帯域電力増幅器を示す構成図である。 この発明の実施の形態４による広帯域電力増幅器を示す構成図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。

実施の形態１．
図１はこの発明の実施の形態１による広帯域電力増幅器を示す構成図である。
図１において、入力端子１は高周波信号が入力される端子である。
入力整合回路２は一端が入力端子１と接続されて、他端が入力ワイヤ３を介して増幅素子４の入力端と接続されており、入力端子１のインピーダンスと増幅素子４の入力インピーダンスとの整合を図る回路である。
入力ワイヤ３は一端が入力整合回路２の他端と接続され、他端が増幅素子４の入力端と接続されているワイヤである。

増幅素子４は半導体パッケージ内に実装される半導体増幅素子であり、入力端から入力された高周波信号を増幅し、出力端から増幅後の高周波信号を出力する。
この実施の形態１では、増幅素子４として、ＧＨｚ帯の所望の周波数帯域で容量性を有する半導体増幅素子を想定しており、例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）などの半導体増幅素子を用いることができる。
なお、増幅素子４として、ソース接地のＦＥＴが用いられる場合、増幅素子４の入力端がゲート端子、増幅素子４の出力端がドレイン端子となる。
以下、説明の便宜上、増幅素子４の入力端がゲート端子、増幅素子４の出力端がドレイン端子であるとして説明する。
図１では、増幅素子４のゲート端子及びドレイン端子にバイアスを供給するバイアス回路の記載を省略しているが、そのバイアス回路が半導体パッケージの外側又は内側に実装されていてもよい。

出力整合回路５は増幅素子４のドレイン端子と半導体パッケージのフィードスルー回路１０との間に接続されており、増幅素子４の出力インピーダンスＺ_ｌｏａｄと、出力端子１１に接続されている外部負荷のインピーダンスＺ_Ｌとの整合を図る回路である。
出力ワイヤ６は一端が増幅素子４のドレイン端子と接続され、他端が１段目のインピーダンス変成器７と接続されているワイヤである。

１段目のインピーダンス変成器７は一端が出力ワイヤ６と接続されている第１の伝送線路である。
インピーダンス変成器７は特性インピーダンスがＺ_Ｃ１、電気長がＥ_１のマイクロストリップ線路で構成されており、電気長Ｅ_１は０度よりも大きく、９０度よりも小さい。即ち、インピーダンス変成器７の線路長は高周波信号の基本波の周波数で４分の１波長未満の電気長である。
２段目のインピーダンス変成器８は一端が１段目のインピーダンス変成器７と接続され、他端が半導体パッケージのフィードスルー回路１０と接続されている第２の伝送線路である。
２段目のインピーダンス変成器８は特性インピーダンスがＺ_Ｃ２、電気長がＥ_２のマイクロストリップ線路で構成されており、電気長Ｅ_２は９０度以上で１８０度以下である。即ち、インピーダンス変成器８の線路長は高周波信号の基本波の周波数で４分の１波長以上２分の１波長以下の電気長である。

２段目のインピーダンス変成器８の特性インピーダンスＺ_Ｃ２は、１段目のインピーダンス変成器７の特性インピーダンスＺ_Ｃ１より大きく、フィードスルー回路１０のインピーダンス（Ｓ１１）より小さいインピーダンス（Ｓ２２）である。
なお、インピーダンス変成器７，８の電気長Ｅ_１，Ｅ_２は、高周波信号の基本波の所望周波数帯域における中心周波数Ｆｃと帯域幅ＢＷによって適宜調整されているものとする。

並列ワイヤ９は一端が増幅素子４のドレイン端子と接続されて、他端がグランドと接続されており、増幅素子４の出力容量を打ち消す並列インダクタ成分を有している。
半導体パッケージのフィードスルー回路１０は出力整合回路５と出力端子１１との間に接続されており、インピーダンスがＳ１１である。
出力端子１１は増幅素子４により増幅された高周波信号を出力する端子であり、図示せぬ外部負荷が接続されている。

この実施の形態１では、広帯域電力増幅器の広帯域化を図るために、出力整合回路５が、２つのインピーダンス変成器７，８を縦続に接続している例を示しているが、３つ以上のインピーダンス変成器を縦続に接続しているものであってもよい。ただし、インピーダンス変成器の縦続数を増やせば、より帯域を広げることができるが、回路規模が大きくなってしまうので、この実施の形態１では、インピーダンス変成器の縦続数を２つに抑え、並列ワイヤ９によって広帯域化を図るようにしている。

図２はこの発明の実施の形態１による広帯域電力増幅器のインピーダンス軌跡を示すスミスチャートである。
図２において、Ｚ_Ｌは出力端子１１に接続されている外部負荷のインピーダンスであり、Ｚ_{ｔａｒｇｅｔ}は増幅素子４の目的インピーダンスである。なお、スミスチャートのインピーダンス中心はＺ_Ｌ／８である。
図２に示しているインピーダンス軌跡は、増幅素子４から出力端子１１側を見込んだインピーダンスである。

出力ワイヤ６は、増幅素子４のドレイン端子と、１段目のインピーダンス変成器７との間の距離よりも長い長さを有し、インピーダンスがＳ５５である。
並列ワイヤ９は、増幅素子４のドレイン端子とグランドとの間の距離よりも長い長さを有し、インピーダンスがＳ４４である。
即ち、並列ワイヤ９が有する並列インダクタ成分によって、増幅素子４の出力インピーダンスＺ_ｌｏａｄに含まれている出力容量を打ち消すため、並列ワイヤ９の長さは、出力インピーダンスＺ_ｌｏａｄに含まれている出力容量を打ち消すインダクタンス値となる長さを有している。

次に動作について説明する。
入力端子１から入力された高周波信号は、入力整合回路２で整合されたのち、入力ワイヤ３を介して、増幅素子４の入力端であるゲート端子まで伝送される。
増幅素子４は、ゲート端子から入力された高周波信号を増幅し、出力端であるドレイン端子から増幅後の高周波信号を出力する。
増幅素子４のドレイン端子から出力された高周波信号は、出力整合回路５に伝送される。

このとき、出力整合回路５の出力ワイヤ６及び並列ワイヤ９によって、出力ワイヤ６と１段目のインピーダンス変成器７との間の接続点のインピーダンスである中間インピーダンスＺ_１がインピーダンス（Ｓ３３）に変成される。
また、インピーダンス変成器７，８の特性インピーダンスがＺ_Ｃ１，Ｚ_Ｃ２、電気長がＥ_１，Ｅ_２であるため、インピーダンス変成器７，８によって、２段目のインピーダンス変成器８の出力端のインピーダンスＺ_２が、半導体パッケージのフィードスルー回路１０が有するインピーダンス（Ｓ１１）に変成される。
さらに、半導体パッケージのフィードスルー回路１０によって、インピーダンス（Ｓ１１）が出力端子１１に接続されている外部負荷のインピーダンスＺ_Ｌに変成される。
これにより、増幅素子４により増幅された高周波信号が出力端子１１から効率良く出力される。

ここで、図３はこの発明の実施の形態１による広帯域電力増幅器の広帯域性を示すグラフ図である。
図３において、横軸は高周波信号の基本波の所望周波数帯域における中心周波数Ｆｃに対する規格化周波数である。
縦軸の“Ｍｉｓｍａｔｃｈ Ｖａｌｕｅ[ｄＢ]”は、増幅素子４の効率整合時の出力インピーダンスと、増幅素子４から出力端子１１を見込んだ回路インピーダンスとから計算された不整合量を示しており、不整合量が低い方が、増幅素子４により増幅された高周波信号が出力端子１１からより効率良く出力される。
図中、破線は従来の一般的な広帯域電力増幅器の広帯域性を示し、実線は実施の形態１による広帯域電力増幅器の広帯域性を示している。
図３より明らかなように、従来の一般的な広帯域電力増幅器より、この実施の形態１による広帯域電力増幅器の方が、広帯域化が図られていることが分かる。

以上で明らかなように、この実施の形態１によれば、増幅素子４のドレイン端子とグランドとの間に接続され、増幅素子４の出力容量を打ち消す並列インダクタ成分を有する並列ワイヤ９を備えるとともに、２段目のインピーダンス変成器８の特性インピーダンスＺ_Ｃ２がフィードスルー回路１０のインピーダンス（Ｓ１１）より低く、２段目のインピーダンス変成器８の線路長が高周波信号の基本波の周波数で４分の１波長以上２分の１波長以下の電気長であるように構成したので、広帯域な特性を有する電力増幅器が得られる効果を奏する。
即ち、この実施の形態１によれば、並列ワイヤ９が、増幅素子４の出力容量を打ち消す並列インダクタ成分を有しているので、出力整合回路５におけるインピーダンス変成器の縦続数を２つでも、広帯域化を図ることができる。
また、インピーダンス変成器７，８の特性インピーダンスがＺ_Ｃ１，Ｚ_Ｃ２、電気長がＥ_１，Ｅ_２であるため、外部負荷のインピーダンスＺ_Ｌとの整合を図って、出力端子１１から増幅素子４により増幅された高周波信号を効率良く出力することができる。

この実施の形態１では、並列ワイヤ９が増幅素子４のドレイン端子とグランドとの間に接続されているものを示したが、並列ワイヤ９が、１段目のインピーダンス変成器７の出力端とグランドとの間に接続されているものであってもよく、同様の効果を奏することができる。

この実施の形態１では、１段目のインピーダンス変成器７の電気長Ｅ_１が０度よりも大きくて９０度よりも小さく、２段目のインピーダンス変成器８の電気長Ｅ_２が９０度以上で１８０度以下であるものを示しているが、増幅素子４の出力インピーダンスＺ_ｌｏａｄによっては、１段目のインピーダンス変成器７の電気長Ｅ_１が９０度以上で１８０度以下であり、２段目のインピーダンス変成器８の電気長Ｅ_２が０度よりも大きくて９０度よりも小さいものであってもよい。

この実施の形態１では、インピーダンス変成器７，８がマイクロストリップ線路で構成されているものを示しているが、インピーダンス変成器７，８における所望の電気的特性（インピーダンス変成器７，８の特性インピーダンスがＺ_Ｃ１，Ｚ_Ｃ２、電気長がＥ_１，Ｅ_２）を実現できるものであれば、マイクロストリップ線路で構成されているものに限るものではなく、例えば、コプレーナ線路やストリップ線路などで構成されているものであってもよい。

実施の形態２．
図４はこの発明の実施の形態２による広帯域電力増幅器を示す構成図であり、図４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
先端開放型伝送線路１２は一端が並列ワイヤ９の他端と接続され、高周波信号の基本波の周波数で４分の１波長の電気長を有する先端開放スタブである。例えば、基本波の周波数帯域が１ＧＨｚ〜２ＧＨｚであれば、高域側の周波数である２ＧＨｚで４分の１波長の電気長を有する先端開放スタブである。

上記実施の形態１では、並列ワイヤ９の他端がグランドと接続されているものを示したが、高周波信号の基本波の周波数で４分の１波長の電気長を有する先端開放型伝送線路１２を並列ワイヤ９の他端に接続するようにしてもよい。この場合、並列ワイヤ９の他端を高周波信号の基本波の周波数で短絡することができる。

この実施の形態２では、先端開放型伝送線路１２の電気長が高周波信号の基本波の周波数で４分の１波長の電気長を有しているものを想定しているが、先端開放型伝送線路１２として、電気長が４分の１波長より長い先端開放スタブを用いれば、先端開放型伝送線路１２が誘導性として動作する。
一方、先端開放型伝送線路１２として、電気長が４分の１波長より短い先端開放スタブを用いれば、先端開放型伝送線路１２が容量性として動作する。
このため、並列ワイヤ９のワイヤ長のばらつきによる影響で、並列ワイヤ９が有する並列インダクタ成分が増幅素子４の出力容量を打ち消すインダクタ値になっていない場合には、先端開放型伝送線路１２の長さを調整することで、並列ワイヤ９のワイヤ長のばらつきによる影響を低減するようにしてもよい。

以上で明らかなように、この実施の形態２によれば、一端が並列ワイヤ９の他端と接続され、高周波信号の基本波の周波数で４分の１波長の電気長を有する先端開放型伝送線路１２を備えるように構成したので、上記実施の形態１と同様に、広帯域な特性を有する電力増幅器が得られるほか、先端開放型伝送線路１２の長さを調整することで、並列ワイヤ９のワイヤ長のばらつきによる影響を低減することができる効果を奏する。

この実施の形態２では、並列ワイヤ９の一端が増幅素子４のドレイン端子と接続され、先端開放型伝送線路１２が並列ワイヤ９の他端と接続されているものを示したが、並列ワイヤ９の一端が１段目のインピーダンス変成器７の出力端と接続され、先端開放型伝送線路１２が並列ワイヤ９の他端と接続されているものであってもよく、同様の効果を奏することができる。

実施の形態３．
図５はこの発明の実施の形態３による広帯域電力増幅器を示す構成図であり、図５において、図４と同一符号は同一または相当部分を示すので説明を省略する。
先端開放型伝送線路１３は一端が並列ワイヤ９の他端と接続され、高周波信号の基本波の周波数で４分の３波長の電気長を有する先端開放スタブである。例えば、基本波の周波数帯域が１ＧＨｚ〜２ＧＨｚであれば、高域側の周波数である２ＧＨｚで４分の３波長の電気長を有する先端開放スタブである。

この実施の形態３では、先端開放型伝送線路１３の電気長が４分の３波長である例を説明するが、電気長が４分の１波長の奇数倍、即ち、電気長が４分の１波長のＮ倍（Ｎ＝３，５，７・・・）であればよく、例えば、先端開放型伝送線路１３の電気長が４分の５波長や４分の７波長であってもよい。Ｎ＝１の場合、上記実施の形態２と同様になるため、この実施の形態３では、Ｎ＝１を除いている。ただし、先端開放型伝送線路１３の電気長が長すぎると、出力整合回路５の大型化を招くので、この実施の形態３では、電気長が４分の３波長である例を説明する。

高周波信号の基本波の周波数で４分の３波長の電気長を有する先端開放型伝送線路１３を並列ワイヤ９の他端に接続する場合、上記実施の形態２と同様に、並列ワイヤ９の他端を高周波信号の基本波の周波数で短絡することができる。

この実施の形態３では、先端開放型伝送線路１３の電気長が高周波信号の基本波の周波数で４分の３波長の電気長を有しているものを想定しているが、先端開放型伝送線路１３として、電気長が４分の３波長より長い先端開放スタブを用いれば、先端開放型伝送線路１３が誘導性として動作する。
一方、先端開放型伝送線路１３として、電気長が４分の３波長より短い先端開放スタブを用いれば、先端開放型伝送線路１３が容量性として動作する。
このため、並列ワイヤ９のワイヤ長のばらつきによる影響で、並列ワイヤ９が有する並列インダクタ成分が増幅素子４の出力容量を打ち消すインダクタ値になっていない場合には、先端開放型伝送線路１３の長さを調整することで、並列ワイヤ９のワイヤ長のばらつきによる影響を低減するようにしてもよい。

また、先端開放型伝送線路１３の電気長が高周波信号の基本波の周波数で４分の３波長の電気長を有していることで、上記実施の形態２よりも、並列ワイヤ９が有する並列インダクタ成分を小さくすることができる。もしくは、並列ワイヤ９が有する並列インダクタ成分をなくすことができる。
したがって、上記実施の形態２よりも更に、並列ワイヤ９のワイヤ長のばらつきによる影響を低減することができる効果を奏する。

この実施の形態３では、並列ワイヤ９の一端が増幅素子４のドレイン端子と接続され、先端開放型伝送線路１３が並列ワイヤ９の他端と接続されているものを示したが、並列ワイヤ９の一端が１段目のインピーダンス変成器７の出力端と接続され、先端開放型伝送線路１３が並列ワイヤ９の他端と接続されているものであってもよく、同様の効果を奏することができる。

実施の形態４．
図６はこの発明の実施の形態４による広帯域電力増幅器を示す構成図であり、図６において、図１と同一符号は同一または相当部分を示すので説明を省略する。
キャパシタ１４は並列ワイヤ９とグランドの間に接続され、高周波信号の基本波の周波数帯域で短絡となるコンデンサである。

上記実施の形態１では、並列ワイヤ９の他端がグランドと接続されているが、この実施の形態４では、並列ワイヤ９とグランドの間に、高周波信号の基本波の周波数帯域で短絡となるキャパシタ１４が設けられている。
この実施の形態４でも、上記実施の形態１と同様に、広帯域な特性を有する電力増幅器が得られるが、キャパシタ１４が設けられていることで、仮に、半導体パッケージの外側の直流電源から直流成分が出力端子１１に供給されても、その直流成分を短絡せずに、増幅素子４により増幅された高周波信号だけを出力端子１１から効率良く出力することができる効果が得られる。

この実施の形態４では、並列ワイヤ９の一端が増幅素子４のドレイン端子と接続され、キャパシタ１４が並列ワイヤ９の他端と接続されているものを示したが、並列ワイヤ９の一端が１段目のインピーダンス変成器７の出力端と接続され、キャパシタ１４が並列ワイヤ９の他端と接続されているものであってもよく、同様の効果を奏することができる。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ 入力端子、２ 入力整合回路、３ 入力ワイヤ、４ 増幅素子、５ 出力整合回路、６ 出力ワイヤ、７ １段目のインピーダンス変成器（第１の伝送線路）、８ ２段目のインピーダンス変成器（第２の伝送線路）、９ 並列ワイヤ、１０ 半導体パッケージのフィードスルー回路、１１ 出力端子、１２，１３ 先端開放型伝送線路、１４ キャパシタ。

Claims (5)

1. 高周波信号を増幅する増幅素子と、
   前記高周波信号が入力される入力端子と前記増幅素子の入力端との間に接続されている入力整合回路と、
   前記増幅素子の出力端と半導体パッケージのフィードスルー回路との間に接続されている出力整合回路とを備え、
   前記出力整合回路は、
   一端が前記増幅素子の出力端と接続されている出力ワイヤと、
   一端が前記出力ワイヤの他端と接続されている第１の伝送線路と、
   一端が前記第１の伝送線路と接続され、他端が前記フィードスルー回路と接続されている第２の伝送線路と、
   一端が前記増幅素子の出力端又は前記第１の伝送線路の出力端と接続されて、他端がグランドと接続されており、前記増幅素子の出力容量を打ち消す並列インダクタ成分を有する並列ワイヤとから構成されており、
   前記第２の伝送線路の特性インピーダンスが前記フィードスルー回路のインピーダンスより低く、前記第２の伝送線路の線路長が前記高周波信号の基本波の周波数で４分の１波長以上２分の１波長以下の電気長であることを特徴とする広帯域電力増幅器。
2. 高周波信号を増幅する増幅素子と、
   前記高周波信号が入力される入力端子と前記増幅素子の入力端との間に接続されている入力整合回路と、
   前記増幅素子の出力端と半導体パッケージのフィードスルー回路との間に接続されている出力整合回路とを備え、
   前記出力整合回路は、
   一端が前記増幅素子の出力端と接続されている出力ワイヤと、
   一端が前記出力ワイヤの他端と接続されている第１の伝送線路と、
   一端が前記第１の伝送線路と接続され、他端が前記フィードスルー回路と接続されている第２の伝送線路と、
   一端が前記増幅素子の出力端又は前記第１の伝送線路の出力端と接続されており、前記増幅素子の出力容量を打ち消す並列インダクタ成分を有する並列ワイヤと、
   一端が前記並列ワイヤの他端と接続され、前記高周波信号の基本波の周波数で４分の１波長の奇数倍の電気長を有する先端開放型伝送線路とから構成されており、
   前記第２の伝送線路の特性インピーダンスが前記フィードスルー回路のインピーダンスより低く、前記第２の伝送線路の線路長が前記高周波信号の基本波の周波数で４分の１波長以上２分の１波長以下の電気長であることを特徴とする広帯域電力増幅器。
3. 前記先端開放型伝送線路が有している電気長が、前記高周波信号の基本波の周波数で４分の１波長であることを特徴とする請求項２記載の広帯域電力増幅器。
4. 前記先端開放型伝送線路が有している電気長が、前記高周波信号の基本波の周波数で４分の３波長であることを特徴とする請求項２記載の広帯域電力増幅器。
5. 前記並列ワイヤと前記グランドの間に、前記高周波信号の基本波の周波数帯域で短絡となるキャパシタが接続されていることを特徴とする請求項１記載の広帯域電力増幅器。

Images