JP2017076677A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2017076677A JP2017076677A JP2015202466A JP2015202466A JP2017076677A JP 2017076677 A JP2017076677 A JP 2017076677A JP 2015202466 A JP2015202466 A JP 2015202466A JP 2015202466 A JP2015202466 A JP 2015202466A JP 2017076677 A JP2017076677 A JP 2017076677A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】クラックの発生を抑制して品質の高い縦型の半導体発光素子を実現する。
【解決手段】 半導体発光素子の製造方法は、下地基板の上層に中間層を介してGaN膜が形成されてなる成長基板を準備する工程(a)と、成長基板の上層に半導体層を形成する工程(b)と、一部領域に形成された半導体層を除去して、隣接する素子を分離する工程(c)と、半導体層の上面に電極を形成する工程(d)と、電極の上層に接合層を形成する工程(e)と、成長基板とは別の支持基板を準備し、接合層を介して成長基板と支持基板とを貼り合わせる工程(f)と、ウェハを溶液に浸漬させることで、下地基板を分離させる工程(g)と、ウェハを溶液から取り出して電極を形成する工程(h)とを備える。工程(c)は工程(f)よりも前に実行される。
【選択図】 図1L
【解決手段】 半導体発光素子の製造方法は、下地基板の上層に中間層を介してGaN膜が形成されてなる成長基板を準備する工程(a)と、成長基板の上層に半導体層を形成する工程(b)と、一部領域に形成された半導体層を除去して、隣接する素子を分離する工程(c)と、半導体層の上面に電極を形成する工程(d)と、電極の上層に接合層を形成する工程(e)と、成長基板とは別の支持基板を準備し、接合層を介して成長基板と支持基板とを貼り合わせる工程(f)と、ウェハを溶液に浸漬させることで、下地基板を分離させる工程(g)と、ウェハを溶液から取り出して電極を形成する工程(h)とを備える。工程(c)は工程(f)よりも前に実行される。
【選択図】 図1L
Description
本発明は、半導体発光素子の製造方法に関する。
従来、サファイアからなる結晶基板の上面に、GaNからなるバッファ層(GaNバッファ層)を数μm程度の膜厚でエピタキシャル成長させた後、種々の窒化物半導体層を形成して半導体発光素子を製造する方法が知られている。ただし、サファイアはGaNとの間で格子定数に差があるため、結晶欠陥や転位を有した状態で半導体層が形成されることが余儀なくされる。このような欠陥等の密度が高いと、半導体発光素子の発光効率が低下したり、寿命特性が低下してしまう。
他方、結晶品質の高いGaNからなる自立GaN基板の上面に半導体層を成長させることで、高品質な半導体層が実現できるが、自立GaN基板は極めて高価であるため、市場に流通させる目的で製造されるLED用の成長基板として用いるには障害が大きい。
特許文献1には、自立GaN基板に代わる成長基板として、サファイア基板の上面に結晶品質の高いGaN層が形成されてなる基板を用い、この基板の上面に半導体層を再成長させる技術が開示されている。
半導体発光素子において、一対の電極が半導体層を挟んで対向する位置に配置される素子(いわゆる「縦型素子」)が知られている。このような縦型の半導体発光素子を製造するに際しては、成長基板の上面に半導体層を成長させた後、成長基板とは異なる支持基板を貼り合わせる工程と、成長基板を剥離する工程が行われる。本発明者は、鋭意研究により、高品質なGaN層を含む成長基板上に半導体層を成長させて、縦型の半導体発光素子を製造すると、成長基板を剥離した後に半導体層にクラックが多発する現象を突き止めた。
本発明は、上記の課題に鑑み、クラックの発生を抑制して品質の高い縦型の半導体発光素子を実現することを目的とする。
本発明に係る半導体発光素子の製造方法は、
下地基板の上層に中間層を介してGaN膜が形成されてなる成長基板を準備する工程(a)と、
前記成長基板の上層に第一導電型の第一半導体層を形成し、前記第一半導体層の上層に活性層を形成し、前記活性層の上層に前記第一半導体層とは導電型の異なる第二導電型の第二半導体層を形成することで、前記第一半導体層、前記活性層、及び前記第二半導体層の積層体からなる半導体層を形成する工程(b)と、
前記工程(b)の後に、一部領域に形成された前記半導体層を除去して、隣接する素子を分離する工程(c)と、
前記第二半導体層の上面に第二電極を形成する工程(d)と、
前記第二電極の上層に接合層を形成する工程(e)と、
前記成長基板とは別の支持基板を準備し、前記接合層を介して前記成長基板と前記支持基板とを貼り合わせる工程(f)と、
前記工程(f)の後に形成されたウェハを溶液に浸漬させることで、前記ウェハから前記成長基板が備える前記下地基板を分離させる工程(g)と、
前記工程(g)の後に形成されたウェハを前記溶液から取り出し、前記第一半導体層を露出させた後、前記第一半導体層の上面に第一電極を形成する工程(h)とを備え、
前記工程(c)は、前記工程(f)よりも前に実行されることを特徴とする。
下地基板の上層に中間層を介してGaN膜が形成されてなる成長基板を準備する工程(a)と、
前記成長基板の上層に第一導電型の第一半導体層を形成し、前記第一半導体層の上層に活性層を形成し、前記活性層の上層に前記第一半導体層とは導電型の異なる第二導電型の第二半導体層を形成することで、前記第一半導体層、前記活性層、及び前記第二半導体層の積層体からなる半導体層を形成する工程(b)と、
前記工程(b)の後に、一部領域に形成された前記半導体層を除去して、隣接する素子を分離する工程(c)と、
前記第二半導体層の上面に第二電極を形成する工程(d)と、
前記第二電極の上層に接合層を形成する工程(e)と、
前記成長基板とは別の支持基板を準備し、前記接合層を介して前記成長基板と前記支持基板とを貼り合わせる工程(f)と、
前記工程(f)の後に形成されたウェハを溶液に浸漬させることで、前記ウェハから前記成長基板が備える前記下地基板を分離させる工程(g)と、
前記工程(g)の後に形成されたウェハを前記溶液から取り出し、前記第一半導体層を露出させた後、前記第一半導体層の上面に第一電極を形成する工程(h)とを備え、
前記工程(c)は、前記工程(f)よりも前に実行されることを特徴とする。
サファイア基板を成長基板とし、このサファイア基板の上面にGaNバッファ層を介して窒化物半導体層を成長させることで半導体発光素子を製造する方法は従来知られている。この方法を用いて縦型の半導体発光素子を製造する場合、成長基板を剥離した後に素子分離工程が行われるのが一般的である。
ところで、このように、サファイア基板を成長基板とし、このサファイア基板の上面にGaNバッファ層を成長させてから窒化物半導体層を成長させる場合、格子定数差に起因した欠陥が発現することが避けられないことは上述した通りである。これに対し、予め最上面に高品質なGaN膜が形成されている基板(「GaNテンプレート基板」とも呼ばれる。)を成長基板とし、この成長基板の上面に半導体層を成長させた場合、GaN層とその上に成長される窒化物半導体層との間の格子定数差は小さいため、欠陥の発現頻度が抑制され、高品質な半導体層を形成することができる。
ここで、本明細書では、「GaNテンプレート基板」という用語は、任意の下地基板の上面に高品質なGaN膜が形成された状態で、基板として流通しているものを一般的に指す意図で用いられる。つまり、工程(a)にいう「成長基板」は、このようなGaNテンプレート基板の一種であるとしてよい。
本発明者は、このようなGaNテンプレート基板を成長基板として縦型の半導体発光素子を製造するに際し、まず、従来と同様に、支持基板を貼り合わせた後に成長基板を剥離した。この結果、半導体層にクラックや層の剥がれが確認された。本発明者は、この原因として、貼り合わせの工程で加熱及び押圧がなされ、その後に冷却されることで、ウェハに対して応力が生じ、この結果、半導体層にクラックが生じたのではないかという仮説を立てた。
この仮説を下に、本発明者は、予めウェハに対して発生する応力を分散することができれば、半導体層に発生するクラックを抑制できるのではないかと推察した。そこで、上記の方法のように、成長基板と支持基板を貼り合わせる工程(f)よりも前に、半導体層を除去して素子分離する工程(c)を行った。この結果、支持基板を貼り合わせた後に下地基板を分離した状態の半導体層を確認すると、従来の方法で製造された半導体層に比べてクラックの発生が抑制された。
すなわち、本発明の方法によれば、膜質の良い半導体層を、クラックの発生を抑制しながら形成することができるため、従来よりも発光特性及び寿命特性が向上した半導体発光素子が実現される。
上記の方法において、
前記第一半導体層及び前記第二半導体層は、Alを含む窒化物半導体で構成され、
前記活性層は、発光波長が410nm以下となる窒化物半導体で構成されているものとしても構わない。
前記第一半導体層及び前記第二半導体層は、Alを含む窒化物半導体で構成され、
前記活性層は、発光波長が410nm以下となる窒化物半導体で構成されているものとしても構わない。
本発明者の鋭意研究によれば、発光波長を410nm以下とすべく、第一半導体層及び第二半導体層をAlを含む窒化物半導体層で構成した場合において、前述した従来の方法で発光素子を製造すると、クラックが顕著に現れることが確認された。よって、かかる構成において、成長基板と支持基板を貼り合わせる工程(f)よりも前に、半導体層を除去して素子分離する工程(c)を行うことで、クラックの発生を抑制する効果を顕著に得ることができる。
前記下地基板及び前記中間層は、いずれも前記溶液に溶解する材料を含む構成であるものとしても構わない。かかる構成によれば、工程(g)において、溶液が下地基板内及び中間層内に浸透するため、パスが形成され、下地基板を容易に分離することができる。一例として、下地基板をムライトで構成し、中間層をSiO2を含む層で構成することができる。
前記成長基板に形成されている前記GaN膜の膜厚は300nm以下であるものとしても構わない。
このような成長基板は、自立GaN基板を、中間層を介して下地基板に貼り合わせた後、GaN膜を残して自立GaN基板を剥離することで形成することができる。ここで、上記のようにGaN膜の膜厚を300nm以下と薄膜にすることで、一枚の自立GaN基板から多くの成長基板を製造することができるため、良好な膜質のGaN膜を有した成長基板を安価に製造でき、単価を低下させることができる。
前記工程(c)は、
前記半導体層の上面に感光性材料層を形成する工程(c1)と、
マスクを介して光源部から前記感光性材料層に対して光を放射して露光する工程(c2)と、
前記感光性材料層を現像した後、当該感光性材料層をマスクとして前記半導体層をエッチングする工程(c3)とを含み、
前記工程(c2)は、前記光源部から直接照射される光と、前記光源部から放射された光の一部が前記下地基板の面で反射して照射される光とで前記感光性材料層を露光するものとしても構わない。
前記半導体層の上面に感光性材料層を形成する工程(c1)と、
マスクを介して光源部から前記感光性材料層に対して光を放射して露光する工程(c2)と、
前記感光性材料層を現像した後、当該感光性材料層をマスクとして前記半導体層をエッチングする工程(c3)とを含み、
前記工程(c2)は、前記光源部から直接照射される光と、前記光源部から放射された光の一部が前記下地基板の面で反射して照射される光とで前記感光性材料層を露光するものとしても構わない。
上記の方法によれば、成長基板を剥離する前に素子分離工程(c)が実行される。このため、成長基板にはGaN膜が形成されている。このGaN膜は上述したように、膜厚が300nm以下と薄膜であるため、光源部から照射される光はGaN膜で完全に吸収されることがなく、一部の光が下地基板の面にまで到達した後、当該面で反射して半導体層に戻り光として照射される。よって、光源部から放射する光量として、この戻り光を考慮した値に設定していなければ、感光性材料層が露光され過ぎてしまい、予定された寸法の素子が形成されない等、歩留まりが低下してしまう。予めこの戻り光の光量を考慮して光源部からの放射光量を設定することで、オーバー露光を回避することができる。
具体的には、前記感光性材料層がポジレジストである場合には、前記工程(c2)において、前記光源部から放射される光の照度を400mJ/cm2以上、800mJ/cm2以下に設定するものとしても構わない。また、前記感光性材料層がネガレジストである場合には、前記工程(c2)において、前記光源部から放射される光の照度を20mJ/cm2以上、40mJ/cm2以下に設定するものとしても構わない。
なお、前記工程(f)と前記工程(g)の間に、前記下地基板を研磨する工程(i)を有するものとしても構わない。これにより、工程(g)において溶液に浸漬させる時間を短縮化することができる。一例として、下地基板の厚みを100μm以下になるまで研磨するものとすることができる。
本発明によれば、クラックの発生を抑制して品質の高い縦型の半導体発光素子を実現することができる。
以下、本発明の半導体発光素子の製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下で説明する製造条件や膜厚等の寸法はあくまで一例であって、これらの数値に限定されるものではない。
[製造方法]
(ステップS1)
まず、図1Aに示すように、成長基板10を準備する。この成長基板10は、下地基板11の上面に中間層12を介して、良質な薄膜のGaN膜13が形成されてなる基板である。
(ステップS1)
まず、図1Aに示すように、成長基板10を準備する。この成長基板10は、下地基板11の上面に中間層12を介して、良質な薄膜のGaN膜13が形成されてなる基板である。
下地基板11は、例えばAl2O3とSiO2の多結晶体からなるムライトで構成されている。なお、更にイットリア安定化ジルコニアを含む構成(YSZムライト)としてもよい。
中間層12は、例えばSiO2で構成されている。なお、中間層12としては、SiO2の他、Al2O3、TiO2、又はZrO2等の無機酸化物で構成されていても構わない。
本実施形態において、GaN膜13は150nm〜300nm程度の薄膜で構成されている。
このGaN膜13は、自立GaN基板を、中間層12を介して下地基板11に貼り合わせた後、薄膜を残して自立GaN基板を剥離することで形成されたものとして構わない。このような構成とすることで、GaN膜13は、自立GaN基板の良好な膜質を有した状態で形成される。
このステップS1が工程(a)に対応する。
(ステップS2)
図1Bに示すように、成長基板10の直上面、より詳細にはGaN膜13の直上面に、n型の第一半導体層21を形成する。第一半導体層21の具体的な形成方法は、例えば以下の通りである。
図1Bに示すように、成長基板10の直上面、より詳細にはGaN膜13の直上面に、n型の第一半導体層21を形成する。第一半導体層21の具体的な形成方法は、例えば以下の通りである。
成長基板10をМОCVD装置の処理炉内に設置し、炉内温度を所定の温度(例えば1150℃)に昇温する。そして、МОCVD装置の処理炉内に、窒素ガス及び水素ガスを含むキャリアガスを所定の流量で流しながら、原料ガスを所定の流量で供給する。原料ガスとしては、例えばトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、アンモニア、及びn型ドーパントの原料となるテトラエチルシランが含まれる。この原料ガスを所定時間供給することで、例えばAl0.06Ga0.94Nの組成を有し、厚みが1.7μmの第一半導体層21が成長基板10の直上面に形成される。
本実施形態では、第一半導体層21がAlGaNで構成される場合について説明したが、微量のInを含有するAlInGaNであっても構わない。なお、本明細書において、「AlGaN」という表記は、AlmGa1-mN(0<m<1)という記述と同義であり、AlとGaの組成比の記述を単に省略して記載したものであって、AlとGaの組成比が1:1である場合に限定する趣旨ではない。「InGaN」、「AlInGaN」という表記についても同様である。
また、上記の方法では、第一半導体層21に含まれるn型不純物をSiとする場合について説明したが、n型不純物は、Si以外にGe、S、Se、Sn又はTeを用いることもできる。ドーパントの種類に応じて原料ガスを適宜選択すればよい。
(ステップS3)
図1Bに示すように、第一半導体層21の上層に活性層23を形成する。活性層23の具体的な形成方法は、例えば以下の通りである。
図1Bに示すように、第一半導体層21の上層に活性層23を形成する。活性層23の具体的な形成方法は、例えば以下の通りである。
MOCVD装置の炉内温度を所定の温度(例えば830℃)とする。そして、MOCVD装置の処理炉内に、窒素ガス及び水素ガスを含むキャリアガスを所定の流量で流しながら、原料ガスを供給する。より具体的には、TMG、トリメチルインジウム(TMI)、及びアンモニアを含む原料ガスを、所定の流量で所定の時間供給するステップと、TMG、TMA、テトラエチルシラン及びアンモニアを含む原料ガスを、所定の流量で所定の時間供給するステップを繰り返す。これにより、例えば、厚みが2nmのInGaNよりなる発光層、及び厚みが7nmのn型AlGaNよりなる障壁層が複数周期積層されてなる活性層23が、第一半導体層21の上層に形成される。
なお、この活性層23は、発光波長が410nm以下となるよう、材料が適宜選択されるものとして構わない。
(ステップS4)
図1Bに示すように、活性層23の上層に第二半導体層25を形成する。第二半導体層25の具体的な形成方法は、例えば以下の通りである。
図1Bに示すように、活性層23の上層に第二半導体層25を形成する。第二半導体層25の具体的な形成方法は、例えば以下の通りである。
MOCVD装置の処理炉内に、窒素ガス及び水素ガスを含むキャリアガスを所定の流量で流しながら、炉内温度を所定温度(例えば1025℃)に昇温する。その後、引き続きキャリアガスを流しながら、原料ガスを所定の流量で供給する。原料ガスとしては、例えばTMG、TMA、アンモニア、及びp型ドーパントの原料となるビスシクロペンタジエニルマグネシウム(Cp2Mg)が含まれる。この原料ガスを所定時間供給することで、例えば厚みが20nmのAl0.3Ga0.7Nの組成を有するp型半導体層が形成される。その後、例えばTMAの流量を減らして引き続き原料ガスを所定時間供給することで、厚みが120nmのAl0.13Ga0.87Nの組成を有するp型半導体層を形成する。これらのp型半導体層により第二半導体層25が形成される。
なお、ここでは、第二半導体層25が、Al0.3Ga0.7NとAl0.13Ga0.87Nからなる二層のp型半導体層で構成される場合について言及しているが、一層でも構わないし、三層以上であっても構わない。なお、第一半導体層21についても、二層以上で構成されていても構わない。
本ステップS2〜S4が工程(b)に対応する。
(ステップS5)
図1Cに示すように、第二半導体層25の上層に感光性材料層31を形成する。具体的な一例としては、レジスト膜を塗布する。その後、レジスト膜からなる感光性材料層31を第二半導体層25に密着させるために、必要に応じて例えば80℃〜100℃程度の温度で加熱する。この加熱工程は、プリベーク又はソフトベークと呼ばれる工程である。これにより、感光性材料層31に含まれている有機溶剤が蒸発し、第二半導体層25との間の密着性が高められる。
図1Cに示すように、第二半導体層25の上層に感光性材料層31を形成する。具体的な一例としては、レジスト膜を塗布する。その後、レジスト膜からなる感光性材料層31を第二半導体層25に密着させるために、必要に応じて例えば80℃〜100℃程度の温度で加熱する。この加熱工程は、プリベーク又はソフトベークと呼ばれる工程である。これにより、感光性材料層31に含まれている有機溶剤が蒸発し、第二半導体層25との間の密着性が高められる。
本ステップS5が工程(c1)に対応する。
(ステップS6)
図1Dに示すように、所定のパターンを有するフォトマスク27を介して、光源部29から、例えば波長365nm以上の所定波長の光を放射し、感光性材料層31を露光する。これにより、感光性材料層31にフォトマスク27のパターンが転写される。
図1Dに示すように、所定のパターンを有するフォトマスク27を介して、光源部29から、例えば波長365nm以上の所定波長の光を放射し、感光性材料層31を露光する。これにより、感光性材料層31にフォトマスク27のパターンが転写される。
本ステップS6が工程(c2)に対応する。
(ステップS7)
感光性材料層31を現像し、必要に応じて純水で洗浄する。これにより、図1Eに示すように、フォトマスク27の形状に応じた感光性材料層31が残存する。その後、感光性材料層31と第二半導体層25の密着性を向上させるべく、例えば100℃〜200℃程度の温度で加熱する。この加熱工程は、ポストベーク又はハードベークと呼ばれる工程である。
感光性材料層31を現像し、必要に応じて純水で洗浄する。これにより、図1Eに示すように、フォトマスク27の形状に応じた感光性材料層31が残存する。その後、感光性材料層31と第二半導体層25の密着性を向上させるべく、例えば100℃〜200℃程度の温度で加熱する。この加熱工程は、ポストベーク又はハードベークと呼ばれる工程である。
(ステップS8)
図1Fに示すように、パターニングされた感光性材料層31をマスクとして例えばICP装置により、各半導体層(25,23,21)に対してエッチング(メサエッチング)を行う。これにより、各半導体層(25,23,21)が分離される。分離された各半導体層(25,23,21)が、一つの半導体発光素子を構成する。その後、感光性材料層31を除去する。
図1Fに示すように、パターニングされた感光性材料層31をマスクとして例えばICP装置により、各半導体層(25,23,21)に対してエッチング(メサエッチング)を行う。これにより、各半導体層(25,23,21)が分離される。分離された各半導体層(25,23,21)が、一つの半導体発光素子を構成する。その後、感光性材料層31を除去する。
本ステップS7及びS8が工程(c3)に対応する。なお、ステップS5〜S8が工程(c)に対応する。
(ステップS9)
図1Gに示すように、半導体層(25,23,21)の側面及び露出しているGaN膜13の上面に絶縁層33を形成し、第二半導体層25の上面に第二電極35を形成する。第二電極35は、例えばスパッタリング装置によって、Ni/Ag等の導電性材料膜を所定の膜厚だけ成膜することで形成される。なお、この成膜工程の後、RTA装置を用いてドライエア又は不活性ガス雰囲気中でコンタクトアニールを行うものとしても構わない。
図1Gに示すように、半導体層(25,23,21)の側面及び露出しているGaN膜13の上面に絶縁層33を形成し、第二半導体層25の上面に第二電極35を形成する。第二電極35は、例えばスパッタリング装置によって、Ni/Ag等の導電性材料膜を所定の膜厚だけ成膜することで形成される。なお、この成膜工程の後、RTA装置を用いてドライエア又は不活性ガス雰囲気中でコンタクトアニールを行うものとしても構わない。
第二電極35は、活性層23から放射される光に対する反射率が高い導電性材料であるのが好ましい。
本ステップS9が工程(d)に対応する。
(ステップS10)
図1Hに示すように、第二電極35及び絶縁層33を覆うように保護層37を形成する。具体的には、第二電極35及び絶縁層33の上面に、例えば、電子線蒸着装置によってTi/Ptの多層構造からなる保護層37を所定の膜厚で形成する。この保護層37は、次のステップS11で形成される接合層39の材料が第二電極35側に拡散するのを防止する目的で設けられる。ただし、本発明において本ステップS10を行うことは任意である。
図1Hに示すように、第二電極35及び絶縁層33を覆うように保護層37を形成する。具体的には、第二電極35及び絶縁層33の上面に、例えば、電子線蒸着装置によってTi/Ptの多層構造からなる保護層37を所定の膜厚で形成する。この保護層37は、次のステップS11で形成される接合層39の材料が第二電極35側に拡散するのを防止する目的で設けられる。ただし、本発明において本ステップS10を行うことは任意である。
(ステップS11)
図1Hに示すように、保護層37の上面に接合層39を形成する。具体的には、例えば電子線蒸着装置によってAu−Snハンダからなる接合層39を所定の膜厚で形成する。このステップS11が工程(e)に対応する。
図1Hに示すように、保護層37の上面に接合層39を形成する。具体的には、例えば電子線蒸着装置によってAu−Snハンダからなる接合層39を所定の膜厚で形成する。このステップS11が工程(e)に対応する。
(ステップS12)
図1Iに示すように、成長基板10とは別に準備された支持基板3の上面に、ステップS10と同様の方法で保護層41を形成した後、ステップS11と同様の方法で接合層43を形成する。支持基板3としては、CuW、W、Mo等の導電性基板、Si等の半導体基板、又は絶縁性基板上に配線パターンが施されたもの等を利用することができる。なお、本ステップS12においても、保護層41を設けるか否かは任意である。
図1Iに示すように、成長基板10とは別に準備された支持基板3の上面に、ステップS10と同様の方法で保護層41を形成した後、ステップS11と同様の方法で接合層43を形成する。支持基板3としては、CuW、W、Mo等の導電性基板、Si等の半導体基板、又は絶縁性基板上に配線パターンが施されたもの等を利用することができる。なお、本ステップS12においても、保護層41を設けるか否かは任意である。
(ステップS13)
図1Jに示すように、成長基板10の上層に形成された接合層39と、支持基板3の上層に形成された接合層43を接触させて、成長基板10と支持基板3の貼り合わせを行う。具体的な一例としては、280℃の温度、0.2MPaの圧力下で、貼り合わせ処理が行われる。
図1Jに示すように、成長基板10の上層に形成された接合層39と、支持基板3の上層に形成された接合層43を接触させて、成長基板10と支持基板3の貼り合わせを行う。具体的な一例としては、280℃の温度、0.2MPaの圧力下で、貼り合わせ処理が行われる。
この工程により、接合層39及び接合層43が溶融して接合されることで、支持基板3と成長基板10が表裏面に貼り合わされた構造が形成される。つまり、接合層39と接合層43は、本ステップ以後においては一体化されているものとして構わない。
本ステップS13が工程(f)に対応する。
(ステップS14)
図1Kに示すように、成長基板10側から下地基板11を研磨して、下地基板11の厚みを薄くする。具体的には、例えばダイヤモンドスラリーを用いた機械研磨によって、厚みが100μm以下となるように、下地基板11を研磨する。
図1Kに示すように、成長基板10側から下地基板11を研磨して、下地基板11の厚みを薄くする。具体的には、例えばダイヤモンドスラリーを用いた機械研磨によって、厚みが100μm以下となるように、下地基板11を研磨する。
本ステップS14が工程(i)に対応する。なお、本ステップS14は、次のステップS15において短時間で下地基板11を剥離しやすくする目的で行われるものであり、本発明において本ステップS14を行うか否かは任意である。
(ステップS15)
図1Lに示すように、ステップS14が完了したウェハを、所定の溶液50に浸漬させる。本実施形態において、この溶液50は、下地基板11及び中間層12に含まれるSiO2を溶解することのできる材料であればよく、例えばフッ酸を用いることができる。
図1Lに示すように、ステップS14が完了したウェハを、所定の溶液50に浸漬させる。本実施形態において、この溶液50は、下地基板11及び中間層12に含まれるSiO2を溶解することのできる材料であればよく、例えばフッ酸を用いることができる。
本ステップS15によって、溶液50が中間層12及び下地基板11内に浸透して一部を溶解することで、下地基板11が支持基板3側から分離される。本ステップS15が工程(g)に対応する。
(ステップS16)
図1Mに示すように、残存しているGaN膜13を、例えばICP装置を用いたドライエッチングによって除去する。これにより、第一半導体層21が露出される。
図1Mに示すように、残存しているGaN膜13を、例えばICP装置を用いたドライエッチングによって除去する。これにより、第一半導体層21が露出される。
(ステップS17)
図1Nに示すように、第一半導体層21の上面の所定の領域に第一電極45を形成する。具体的には、例えば膜厚100nmのCrと膜厚3μmのAuを蒸着する。その後、マスクを剥離して、窒素雰囲気中で所定時間のアニール処理を行う。その後、図1Nに示すように、第一半導体層21の上面に微細な凹凸を形成するものとしても構わない。この凹凸加工は光取り出し効率を高める目的で行われるものであるが、本発明においてはこの工程を行うか否かは任意である。
図1Nに示すように、第一半導体層21の上面の所定の領域に第一電極45を形成する。具体的には、例えば膜厚100nmのCrと膜厚3μmのAuを蒸着する。その後、マスクを剥離して、窒素雰囲気中で所定時間のアニール処理を行う。その後、図1Nに示すように、第一半導体層21の上面に微細な凹凸を形成するものとしても構わない。この凹凸加工は光取り出し効率を高める目的で行われるものであるが、本発明においてはこの工程を行うか否かは任意である。
ステップS16及びS17が工程(h)に対応する。
[検証]
以下、実施例と比較例を用いて検証する。
以下、実施例と比較例を用いて検証する。
(第一の検証)
従来、サファイア基板を成長基板とし、このサファイア基板の上層にGaNバッファ層を介して半導体層を成長させることで縦型の発光素子を製造する場合には、成長基板を分離する工程よりも後に素子分離工程が行われるのが一般的である。そこで、素子分離工程(ステップS5〜S8)が、ステップS15、すなわち下地基板11を分離する工程より後に実行される場合を比較例1とした。
従来、サファイア基板を成長基板とし、このサファイア基板の上層にGaNバッファ層を介して半導体層を成長させることで縦型の発光素子を製造する場合には、成長基板を分離する工程よりも後に素子分離工程が行われるのが一般的である。そこで、素子分離工程(ステップS5〜S8)が、ステップS15、すなわち下地基板11を分離する工程より後に実行される場合を比較例1とした。
図2は、この比較例1において、ステップS13までを実行したときの構造を模式的に示す図面である。なお、上述したように、この時点では、ステップS5〜S8に係る工程は実行されていない。すなわち、図2は、ステップS1〜S4、及びステップS9〜S13を順次実行した後の状態を示した図面である。
比較例1において、図2の状態の後、ステップS14及びS15を経て下地基板11を分離した後の半導体層の表面状態の写真を図3に示す。図3に示すように、下地基板11を分離した後において、半導体層の表面には多くのクラック61が確認された。なお、サファイア基板の上面にGaNバッファ層を介して半導体層を成長させることで縦型の発光素子を製造する場合においては、サファイア基板を分離した後であっても図3のような多数のクラックは確認されなかった。
そこで、本発明者は、下地基板11の上面に中間層12を介してGaN膜13が形成されてなる成長基板10の上層に半導体層を形成したことで、特に図3に示すようなクラック61が生じたものと結論づけた。この理由につき、本発明者は、成長基板10がSiO2等からなる中間層12を有していることがその理由の一つであると推察している。より具体的には、本発明者は、以下のような推察を行っている
中間層12として用いられるSiO2等は、GaN等と比べて熱膨張係数が小さい。また、成長基板10の上層に各半導体層(21,23,25)を形成するに連れ、GaN膜13と各半導体層(21,23,35)との格子定数差に起因した応力が発生する。そして、ステップS13に係る貼り合わせ工程で、高温下に晒された状態で押圧され、その後に冷却されることで、下地基板11に対して大きな応力が発生する。このため、貼り合わせ工程の後、下地基板11が剥離されると、この大きな応力が急激に解放されるため、クラック61が発生する。
これに対し、サファイア基板上に半導体層を成長させる場合には、熱膨張係数の小さい材料からなる中間層12を有しないため、貼り合わせ後の状況においても、サファイア基板上に、成長基板10を用いた場合ほどの大きな応力が発生しない。このため、サファイア基板を剥離した後であっても、クラックの発現が確認されなかったものと推察される。
そこで、実施例1では、ステップS13に係る貼り合わせ工程の前に、ステップS5〜S8に係る素子分離工程を行っている。これは、図1Jに示すように、貼り合わせ工程(ステップS13)の実行前の時点において、半導体層(21,23,25)を分離しておくことで、前記の応力が分散されてクラック61の発生が抑制できるのではないかと考えたためである。
図4は、実施例1において、ステップS14及びS15を経て下地基板11を剥離した後の半導体層の表面状態の写真である。実施例1によれば、図3の比較例1と対比して、クラック61の発生が抑制されていることが分かる。すなわち、この結果から、下地基板11の上面に中間層12を介してGaN膜13が形成されてなる成長基板10の上面に半導体層を成長させる場合においては、貼り合わせ工程よりも前に素子分離工程を実行することで、半導体層に対するクラックの発生を低減できることが分かる。
なお、実施例1では、活性層23を発光波長が410nm以下となるような窒化物半導体によって構成し、半導体層(21,25)を、当該光の吸収を抑制する目的でAlを含む窒化物半導体によって構成した。本発明者の鋭意研究によれば、比較例1において、このように、半導体層(21,25)としてAlを含む窒化物半導体で構成した場合に、クラック61が顕著に現れることが確認された。よって、成長基板10の上面に成長させる半導体層がAlを含む窒化物半導体層で構成される場合に、貼り合わせ工程よりも前に素子分離工程を実行することで、半導体層に対するクラックの発生を低減する効果がより顕著に得られる。
(第二の検証)
図1C〜図1Fに示した、ステップS5〜S8の隣接素子を分離する工程(工程(c))において、感光性材料層31をネガレジストで構成した場合において、ステップS6における露光量、すなわち光源部29から放射される光の照度を20mJ/cm2、30mJ/cm2、40mJ/cm2、50mJ/cm2と変更して露光を行った。このときの現像後の表面状態の写真を図5に示す。図5によれば、露光量が50mJ/cm2の場合にはレジストの残渣62が確認されているが、露光量20mJ/cm2、30mJ/cm2、40mJ/cm2においてはレジストの残渣は確認されていない。
図1C〜図1Fに示した、ステップS5〜S8の隣接素子を分離する工程(工程(c))において、感光性材料層31をネガレジストで構成した場合において、ステップS6における露光量、すなわち光源部29から放射される光の照度を20mJ/cm2、30mJ/cm2、40mJ/cm2、50mJ/cm2と変更して露光を行った。このときの現像後の表面状態の写真を図5に示す。図5によれば、露光量が50mJ/cm2の場合にはレジストの残渣62が確認されているが、露光量20mJ/cm2、30mJ/cm2、40mJ/cm2においてはレジストの残渣は確認されていない。
ネガレジストは、フォトマスク27を介して光が露光された領域が残存する性質を有する。すなわち、図5によれば、特に露光量50mJ/cm2の場合、必要量以上に光が照射されたことで、予定量以上にレジストが残存し、この結果、残渣62が形成されたものと推察される。
また、感光性材料層31をポジレジストで構成した場合において、ステップS6における露光量、すなわち光源部29から放射される光の照度を400mJ/cm2、600mJ/cm2、800mJ/cm2、1000mJ/cm2と変更して露光を行った。このときの現像後の表面状態の写真を図6Aに示す。また、露光量が400mJ/cm2の場合と1000mJ/cm2の場合に関して、残存されたレジストをマスクとしてエッチングを行った後の状態、及びその後にレジストを除去した状態の半導体層の表面状態の写真を図6Bに示す。
図6Aによれば、露光量が1000mJ/cm2の場合には多くの気泡63が確認されているが、露光量600mJ/cm2、800mJ/cm2の場合には気泡の数が大幅に減少しており、露光量400mJ/cm2においては気泡は確認されなかった。ポジレジストは、フォトマスク27を介して光が露光された領域が溶液に溶解しやすくなる性質を有する。すなわち、図6Aによれば、特に露光量1000mJ/cm2の場合、必要量以上のレジストが溶解された結果、その後の洗浄過程で水分が内部に流入し、気泡63が多く発現したものと推察される。
そして、図6Bを参照すれば、露光量が1000mJ/cm2の場合と400mJ/cm2の場合を比べると、露光後に存在していた気泡63の存在によって、ICPエッチングが不均一になっていることが確認される。
ところで、対比のために、サファイア基板の上面に膜厚が2μm程度のGaNバッファ層を介して半導体層を成長させた後、貼り合わせ工程よりも前に、感光性材料層31を用いて素子分離工程を行った。このとき、感光性材料層31をネガレジストで構成した場合には、60mJ/cm2の露光量で設計通りに素子分離を行うことができた。また、感光性材料層31をポジレジストで構成した場合には、1500mJ/cm2の露光量で設計通りに素子分離を行うことができた。
サファイア基板の上面にGaNバッファ層を介して窒化物半導体層を成長させる構成においては、窒化物半導体層を安定的に成長させるために、GaNバッファ層を数μm程度の厚みで形成しなければならない。この結果、光源部29から放射される光のうち、感光性材料層31を通過した光が存在しても、この光はGaNバッファ層内で吸収されるため、サファイア基板からの戻り光を考慮する必要がない。
これに対し、成長基板10の上層に半導体層(21,23,25)を成長させる構成においては、成長基板10の上層に形成されたGaN膜13が150nm〜300nm程度と薄膜である。このため、光源部29から放射される光のうち、感光性材料層31を通過した光は、GaN膜13で完全には吸収されずに下地基板11の面に入射し、当該面で反射されて半導体層(21,23,25)側へと戻る。よって、この戻り光によっても感光性材料層31が露光されることになる。
よって、上記の方法のように、成長基板10を用いて半導体層(21,23,25)を成長させ、且つ、貼り合わせ工程よりも前に素子分離工程を行う場合においては、ステップS6に係る露光工程において、オーバー露光を回避すべく、下地基板11で反射された戻り光を考慮した露光量に設定することが好ましい。より詳細には、サファイア基板の上面にGaNバッファ層を介して窒化物半導体層を成長させる場合と比較して、露光量、すなわち光源部29から放射される光の照度を低く設定するのが好ましい。特に上記の実施例によれば、感光性材料層31がネガレジストである場合には、露光時の照度を20mJ/cm2以上、40mJ/cm2以下に設定するのが好ましい。また、感光性材料層31がポジレジストである場合には、露光時の照度を400mJ/cm2以上、800mJ/cm2以下に設定するのが好ましい。
[別実施形態]
以下、別実施形態につき説明する。
以下、別実施形態につき説明する。
〈1〉 上記の実施形態では、GaN膜13の直上面に第一半導体層21を形成したが、いったん薄膜のGaN層を形成した後、第一半導体層21を形成するものとしても構わない。
〈2〉 上記の実施形態では、第一半導体層21をn型半導体層とし、第二半導体層25をp型半導体層としたが、これらの導電型を反転させても構わない。
〈3〉 上記の実施形態では、成長基板10が、ムライトからなる下地基板11の上面に、SiO2からなる中間層12を介してGaN膜13が形成されているものとして説明した。しかし、本発明は、下地基板11及び中間層12の材料に拘らず、ステップS15においてウェハを溶液50に浸漬させることで下地基板11が分離できる構成であれば、その材料はどのようなものであっても構わない。
3 : 支持基板
10 : 成長基板
11 : 下地基板
12 : 中間層
13 : GaN膜
21 : 第一半導体層
23 : 活性層
25 : 第二半導体層
27 : フォトマスク
29 : 光源部
31 : 感光性材料層
33 : 絶縁層
35 : 第二電極
37 : 保護層
39 : 接合層
41 : 保護層
43 : 接合層
45 : 第一電極
50 : 溶液
61 : クラック
62 : レジストの残渣
63 : 気泡
10 : 成長基板
11 : 下地基板
12 : 中間層
13 : GaN膜
21 : 第一半導体層
23 : 活性層
25 : 第二半導体層
27 : フォトマスク
29 : 光源部
31 : 感光性材料層
33 : 絶縁層
35 : 第二電極
37 : 保護層
39 : 接合層
41 : 保護層
43 : 接合層
45 : 第一電極
50 : 溶液
61 : クラック
62 : レジストの残渣
63 : 気泡
Claims (8)
- 半導体発光素子の製造方法であって、
下地基板の上層に中間層を介してGaN膜が形成されてなる成長基板を準備する工程(a)と、
前記成長基板の上層に第一導電型の第一半導体層を形成し、前記第一半導体層の上層に活性層を形成し、前記活性層の上層に前記第一半導体層とは導電型の異なる第二導電型の第二半導体層を形成することで、前記第一半導体層、前記活性層、及び前記第二半導体層の積層体からなる半導体層を形成する工程(b)と、
前記工程(b)の後に、一部領域に形成された前記半導体層を除去して、隣接する素子を分離する工程(c)と、
前記第二半導体層の上面に第二電極を形成する工程(d)と、
前記第二電極の上層に接合層を形成する工程(e)と、
前記成長基板とは別の支持基板を準備し、前記接合層を介して前記成長基板と前記支持基板とを貼り合わせる工程(f)と、
前記工程(f)の後に形成されたウェハを溶液に浸漬させることで、前記ウェハから前記成長基板が備える前記下地基板を分離させる工程(g)と、
前記工程(g)の後に形成されたウェハを前記溶液から取り出し、前記第一半導体層を露出させた後、前記第一半導体層の上面に第一電極を形成する工程(h)とを備え、
前記工程(c)は、前記工程(f)よりも前に実行されることを特徴とする半導体発光素子の製造方法。 - 前記第一半導体層及び前記第二半導体層は、Alを含む窒化物半導体で構成され、
前記活性層は、発光波長が410nm以下となる窒化物半導体で構成されていることを特徴とする請求項1に記載の半導体発光素子の製造方法 - 前記下地基板及び前記中間層は、いずれも前記溶液に溶解する材料を含むことを特徴とする請求項1又は2に記載の半導体発光素子の製造方法。
- 前記下地基板はムライトからなり、
前記中間層はSiO2を含む層からなることを特徴とする請求項3に記載の半導体発光素子の製造方法。 - 前記成長基板に形成されている前記GaN膜の膜厚は300nm以下であることを特徴とする請求項1〜4のいずれか1項に記載の半導体発光素子の製造方法。
- 前記工程(c)は、
前記半導体層の上面に感光性材料層を形成する工程(c1)と、
マスクを介して光源部から前記感光性材料層に対して光を放射して露光する工程(c2)と、
前記感光性材料層を現像した後、当該感光性材料層をマスクとして前記半導体層をエッチングする工程(c3)とを含み、
前記工程(c2)は、前記光源部から直接照射される光と、前記光源部から放射された光の一部が前記下地基板の面で反射して照射される光とで前記感光性材料層を露光することを特徴とする請求項5に記載の半導体発光素子の製造方法。 - 前記感光性材料層はポジレジストであり、
前記工程(c2)において、前記光源部から放射される光の照度が400mJ/cm2以上、800mJ/cm2以下であることを特徴とする請求項6に記載の半導体発光素子の製造方法。 - 前記感光性材料層はネガレジストであり、
前記工程(c2)において、前記光源部から放射される光の照度が20mJ/cm2以上、40mJ/cm2以下であることを特徴とする請求項6に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015202466A JP2017076677A (ja) | 2015-10-13 | 2015-10-13 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015202466A JP2017076677A (ja) | 2015-10-13 | 2015-10-13 | 半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017076677A true JP2017076677A (ja) | 2017-04-20 |
Family
ID=58551453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015202466A Pending JP2017076677A (ja) | 2015-10-13 | 2015-10-13 | 半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017076677A (ja) |
-
2015
- 2015-10-13 JP JP2015202466A patent/JP2017076677A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5612336B2 (ja) | 半導体発光素子の製造方法 | |
CN105103310B (zh) | 与生长衬底分离的紫外线发光装置及其制造方法 | |
KR101254639B1 (ko) | 반도체 발광 소자의 제조 방법 | |
JP4852755B2 (ja) | 化合物半導体素子の製造方法 | |
JP2010056458A (ja) | 発光素子の製造方法 | |
JP2007053357A (ja) | 窒化物単結晶基板の製造方法および窒化物半導体発光素子の製造方法 | |
JP2010093186A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
JP2014096460A (ja) | 紫外半導体発光素子およびその製造方法 | |
TW201539788A (zh) | 氮化物半導體發光元件及其製造方法 | |
JP2007234671A (ja) | 発光素子およびその製造方法 | |
JP2008117824A (ja) | 窒化物系半導体素子の製造方法 | |
JP2007221051A (ja) | 窒化物系半導体素子の製造方法 | |
JP2013247362A (ja) | 半導体素子用薄膜貼り合わせ基板の製造方法 | |
US8901598B2 (en) | Light emitting device | |
JP2010226023A (ja) | 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法 | |
TW201126751A (en) | Method of manufacturing nitride semiconductor device | |
JP2017076677A (ja) | 半導体発光素子の製造方法 | |
JP2009277852A (ja) | 半導体発光素子とその製造方法 | |
JP5086928B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2011193010A (ja) | 半導体ウェハ及び高周波電子デバイス用半導体ウェハ | |
JP5990014B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2004146605A (ja) | 窒化物半導体ウェハの製造方法および発光デバイスの製造方法 | |
JP2000101140A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
JP2004274061A (ja) | 化合物半導体発光素子の製造方法 | |
JP7484773B2 (ja) | 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ |