JP2017069615A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017069615A5 JP2017069615A5 JP2015189662A JP2015189662A JP2017069615A5 JP 2017069615 A5 JP2017069615 A5 JP 2017069615A5 JP 2015189662 A JP2015189662 A JP 2015189662A JP 2015189662 A JP2015189662 A JP 2015189662A JP 2017069615 A5 JP2017069615 A5 JP 2017069615A5
- Authority
- JP
- Japan
- Prior art keywords
- timing
- equalizer
- receiver
- recovery
- data output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 claims 24
- 238000001514 detection method Methods 0.000 claims 9
- 229920000729 poly(L-lysine) polymer Polymers 0.000 claims 3
- 230000001934 delay Effects 0.000 claims 2
- 230000003111 delayed Effects 0.000 claims 2
Claims (10)
- 入力信号をA/D変換するA/D変換器(12)と、
前記A/D変換器の出力をイコライズし符号間干渉を除去してデータ出力とするイコライザ(13、113)と、
前記イコライザのデータ出力を用いてリカバリクロックを生成するタイミングリカバリ(14)と、
前記入力信号が無信号状態から変化し予め定められた閾値に達したタイミングを検出する検出部(15)と、
前記検出部により検出されるタイミング後に所定の時間経過したタイミングを前記タイミングリカバリによるリカバリクロックの初期位相とする初期位相設定部(16)と、を備え、
前記タイミングリカバリは、基準クロックを出力するPLL(24)と、前記PLLの基準クロックを分周するディバイダ(25)と、を備え、
前記リカバリクロックを生成するときには、前記PLLが基準クロックを出力し、前記初期位相設定部により設定されたリカバリクロックの初期位相を起点として前記ディバイダが基準クロックの分周を開始して複相クロックを生成し、この複相クロックに応じて前記リカバリクロックを生成する受信機。 - 請求項1記載の受信機において、
前記検出部は、前記A/D変換器と並列して配置されたコンパレータ(27)を用いて構成され、前記コンパレータにより閾値に達したタイミングを検出して出力信号とし、
前記初期位相設定部は、前記コンパレータの出力信号を所定の時間遅延して前記タイミングリカバリに出力することにより前記リカバリクロックの初期位相とするディレイ回路(16)を用いて構成される受信機。 - 請求項2記載の受信機において、
前記所定の時間は、前記A/D変換器の入力信号が無信号状態から始めて変化して極値付近となるように予め定められる受信機。 - 入力信号をA/D変換するA/D変換器(12)と、
前記A/D変換器の出力をイコライズし符号間干渉を除去してデータ出力とするイコライザ(13、113)と、
前記イコライザのデータ出力を用いてリカバリクロックを生成するタイミングリカバリ(14)と、
前記入力信号が無信号状態から変化し予め定められた閾値に達したタイミングを検出する検出部(15)と、
前記検出部により検出されるタイミング後に所定の時間経過したタイミングを前記タイミングリカバリによるリカバリクロックの初期位相とする初期位相設定部(16)と、
前記入力信号をCAN規格に基づいてデータ受信するクラシックCANレシーバ(128)と、
前記クラシックCANレシーバのデータ出力と前記イコライザ(113)によりイコライズされ出力されるデータ出力との何れかを選択するセレクタ(133)と、
前記CAN規格における調停フェーズ(AF1)のFDF値に応じて前記セレクタを選択制御することで、データフェーズ(DF)における前記クラシックCANレシーバのデータ出力と前記イコライザのデータ出力とを選択する選択制御部(129)と、を備える受信機。 - 入力信号をA/D変換するA/D変換器(12)と、
前記A/D変換器の出力をイコライズし符号間干渉を除去してデータ出力とするイコライザ(13、113)と、
前記イコライザのデータ出力を用いてリカバリクロックを生成するタイミングリカバリ(14)と、
前記入力信号が無信号状態から変化し予め定められた閾値に達したタイミングを検出する検出部(15)と、
前記検出部により検出されるタイミング後に所定の時間経過したタイミングを前記タイミングリカバリによるリカバリクロックの初期位相とする初期位相設定部(16)と、を備え、
前記イコライザはタップ係数が設定されることで動作するように構成され、
CAN規格に基づく識別符号(baseID)と前記タップ係数とが対応付けて保持され記憶部(134)を参照し、前記CAN規格に基づく通信を行うときに前記記憶部に保持された識別符号に応じて前記タップ係数を切り替える切替部(129)をさらに備える受信機。 - 入力信号をA/D変換するA/D変換器(12)と、
前記A/D変換器の出力をイコライズし符号間干渉を除去してデータ出力とするイコライザ(13、113)と、
前記イコライザのデータ出力を用いてリカバリクロックを生成するタイミングリカバリ(14)と、
前記入力信号が無信号状態から変化し予め定められた閾値に達したタイミングを検出する検出部(15)と、
前記検出部により検出されるタイミング後に所定の時間経過したタイミングを前記タイミングリカバリによるリカバリクロックの初期位相とする初期位相設定部(16)と、を備え、
前記イコライザはタップ係数が設定されることで動作するように構成され、
前記イコライザのタップ係数を収束させるトレーニングモードと、
前記イコライザを通じてデータ受信する通常モードと、を備え、
前記トレーニングモードにおいて収束されたタップ係数を保持する記憶部(134)から前記タップ係数を読出し前記通常モードにおいて読出されたタップ係数を前記イコライザに設定してデータ受信させるデータ受信制御部(129)をさらに備える受信機。 - 請求項5又は6記載の受信機において、
前記入力信号をCAN規格に基づいてデータ受信するクラシックCANレシーバ(128)と、
前記クラシックCANレシーバのデータ出力と前記イコライザ(113)によりイコライズされ出力されるデータ出力との何れかを選択するセレクタ(133)と、
前記CAN規格における調停フェーズ(AF1)のFDF値に応じて前記セレクタを選択制御することで、データフェーズ(DF)における前記クラシックCANレシーバのデータ出力と前記イコライザのデータ出力とを選択する選択制御部(129)と、を備える受信機。 - 請求項6又は7記載の受信機において、
前記イコライザはタップ係数が設定されることで動作するように構成され、
CAN規格に基づく識別符号(baseID)と前記タップ係数とが対応付けて保持され記憶部(134)を参照し、前記CAN規格に基づく通信を行うときに前記記憶部に保持された識別符号に応じて前記タップ係数を切り替える切替部(129)をさらに備える受信機。 - 請求項4又は7記載の受信機において、
前記検出部は、前記A/D変換器と並列して配置されたコンパレータ(27)を用いて構成され、前記コンパレータにより閾値に達したタイミングを検出して出力信号とし、
前記初期位相設定部は、前記コンパレータの出力信号を所定の時間遅延して前記タイミングリカバリに出力することにより前記リカバリクロックの初期位相とするディレイ回路(16)を用いて構成される受信機。 - 請求項1から9の何れか一項に記載の受信機において、
車載機器(102〜105)に用いられる受信機。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015189662A JP6369435B2 (ja) | 2015-09-28 | 2015-09-28 | 受信機 |
US15/739,452 US10484166B2 (en) | 2015-09-28 | 2016-09-05 | Receiver |
PCT/JP2016/075926 WO2017056855A1 (ja) | 2015-09-28 | 2016-09-05 | 受信機 |
US16/595,654 US11212071B2 (en) | 2015-09-28 | 2019-10-08 | Receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015189662A JP6369435B2 (ja) | 2015-09-28 | 2015-09-28 | 受信機 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017069615A JP2017069615A (ja) | 2017-04-06 |
JP2017069615A5 true JP2017069615A5 (ja) | 2017-12-28 |
JP6369435B2 JP6369435B2 (ja) | 2018-08-08 |
Family
ID=58423309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015189662A Expired - Fee Related JP6369435B2 (ja) | 2015-09-28 | 2015-09-28 | 受信機 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10484166B2 (ja) |
JP (1) | JP6369435B2 (ja) |
WO (1) | WO2017056855A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6967664B2 (ja) * | 2018-04-23 | 2021-11-17 | 日立Astemo株式会社 | ゲートウェイ装置 |
EP3576353B1 (en) * | 2018-05-31 | 2021-07-07 | Melexis Technologies NV | Flexible data rate handling in a data bus receiver |
DE102019200289A1 (de) * | 2018-08-17 | 2020-02-20 | Robert Bosch Gmbh | Rahmenabschirmeinheit, Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem |
US10530561B1 (en) * | 2019-03-20 | 2020-01-07 | Xilinx, Inc. | Adaptive method to reduce training time of receivers |
TWI727866B (zh) * | 2020-07-24 | 2021-05-11 | 瑞昱半導體股份有限公司 | 決策回授等化器以及相關控制方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH063900B2 (ja) * | 1987-08-10 | 1994-01-12 | 日本電気株式会社 | タイミング抽出回路 |
JP3155285B2 (ja) * | 1991-03-01 | 2001-04-09 | 株式会社東芝 | スロット・タイミング同期方式 |
US5602602A (en) * | 1994-02-10 | 1997-02-11 | Philips Electronics North America Corporation | Method and apparatus for combating co-channel NTSC interference for digital TV transmission having a simplified rejection filter |
JP3346445B2 (ja) * | 1995-06-29 | 2002-11-18 | 日本電信電話株式会社 | 識別・タイミング抽出回路 |
US6928106B1 (en) | 1998-08-28 | 2005-08-09 | Broadcom Corporation | Phy control module for a multi-pair gigabit transceiver |
JP4168329B2 (ja) * | 2003-01-29 | 2008-10-22 | ソニー株式会社 | 位相波形ゲイン制御装置 |
JP4585438B2 (ja) * | 2005-12-06 | 2010-11-24 | 富士通株式会社 | タイミング再生回路 |
US7570182B2 (en) * | 2006-09-15 | 2009-08-04 | Texas Instruments Incorporated | Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering |
US8045607B2 (en) * | 2008-02-19 | 2011-10-25 | Himax Technologies Limited | Method applied to an equalizer for reducing ISI and related ISI reduction apparatus |
KR101476240B1 (ko) * | 2013-10-02 | 2014-12-24 | 강수원 | 통과대역 변조를 이용한 고속 캔 통신 시스템 |
US10135606B2 (en) * | 2016-10-27 | 2018-11-20 | Macom Connectivity Solutions, Llc | Mitigating interaction between adaptive equalization and timing recovery |
-
2015
- 2015-09-28 JP JP2015189662A patent/JP6369435B2/ja not_active Expired - Fee Related
-
2016
- 2016-09-05 WO PCT/JP2016/075926 patent/WO2017056855A1/ja active Application Filing
- 2016-09-05 US US15/739,452 patent/US10484166B2/en active Active
-
2019
- 2019-10-08 US US16/595,654 patent/US11212071B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017069615A5 (ja) | ||
JP2018529284A5 (ja) | ||
US9787468B2 (en) | LVDS data recovery method and circuit | |
US10673562B2 (en) | Signal receiving circuit and operation method thereof | |
JP2016116060A5 (ja) | ||
JP6369435B2 (ja) | 受信機 | |
WO2013188272A3 (en) | Optimizing power in a memory device | |
KR101733660B1 (ko) | 10gbase―t 시스템에서 데이터 보조 타이밍 복원을 위한 방법 및 장치 | |
US8581654B2 (en) | Method of compensating clock skew, clock skew compensating circuit for realizing the method, and input/output system including the clock skew compensating circuit | |
JP6413585B2 (ja) | 送信回路、集積回路及びパラレルシリアル変換方法 | |
US8588355B2 (en) | Timing recovery controller and operation method thereof | |
US10777242B2 (en) | Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code | |
US10020035B2 (en) | Reception circuit | |
TWI676383B (zh) | 於非同步時脈域傳輸數位訊號之傳輸電路、接收電路及方法 | |
JP2005020471A (ja) | 調歩同期式通信回路 | |
CN108781080B (zh) | 分频电路、分路器电路、以及半导体集成电路 | |
US10777243B2 (en) | Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code | |
JP2006303928A (ja) | フィルタ装置、通信処理装置、通信処理システムおよびフィルタリング方法。 | |
JP2016105560A5 (ja) | ||
JP5961663B2 (ja) | 終端抵抗値設定装置 | |
JP2017177767A5 (ja) | ||
US8847645B1 (en) | Semiconductor device and semiconductor system including the same | |
JP2018160880A5 (ja) | ||
JP3982517B2 (ja) | データ伝送システム、制御装置及びその方法 | |
JP6492467B2 (ja) | 受信回路及び半導体集積回路 |