JP2017060250A - 漏電検出装置 - Google Patents

Abstract

【課題】外付け部品を削減して装置を小型化することができる漏電検出装置を提供する。
【解決手段】ＡＣライン２に流れる電流の不平衡によって漏電を検出する漏電検出装置３０であって、ＡＣライン２に流れる電流の不平衡を検出するＺＣＴ１１と、ＡＣライン２に直列に接続されたリレー１４と、ＺＣＴ１１によって不均衡が検出されると、リレー１４を動作させてＡＣライン２を遮断させるリレー動作制御素子４９とを具備し、リレー動作制御素子４９は、制御端子によってオンオフ制御可能な半導体素子（例えば、ＭＯＳＦＥＴ、ＩＧＢＴ）で構成され、集積回路である制御部４０に内蔵されている。
【選択図】図１

Description

本発明は、ＡＣラインの漏電を検出し、漏電を検出するとＡＣラインを遮断する漏電検出装置に関する。

電子機器にて、ＡＣラインに漏電が発生した場合、機器の誤動作や感電を引き起こす可能性がある。そのため、ＡＣラインの漏電を検出し、漏電を検出するとＡＣラインを遮断する漏電検出装置を、電子機器に取りつけられる場合がある（例えば、特許文献１参照）。

従来の漏電検出装置１０は、図１１に示すように、ＡＣ電源１に接続されたＡＣライン２の往路と復路との電流値が異なる不平衡を検出するＺＣＴ（Zero-Phase-Current-Transformer：零相変流器）１１と、ＺＣＴ１１の出力によって漏電を検出して遮断出力を出力する制御回路１２と、制御回路１２からの遮断出力を受けてオンするサイリスタ１３と、サイリスタ１３のカソード電流によりＡＣライン２を遮断するリレー１４と、整流用ダイオード１５と、平滑コンデンサ１６と、電圧制限抵抗１７と、電流制限抵抗１８と、ＬＥＤ１９と、回生ダイオード２０と、ノイズ対策コンデンサ２１と、リセット用スイッチ２２とを備えている。

ＺＣＴ１１は、コイル１１ａを巻きつけたドーナツ状の磁性体１１ｂで構成され、磁性体１１ｂの輪の中にＡＣライン２が貫通されている。漏電が起き、ＡＣライン２の往路と復路との電流値に差が生じると、磁性体１１ｂに巻かれたコイル１１ａに起電力が発生し、コイル１１ａの両端電圧がＺＣＴ出力として制御回路１２のＺＣＴ入力端子Ｔ１、Ｔ２に入力される。

制御回路１２は、ＺＣＴ入力端子Ｔ１、Ｔ２と、出力端子Ｔ３と、Ｖｃｃ端子Ｔ４と、ＧＮＤ端子Ｔ５とを備えた集積回路（ＩＣ）である。制御回路１２は、ＺＣＴ入力端子Ｔ１、Ｔ２に入力されたＺＣＴ出力と、漏電検出閾電圧とを比較し、ＺＣＴ出力が漏電検出閾電圧を超えると、遮断信号を出力端子Ｔ３から出力する。

ＡＣライン２の一方のラインと接地端子との間に、整流用ダイオード１５と平滑コンデンサ１６とが直列に接続されている。制御回路１２のＶｃｃ端子Ｔ４は、電圧制限抵抗１７を介して整流用ダイオード１５と平滑コンデンサ１６との接続点に接続されていると共に、制御回路１２のＧＮＤ端子Ｔ５は、接地端子に接続されている。これにより、ＡＣライン２の電圧は平滑コンデンサ１６によって平滑され、電圧制限抵抗１７を介して電源電圧Ｖｃｃとして制御回路１２のＶｃｃ端子Ｔ４に入力される。

また、平滑コンデンサ１６の両端子間に、電流制限抵抗１８と、リレー１４のリレー用コイル１４ｃとＬＥＤ１９とサイリスタ１３とが直列に接続されている。制御回路１２の出力端子Ｔ３は、サイリスタ１３のゲートに接続されており、出力端子Ｔ３から遮断信号が出力されると、サイリスタ１３はオンされる。なお、サイリスタ１３に流れるカソード電流は、電流制限抵抗１８によって制限される。サイリスタ１３はオンされると、直列に接続されたリレー１４のリレー用コイル１４ｃとＬＥＤ１９とに電流が流れる。これにより、ＡＣライン２に直列に接続されたリレー接点１４ａ、１４ｂが開放されてリレー１４が動作状態となり、ＡＣライン２が遮断される。また、ＬＥＤ１９の点灯によって、漏電の検出及びＡＣライン２の遮断が通知される。なお、リレー１４のリレー用コイル１４ｃには、リレー用コイル１４ｃに生じる逆起電力を回生する回生ダイオード２０が並列に接続されている。また。サイリスタ１３のノイズ対策のために、サイリスタ１３のゲートと接地端子との間にはノイズ対策コンデンサ２１が接続されている。

サイリスタ１３の両端間には、リセット用スイッチ２２が接続されている。リセット用スイッチ２２をオンすることで、サイリスタ１３はカットオフされる。これにより、リレー１４は停止状態となり、リレー１４によるＡＣライン２の遮断が解消されると共に、ＬＥＤ１９が消灯される。

特開平９−２７４８４２号

しかしながら、従来技術では、集積回路である制御回路１２の耐圧が低いため、制御回路１２以外のサイリスタ１３等の多くの外付け部品が必要となるため、装置の小型化が阻害されていた。

本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、外付け部品を削減して装置を小型化することができる漏電検出装置を提供することにある。

本発明の漏電検出装置は、ＡＣラインに流れる電流の不平衡によって漏電を検出する漏電検出装置であって、前記ＡＣラインに流れる電流の不平衡を検出する零相変流器と、前記ＡＣラインに直列に接続されたリレーと、前記零相変流器によって不均衡が検出されると、前記リレーを動作させて前記ＡＣラインを遮断させるリレー動作制御素子とを具備し、前記リレー動作制御素子は、ＭＯＳＦＥＴもしくはＩＧＢＴで構成され、集積回路に内蔵されていることを特徴とする。
さらに、本発明の漏電検出装置において、前記集積回路は、定電流が流れる定電流出力素子を備え、前記定電流出力素子を流れる定電流で前記リレーを動作させても良い。
さらに、本発明の漏電検出装置において、前記集積回路は、前記リレーの動作後に、前記リレーを動作させる定電流を低下させても良い。
さらに、本発明の漏電検出装置において、前記集積回路は、前記リレーの動作直後から所定時間後に、前記リレーを動作させる定電流を低下させても良い。
さらに、本発明の漏電検出装置において、前記集積回路は、前記リレーの動作後、前記ＡＣラインの遮断を検出すると、前記リレーを動作させる定電流を低下させても良い。
さらに、本発明の漏電検出装置において、前記集積回路は、前記零相変流器によって不均衡が検出されると、前記リレー動作制御素子をスイッチング動作させるパルス生成回路を具備していても良い。
さらに、本発明の漏電検出装置において、前記ＡＣラインの遮断を解消するリセット用スイッチと、漏電を検出した後、前記リセット用スイッチが操作されるまでは、前記リレー動作制御素子の状態を維持する状態維持回路とを具備していても良い。
さらに、本発明の漏電検出装置において、前記状態維持回路が故障した場合に、前記リレー動作制御素子の状態を維持する第２の状態維持回路を具備していても良い。

本発明によれば、制御端子によってオンオフ制御可能な半導体素子を簡単に集積回路に内蔵させることができ、外付け部品を削減して装置を小型化することができるという効果を奏する。

本発明に係る漏電検出装置の第１の実施の形態の構成を示す回路構成図である。 図１に示すリレーのリレー用コイルの両端電圧を示す図である。 本発明に係る漏電検出装置の第２の実施の形態の構成を示す回路構成図である。 図３に示す電流制御端子への印加電圧を示す図である。 本発明に係る漏電検出装置の第３の実施の形態の構成を示す回路構成図である。 本発明に係る漏電検出装置の第４の実施の形態の構成を示す回路構成図である。 本発明に係る漏電検出装置の第５の実施の形態の構成を示す回路構成図である。 図７に示すリレーのリレー用コイルを流れるコイル電流を示す図である。 本発明に係る漏電検出装置の第６の実施の形態の構成を示す回路構成図である。 本発明に係る漏電検出装置の第７の実施の形態の構成を示す回路構成図である。 従来の漏電検出装置の構成を示す回路構成図である。

次に、本発明の実施の形態を、図面を参照して具体的に説明する。なお、各図において、同一の構成には、同一の符号を付して一部説明を省略している。

（第１の実施の形態）
第１の実施の形態の漏電検出装置３０は、図１を参照すると、ＡＣ電源１に接続されたＡＣライン２の往路と復路との電流値が異なる不平衡を検出するＺＣＴ（Zero-Phase-Current-Transformer：零相変流器）１１と、ＡＣライン２を遮断するリレー１４と、ＺＣＴ１１の出力によって漏電を検出して、リレー１４を動作させる制御回路４０と、整流用ダイオード１５と、平滑コンデンサ１６と、ＬＥＤ１９と、リセット用スイッチ３１とを備えている。

ＺＣＴ１１は、コイル１１ａを巻きつけたドーナツ状の磁性体１１ｂで構成され、磁性体１１ｂの輪の中にＡＣライン２が貫通されている。漏電が起き、ＡＣライン２の往路と復路との電流値に差が生じると、磁性体１１ｂに巻かれたコイル１１ａに起電力が発生し、コイル１１ａの両端電圧がＺＣＴ出力として制御回路４０のＺＣＴ入力端子Ｔ１、Ｔ２に入力される。

リレー１４は、ＡＣライン２に直列に接続されたリレー接点１４ａ、１４ｂと、リレー接点１４ａ、１４ｂを駆動するリレー用コイル１４ｃとを備えている。リレー１４は、リレー用コイル１４ｃに所定の電圧を印加して電流を流すことで、リレー接点１４ａ、１４ｂが解放される動作状態となり、ＡＣライン２を遮断する。

制御回路４０は、ＺＣＴ入力端子Ｔ１、Ｔ２と、Ｖｃｃ端子Ｔ４と、ＧＮＤ端子Ｔ５と、電流制御端子Ｔ６と、リセット端子Ｔ７とを備えた半導体集積回路（ＩＣ）である。また、制御回路４０は、内部電源回路（Ｒｅｇ）４１と、定電流基準素子４２と、定電流出力素子４３と、定電流用抵抗４４と、閾電圧源４５と、コンパレータ４６と、ラッチ回路４７と、インバータ４８と、リレー動作制御素子４９とを備えている。

ＡＣライン２の一方のラインと接地端子との間に、整流用ダイオード１５と平滑コンデンサ１６とが直列に接続されている。制御回路４０のＶｃｃ端子Ｔ４は、整流用ダイオード１５と平滑コンデンサ１６との接続点に接続されていると共に、制御回路４０のＧＮＤ端子Ｔ５は、接地端子に接続されている。これにより、ＡＣライン２の電圧は平滑コンデンサ１６によって平滑されて電源電圧Ｖｃｃとして制御回路４０のＶｃｃ端子Ｔ４に入力される。

また、整流用ダイオード１５と平滑コンデンサ１６との接続点と、制御回路４０の電流制御端子Ｔ６との間に、リレー１４のリレー用コイル１４ｃとＬＥＤ１９とが直列に接続されている。なお、リレー１４のリレー用コイル１４ｃには、リレー用コイル１４ｃに生じる逆起電力を回生する回生ダイオード２０が並列に接続されている。

制御回路４０の定電流基準素子４２と定電流出力素子４３とは、カレントミラー回路を構成する回路であり、例えば、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor、電界効果トランジスタ）で構成されている。内部電源回路（Ｒｅｇ）４１の出力端子と、ＧＮＤ端子Ｔ５との間に、定電流用抵抗４４と定電流基準素子４２とが直列に接続され、電流制御端子Ｔ６とＧＮＤ端子Ｔ５との間に定電流出力素子４３が接続されている。そして、定電流基準素子４２のゲートと定電流出力素子４３とのゲートとが接続され、この接続点が定電流基準素子４２のドレインに接続されている。

閾電圧源４５の負極端子は、ＺＣＴ入力端子Ｔ１に、閾電圧源４５の正極端子は、コンパレータ４６の反転入力端子にそれぞれ接続されている。また、コンパレータ４６の非反転入力端子には、ＺＣＴ入力端子Ｔ２が接続されている。これにより、コンパレータ４６は、ＺＣＴ入力端子Ｔ１、Ｔ２に入力されたＺＣＴ出力と、閾電圧源４５に設定されている漏電検出閾電圧とを比較し、ＺＣＴ出力が漏電検出閾電圧を超えると、Ｈｉｇｈレベル信号を出力する。

ラッチ回路４７は、ＲＳ型フリップフロップで構成されている。コンパレータ４６の出力端子がラッチ回路４７のセット端子Ｓに接続され、内部電源回路（Ｒｅｇ）４１の出力端子が抵抗５０とインバータ５１とを介してラッチ回路４７のリセット端子Ｒに接続されている。そして、抵抗５０とインバータ５１との接続点がリセット端子Ｔ７に接続されている。また、ラッチ回路４７の出力端子Ｑは、インバータ４８を介して定電流基準素子４２の制御端子に接続されている。

リレー動作制御素子４９は、制御端子によってオンオフ制御可能な半導体素子、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ（Insulated gate bipolar transistor、絶縁ゲート型バイポーラ・トランジスタ）で構成され、定電流基準素子４２と並列に接続されている。本実施の形態では、リレー動作制御素子４９としては、ＭＯＳＦＥＴを使用した例について説明する。

ＺＣＴ１１からのＺＣＴ出力が漏電検出閾電圧を超え、コンパレータ４６の出力端子からＨｉｇｈレベル信号が出力されると、ラッチ回路４７がセットされる。ラッチ回路４７がセットされると、ラッチ回路４７の出力端子Ｑからの出力がＨｉｇｈレベル、リレー動作制御素子４９のゲート（制御端子）に入力されるインバータ４８の出力がＬｏｗレベルになり、リレー動作制御素子４９はオフされる。リレー動作制御素子４９はオフされると、定電流基準素子４２と定電流出力素子４３とに、定電流用抵抗４４の抵抗値によって決定される定電流が流れる。これにより、電流制御端子Ｔ６に定電流が流れ込み、リレー１４のリレー用コイル１４ｃとＬＥＤ１９とに定電流が流れ、ＡＣライン２に直列に接続されたリレー接点１４ａ、１４ｂが開放されてリレー１４が動作状態となり、ＡＣライン２が遮断される。また、ＬＥＤ１９の点灯によって、漏電の検出及びＡＣライン２の遮断が通知される。

電流制御端子Ｔ６に流れ込む定電流は、漏電の原因を取り除いてコンパレータ４６の出力がＬｏｗレベルになっても、ラッチ回路４７によってラッチされて流れ続け、ＡＣライン２の遮断状態が維持される。ラッチ回路４７のリセットは、制御回路４０のリセット端子Ｔ７と、接地端子との間に接続されたリセット用スイッチ３１によって行われる。リセット用スイッチ３１をオンすると、インバータ５１の入力がＬｏｗレベル、インバータ５１の出力がＨｉｇｈレベルとなり、ラッチ回路４７がリセットされる。ラッチ回路４７がリセットされると、ラッチ回路４７の出力端子Ｑからの出力がＬｏｗレベル、リレー動作制御素子４９のゲート（制御端子）に入力されるインバータ４８の出力がＨｉｇｈレベルになり、リレー動作制御素子４９はオンされる。これにより、定電流基準素子４２と定電流出力素子４３とがオフ状態となり、電流制御端子Ｔ６への定電流の流れ込みが停止される。これにより、リレー１４は停止状態となり、リレー１４によるＡＣライン２の遮断が解消されると共に、ＬＥＤ１９が消灯される。この状態が、漏電が検出される前の初期状態である。

図１１に示す従来の漏電検出装置１０において、サイリスタ１３をオンさせてリレー１４のリレー用コイル１４ｃにコイル電流を流した場合、その電流値は、電流制限抵抗１８によって制限される。この場合、平滑コンデンサ１６の両端電圧は、図２（ａ）に示すように、脈流であるため、リレー用コイル１４ｃの両端電圧は、図２（ｂ）に点線で示すように、変動してノイズ源となってしまう。また、リレー１４のリレー用コイル１４ｃに印加する電圧の規格は、上下限があり、通常は、±５％程度である。従って、リレー用コイル１４ｃの両端電圧の変動をリレー１４の規格内に抑えなければならず、コンデンサ１６の容量を大きくする必要があり、装置の小型化が阻害される。なお、図２（ａ）に示す点線波形は、平滑コンデンサ１６がない場合の整流用ダイオード１５の整流電圧である。

これに対し、本実施の形態の漏電検出装置３０では、制御回路４０の電流制御端子Ｔ６に流れ込む定電流によって、リレー１４を動作させる、従って、リレー１４のリレー用コイル１４ｃに流れるコイル電流は定電流であり、リレー用コイル１４ｃの両端電圧は、図２（ｂ）に実線で示すように、一定になる。これにより、コンデンサ１６を小容量化することができ、装置を小型化することが可能になる。

（第２の実施の形態）
第２の実施の形態の漏電検出装置３０ａは、図３を参照すると、第１の実施の形態の漏電検出装置３０に、充電電流制限抵抗３２と、ダイオード３３とが追加されている。充電電流制限抵抗３２は、整流用ダイオード１５と平滑コンデンサ１６との間に接続され、ダイオード３３は、充電電流制限抵抗３２と並列に接続されている。ダイオード３３のアノードが充電電流制限抵抗３２と平滑コンデンサ１６との接続点に、ダイオード３３のカソードが整流用ダイオード１５と充電電流制限抵抗３２との接続点にそれぞれ接続されている。

図４（ａ）には、第１の実施の形態の漏電検出装置３０における平滑コンデンサ１６の両端電圧が一点鎖線で、第２の実施の形態の漏電検出装置３０ａにおける平滑コンデンサ１６の両端電圧が実線でそれぞれ示されている。さらに、図４（ｂ）には、第１の実施の形態の漏電検出装置３０における電流制御端子Ｔ６への印加電圧が一点鎖線で、第２の実施の形態の漏電検出装置３０ａにおける電流制御端子Ｔ６への印加電圧が実線でそれぞれ示されている。図４に示すように、第２の実施の形態の漏電検出装置３０ａでは、充電電流制限抵抗３２によって平滑コンデンサ１６の両端電圧が低下するため、ダイオード３３を通して出力される平滑コンデンサ１６の放電電圧が低下し、電流制御端子Ｔ６への印加電圧も低下する。これにより、定電流出力素子４３の消費電力を低下させることができる。さらに、平滑コンデンサ１６の充電電流が充電電流制限抵抗３２によって制限されるため、平滑コンデンサ１６の寿命も長くなる。

（第３の実施の形態）
第３の実施の形態の漏電検出装置３０ｂは、図５を参照すると、第１の実施の形態の制御回路４０のインバータ４８に代えて、パルス生成回路５２が設けられた制御回路４０ａを備えている。パルス生成回路５２は、ラッチ回路４７の出力端子Ｑからの出力がＨｉｇｈレベルで予め設定されたパルス信号をリレー動作制御素子４９のゲート（制御端子）に出力し、リレー動作制御素子４９をスイッチング動作させる。これにより、電流制御端子Ｔ６への定電流の流れ込みも間欠的に行われることになり、消費電力を削減することができる。なお、電流制御端子Ｔ６への定電流の流れ込みが停止される期間は、リレー用コイル１４ｃに蓄えられたエネルギーが回生ダイオード２０で回生し、リレー用コイル１４ｃに電流を流す。これにより、電流制御端子Ｔ６への定電流の流れ込みが停止しても、リレー１４は、動作状態を維持し続けることができる。

（第４の実施の形態）
第４の実施の形態の漏電検出装置３０ｃは、図６を参照すると、第３の実施の形態の制御回路４０ａから定電流基準素子４２、定電流出力素子４３及び定電流用抵抗４４を削除し、電流制御端子Ｔ６にリレー動作制御素子４９のドレインが直接接続されている制御回路４０ｂを備えている。そして、パルス生成回路５２からのパルス信号によってリレー動作制御素子４９をスイッチング動作させることで、電流制御端子Ｔ６への定電流の流れ込みも間欠的に行われることになり、消費電力を削減することができる。なお、第４の実施の形態では、リレー動作制御素子４９をオンされると、電流制御端子Ｔ６に電流が流れ込む。電流制御端子Ｔ６に流れ込む電流、すなわちリレー１４のリレー用コイル１４ｃに流れるコイル電流は、リレー１４のリレー用コイル１４ｃと直列に接続された電流制限抵抗１８によって制限される。電流制限抵抗１８の抵抗値を変えることで、電流制御端子Ｔ６にながれこむ電流を任意に設定することができる。また、リレー動作制御素子４９をオフされ、電流制御端子Ｔ６への電流の流れ込みが停止される期間は、リレー用コイル１４ｃに蓄えられたエネルギーが回生ダイオード２０で回生し、リレー用コイル１４ｃに電流を流す。これにより、電流制御端子Ｔ６への電流の流れ込みが停止しても、リレー１４は、動作状態を維持し続けることができる。

（第５の実施の形態）
第５の実施の形態の漏電検出装置３０ｄは、図７を参照すると、電流制御端子Ｔ６とＧＮＤ端子Ｔ５との間に接続された第１定電流回路５３と、第１定電流回路５３と並列に接続された定電流切り替えスイッチ５５と第２定電流回路５４とからなる直列回路と、タイマー５６とが設けられた制御回路４０ｃを備えている。第１定電流回路５３及び第２定電流回路５４、第１の実施の形態の定電流基準素子４２、定電流出力素子４３及び定電流用抵抗４４からなり、インバータ４８の出力に応じてオンオフされる。タイマー５６は、ラッチ回路４７の出力がＨｉｇｈレベルになると、予め設定された所定時間後に定電流切り替えスイッチ５５をオフさせる。

この構成により、図８に示す時刻ｔ１で漏電が検出され、ラッチ回路４７の出力がＨｉｇｈレベル、インバータ４８の出力がＬｏｗレベルとなると、第１定電流回路５３及び第２定電流回路５４が動作する。これにより、電流制御端子Ｔ６に流れ込む電流、すなわちリレー１４のリレー用コイル１４ｃに流れるコイル電流は、第１定電流回路５３によって生成される定電流と、第２定電流回路５４によって生成される定電流とを加算した値となる。そして、所定時間後の時刻ｔ２にタイマー５６によって定電流切り替えスイッチ５５がオフされ、第２定電流回路５４が遮断される。リレー１４のリレー用コイル１４ｃに流れるコイル電流は、第１定電流回路５３によって生成される定電流のみに低下される。これにより、漏電が検出され、電流を必要とするリレー接点１４ａ、１４ｂがＡＣライン２を遮断するまでの（Ａ期間）には、コイル電流を多く流すことができる。そして、リレー接点１４ａ、１４ｂによるＡＣライン２の遮断が終わり、電流がそれほど必要としない遮断を保持する（Ｂ期間）には、コイル電流を低下させることができ、制御回路４０ｃの消費電力を削減することができる。

（第６の実施の形態）
第６の実施の形態の漏電検出装置３０ｅは、図９を参照すると、第４の実施の形態の制御回路４０ｃにおけるタイマー５６に代えて、コンパレータ５７、基準電圧源５８、ダイオード５９及び平滑コンデンサ６０が設けられた制御回路４０ｄを備えている。制御回路４０ｄは、コンパレータ５７で、基準電圧源５８に設定されている基準電圧と、ＡＣライン２の電圧をダイオード５９、平滑コンデンサ６０で平滑された電圧とを比較することで、ＡＣライン２が遮断されたことを検出し、定電流切り替えスイッチ５５をオフさせる。これにより、第５の実施の形態と同様に、リレー接点１４ａ、１４ｂがＡＣライン２の遮断が終わり、電流がそれほど必要としない遮断を保持する（Ｂ期間）には、コイル電流を低減させることができ、制御回路４０ｃの消費電力を削減することができる。

（第７の実施の形態）
第７の実施の形態の漏電検出装置３０ｆは、図１０を参照すると、外付けされたリレー動作制御素子４９を、制御回路４０ｅの出力端子Ｔ３からの出力によって制御するように構成されている。制御回路４０ｅにおいて、ラッチ回路４７の出力端子Ｑが出力端子Ｔ３に接続され、内部電源回路（Ｒｅｇ）４１の出力端子と接続された内部電源出力端子Ｔ８が設けられている。また、リレー動作制御素子４９のゲート−ドレイン間にＰＮＰトランジスタ６１が接続されている。ＰＮＰトランジスタ６１は、ベースがリレー動作制御素子４９のドレインに、コレクタがリレー動作制御素子４９のベースに、エミッタが内部電源出力端子Ｔ８にそれぞれ接続されている。そして、リレー動作制御素子４９のベースが抵抗６２を介して接地端子に接続されている。

この構成により、制御回路４０ｅの出力端子Ｔ３がＨｉｇｈレベルでリレー動作制御素子４９がオンした後に、制御回路４０ｅの故障で出力端子Ｔ３がＨｉｇｈレベルを維持できなくなった場合でも、ＰＮＰトランジスタ６１が電流を流すことで、リレー動作制御素子４９は、オンし続けることができる。なお、制御回路４０ｅの出力端子Ｔ３がＬｏｗレベルになると、リレー動作制御素子４９はオフされる。これにより、
制御端子によってオンオフ制御可能な半導体素子からなるリレー動作制御素子４９を制御する制御回路４０ｅが故障しても、漏電の検出によって遮断したＡＣライン２を、遮断状態で維持することができる。なお、リレー動作制御素子４９が、制御回路４０ｅ内に内蔵されている場合でも、同様の動作となる。

以上説明したように、第１〜６の実施の形態は、ＡＣライン２に流れる電流の不平衡によって漏電を検出する漏電検出装置３０、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆであって、ＡＣライン２に流れる電流の不平衡を検出するＺＣＴ１１と、ＡＣライン２に直列に接続されたリレー１４と、ＺＣＴ１１によって不均衡が検出されると、リレー１４を動作させてＡＣライン２を遮断させるリレー動作制御素子４９とを具備し、リレー動作制御素子４９は、ＭＯＳＦＥＴもしくはＩＧＢＴで構成され、集積回路である制御部４０、４０ａ、４０ｂ、４０ｃ、４０ｄに内蔵されている。
この構成により、制御端子によってオンオフ制御可能な半導体素子であるＭＯＳＦＥＴやＩＧＢＴで構成されたリレー動作制御素子４９を簡単に集積回路に内蔵させることができ、外付け部品を削減して装置を小型化することができる。

さらに、第１〜３、５、６の実施の形態によれば、制御部４０、４０ａ、４０ｃ、４０ｄは、定電流が流れる定電流出力素子４３を備え、定電流出力素子４３を流れる定電流でリレー１４を動作させる。
この構成により、リレー用コイル１４ｃの両端電圧を一定にすることができるため、リレー用コイル１４ｃにコイル電流を供給するコンデンサ１６を小容量化することができ、装置を小型化することが可能になる。

さらに、第５、６の実施の形態によれば、制御部４０ｃ、４０ｄは、リレー１４の動作後に、リレー１４を動作させる定電流を低下させる。制御部４０ｃは、リレー１４の動作直後からタイマー５６に設定された所定時間後に、リレー１４を動作させる定電流を低下させる。制御部４０ｄは、リレー１４の動作後、ＡＣライン２の遮断を検出すると、リレー１４を動作させる定電流を低下させる。
この構成により、リレー接点１４ａ、１４ｃによるＡＣライン２の遮断が終わり、電流がそれほど必要としない遮断を保持する（Ｂ期間）には、コイル電流を低下させることができ、制御回路４０ｃの消費電力を削減することができる。

さらに、第３、４の実施の形態によれば、制御部４０ａ、４０ｂは、ＺＣＴ１１によって不均衡が検出されると、リレー動作制御素子１９をスイッチング動作させるパルス生成回路５２を備えている。
この構成により、リレー動作制御素子４９をスイッチング動作させることで、電流制御端子Ｔ６への定電流の流れ込みも間欠的に行われることになり、消費電力を削減することができる。

さらに、第１〜７の実施の形態によれば、漏電検出装置３０、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆは、ＡＣライン２の遮断を解消するリセット用スイッチ３１と、漏電を検出した後、リセット用スイッチ３１が操作されるまでは、リレー動作制御素子４９の状態を維持する状態維持回路として機能するラッチ回路４７とを備えている。
この構成により、リレー動作制御素子４９を、制御端子によってオンオフ制御可能な半導体素子で構成しても、リセット用スイッチ３１が操作されるまでは、リレー動作制御素子４９の状態を維持することができる。

さらに、第７の実施の形態によれば、状態維持回路として機能するラッチ回路４７が故障した場合に、リレー動作制御素子４９の状態を維持する第２の状態維持回路として機能するＰＮＰトランジスタ６１及び抵抗６２を備えている。
この構成により、状態維持回路として機能するラッチ回路４７が故障しても、リレー動作制御素子４９の状態を維持することができるため、安全を確保することができる。

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。

１ ＡＣ電源
２ ＡＣライン
１０ 漏電検出装置
１１ ＺＣＴ（零相変流器）
１１ａ コイル
１１ｂ 磁性体
１２ 制御回路
１３ サイリスタ
１４ リレー
１４ａ リレー接点
１４ｂ リレー接点
１４ｃ リレー用コイル
１５ 整流用ダイオード
１６ 平滑コンデンサ
１７ 電圧制限抵抗
１８ 電流制限抵抗
１９ ＬＥＤ
２０ 回生ダイオード
２１ ノイズ対策コンデンサ
２２ リセット用スイッチ
３０、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆ 漏電検出装置
３１ リセット用スイッチ
３２ 充電電流制限抵抗
３３ ダイオード
４０、４０ａ、４０ｂ、４０ｃ、４０ｄ、４０ｅ 制御回路
４１ 内部電源回路（Ｒｅｇ）
４２ 定電流基準素子
４３ 定電流出力素子
４４ 定電流用抵抗
４５ 閾電圧源
４６ コンパレータ
４７ ラッチ回路
４８ インバータ
４９ リレー動作制御素子
５０ 抵抗
５１ インバータ
５２ パルス生成回路
５３ 第１定電流回路
５４ 第２定電流回路
５５ 定電流切り替えスイッチ
５６ タイマー
５７ コンパレータ
５８ 基準電圧源
５９ ダイオード
６０ 平滑コンデンサ
６１ ＰＮＰトランジスタ
６２ 抵抗
Ｔ１ ＺＣＴ入力端子
Ｔ２ ＺＣＴ入力端子
Ｔ３ 出力端子
Ｔ４ Ｖｃｃ端子
Ｔ５ ＧＮＤ端子
Ｔ６ 電流制御端子
Ｔ７ リセット端子
Ｔ８ 内部電源出力端子

Claims (8)

1. ＡＣラインに流れる電流の不平衡によって漏電を検出する漏電検出装置であって、
   前記ＡＣラインに流れる電流の不平衡を検出する零相変流器と、
   前記ＡＣラインに直列に接続されたリレーと、
   前記零相変流器によって不均衡が検出されると、前記リレーを動作させて前記ＡＣラインを遮断させるリレー動作制御素子とを具備し、
   前記リレー動作制御素子は、ＭＯＳＦＥＴもしくはＩＧＢＴで構成され、集積回路に内蔵されていることを特徴とする漏電検出装置。
2. 前記集積回路は、定電流が流れる定電流出力素子を備え、前記定電流出力素子を流れる定電流で前記リレーを動作させることを特徴とする請求項１記載の漏電検出装置。
3. 前記集積回路は、前記リレーの動作後に、前記リレーを動作させる定電流を低下させることを特徴とする請求項２記載の漏電検出装置。
4. 前記集積回路は、前記リレーの動作直後から所定時間後に、前記リレーを動作させる定電流を低下させることを特徴とする請求項３記載の漏電検出装置。
5. 前記集積回路は、前記リレーの動作後、前記ＡＣラインの遮断を検出すると、前記リレーを動作させる定電流を低下させることを特徴とする請求項３記載の漏電検出装置。
6. 前記集積回路は、前記零相変流器によって不均衡が検出されると、前記リレー動作制御素子をスイッチング動作させるパルス生成回路を具備することを特徴とする請求項１乃至５のいずれかに記載の漏電検出装置。
7. 前記ＡＣラインの遮断を解消するリセット用スイッチと、
   漏電を検出した後、前記リセット用スイッチが操作されるまでは、前記リレー動作制御素子の状態を維持する状態維持回路とを具備することを特徴とする請求項１乃至６のいずれかに記載の漏電検出装置。
8. 前記状態維持回路が故障した場合に、前記リレー動作制御素子の状態を維持する第２の状態維持回路を具備することを特徴とする請求項１乃至６のいずれかに記載の漏電検出装置。

Images