JP2017060003A - 撮像装置及び撮像システム - Google Patents

Abstract

【課題】高感度且つ低ノイズを実現可能な撮像装置及び撮像システムを提供する。
【解決手段】撮像装置は、半導体基板に積層された薄膜によって形成された複数の光電変換部３０により光電変換を行う積層型の撮像装置であって、リセットトランジスタ３１と、第１増幅トランジスタ３３と、第１転送トランジスタ３４と、キャパシタ３５と、第２転送トランジスタと３９、第２増幅トランジスタ３８と、選択トランジスタ３９と、を光電変換部３００毎に有する。第１増幅トランジスタは３３、光電変換部３０が出力する信号を増幅させる。キャパシタ３５は、第１増幅トランジスタ３３が出力した信号を保持する。第２増幅トランジスタ３８は、キャパシタ３５が保持した信号、又は第２転送トランジスタ３８が転送した信号を増幅させる。選択トランジスタ３９は、第２増幅トランジスタ３８が出力した信号を出力信号として選択する。
【選択図】図３

Description

本発明の実施形態は、撮像装置及び撮像システムに関する。

近年、有機もしくは無機材料からなる光電変換膜を積層したＣＭＯＳイメージセンサの開発が各所で行われている。一般的に、光電変換膜によって光電変換した信号は、ＣＭＯＳ回路からなる読出し回路によって画素行毎に読み出されるが、積層型センサの課題として、光電変換膜部において発生した電荷を完全に電荷−電圧変換部へ転送できないために、転送時にランダムノイズが生じてしまうという課題があり、このノイズを低減するために、リセット時の信号出力が一定となるようにフィードバックを用いる方法や、信号電圧を蓄積するなどの方法が提案されている。

特開２０１２−１９１６７号公報 特開２０１４−７８８６９号公報

しかしながら、これらの方法では、積分時間を一定に保つことができない、リセット時に生じるランダムノイズを完全に抑圧することができない、といったことがあった。本発明が解決しようとする課題は、信号電荷の転送ノイズを抑制するとともに、リセット時のノイズを低減することで、微細画素においても高感度且つ低ノイズを可能にすることができる撮像装置及び撮像システムを提供することである。

実施形態の撮像装置は、半導体基板に積層された薄膜によって形成された複数の光電変換部により光電変換を行う積層型の撮像装置であって、リセットトランジスタと、第１増幅トランジスタと、第１転送トランジスタと、キャパシタと、第２転送トランジスタと、第２増幅トランジスタと、選択トランジスタと、を光電変換部毎に有する。リセットトランジスタは、光電変換部が出力する信号をリセットする。第１増幅トランジスタは、光電変換部が出力する信号を増幅させる。第１転送トランジスタは、リセットトランジスタがリセットを行う場合に、第１増幅トランジスタの出力をリセットトランジスタに向けて転送する。キャパシタは、第１増幅トランジスタが出力した信号を保持する。第２転送トランジスタは、第１増幅トランジスタが出力した信号をキャパシタに向けて転送する。第２増幅トランジスタは、キャパシタが保持した信号、又は第２転送トランジスタが転送した信号を増幅させる。選択トランジスタは、第２増幅トランジスタが出力した信号を出力信号として選択する。

実施形態にかかる撮像装置の概要を示す図。 実施形態にかかる撮像装置を備える集積回路の外観の概要を示す斜視図。 画素領域及びその周辺の構成例と配置の一部を模式的に示す図。 実施形態にかかる撮像装置の駆動例を示すタイミングチャート。 実施形態にかかる撮像装置の第１変形例における画素領域及びその周辺の構成例と配置の一部を模式的に示す図。 実施形態にかかる撮像装置の第２変形例における画素領域及びその周辺の構成例と配置の一部を模式的に示す図。 光電変換部が表面照射型積層フォトダイオードである実施形態にかかる撮像装置の断面図。 半導体基板にフォトダイオードが形成された実施形態にかかる撮像装置の断面図。 光電変換部が裏面照射型積層フォトダイオードである実施形態にかかる撮像装置の断面図。 実施形態にかかる撮像装置の第１変形例の断面例を示す図。 実施形態にかかる撮像装置の第２変形例の断面例を示す図。 第１比較例の撮像装置における画素及びその周辺の構成例と配置の一部を模式的に示す図。 第２比較例の撮像装置における画素及びその周辺の構成例と配置の一部を模式的に示す図。 実施形態にかかる撮像システムとしての携帯端末の概要を示す図。 実施形態にかかる撮像システムとしての移動体の概要を示す図。

（実施形態）
図１は、実施形態にかかる撮像装置１０の概要を示す図である。撮像装置１０は、例えばＣＭＯＳ回路等を構成された半導体基板（シリコンなど）に有機光電変換膜が積層された積層型の固体撮像素子（イメージセンサ）であり、制御部１２、画素領域３及び読出部（出力部）５を有する。画素領域３及び読出部５に入力される各制御信号は、制御部１２が出力している。

画素領域３は、例えば有機光電変換膜によって形成された後述する光電変換部３０（図３参照）を備えた画素が二次元方向にそれぞれ複数配列されている。読出部５は、画素領域３に配列された画素それぞれから信号を読み出し、外部へ信号を出力する出力部となっている。また、読出部５は、例えば各画素のリセット信号と画像信号とを用いて相関二重サンプリング（ＣＤＳ）を行うＣＤＳ部（後述する読出回路５２など）を備え、画像信号をＡ／Ｄ変換するＡ／Ｄ変換器や、その他の信号処理部などを有していてもよい。制御部１２は、画素領域３及び読出部５に対し、動作のタイミングなどを後述する各制御信号（パルス）によって制御する。

図２は、撮像装置１０を備える集積回路１００の外観の概要を示す斜視図である。集積回路１００は、撮像装置１０をパッケージ２０内に封止している。

次に、画素領域３の構成例について詳述する。図３は、画素領域３及びその周辺の構成例と配置の一部を模式的に示す図である。画素領域３は、例えば１万〜数千万個の画素が２次元方向に配列されるが、図３においては２つの画素とその周辺が示されている。以下、対応関係にある複数の構成に対し、１，２、及びａ，ｂなどを付して区別することがある。また、ＶＤＤは正電源電圧が印加される端子であり、ＶＳＳは負電源電圧が印加される端子である。

例えば、光電変換部３０、リセットトランジスタ３１、第１フローティングディフュージョン３２、第１増幅トランジスタ３３、第１転送トランジスタ３４、キャパシタ３５、第２転送トランジスタ３６、第２フローティングディフュージョン３７、第２増幅トランジスタ３８、及び選択トランジスタ３９は、１つの画素を構成する。ただし、画素の構成はこれに限定されない。画素の機能及び動作については後述する。

トランジスタ（負荷定電流源トランジスタ：ＬＴａ）４０、及びトランジスタ（負荷定電流源トランジスタ：ＬＴｂ）４１は、それぞれ列毎に設けられた定電流源となっている。端子ＬＴ＿ＢＩＡＳは、負荷定電流源用のバイアス電圧（ＤＣレベル）が印加される。

アンプ５０は、画素のリセットレベル（リセット信号）をリセットトランジスタ３１に向けてフィードバックさせるフィードバックリセット用の差動アンプ（ＦＢＲ ＡＭＰ）である。読出回路５２は、相関二重サンプリング（ＣＤＳ）用の差動アンプ（ＣＤＳ ＡＭＰ）を備え、制御部１２の制御に応じて、複数の画素それぞれの信号を順次に読み出し、アナログＣＤＳ後の画素信号Ｖｃｄｓを出力する。ＣＤＳ＿Ｓ／Ｈは、ＣＤＳを行う場合のサンプル・アンド・ホールドを制御する信号が入力される端子である。ＣＬＵＭＰは、ＣＤＳを行う場合のクランプを制御する信号が入力される端子である。ＶＳＩＧ（ＶＯＵＴ）は、画素信号出力端子である。ＨＳＲは、水平信号選択パルス用（水平シフトレジスタ出力）の端子である。なお、アンプ５０及び読出回路５２は、例えば読出部５（図１）に配置されている。

次に、画素について説明する。上述したように、各画素は、それぞれ光電変換部３０を備える。光電変換部３０は、半導体基板に積層された例えば有機光電変換膜などの薄膜によって形成され、予め定められた範囲の波長の光に感度をもち、入射された光に対して光電変換を行う積層型フォトダイオードである。

なお、１つの光電変換部（ＰＤ）３０は、図３に模式的に示すように、１つの画素形成領域３００を占めるように半導体基板の上層に積層されている。一方、リセットトランジスタ３１、第１フローティングディフュージョン（ＦＤ）３２、第１増幅トランジスタ３３、第１転送トランジスタ３４、キャパシタ３５、第２転送トランジスタ３６、第２フローティングディフュージョン（ＦＤ）３７、第２増幅トランジスタ３８、及び選択トランジスタ３９は、半導体基板に形成されており、１つの光電変換部３０が占める画素形成領域３００の下層に配置されている（図７参照）。なお、キャパシタ３５は、半導体基板に積層される積層容量として、例えばメタル間に形成される誘電膜などによって構成されてもよい。

リセットトランジスタ３１は、寄生容量ＦＤａを含む第１フローティングディフュージョン３２をリセットする。ＦＢＧは、アンプ５０によるフィードバックリセットを行う場合にリセットトランジスタ３１のゲートに印加される信号が入力される端子である。第１フローティングディフュージョン３２は、寄生容量ＦＤａによって電荷電圧変換を行う。Ｖａは、第１フローティングディフュージョン３２の電位を示す。

第１増幅トランジスタ（ＡＭＰａ）３３は、第１フローティングディフュージョン３２が変換した電圧を増幅させる。Ｖｂは、トランジスタ４０によって第１増幅トランジスタ３３が出力する電位を示す。第１転送トランジスタ３４は、リセットトランジスタ３１がリセットを行う場合に、アンプ５０を介して、第１増幅トランジスタ３３の出力をリセットトランジスタ３１に向けて転送する。ＳＥＬそれぞれは、選択された場合に出力することを制御する信号が入力される端子である。

なお、アンプ５０の反転入力端子（−）は、第１転送トランジスタ３４それぞれとトランジスタ４０との間に接続されており、光電変換部３０が出力した信号が反転入力されるようになっている。また、アンプ５０の非反転入力端子（＋）には、所定の基準電圧ＶＲＥＦ（ＤＣレベル）が供給されている。アンプ５０の出力端子は、リセットトランジスタ３１それぞれのドレインに接続されている。そして、アンプ５０は、光電変換部３０が出力する信号に重畳する熱ノイズ（ｋＴＣノイズ）を逆相に変換した信号（Ｖｒｓｔ）をリセットトランジスタ３１のドレインに負帰還させる。つまり、アンプ５０は、リセットトランジスタ３１のソースで発生したｋＴＣノイズをリセットトランジスタ３１のドレインに負帰還させることによって相殺させている。

キャパシタ（ＳＣ）３５は、第１増幅トランジスタ３３が出力した信号を保持する信号保持キャパシタである。第２転送トランジスタ３６は、第１増幅トランジスタ３３が出力した信号をキャパシタ３５に向けて転送する。ＳＨＧは、第２転送トランジスタ３６によってキャパシタ３５に信号をサンプル・アンド・ホールドさせることを制御する信号が入力される端子である。

第２フローティングディフュージョン３７は、寄生容量ＦＤｂを含んで第１フローティングディフュージョン３２と同様の構成になっており、キャパシタ３５に接続されている。Ｖｃは、第２フローティングディフュージョン３７の電位であり、キャパシタ３５が保持する信号である。第２増幅トランジスタ（ＡＭＰｂ）３８は、キャパシタ３５が保持した信号、又は第２転送トランジスタ３６が転送した信号を増幅させる。Ｖｄは、トランジスタ４１によって第２増幅トランジスタ３８が出力する電位を示す。選択トランジスタ３９は、第２増幅トランジスタ３８が出力した信号を読出回路５２に対する出力信号として選択する。

なお、画素領域３においては、例えばリセットトランジスタ３１、第１フローティングディフュージョン３２、第１増幅トランジスタ３３及び第１転送トランジスタ３４を含むレイアウトと、第２転送トランジスタ３６、第２フローティングディフュージョン３７、第２増幅トランジスタ３８及び選択トランジスタ３９を含むレイアウトとが対応関係にあるように配置されている。

また、光電変換部３０が表面照射型（ＦＳＩ）積層フォトダイオードである場合には、図７の断面例に示したように、光電変換部３０が上部電極と下部電極の間に挟まれて半導体基板４００の上部に積層される。また、図８の断面例に示したように、撮像装置１０は、半導体基板４００に後述するフォトダイオード４２が形成されてもよい。また、光電変換部３０が裏面照射型（ＢＳＩ）積層フォトダイオードである場合には、図９の断面例に示したように、光電変換部３０が上部電極と下部電極の間に挟まれて半導体基板４００の下部に積層される。

次に、撮像装置１０の動作について説明する。図４は、撮像装置１０の駆動例を示すタイミングチャートである。信号パルスＨＤは、水平駆動期間（１Ｈ）を定義している。また、水平駆動期間には、画素のリセットを行う電子シャッター選択行（ＥＳ行：リセット行）と、画素信号を読み出す信号読出し行（ＲＯ行）とが設けられており、電子シャッター選択行と信号読出し行との間が露光時間（電荷蓄積動作）となっている。図４において、図３に示した撮像装置１０の各端子（ノード）の信号レベルは、電子シャッター選択行ではＥＳ＿を付し、信号読出し行ではＲＯ＿を付してある。

まず、電子シャッター選択行に関して説明する。端子ＳＥＬａに印加される制御パルスＥＳ＿ＳＥＬａにより、リセット行における第１増幅トランジスタ３３が選択される。第１増幅トランジスタ３３がＥＳ＿ＳＥＬａによって選択されている期間内に、端子ＦＢＧにはリセットトランジスタ３１のゲートを制御するＥＳ＿ＦＢＧが印加される。このとき、ＥＳ＿ＦＢＧのパルスはテーパ形状にされており、リセット・ゲート（リセットトランジスタ３１）が閉まるときにＥＳ＿Ｖａに生じるｋＴＣノイズが低減されている。

リセット・ゲートが閉まった後、第１増幅トランジスタ３３とトランジスタ４０により生じたＥＳ＿Ｖｂの電位は、端子ＳＨＧに印加される制御パルスＥＳ＿ＳＨＧにより第２転送トランジスタ３６がキャパシタ３５に転送し、ＥＳ＿Ｖｃ（リセット電位）として保持される。このように光電変換部３０（ＰＤ）のリセット動作が完了すると、光電変換部３０は電荷蓄積動作を開始する。

次に、信号読出し行に関して説明する。端子ＳＥＬｂに印加される制御パルスＲＯ＿ＳＥＬｂにより、信号読出し行における第２増幅トランジスタ３８が選択される。キャパシタ３５に保持されたリセット電位ＲＯ＿Ｖｃは、第２増幅トランジスタ３８とトランジスタ４１により電位ＲＯ＿Ｖｄに変換された後、選択トランジスタ３９が選択されると端子垂直信号線に電位Ｖｓｉｇ（リセット信号）として現れる。

電位Ｖｓｉｇは、端子ＣＤＳ＿Ｓ／Ｈに印加されたＣＤＳサンプル・アンド・ホールド制御パルスにより、カップリング容量を介してＣＤＳ用の差動アンプ（即ち読出回路５２）に入力される。このとき、ＣＤＳ用の差動アンプの入出力は、端子ＣＬＵＭＰに印加されたＣＬＵＭＰパルスにより短絡されている。また、ＣＤＳ用の差動アンプに入力された信号は、端子ＶＲＥＦに印加される基準電圧ＶＲＥＦにリセット・レベルとしてクランプされる。

次いで、端子ＳＥＬａに印加されるＲＯ＿ＳＥＬａにより、信号読出し行における第１増幅トランジスタ３３が選択されて動作する。光電変換部３０に蓄積された電荷は、第１フローティングディフュージョン３２のＦＤａにより電圧ＲＯ＿Ｖａに変換され、第１増幅トランジスタ３３により増幅されて電位ＲＯ＿Ｖｂとなる。電位ＲＯ＿Ｖｂは、端子ＳＨＧに印加されるＳＨＧパルスによって第２増幅トランジスタ３８に入力され、電位ＲＯ＿Ｖｄに変換された後、端子垂直信号線に電位Ｖｓｉｇ（画像信号）として現れる。

電位Ｖｓｉｇ（画像信号）は、ＣＤＳ＿Ｓ／ＨパルスによってＣＤＳ用の差動アンプに入力されると、ＣＤＳ後の信号レベル（Ｖｃｄｓ）として保持される。その後、ＣＤＳ用の差動アンプに保持された信号は、端子ＨＳＲに印加された水平信号選択パルス（水平シフトレジスタ出力）であるＨＳＲにより、画素信号Ｖｃｄｓとして端子ＶＯＵＴに順次出力される。なお、撮像装置１０は、アンプ５０が出力する信号Ｖｒｓｔをリセット信号とみなしてＣＤＳを行い、キャパシタ３５に画像信号を保持させてグローバルシャッタを実現するように構成されてもよい。

このように、実施形態にかかる撮像装置１０は、光電変換部３０が半導体基板に積層された薄膜によって形成されているので、ケラレなどの影響を防止して高感度化され、キャパシタ３５をＣＤＳに用いることが可能にされているので、低ノイズ化が可能になっている。

（第１変形例）
次に、撮像装置１０の第１変形例について説明する。図５は、撮像装置１０の第１変形例における画素領域３及びその周辺の構成例と配置の一部を模式的に示す図である。撮像装置１０の第１変形例において、例えば、光電変換部３０、リセットトランジスタ３１ａ、第１増幅トランジスタ３３、第１転送トランジスタ３４、キャパシタ３５、第２転送トランジスタ３６ａ、第２増幅トランジスタ３８、及び選択トランジスタ３９は、１つの画素を構成する。

図５に示した撮像装置１０の第１変形例は、図３に示した撮像装置１０に対して、リセットトランジスタ３１ａ及び第２転送トランジスタ３６ａが半導体基板に積層されるＴＦＴ（薄膜トランジスタ：Thin Film Transistor）として構成されている点が異なる。図１０は、撮像装置１０の第１変形例の断面例を示す図である。例えば、光電変換部３０、リセットトランジスタ３１ａ、第２転送トランジスタ３６ａ及びキャパシタ３５が、半導体基板の上方に積層されている。また、撮像装置１０の第１変形例には、図３に示した第１フローティングディフュージョン３２及び第２フローティングディフュージョン３７が形成されていない。なお、上述した構成部分と実質的に同じものには、同一の符号が付してある。

このように、撮像装置１０の第１変形例では、撮像装置１０に対して、半導体基板に形成されるトランジスタが占有する面積が縮小され、キャパシタ３５からのリーク電流が低減されている。また、撮像装置１０の第１変形例では、第１フローティングディフュージョン３２及び第２フローティングディフュージョン３７が形成されていないため、半導体基板から光電変換部３０へのノイズが低減されている。

（第２変形例）
次に、撮像装置１０の第２変形例について説明する。図６は、撮像装置１０の第２変形例における画素領域３及びその周辺の構成例と配置の一部を模式的に示す図である。撮像装置１０の第２変形例は、図３に示した撮像装置１０の各構成に加えて、光電変換部３０が占める画素形成領域３００それぞれの下層の半導体基板にフォトダイオード（ＰＤ）４２、第３転送トランジスタ４３、第４転送トランジスタ４４、キャパシタ４５、第５転送トランジスタ４６、及び第６転送トランジスタ４７が形成されている。そして、光電変換部３０及びフォトダイオード４２は、それぞれ第１増幅トランジスタ３３及び第２増幅トランジスタ３８を順次に共用するようにされている。図１１は、撮像装置１０の第２変形例の断面例を示す図である。

より詳細には、フォトダイオード４２は、光電変換部３０の下層の半導体基板に形成されて、光電変換部３０が透過させた光を光電変換する。また、１つの光電変換部３０が占める画素形成領域３００の下層に複数のフォトダイオード４２が形成され、光電変換部３０と複数のフォトダイオード４２が第１増幅トランジスタ３３及び第２増幅トランジスタ３８を順次に共用するようにされてもよい。例えば、光電変換部３０が近赤外光に感度をもち、１つの画素形成領域３００の下層にベイヤー配列の複数のフォトダイオード４２が形成されてもよい。

第３転送トランジスタ４３は、転送ゲート信号（ＴＧａ）により、光電変換部３０が蓄積した電荷を第１フローティングディフュージョン３２へ転送する。第４転送トランジスタ４４は、転送ゲート信号（ＴＧｂ）により、フォトダイオード４２が蓄積した電荷を第１フローティングディフュージョン３２へ転送する。

キャパシタ４５は、例えばフォトダイオード４２が光電変換し、第１増幅トランジスタ３３が増幅させた信号を保持する。なお、キャパシタ４５は、半導体基板に積層される積層容量として、例えばメタル間に形成される誘電膜などによって構成されてもよい。第５転送トランジスタ４６は、転送ゲート信号（ＴＧａ）により、キャパシタ３５に対する信号の転送を切替える。第６転送トランジスタ４７は、転送ゲート信号（ＴＧｂ）により、キャパシタ４５に対する信号の転送を切替える。

このように、撮像装置１０の第２変形例では、画素形成領域３００に複数の画素が配置され、例えば光電変換部３０とフォトダイオード４２とが積層されているので、フォトダイオード４２のサイズが光電変換可能な限界に近付けられても、高感度化が可能になっている。

次に、比較例の撮像装置について説明する。図１２は、第１比較例の撮像装置（ＣＭＯＳイメージセンサ）における画素及びその周辺の構成例と配置の一部を模式的に示す図である。第１比較例の撮像装置は、破線で囲まれた画素毎に、シリコンに形成されたフォトダイオード（ＰＤ）、転送トランジスタ、リセットトランジスタ、フローティングディフュージョン（ＦＤ）、増幅トランジスタ（ＡＭＰ）及び選択トランジスタが設けられている。第１比較例の撮像装置は、選択トランジスタによって選択された画素毎に、フォトダイオード（ＰＤ）が光電変換した画素信号を、垂直信号線を介して出力する。

図１３は、第２比較例の撮像装置（ＣＭＯＳイメージセンサ）における画素及びその周辺の構成例と配置の一部を模式的に示す図である。第２比較例の撮像装置は、フィードバックリセット付きの積層型ＣＭＯＳイメージセンサであり、破線で囲まれた画素毎に、積層された光電変換膜（ＰＤ）と、シリコン基板に形成された転送トランジスタ、リセットトランジスタ、フローティングディフュージョン（ＦＤ）、増幅トランジスタ（ＡＭＰ）及び選択トランジスタとが設けられている。

第２比較例の撮像装置は、選択トランジスタによって選択された画素毎に、信号をフィードバックさせてリセットを行い、光電変換膜（ＰＤ）が光電変換した画素信号を、垂直信号線を介して出力する。ただし、第２比較例の撮像装置は、画素毎に１つの光電変換膜（ＰＤ）が光電変換した信号を１つの増幅トランジスタＡＭＰが増幅させる構成となっている。

次に、実施形態にかかる撮像装置１０を備えて画像を撮像する撮像システムについて説明する。図１４は、実施形態にかかる撮像システムとしての携帯端末９００の概要を示す図である。携帯端末９００は、携帯端末本体１１０に集積回路１００と、信号処理部２００とが実装されている。信号処理部２００は、例えば集積回路１００が有する撮像装置１０が出力する画像信号を画像処理する。携帯端末９００は、ネットワークを介して通信を行う機能を備えていてもよい。このように、携帯端末９００は、撮像装置１０が撮像した画像を処理するので、高感度且つ低ノイズの画像を処理することができる。

図１５は、実施形態にかかる撮像システムとしての移動体９１０の概要を示す図である。移動体９１０は、例えば自動車であり、自動車本体１２０に集積回路１００と、信号処理部２１０とが実装されている。信号処理部２１０は、例えば集積回路１００が有する撮像装置１０が出力する画像信号を画像処理する。このように、移動体９１０は、撮像装置１０が撮像した画像を処理するので、高感度且つ低ノイズの画像を処理することができる。

また、本発明のいくつかの実施形態を複数の組み合わせによって説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規の実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

３ 画素領域
５ 読出部
１０ 撮像装置
１２ 制御部
２０ パッケージ
３０ 光電変換部
３１,３１ａ リセットトランジスタ
３２ 第１フローティングディフュージョン
３３ 第１増幅トランジスタ
３４ 第１転送トランジスタ
３５,４５ キャパシタ
３６,３６ａ 第２転送トランジスタ
３７ 第２フローティングディフュージョン
３８ 第２増幅トランジスタ
３９ 選択トランジスタ
４０,４１ トランジスタ
４２ フォトダイオード
４３ 第３転送トランジスタ
４４ 第４転送トランジスタ
４６ 第５転送トランジスタ
４７ 第６転送トランジスタ
５０ アンプ
５２ 読出回路
１００ 集積回路
２００,２１０ 信号処理部
３００ 画素形成領域
４００ 半導体基板
９００ 携帯端末
９１０ 移動体

Claims (8)

1. 半導体基板に積層された薄膜によって形成された複数の光電変換部により光電変換を行う積層型の撮像装置であって、
   前記光電変換部が出力する信号をリセットするリセットトランジスタと、
   前記光電変換部が出力する信号を増幅させる第１増幅トランジスタと、
   前記リセットトランジスタがリセットを行う場合に、前記第１増幅トランジスタの出力を前記リセットトランジスタに向けて転送する第１転送トランジスタと、
   前記第１増幅トランジスタが出力した信号を保持するキャパシタと、
   前記第１増幅トランジスタが出力した信号を前記キャパシタに向けて転送する第２転送トランジスタと、
   前記キャパシタが保持した信号、又は前記第２転送トランジスタが転送した信号を増幅させる第２増幅トランジスタと、
   前記第２増幅トランジスタが出力した信号を出力信号として選択する選択トランジスタと、
   を前記光電変換部毎に有する撮像装置。
2. 前記光電変換部毎に、リセット時に出力されたリセット信号と、光電変換時に出力された画像信号とを用いて、相関二重サンプリングを行った結果を出力する出力部と、
   前記光電変換部それぞれが前記出力部に対して前記リセット信号と前記画像信号とを出力するように制御する制御部と、
   を有する請求項１に記載の撮像装置。
3. 前記リセットトランジスタは、
   前記半導体基板に形成されている
   請求項１に記載の撮像装置。
4. 前記リセットトランジスタは、
   前記半導体基板に積層された薄膜によって形成されている
   請求項１に記載の撮像装置。
5. 前記キャパシタは、
   前記半導体基板に形成されている
   請求項１に記載の撮像装置。
6. 前記キャパシタは、
   前記半導体基板に積層されるように形成されている
   請求項１に記載の撮像装置。
7. １つの前記光電変換部が占める領域に重なる前記半導体基板の領域それぞれに、光電変換を行う１つ以上のフォトダイオードを有し、
   前記第１増幅トランジスタ及び前記第２増幅トランジスタは、
   前記光電変換部毎に、前記光電変換部が出力する信号と、１つ以上の前記フォトダイオードが出力する信号とを順次に増幅させる
   請求項１に記載の撮像装置。
8. 請求項１に記載の撮像装置と、
   前記撮像装置が出力する信号を処理する信号処理部と、
   を有する撮像システム。

Images