JP2017058870A - メモリ制御装置及びメモリ制御方法 - Google Patents
メモリ制御装置及びメモリ制御方法 Download PDFInfo
- Publication number
- JP2017058870A JP2017058870A JP2015182116A JP2015182116A JP2017058870A JP 2017058870 A JP2017058870 A JP 2017058870A JP 2015182116 A JP2015182116 A JP 2015182116A JP 2015182116 A JP2015182116 A JP 2015182116A JP 2017058870 A JP2017058870 A JP 2017058870A
- Authority
- JP
- Japan
- Prior art keywords
- block
- read
- pages
- monitoring
- monitoring target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
Description
次に、メモリ100に対して読出アクセスが為された場合に、メモリコントローラ20が実行する動作について説明する。
監視対象閾値TM1と同一値を用いるようにしても良い。これにより、当該ブロックは、集中監視対象ブロックとして登録されることになり、直ちに集中監視処理が施されるようになる。
尚、図5(a)〜図5(c)では、リードディスターブの影響を受ける範囲が隣接する1ページ分だけとなっているが、隣接する2ページ分、或いは隣接する3ページ分以上を、リードディスターブの影響を受ける範囲と捉えて加算値ADを設定するようにしても良い。この際、読出対象となったページから遠いページほど、掛かるストレスが弱いので、読出対象となったページからの距離に応じて、隣接する複数のページに対応させて加算する加算値ADの値を設定するようにしても良い。つまり、読出対象となったページから遠いページほど加算値ADの値を小さくするのである。
20 メモリコントローラ
22 誤り検出部
23 読出回数カウンタ
24 読出回数補正部
27 優先監視対象登録部
30 優先監視部
SA 優先監視リスト領域
Claims (6)
- 複数のページが配置されてなるブロックが複数形成されている半導体メモリに対してデータの読出又は書込を行うメモリ制御装置であって、
前記データの読出によって読出対象となるブロックから読み出されたページの数を読出回数として前記ブロック毎に計数する読出回数カウンタと、
前記読出回数に基づき、複数の前記ブロックのうちから誤り検査の監視対象となるブロックを監視対象ブロックとして選定する監視対象登録部と、
前記読出対象となった前記ブロック又は前記監視対象ブロックからデータを読み出し、読み出されたデータに対して誤り検出処理を施して得られた誤りビットの数をブロック毎に計数する監視処理を実行する監視部と、
前記監視対象ブロックに対応した前記誤りビットの数が所定の第1のエラー閾値より大きい場合に前記監視対象ブロックに対してリフレッシュ処理を施すリフレッシュ部と、
前記読出回数を補正する読出回数補正部と、を有し、
前記読出回数補正部は、
前記読出対象となるブロック内において互いに隣接するページから順に読み出しが為される場合には前記読出対象となるページの数に対応した値を前記読出回数に加算し、前記読出対象となるブロック内において前記読出対象となるページ同士の間隔がnページ(nは2以上の整数)分未満となる場合には所定の固定値を前記読出回数に加算することを特徴とするメモリ制御装置。 - 前記監視対象登録部は、前記複数のブロックのうちから、第1の監視閾値より大きい値を有する前記読出回数に対応したブロックを前記監視対象ブロックとして選定し、
前記監視部は、前記読出対象となった前記ブロックに対応した前記読出回数が前記第1の監視閾値よりも大なる第2の監視閾値よりも大きい場合に前記読出対象となった前記ブロックに前記監視処理を実行し、
前記読出回数補正部は、前記読出対象となった前記ブロックに対応した前記誤りビットの数が前記第1のエラー閾値より小なる第2のエラー閾値よりも大きい場合には、前記読出対象となった前記ブロックに対応した前記読出回数の値を前記第2の監視閾値の値に置換することを特徴とする請求項1記載のメモリ制御装置。 - 前記監視対象登録部は、前記複数のブロックのうちから、前記読出回数が前記第1の監視対象閾値より大となる第1の条件と、前記誤りビット数が第3のエラー閾値より大で
ある第2の条件と、前記リフレッシュ処理の実行回数が所定の実行回数閾値より大であ
る第3の条件のうちの少なくとも1つの条件を満たしたブロックを前記監視対象ブロックとして選定し、前記監視対象ブロックを示す情報を前記半導体メモリに書き込み、
前記監視部は、電源投入に応じて前記半導体メモリから前記監視対象ブロックを示す情報を読み出し、前記情報によって示される前記優先監視対象ブロックに対して前記監視処理を施すことを特徴とする請求項1又は2記載のメモリ制御装置。 - 前記第1のエラー閾値は、誤り訂正が可能な誤りビット数の上限値であることを特徴とする請求項1〜3のいずれか1に記載のメモリ制御装置。
- 前記半導体メモリはNAND型のフラッシュメモリであることを特徴とする請求項1〜4のいずれか1に記載のメモリ制御装置。
- 複数のページが配置されてなるブロックが複数形成されている半導体メモリに対してデータの読出又は書込を行うメモリ制御方法であって、
前記データの読出によって読出対象となるブロックから読み出されたページの数を読出回数としてブロック毎に計数し、
前記読出回数に基づき、複数の前記ブロックのうちから誤り検査の監視対象となるブロックを監視対象ブロックとして選定し、
前記読出対象となった前記ブロック又は前記監視対象ブロックからデータを読み出し、読み出されたデータに対して誤り検出処理を施して得られた誤りビットの数を前記ブロック毎に計数し、
前記監視対象ブロックに対応した前記誤りビットの数が所定の第1のエラー閾値より大きい場合に前記監視対象ブロックに対してリフレッシュ処理を行い、
前記読出対象となるブロック内において互いに隣接するページから順に読み出しが為される場合には前記読出対象となるページの数に対応した値を前記読出回数に加算し、前記読出対象となるブロック内において前記読出対象となるページ同士の間隔がnページ(nは2以上の整数)分未満となる場合には所定の固定値を前記読出回数に加算することを特徴とするメモリ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015182116A JP6523114B2 (ja) | 2015-09-15 | 2015-09-15 | メモリ制御装置及びメモリ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015182116A JP6523114B2 (ja) | 2015-09-15 | 2015-09-15 | メモリ制御装置及びメモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017058870A true JP2017058870A (ja) | 2017-03-23 |
JP6523114B2 JP6523114B2 (ja) | 2019-05-29 |
Family
ID=58390438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015182116A Active JP6523114B2 (ja) | 2015-09-15 | 2015-09-15 | メモリ制御装置及びメモリ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6523114B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019160197A (ja) * | 2018-03-16 | 2019-09-19 | 富士通株式会社 | ストレージ装置,制御プログラムおよび制御方法 |
CN110531922A (zh) * | 2018-05-23 | 2019-12-03 | 爱思开海力士有限公司 | 存储器系统、控制器及其操作方法 |
US10854302B2 (en) | 2018-03-19 | 2020-12-01 | Toshiba Memory Corporation | Memory system and memory control method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293579A (ja) * | 2007-05-24 | 2008-12-04 | Mega Chips Corp | メモリアクセスシステム |
JP2010160816A (ja) * | 2010-03-29 | 2010-07-22 | Toshiba Corp | 半導体記憶装置の制御方法 |
JP2013117840A (ja) * | 2011-12-02 | 2013-06-13 | Mega Chips Corp | メモリアクセス制御装置および方法 |
JP2014235757A (ja) * | 2013-05-30 | 2014-12-15 | 株式会社東芝 | コントローラ |
-
2015
- 2015-09-15 JP JP2015182116A patent/JP6523114B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293579A (ja) * | 2007-05-24 | 2008-12-04 | Mega Chips Corp | メモリアクセスシステム |
JP2010160816A (ja) * | 2010-03-29 | 2010-07-22 | Toshiba Corp | 半導体記憶装置の制御方法 |
JP2013117840A (ja) * | 2011-12-02 | 2013-06-13 | Mega Chips Corp | メモリアクセス制御装置および方法 |
JP2014235757A (ja) * | 2013-05-30 | 2014-12-15 | 株式会社東芝 | コントローラ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019160197A (ja) * | 2018-03-16 | 2019-09-19 | 富士通株式会社 | ストレージ装置,制御プログラムおよび制御方法 |
US10854302B2 (en) | 2018-03-19 | 2020-12-01 | Toshiba Memory Corporation | Memory system and memory control method |
CN110531922A (zh) * | 2018-05-23 | 2019-12-03 | 爱思开海力士有限公司 | 存储器系统、控制器及其操作方法 |
CN110531922B (zh) * | 2018-05-23 | 2023-06-13 | 爱思开海力士有限公司 | 存储器系统、控制器及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6523114B2 (ja) | 2019-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7074519B2 (ja) | メモリシステム、および、メモリ制御方法 | |
US20170345489A1 (en) | Solid state storage device using state prediction method | |
JP5815388B2 (ja) | メモリアクセス制御装置および方法 | |
US9514843B2 (en) | Methods for accessing a storage unit of a flash memory and apparatuses using the same | |
US9535785B2 (en) | ECC method for flash memory | |
JPWO2008078529A1 (ja) | 試験装置および試験方法 | |
US10586601B2 (en) | Semiconductor memory device and read control method thereof | |
US20130159798A1 (en) | Non-volatile memory device and operating method thereof | |
JP2019192316A (ja) | 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法 | |
JP6523114B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
KR20150090414A (ko) | 에러 정정 동작을 수행하는 반도체 장치 | |
JP5604313B2 (ja) | メモリアクセス制御装置 | |
JP2012133832A (ja) | 不揮発性半導体記憶装置、及び読み出し電圧検出方法 | |
JP2020042890A (ja) | メモリシステムおよびメモリシステムの制御方法 | |
US8762926B2 (en) | Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application | |
JP2013125303A (ja) | 半導体メモリ制御装置及び制御方法 | |
US11176988B2 (en) | Control method for memory and non-transitory computer-readable media | |
JP6423282B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
US10199107B2 (en) | Data storage device and data refresh method thereof | |
CN109710445B (zh) | 内存校正方法和电子设备 | |
JP5535113B2 (ja) | メモリシステム | |
US10297304B1 (en) | Memory device and operating method thereof | |
TWI764569B (zh) | 半導體記憶裝置 | |
JP6700082B2 (ja) | 半導体装置、電池監視システム、及びデータ読み出し方法 | |
JP6448254B2 (ja) | メモリ制御装置及びメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6523114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |