JP2017055304A - 発振装置 - Google Patents

Abstract

【課題】９００ＭＨｚ以上の周波数を発振する発振装置において、小型で発熱を抑制した発振装置を提供すること。
【解決手段】ＶＣＳＯ１０にて出力した１ＧＨｚの周波数信号を第１の分周回路１２により１／１６に分周した後、ＬＳＩ２に供給している。従ってＬＳＩに入力される周波数信号の周波数が低くなるため、ＬＳＩ２のクロック信号の周波数を低く設定できＬＳＩ２の発熱を抑制することができる。
またＶＣＳＯ１０から出力される周波数信号を抵抗分配回路１１にて位相同期ループ側の信号路１１Ｂと、外部に出力するための信号路１１Ｃと、に分配している。そのため位相雑音を低く抑えることができ、第１の分周回路１２からアンバランス信号で出力するため信号変換器を用いる必要がなく装置を小型化することができる。
【選択図】図１

Description

本発明は、９００ＭＨｚ以上の高周波数を出力する発振装置に関する。

近年携帯電話などの通信機器において、例えば１ＧＨｚ以上の高周波帯域において安定した発振のできる発振装置が求められており、このような高周波数帯域において安定した発振ができる発振装置として、特許文献１に記載されているような電圧制御型弾性表面波発振回路（ＶＣＳＯ）を備えた発振装置が知られている。この発振装置では、例えばＶＣＳＯから出力された周波数信号をＰＬＬ（Phase Locked Loop：位相同期ループ）回路により基準信号となる周波数信号に同期させることにより、安定した高周波数帯域の周波数信号を出力させている。

しかしながらＶＣＳＯは、小型化が難しく、大きなスペースを必要とするため発振装置が大型化する問題がある。そのため発振装置を小型化するにあたっては、ＶＣＳＯ以外の部品、例えばＰＬＬ回路を構成する部品等を小型化する必要がある。

特開２００３−２０４２６０号公報

本発明はこのような事情の下になされたものであり、その目的は、９００ＭＨｚ以上の周波数を発振する発振装置において、小型で発熱を抑制した発振装置を提供することにある。

本発明の発振装置は、制御電圧に応じて９００ＭＨｚ以上の周波数の周波数信号を出力する弾性表面波発振器と、
前記弾性表面波発振器から出力される周波数信号を位相同期ループ側に出力するための信号路と、外部に出力するための信号路と、に抵抗により分配する抵抗分配回路と、
前記抵抗分配回路の位相同期ループ側の信号路に設けられ、前記周波数信号を２００ＭＨｚ以下の周波数に分周し、アンバランス信号として出力する第１の分周回路と、
前記第１の分周回路にて分周された周波数信号を分周する第２の分周回路と、前記第２の分周回路にて分周された周波数信号の位相と基準周波数信号の位相との位相差を取り出す位相比較部と、を含む集積回路部と、
前記位相比較部からの位相差に応じた信号を積分して前記弾性表面波発振器に供給するループフィルタと、を備え、
前記第１の分周回路は前記集積回路部の外に設けられたことを特徴とする。

本発明は、ＶＣＳＯにて出力した９００ＭＨｚ以上の周波数信号を抵抗分配回路にて位相同期ループ側の出力と、外部出力側と、に分配している。そのため位相雑音の劣化を抑制することができる。また周波数信号を集積回路部の外の第１の分周回路にて２００ＭＨｚ以下に分周して、アンバランス出力として出力して、集積回路部に入力するため、第１の分周回路の後段にて、バランス出力をアンバランス出力に変換する必要がなく発振装置の大型化を抑制することができる。さらに集積回路部を２００ＭＨｚ以下のクロックで動作させることができるため消費電力を抑制することができると共に発熱を抑制することができる。

本発明の実施の形態における発振器の構成を示すブロック図である。 抵抗分配回路を示すブロック図である。 参考例における発振器の構成を示すブロック図である。 実施例及び参考例における位相雑音特性を示す特性図である。

図１は本発明の実施の形態に係る発振装置の全体を示すブロック図である。発振装置は、例えば奥行１４ｍｍ、幅９ｍｍ、高さ６．５ｍｍの角型の容器９の内部に設けられ、ＶＣＳＯ（電圧制御弾性表面波発振器）１０から出力される周波数信号の位相を参照周波数信号の位相に同期させるＰＬＬ回路部１を備え、さらに参照周波数信号をＴＣＸＯ（Temperature Compensated Crystal Oscillator：温度補償水晶発振器）により温度補償を行った基準クロックに基づいて生成するように構成されている。

ＰＬＬ回路部１は、例えば１ＧＨｚの周波数信号を出力するＶＣＳＯ１０を備えている。ＶＣＳＯ１０の後段には、図２に示すように例えばＹ字型に接続された３つの抵抗（１１Ａ、１１Ｂ、１１Ｃ）で構成された抵抗分配回路１１の一つの端部が接続され、抵抗分配回路１１の他の端部（位相同期ループ側）は、第１の分周回路１２が設けられている。また抵抗分配回路１１の更に他の端部（外部出力側）はＳＡＷ（弾性表面波）フィルタ１７を介して発振周波数を出力するように構成されている。

第１の分周回路１２は、アンバランス信号が入力され、かつアンバランス信号が出力できるように構成され、周波数信号を例えば１／１６の周波数に分周する。また第１の分周回路１２は例えばローレベルが０Ｖ、ハイレベルが３．３Ｖの矩形のパルスからなる周波数信号を出力するように構成されている。これらローレベル、ハイレベルは、後述のＬＳＩ２内で認識できるパルスのローレベル及びハイレベルに夫々対応しており、従ってＬＳＩ２内では、第１の分周回路１２の周波数信号のパルスの電圧を調整する電圧調整部が不要である。

第１の分周回路１２の後段には、例えば周波数信号を１／４０の周波数に分周する第２の分周回路１３が設けられている。そして周波数信号は、その周波数が第２の分周回路１３にて、さらに１／４０の周波数に分周された後、位相比較部１４の一の入力端に入力される。位相比較部１４には、後述するＤＤＳ回路部２０から出力される信号に基づいて得られる参照信号（基準周波数信号）と、第２の分周回路１３に入力される周波数信号と、が入力され両者の周波数信号の位相の差分を検出してチャージポンプ１５に出力する。チャージポンプ１５の後段には、ループフィルタ１６が設けられている。ループフィルタ１６は、チャージポンプ１５から出力される位相の差分値を積分し、その積分値を制御電圧としてＶＣＳＯ１０に入力する。即ち、ＰＬＬ回路部１は、ＤＤＳ回路部２０から出力される参照信号となる周波数信号を用いてＰＬＬを構成している。

続いて参照信号を生成するための回路について説明する。図１に示すように発振装置は、発振周波数が８０．６ＭＨｚの発振素子である第１の水晶振動子１００と、発振周波数が８４．６ＭＨｚの第２の水晶振動子２００と、これらの水晶振動子１００、２００を夫々発振させる第１の発振回路１０１と第２の発振回路２０１とを備えている。
第１の発振回路１０１、第２の発振回路２０１の後段側には、ＤＤＳ回路部２０及びＤＳＰ（Digital Signal Processor）ブロック５が設けられている。ＤＤＳ回路部２０の動作クロックは、第１の発振回路１０１から出力される発振出力を用いており、ＤＤＳ回路部２０に入力される設定周波数に対応するディジタル値は、後述の加算部５８から出力される値である。

ＤＳＰブロック５は、温度検出部５３、ＰＩ演算部５４、１次補正部５６、９次補正部５７及び加算部５８を含んでいる。温度検出部５３は、第１の発振回路１０１からの発振出力ｆ１及び第２の発振回路２０１からの発振出力ｆ２の差分（ｆ１−ｆ２）に応じたディジタル値ΔＦを演算する。ΔＦは水晶振動子１００及び２００が置かれている雰囲気の温度に対応する値であることから、ΔＦは温度検出値ということができる。温度検出部５３には、温度検出値ΔＦが設定温度からどれだけ離れているかについて、演算する回路が設けられており、この回路は例えば温度検出値とレジスタ７に記憶された設定温度との差分を求める。ＰＩ演算部５４は、この差分値をＰＩ（微分、積分）してディジタル値を出力する。１次補正部５６においては、ＰＩ演算部から出力されたディジタル値に係数を乗算し、その乗算値を後述の周波数設定値の補正値としている。１次補正部５６は、周辺機器の特性が温度により変化する分を補償するための補正値を算出し、例えば周辺機器の特性が温度により変化することに起因する第１の発振回路１０１の出力周波数の変動率に基づいて補正値を算出する。

一方、温度検出部５３にて得られた既述のΔＦは、９次補正部５７に入力される。９次補正部５７では、温度検出値ΔＦに基づいて第１の水晶振動子１００における周波数と温度との関係を９次関数で近似した９次の温度特性曲線から、周波数設定値に対して、ＤＤＳ回路部２０の動作クロックの周波数が温度により変化しようとする変動分を補償するための周波数補正値を算出するレジスタ７には外部メモリ８２から読み出された周波数設定値がディジタル値として書き込まれており、この周波数設定値は加算部５８に出力される。加算部５８では、この周波数設定値に９次補正部５７からの補正値と１次補正部５６からの補正値とが加算される。

従って９次補正部５７から出力される補正値により、第１の水晶振動子１００の発振周波数について、温度変動に対応する変化分が補正されることになる。また周辺機器の特性の温度変化よる発振周波数の変化量を補償するために、１次補正部５６にて得られた補正値を加算部５８にて周波数設定値に加算している。第１の水晶振動子１００、第２の水晶振動子２００、第１の発振回路１０１、第２の発振回路２０１及びＤＳＰブロック５は、第１の水晶振動子１００が置かれる雰囲気の温度を検出して温度検出値に基づいて周波数設定値を補正する温度補償部を構成している。

こうして加算部５８からの出力値が最終的に周波数設定値となり、ＤＤＳ回路部２０から出力する例えば参照信号生成用の三角波の周波数を決定することになる。なおＤＤＳ回路部２０から出力された三角波が電圧ゼロを横切るタイミングに基づいて図示しない回路にて矩形波を作成し、その矩形波が参照信号とされる。また第１の発振回路１０１、第２の発振回路２０１、ＤＳＰブロック５、レジスタ７、ＤＤＳ回路部２０、位相比較部１４、チャージポンプ１５及び第２の分周回路１３は、集積回路部（ＬＳＩ）２内に形成されている。さらに外部メモリ８２には発振装置を動作させるための各パラメータが格納されており、例えば発振装置の電源立ち上げ時に発振装置内のレジスタ７内に当該パラメータが読み込まれる。なお６０はＬＳＩ２を駆動するための発振装置の外部に設けられた電源部である。

本発明の実施の形態の作用について説明する。ＶＣＳＯ１０から出力される１ＧＨｚの周波数信号は、抵抗分配回路１１により位相同期ループ側と、外部出力側とに分配される。位相同期ループ側に出力された周波数信号は、第１の分周回路１２において１／１６に分周され、既述のようなローレベル、ハイレベルが夫々例えば０〜０．３Ｖ、３．０〜３．３Ｖである矩形波からなる周波数信号がアンバランス信号として出力される。即ち第１の分周回路１２の出力レベルは例えば０〜３．３Ｖの電圧であり、ＬＳＩ２内のＣＭＯＳによるローレベル、ハイレベルの認識可能な領域の電圧レベルである。また抵抗分配回路１１を用いて周波数信号を分配した場合には、ＩＣを用いて分配する後述の参考例との比較に示すように位相雑音の低下を抑制することができる。

またＩＣにより分周された周波数信号は、バランス出力で出力される。そのため、ＬＳＩ２に周波数信号を入力するためには、バランス出力をアンバランス出力に変換させる回路部が必要となる。上述の実施の形態においては、第１の分周回路１２にて、１／１６に分周された周波数信号は、アンバランス信号で出力されるため周波数信号を直接ＬＳＩ２に直接入力することができる。そのため、バランス出力をアンバランス出力に変換する必要がなく装置を小型化することができる。

そしてＬＳＩ２に入力された周波数信号は、第２の分周回路１３にて更に１／４０（１／６４０ＧＨｚ）に分周された後、位相比較部１４の一端に入力される。また位相比較部１４の他端側には、ＤＤＳ回路部２０の出力に基づいて得られる参照信号が入力される。位相比較部１４は、ＤＤＳ回路部２０から出力される参照信号と、第２の分周回路１３から入力される周波数信号と、両者の周波数信号の位相の差分を検出してチャージポンプ１５に入力する。チャージポンプ１５からの出力はループフィルタ１６により積分され、その積分値がＶＣＳＯ１０に制御電圧として入力される。従ってＶＣＳＯ１０の出力周波数の位相がＤＤＳ回路部２０から出力される参照信号の周波数の位相と同期されるため安定した発振ができる。さらに抵抗分配回路１１から分岐した外部出力ラインにバンドパスフィルタとしてＳＡＷフィルタ１７を用いている。ＳＡＷフィルタ１７は、バンドパスフィルタとして小型であり、さらにバランス出力を得ることができ、装置の大型化の抑制に寄与している。従って発振装置の容器９の容積を８２０立方ミリメートル以下まで抑制することができる。

上述の実施の形態によれば、ＶＣＳＯ１０にて出力した１ＧＨｚの周波数信号を第１の分周回路１２により１／１６に分周した後、ＬＳＩ２に供給している。従ってＬＳＩ２に入力される周波数信号の周波数が低くなるため、ＬＳＩ２のクロック信号の周波数を低く設定でき、ＬＳＩ２の消費電力及び発熱を抑制することができる。ＬＳＩ２のクロック信号を２００ＭＨｚ以下とすることで、十分にＬＳＩ２の消費電力及び発熱を抑制することができる。従ってＶＣＳＯ１０の出力する周波数信号は、第１の分周回路１２により、２００ＭＨｚ以下に分周することが好ましい。
そしてＬＳＩ２の発熱が抑えられることから、容器９内の部品の昇温による特性の変動が抑えられ、発振装置の出力周波数の安定性に寄与する。
またＶＣＳＯ１０から出力される周波数信号を抵抗分配回路１１にて位相同期ループ側の信号路と、外部に出力するための信号路と、に分配している。そのため位相雑音を低く抑えることができる。

さらに第１の分周回路１２からアンバランス信号を出力することで、信号変換器を用いる必要がなく、バンドパスフィルタとしてＳＡＷフィルタ１７を用いているためＶＣＳＯ１０を用いながら、装置の体積を８２０立方ミリメートル以下に抑制することができる。
以上のことから、９００ＭＨｚ以上の高い周波数を得る発振装置において、本発明は有効な構成である。

また上述の実施の形態においては、ＴＣＸＯを用いてＤＤＳ回路部２０に入力される基準信号を生成しているが、ＯＣＸＯ（Oven Controlled Crystal Oscillator）により基準信号を生成してもよい。ＯＣＸＯとして発振装置を構成する場合では、例えば上述の実施の形態において、温度検出部５３の温度検出値により、第１及び第２の水晶振動子１００、２００の雰囲気の温度を調整するヒータの供給電力の制御が行われる。

本発明の実施の形態に係る発振装置の効果を示すために以下の試験を行った。
実施例として上述の実施の形態に示した発振装置を用いた。また参考例として、図３に示すように分配回路に代えて、ＶＣＳＯ１０の出力周波数をバランス出力としてそのまま出力する系統と、１／１６に分周して出力する系統とを備えたＩＣ回路３１を設けた。また第１の分周回路１２に代えて、ＩＣから出力された分周出力をバランス出力からシングル出力に変換するバランス−シングル変換ＩＣ３２を設けた。更にＳＡＷフィルタ１７に代えてディスクリートのフィルタ３３を設けた。

実施例及び参考例の各々について位相雑音特性について調べた。図４はこの結果を示し、実施例及び参考例において、横軸に離調周波数、縦軸に位相雑音特性を示した特性図である。
この結果によれば、参考例の位相雑音特性は、離調周波数が１ＭＨｚ程度の場合に−１４０ｄＢｃ／Ｈｚであったが、実施例の位相雑音特性は、離調周波数が１ＭＨｚ程度の場合に−１７０ｄＢｃ／Ｈｚであった。従って本発明の発振装置によれば位相雑音特性を改善させることができると言える。

１ ＰＬＬ回路部
２ ＬＳＩ
９ 容器
１０ ＶＣＳＯ
１１ 抵抗分配回路
１２ 第１の分周回路
１３ 第２の分周回路
１５ チャージポンプ
１６ ループフィルタ
１７ ＳＡＷフィルタ
２０ ＤＤＳ回路部

Claims (3)

1. 制御電圧に応じて９００ＭＨｚ以上の周波数の周波数信号を出力する弾性表面波発振器と、
   前記弾性表面波発振器から出力される周波数信号を位相同期ループ側に出力するための信号路と、外部に出力するための信号路と、に抵抗により分配する抵抗分配回路と、
   前記抵抗分配回路の位相同期ループ側の信号路に設けられ、前記周波数信号を２００ＭＨｚ以下の周波数に分周し、アンバランス信号として出力する第１の分周回路と、
   前記第１の分周回路にて分周された周波数信号を分周する第２の分周回路と、前記第２の分周回路にて分周された周波数信号の位相と基準周波数信号の位相との位相差を取り出す位相比較部と、を含む集積回路部と、
   前記位相比較部からの位相差に応じた信号を前記弾性表面波発振器に供給するループフィルタと、を備え、
   前記第１の分周回路は前記集積回路部の外に設けられたことを特徴とする発振装置。
2. 前記発振装置は容器内に設けられ、容器の体積は８２０立方ミリメートル以下であることを特徴とする請求項１記載の発振装置。
3. 発振素子を含む発振回路と、この発振回路から出力された周波数信号をクロックとして動作し、周波数設定値の入力に基づいて基準周波数信号のための信号を生成するＤＤＳ回路部と、前記発振素子が置かれる雰囲気の温度を検出して温度検出値に基づいて前記周波数設定値を補正する温度補償部と、を備え、
   前記集積回路部は、前記ＤＤＳ回路部及び温度補償部を含むことを特徴とする請求項１または２記載の発振装置。

Images