JP2017041876A - 半導体装置、表示パネル、及び電子機器 - Google Patents

Abstract

【課題】新規な構成の半導体装置を提供すること。オフセット電圧に起因した階調電圧のばらつきを抑制すること。【解決手段】下位ビットの階調電圧に応じた電流をトランスコンダクタンスアンプで生成する際、トランスコンダクタンスアンプに与える電圧ＶＨＩ、ＶＬＯは、下位ビットの最上位ビットのデジタル信号に応じて、２つの入力端子に交互に切り替えて入力する構成とする。トランスコンダクタンスアンプから出力される電流の最大値及び最小値の双方にオフセット電圧に応じた変化分が加わるため、オフセット電圧に起因した階調電圧のばらつきを抑制することができる。【選択図】図１

Description

本発明の一態様は、半導体装置、表示パネル、及び電子機器に関する。

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる素子、回路、又は装置等を指す。一例としては、トランジスタ、ダイオード等の半導体素子は半導体装置である。また別の一例としては、半導体素子を有する回路は、半導体装置である。また別の一例としては、半導体素子を有する回路を備えた装置は、半導体装置である。

表示装置は、多階調化、及び高精細化等の高性能化の傾向にある。この高性能化に対応するため、表示装置の駆動回路、特にソースドライバには、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；以下ドライバＩＣともいう）が採用されている。

ドライバＩＣは、画素に与えるアナログ信号を生成するための階調電圧生成回路を有する。この階調電圧生成回路は、デジタル信号を基に、アナログ信号を生成する、所謂Ｄ／Ａ変換回路である。

Ｄ／Ａ変換回路は、高速での応答速度が求められる点を考慮して、直列に設けた抵抗を使用する、所謂Ｒ−ＤＡＣ（Ｒｅｓｉｓｔｏｒ ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）が採用されている。Ｒ−ＤＡＣは、デジタル信号のビット数の増加に伴ってスイッチの数が指数関数的に増加するため、ドライバＩＣの回路面積が増加する。

そのため、特許文献１乃至３では、上位ビットと下位ビットとで別々にデジタル信号を変換して、それぞれのアナログ信号を合成することで、所望のアナログ信号を得る構成が提案されている。

米国特許出願公開第２００５／０１４０６３０号明細書 米国特許出願公開第２０１０／０１５６８６７号明細書 米国特許出願公開第２０１０／０１４１４９３号明細書

上述したように階調電圧生成回路として機能する半導体装置の構成には、多数の構成が存在する。それぞれの構成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成の階調電圧生成回路として機能する半導体装置が提案できれば、選択の自由度を向上させることにつながる。

そこで本発明の一態様は、階調電圧生成回路として機能する既存の半導体装置とは異なる構成を有する、新規な半導体装置、電子部品、新規な電子機器等を提供することを課題の一とする。

また、特許文献２にあるように電流ＤＡＣを用いる場合、耐圧の大きいトランジスタを利用してスイッチを構成することになる。デジタル信号のビット数の増加によってスイッチ数が増加すると、回路面積の増加の要因となる。また、デジタル信号のビット数の増加によってスイッチ数が増加すると、出力部の寄生容量が増加してしまい、応答速度の低下の要因となる。

また、特許文献３の構成では、入力段に設けられる差動回路に電圧を与える。当該構成の場合、出力されるアナログ信号は、トランジスタのオフセット電圧の影響を受けてしまう。このオフセット電圧によって出力電圧が変化した結果、出力電圧が所望の階調電圧を超えてしまうと、所望の階調の表示が得られないといった表示品質の低下を招く虞がある。

そこで本発明の一態様は、回路面積の小面積化が図られた、新規な構成の半導体装置等を提供することを課題の一とする。または、本発明の一態様は、表示品質の向上が図られた、新規な構成の半導体装置等を提供することを課題の一とする。

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。

本発明の一態様は、Ｎビット（Ｎは２以上の自然数）のデジタル信号をアナログ信号に変換する機能を有する半導体装置であって、デジタルアナログ変換回路と、第１の差動増幅回路と、第２の差動増幅回路と、電流電圧変換回路と、切り替え回路と、を有し、デジタルアナログ変換回路は、上位の（Ｎ−Ｍ）ビット（Ｍは、Ｎより小さい自然数）のデジタル信号を基に第１の電圧及び第２の電圧を生成する機能を有し、第１の差動増幅回路は、第１の電流源に流れる電流に応じて、第１の電圧と、第２の電圧との差に応じた第１の電流を生成する機能を有し、第２の差動増幅回路は、第２の電流源に流れる電流に応じて、第１の電圧と、半導体装置の出力電圧との差異に応じた第２の電流を生成する機能を有し、電流電圧変換回路は、第１の電流と第２の電流との和に応じた電流に応じて、出力電圧を生成する機能を有し、第１の差動増幅回路は、第１の入力端子及び第２の入力端子を有し、切り替え回路は、第１の電圧を第１の入力端子に与え、第２の電圧を第２の入力端子に与える第１の状態と、第１の電圧を第２の入力端子に与え、第２の電圧を第１の入力端子に与える第２の状態と、切り替える機能を有し、切り替え回路は、Ｍビットのデジタル信号に従って、第１の状態と第２の状態とを切り替える機能を有する、半導体装置である。

本発明の一態様において、デジタルアナログ変換回路は、直列に接続された抵抗素子と、（Ｎ−Ｍ）ビットのデジタル信号が与えられるパストランジスタロジックと、を有する半導体装置が好ましい。

本発明の一態様において、第１の差動増幅回路及び第２の差動増幅回路は、トランスコンダクタンスアンプである半導体装置が好ましい。

本発明の一態様において、第１の電流源は、直列に接続された抵抗素子と、Ｍビットのデジタル信号が与えられるパストランジスタロジックと、を有し、パストランジスタロジックで選択された電圧値を基に電流を生成する半導体装置が好ましい。

なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。

本発明の一態様は、新規な半導体装置、新規な電子機器等を提供することができる。

または、本発明の一態様は、回路面積の小面積化が図られた、新規な構成の半導体装置等を提供することができる。または、本発明の一態様は、表示品質の向上が図られた、新規な構成の半導体装置等を提供することができる。

なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。

本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための断面模式図。 本発明の一態様である表示パネルの図。 本発明の一態様である表示モジュールの図。 本発明の一態様である電子機器の図。 本発明の一態様を説明するための回路図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る画素回路を説明する回路図。 実施の形態に係る表示パネルの構成を説明する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。

なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

（実施の形態１）
本実施の形態では、階調電圧生成回路としての機能を有する半導体装置の一例について説明する。

本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタ等の半導体素子で構成されるドライバＩＣ、あるいはドライバＩＣを有する表示装置などは、半導体装置である。

＜半導体装置の構成＞
図１は、半導体装置１０を説明するための、回路構成の一例を示す回路図である。

半導体装置１０は、デジタルアナログ変換回路（以下、Ｄ／Ａ変換回路）１１、差動増幅回路１４、電流源１７、差動増幅回路１８、電流源２１、切り替え回路１３、及び電流電圧変換回路２３を有する。

Ｄ／Ａ変換回路１１は、半導体装置１０にＮビット（Ｎは２以上の自然数）のデジタル信号が入力される場合、上位ビットにあたる（Ｎ−Ｍ）ビット（ＭはＮより小さい自然数）のデジタル信号をアナログ信号に変換する回路である。Ｄ／Ａ変換回路１１は、アナログ信号として、電圧Ｖ_ＨＩおよび電圧Ｖ_ＬＯを出力する。Ｄ／Ａ変換回路１１は、単に回路という場合がある。

電圧Ｖ_ＨＩおよび電圧Ｖ_ＬＯは、上位ビットのデジタル信号に基づいて決まる電圧である。半導体装置１０より出力される出力電圧Ｖ_Ｏは、Ｄ／Ａ変換回路１１で決まる電圧Ｖ_ＨＩおよび電圧Ｖ_ＬＯを用いて、生成される。

差動増幅回路１４は、トランジスタ１６Ａおよびトランジスタ１６Ｂを有する。差動増幅回路１４は、電流源１７に流れる電流Ｉ_Ｂ＿ＬＢ、およびトランジスタ１６Ａおよびトランジスタ１６Ｂのゲートに与えられる電圧の差に応じて、電流電圧変換回路２３との間で流れる電流量を変化させることができる。差動増幅回路１４は、単に回路という場合がある。

差動増幅回路１８は、トランジスタ２０Ａおよびトランジスタ２０Ｂを有する。差動増幅回路１８は、電流源２１に流れる電流Ｉ_Ｂ、およびトランジスタ２０Ａおよびトランジスタ２０Ｂのゲートに与えられる電圧の差に応じて、電流電圧変換回路２３との間で流れる電流量を変化させることができる。差動増幅回路１８は、単に回路という場合がある。なおトランジスタ１６Ａおよびトランジスタ１６Ｂ、並びにトランジスタ２０Ａおよびトランジスタ２０Ｂは、ｎチャネル型のトランジスタとして説明するが、図１９に図示するようにｐチャネル型のトランジスタとしてもよい。

電流Ｉ_Ｂ＿ＬＢは、半導体装置１０にＮビットのデジタル信号が入力される場合、下位ビットにあたるＭビットのデジタル信号に応じた電流である。従って、電流電圧変換回路２３には、上位ビットにあたる（Ｎ−Ｍ）ビットのデジタル信号に応じた大きさの電圧Ｖ_ＨＩおよび電圧Ｖ_ＬＯ、ならびに下位ビットにあたるＭビットのデジタル信号に応じた電流Ｉ_Ｂ＿ＬＢによって、Ｎビットのデジタル信号に応じた電流が流れる。

電流電圧変換回路２３は、差動増幅回路１４および差動増幅回路１８を流れる電流に応じた電圧を出力する。この電圧は、出力電圧Ｖ_Ｏである。電流電圧変換回路２３は、単に回路という場合がある。

切り替え回路１３は、複数のスイッチを有する。切り替え回路１３のスイッチは、電圧Ｖ_ＨＩおよび電圧Ｖ_ＬＯの入力先をトランジスタ１６Ａのゲートにあたる端子ＩＮ１と、トランジスタ１６Ｂのゲートにあたる端子ＩＮ２とで、切り替えている。スイッチによる切り替えは、デジタル信号の下位ビットにおける最上位ビットおよびその反転ビット（ＤＥＣ（ＭＳＢ）、ＤＥＣＢ（ＭＳＢ））に応じて行う。

トランジスタ１６Ａおよびトランジスタ１６Ｂ、またはトランジスタ２０Ａおよびトランジスタ２０Ｂのトランジスタ特性によって、入力される電圧にオフセット電圧が加わる。このオフセット電圧によって、差動増幅回路１４および差動増幅回路１８から出力される電流にばらつきが生じる。この電流のばらつきによって、出力電圧Ｖ_Ｏがばらつく。出力電圧Ｖ_Ｏは表示装置の階調電圧となるため、差動増幅回路１４および差動増幅回路１８から出力される電流のばらつきによって所望の階調電圧が得られないといった表示品質の低下を招く虞がある。

本発明の一態様は、オフセット電圧に起因する差動増幅回路１４から出力される電流のばらつきを打ち消すように切り替え回路１３を作用させる。また、オフセット電圧に起因する差動増幅回路１８から出力される電流のばらつきが出力電圧Ｖ_Ｏに影響しないように作用させる。

切り替え回路１３は、電圧Ｖ_ＨＩまたは電圧Ｖ_ＬＯの一方が端子ＩＮ１に、電圧Ｖ_ＨＩまたは電圧Ｖ_ＬＯの他方が端子ＩＮ２に与えられるように接続を切り替える。切り替え回路１３による接続の切り替えは、下位ビットの最上位ビットに応じて行う。具体的には、下位ビットの最上位ビットが”１”の場合、つまり下位ビットの最上位ビットの反転ビットが”０”の場合、電圧Ｖ_ＨＩを端子ＩＮ１に与え、電圧Ｖ_ＬＯを端子ＩＮ２に与える。また下位ビットの最上位ビットが”０”の場合、つまり下位ビットの最上位ビットの反転ビットが”１”の場合、電圧Ｖ_ＨＩを端子ＩＮ２に与え、電圧Ｖ_ＬＯを端子ＩＮ１に与える。

このような構成とすることで、出力電圧Ｖ_Ｏは、オフセット電圧に起因する差動増幅回路１４から出力される電流のばらつきの影響を受けにくい構成とすることができる。上述した構成では、下位ビットの最上位ビットのデータに応じて切り替え回路１３を切り替える構成によって、下位ビットで表される電圧の最大値と最小値は、双方にオフセット電圧を含む値で得られることになる。従って、下位ビットで表される電圧が合わさった出力電圧Ｖ_Ｏは、オフセット電圧の影響を受けにくい構成とすることができる。

そのため本発明の一態様は、差動増幅回路１４および差動増幅回路１８のオフセット電圧の影響を受けにくい構成とすることができる。そのため、出力電圧Ｖ_Ｏのばらつきによる階調電圧の重なりや、突き抜けを抑制することができる。その結果、表示品質の向上を図ることができる。

また上述した構成では、デジタル信号の上位ビットに対応する電圧をＤ／Ａ変換回路１１で生成する。またデジタル信号の下位ビットに対応する電圧を電流源１７に与える。このように、上位ビットの電圧と下位ビットの電圧とを分離して生成した後、下位ビットの電圧を電流に変換し、電流電圧変換回路２３にて、それぞれの電流を合成し、所望の電圧を生成することができる。

Ｄ／Ａ変換回路１１で生成される電圧及び電流源１７に与える電圧は、それぞれ直列に設けられた複数の抵抗とパストランジスタロジックを用いて生成する。上記構成では、上位ビットと下位ビットの電圧を分離して変換するため、抵抗の数を減らすことができる。加えて、上位ビットと下位ビットの電圧をＲ−ＤＡＣを採用して変換することで、セットリング期間が短く、応答速度が速い変換を行うことができる。

またＲ−ＤＡＣでビット数の大きいデジタル信号をアナログ信号に変換しようとすると、多くの抵抗を用いるため、電源電圧を大きくする必要がある。この場合、パストランジスタロジックの各トランジスタをスイッチとして動作させるためには、印加する電圧を大きくする必要がある。この場合、パストランジスタロジックに耐圧の高いトランジスタを用いる必要があるが、本発明の一態様では、上述したように、抵抗の数を減らせる。そのため、電源電圧を小さくすることができる。そのため、パストランジスタロジックの各トランジスタは印加する電圧が大きくなくてもスイッチとして動作させることができる。この場合、パストランジスタロジックに用いるトランジスタの耐圧を高めるが必要なくなるため、トランジスタサイズの縮小を図ることができる。したがって、寄生容量の増加を抑制し、回路面積の小面積化、応答速度の向上を図ることができる。

なお図１の構成では、動作の原理について説明するため、差動増幅回路１４および差動増幅回路１８を用いて説明したが、差動増幅回路はトランスコンダクタンスアンプとしてもよい。このような構成を図２に示す。

図２に示す半導体装置１０Ａは、Ｄ／Ａ変換回路１１、トランスコンダクタンスアンプ１５、電流源１７、トランスコンダクタンスアンプ１９、電流源２１、切り替え回路１３、及び電流電圧変換回路２３を有する。

なおトランスコンダクタンスアンプ１５は、第１のＧｍアンプ、あるいはＧｍ１と表す場合がある。またトランスコンダクタンスアンプ１９は、第２のＧｍアンプ、あるいはＧｍ２と表す場合がある。

なおトランスコンダクタンスアンプは、２つの入力電圧の差に比例した電流を出力する機能を有する。例えば、図２において端子ＩＮ１と端子ＩＮ２との間の電圧の差に応じたトランスコンダクタンスアンプ１５が出力する電流を、電流Ｉ_１Ｎ、電流Ｉ_１Ｐとして図示している。また図２において、トランスコンダクタンスアンプ１５、１９に与える電圧として電圧Ｖ_ＤＤＡを表している。電圧Ｖ_ＤＤＡは、トランスコンダクタンスアンプ１５、１９が電流を出力するために与えられる電圧である。

以下の説明では、図２の構成を用いて説明する。
＜半導体装置の動作＞
次いで図２に示す半導体装置１０Ａの動作の具体例を示し、本発明の一態様の作用について説明する。

図３に示す回路図は、図２におけるＭが４、すなわち下位ビットが４ビットの場合を表している。図３において下位ビットの最上位ビットは、データＤＥＣ［３］で表している。その反転ビットは、データＤＥＣＢ［３］で表している。なお図３の例では、各トランスコンダクタンスアンプにおいて、オフセット電圧がない場合を表している。

上述したように切り替え回路１３は、下位ビットの最上位ビットが”１”（データＤＥＣ［３］＝１）の場合、つまり下位ビットの最上位ビットの反転ビットが”０”（データＤＥＣＢ［３］＝０）の場合、電圧Ｖ_ＨＩを端子ＩＮ１に与え、電圧Ｖ_ＬＯを端子ＩＮ２に与える。この場合の切り替え回路１３による接続状態を図４（Ａ）に示す。

また下位ビットの最上位ビットが”０”（データＤＥＣ［３］＝０）の場合、つまり下位ビットの最上位ビットの反転ビットが”１”（データＤＥＣＢ［３］＝１）の場合、電圧Ｖ_ＨＩを端子ＩＮ２に与え、電圧Ｖ_ＬＯを端子ＩＮ１に与える。この場合の切り替え回路１３による接続状態を図４（Ｂ）に示す。

このような構成とすることで、出力電圧Ｖ_Ｏは、オフセット電圧に起因するトランスコンダクタンスアンプ１５が出力する電流のばらつきの影響を受けにくい構成とすることができる。上述した構成では、下位ビットの最上位ビットのデータに応じて切り替え回路１３を切り替える構成によって、下位ビットで表される電圧の最大値と最小値は、双方にオフセット電圧を含む値で得られることになる。従って、下位ビットで表される電圧が合わさった出力電圧Ｖ_Ｏは、オフセット電圧の影響を受けにくい構成とすることができる。

なおトランスコンダクタンスアンプ１５を流れる電流Ｉ_Ｂ＿ＬＢを決める電流源１７は、下位の４ビットで流す電流値が変わる。この電流値の変化に応じて、トランスコンダクタンスアンプ１５から出力される電流Ｉ_１Ｎ、及びＩ_１Ｐの大きさを調整し、下位ビットで表される電圧が合わさった出力電圧Ｖ_Ｏを調整することができる。

次いで図５では、電流源１７が取りうる電流Ｉ_Ｂ＿ＬＢの変化によって、階調を表現するための電圧の分布の模式図を示す。図５に示すように複数の電圧Ｖ_Ｏは、上位ビットによって決まる電圧Ｖ_ＬＯを基準として、下位ビットの最上位ビットおよびその反転ビット（ＤＥＣ［３］、ＤＥＣＢ［３］）によって電流Ｉ_Ｂ＿ＬＢの増減が決まり、そして下位ビットの最上位ビットを除く残りの３ビットに応じた電流Ｉ_Ｂ＿ＬＢの大きさに従って、４ビット（１６階調）の複数の電圧Ｖ_Ｏを得ることができる。

なお下位ビットのデータによって得られる１６値の電圧の範囲は、上位ビットによって決まる電圧Ｖ_ＨＩと電圧Ｖ_ＬＯの電圧の差（Ｖ_ＨＩ−Ｖ_ＬＯ）よりも小さい（Ｖ_ＨＩ−Ｖ_ＬＯ）×（２^Ｍ−１／２^Ｍ）、つまりＭが４のとき、（Ｖ_ＨＩ−Ｖ_ＬＯ）×（１５／１６）で得られる。従って、上位ビットが１段階変わった場合に得られる出力電圧Ｖ_Ｏの重複をなくすことができる。そのため、出力電圧Ｖ_Ｏのばらつきによる階調電圧の重なりや、突き抜けを抑制することができる。その結果、表示品質の向上を図ることができる。

次いで図６に示す回路図では、図３の回路図において、各トランスコンダクタンスアンプにオフセット電圧がある場合を表している。図６では、トランスコンダクタンスアンプ１５の端子ＩＮ１にオフセット電圧ΔＶ_ＴＨ１がある場合を示している。また図６では、トランスコンダクタンスアンプ１９の電圧Ｖ_ＬＯが入力される端子にオフセット電圧ΔＶ_ＴＨ２がある場合を示している。

トランスコンダクタンスアンプ１５のオフセット電圧ΔＶ_ＴＨ１は、切り替え回路１３の切り替えによって相殺するように作用させることができる。

つまり、トランスコンダクタンスアンプ１５の出力電流Ｉ_１Ｎは、下位ビットの最上位ビットが”１”（データＤＥＣ［３］＝１）、下位ビットの最上位ビットの反転ビットが”０”（データＤＥＣＢ［３］＝０）の場合、つまり電圧Ｖ_ＨＩが端子ＩＮ１に接続される場合、図７に示すようにＩ_１Ｎ＝Ｇｍ１×（Ｖ_ＨＩ−Ｖ_ＬＯ＋ΔＶ_ＴＨ１）となるように作用させることができる。なおここでＧｍ１は、トランスコンダクタンスアンプ１５の増幅率を表している。

同様に、トランスコンダクタンスアンプ１５の出力電流Ｉ_１Ｎは、下位ビットの最上位ビットが”０”（データＤＥＣ［３］＝０）、下位ビットの最上位ビットの反転ビットが”１”（データＤＥＣＢ［３］＝１）の場合、つまり電圧Ｖ_ＬＯが端子ＩＮ１に接続される場合、図７に示すようにＩ_１Ｎ＝Ｇｍ１×（Ｖ_ＬＯ−Ｖ_ＨＩ＋ΔＶ_ＴＨ１）となるように作用させることができる。

出力電圧Ｖ_Ｏのばらつきに影響を与える下位ビットで表される電圧は、Ｉ_１Ｎの最大値と最小値の差によって決まる。つまり、切り替え回路１３の切り替えによって得られる２つのＩ_１Ｎ（Ｇｍ１×（Ｖ_ＨＩ−Ｖ_ＬＯ＋ΔＶ_ＴＨ１）、Ｇｍ１×（Ｖ_ＬＯ−Ｖ_ＨＩ＋ΔＶ_ＴＨ１））の差によって決まる。２つのＩ_１Ｎの差によって決まる下位ビットで表される電圧が合わさった出力電圧Ｖ_Ｏは、オフセット電圧ΔＶ_ＴＨ１を含まない形で得ることができる。したがって、切り替え回路１３の切り替えによってＩ_１Ｎを切り替えることで、オフセット電圧ΔＶ_ＴＨ１のばらつきの影響を少なくすることができる。

また電圧Ｖ_Ｏは、上位ビットによって決まる電圧Ｖ_ＬＯを基準として決まる。電圧Ｖ_Ｏには一様にオフセット電圧ΔＶ_ＴＨ２が加わるが、下位ビットの精度はトランスコンダクタンスアンプ１９のオフセット電圧ΔＶ_ＴＨ２のばらつきの影響は受けにくい。

以上説明したように、本発明の一態様の構成とすることで、出力電圧Ｖ_Ｏがトランスコンダクタンスアンプ１５，１９におけるオフセット電圧の影響を受けにくいように動作させることができる。そのため、出力電圧Ｖ_Ｏはオフセット電圧の影響を受けず階調電圧の重なりや飛越しが抑制されるため、表示品位の向上を図ることができる。

次いで、半導体装置１０Ａを構成する各回路について説明する。

＜Ｄ／Ａ変換回路１１＞
図８に示すＤ／Ａ変換回路１１は、電圧生成回路１１ａと、ＰＴＬ（パストランジスタロジック）１１ｂと、ＰＴＬ１１ｃを有する。

電圧生成回路１１ａは、複数の抵抗１１ｄを有する。電圧生成回路１１ａは、電圧Ｖ_{ＲＥＦＨ１}、Ｖ_{ＲＥＦＬ１}（Ｖ_{ＲＥＦＨ１}＞Ｖ_{ＲＥＦＬ１}）が与えられて、複数の電圧ＶＲ［０］乃至ＶＲ［２^Ｎ−Ｍ］を生成する。

ＰＴＬ１１ｂは、複数のｐチャネル型のトランジスタ１１ｅと、複数のｎチャネル型のトランジスタ１１ｆを有する。ＰＴＬ１１ｃは、複数のｐチャネル型のトランジスタ１１ｇと、複数のｎチャネル型のトランジスタ１１ｈを有する。電圧ＶＲ［０］乃至ＶＲ［２^Ｎ−Ｍ］のうち、トランジスタ１１ｅには電圧ＶＲ［２^Ｎ−Ｍ／２］乃至ＶＲ［２^Ｎ−Ｍ−１］が入力され、トランジスタ１１ｆには電圧ＶＲ［０］乃至ＶＲ［（２^Ｎ−Ｍ／２）−１］が入力され、トランジスタ１１ｇには電圧ＶＲ［（２^Ｎ−Ｍ／２）＋１］乃至ＶＲ［２^Ｎ−Ｍ］が入力され、トランジスタ１１ｈには電圧ＶＲ［１］乃至ＶＲ［２^Ｎ−Ｍ／２］が入力される。

トランジスタ１１ｅ乃至トランジスタ１１ｈはパストランジスタであり、スイッチとしての機能を有する。これらスイッチは、上位ビット信号に応じてオン・オフが切り替えられる。ＰＴＬ１１ｂ及びＰＴＬ１１ｃは、スイッチの切り替えによって電圧ＶＲ［０］乃至ＶＲ［２^Ｎ−Ｍ−１］の中から所望の電圧を選択して出力する機能を有する。ＰＴＬ１１ｂは電圧Ｖ_ＬＯを出力する機能を有し、ＰＴＬ１１ｃは電圧Ｖ_ＨＩを出力する機能を有する。電圧Ｖ_ＨＩ、Ｖ_ＬＯは、上位ビット信号に対応するアナログ値の電圧である。上述したように、電圧Ｖ_ＨＩ、Ｖ_ＬＯは、後段の回路で、下位ビット信号に対応する電圧に変換される。

Ｄ／Ａ変換回路１１は、直列に設けた抵抗を使用するＲ−ＤＡＣである。Ｒ−ＤＡＣは高速にＤ／Ａ変換を行うことができるが、デジタル信号のビット数が増えると回路の占有面積が大きくなってしまうという問題がある。本発明の一態様である半導体装置１０は、デジタル信号のうち、上位ビット信号だけをＲ−ＤＡＣに割りあてているので、回路の占有面積を小さくすることができる。

＜トランスコンダクタンスアンプ１５及び電流源１７＞
図９に示すトランスコンダクタンスアンプ１５は、端子ＩＮ１、ＩＮ２に、電圧Ｖ_ＨＩ、Ｖ_ＬＯが入力される。図９に示すトランスコンダクタンスアンプ１５は、トランジスタ１７Ａ及び１７Ｂを流れる電流Ｉ_Ｂ＿ＬＢに応じて、電流Ｉ_１Ｎ、Ｉ_１Ｐを出力する。トランジスタ１７Ａ及び１７Ｂは、図２に示す電流源１７に対応する。

図９に示すトランスコンダクタンスアンプ１５は、差動増幅回路の回路構成を有する。トランスコンダクタンスアンプ１５は、ｐチャネル型のトランジスタ４１と、ｎチャネル型のトランジスタ４３と、を有する。トランジスタ４１およびトランジスタ４３は、電圧ＶＢ１、ＶＢ２によって電流Ｉ_１Ｎ、Ｉ_１Ｐを流し、電圧Ｖ_ＨＩ、Ｖ_ＬＯの差に応じて、電流Ｉ_１Ｎ、Ｉ_１Ｐから電流ΔＩ_１Ｎ、ΔＩ_１Ｐを増減した電流を電流電圧変換回路２３との間で流す。

電流Ｉ_１Ｎ＋ΔＩ_１Ｎ、Ｉ_１Ｎ−ΔＩ_１Ｎ、Ｉ_１Ｐ＋ΔＩ_１ＰおよびＩ_１Ｐ−ΔＩ_１Ｐは、電圧Ｖ_ＨＩ、Ｖ_ＬＯ及び電流Ｉ_Ｂ＿ＬＢに応じた電流である。この電流Ｉ_１Ｎ＋ΔＩ_１Ｎ、Ｉ_１Ｎ−ΔＩ_１Ｎ、Ｉ_１Ｐ＋ΔＩ_１ＰおよびＩ_１Ｐ−ΔＩ_１Ｐは、後段の回路で、デジタル信号に対応する電圧に変換される。

電圧ＶＢ１、ＶＢ２は、下位ビットのデジタル信号に対応する電圧である。この電圧ＶＢ１、ＶＢ２は、下位ビットのデジタル信号が与えられるＤ／Ａ変換回路及びバイアス電圧生成回路を用いて生成することができる。

電圧ＶＢ１、ＶＢ２を生成するためのＤ／Ａ変換回路の一例を図１０に示す。図１０に示すＤ／Ａ変換回路は、電圧生成回路４５と、ＰＴＬ（パストランジスタロジック）４７と、を有する。

電圧生成回路４５は、複数の抵抗４９を有する。電圧生成回路４５は、電圧Ｖ_{ＲＥＦＨ２}、Ｖ_{ＲＥＦＬ２}（Ｖ_{ＲＥＦＨ１}＞Ｖ_{ＲＥＦＨ２}、Ｖ_{ＲＥＦＨ２}＞Ｖ_{ＲＥＦＬ２}）が与えられて、複数の電圧を生成する。

ＰＴＬ４７は、複数のｐチャネル型のトランジスタ５１と、複数のｎチャネル型のトランジスタ５３と、を有する。トランジスタ５１およびトランジスタ５３はパストランジスタであり、スイッチとして機能する。これらスイッチは、下位ビットのデジタル信号ＤＥＣ［１］乃至［Ｍ］と、その反転信号であるデジタル信号ＤＥＣＢ［１］乃至［Ｍ］と、に応じてオン・オフが切り替えられる。ＰＴＬ４７は、スイッチの切り替えによって電圧生成回路４５で生成される複数の電圧の中から所望の電圧を選択して出力する機能を有する。ＰＴＬ４７から出力される電圧Ｖ_{ＬＢ＿ＨＩ}、Ｖ_{ＬＢ＿ＬＯ}は、下位ビットのデジタル信号に対応する電流Ｉ_１Ｎ、Ｉ_１Ｐを流すための電圧ＶＢ１、ＶＢ２を生成する電圧である。

電圧ＶＢ１、ＶＢ２を生成するためのバイアス電圧生成回路の一例を図１１に示す。図１１に示すバイアス電圧生成回路は、差動増幅回路５５と、カレントミラー回路５７と、カレントミラー回路５９と、を有する。差動増幅回路５５は、電圧Ｖ_{ＬＢ＿ＨＩ}、Ｖ_{ＬＢ＿ＬＯ}に応じて電流を生成する。この生成した電流を流すようにカレントミラー回路５７及びカレントミラー回路５９が作用し、電圧ＶＢ１、ＶＢ２を生成することができる。電圧ＶＢ１、ＶＢ２は、トランジスタ１７Ａ、１７Ｂに与えられ、電圧Ｖ_{ＬＢ＿ＨＩ}、Ｖ_{ＬＢ＿ＬＯ}、すなわち下位ビットのデジタル信号に応じた電流Ｉ_Ｂ＿ＬＢを流すことができる。

＜トランスコンダクタンスアンプ１９、電流源２１および電流電圧変換回路２３＞
図１２に示すトランスコンダクタンスアンプ１９は、入力端子に電圧Ｖ_Ｏ、Ｖ_ＬＯが入力される。トランスコンダクタンスアンプ１９は、電流源２１を構成するトランジスタ２１Ａおよびトランジスタ２１Ｂにバイアス電圧ＶＢ３、ＶＢ４を与えて定電流Ｉ_Ｂを流す。トランスコンダクタンスアンプ１９は、電圧Ｖ_Ｏ、Ｖ_ＬＯの差に応じてトランスコンダクタンスアンプ１９の出力電流、すなわち電流Ｉ_Ｂ／２＋ΔＩ_１Ｎおよび電流Ｉ_Ｂ／２−ΔＩ_１Ｎを変化させる。図１２では、矢印を付して回路間を流れる電流を図示している。

また電流電圧変換回路２３では、電流電圧変換回路２３を構成するトランジスタ２２にバイアス電圧ＶＢ５乃至ＶＢ８を与えて定電流を流し、電流Ｉ_Ｂ／２＋Ｉ_１Ｐおよび電流Ｉ_Ｂ／２＋Ｉ_１Ｎ、つまりトランスコンダクタンスアンプ１９の出力電流に応じて、電圧Ｖ_Ｏが出力される。

電流電圧変換回路２３では、電流Ｉ_１Ｐ＋ΔＩ_１Ｐと電流Ｉ_Ｂ／２−ΔＩ_１Ｐ、および電流Ｉ_１Ｐ−ΔＩ_１Ｐと電流Ｉ_Ｂ／２＋ΔＩ_１Ｐを合成した電流Ｉ_Ｂ／２＋Ｉ_１Ｐ、ならびに電流Ｉ_１Ｎ＋ΔＩ_１Ｎと電流Ｉ_Ｂ／２−ΔＩ_１Ｎ、および電流Ｉ_１Ｎ−ΔＩ_１Ｎと電流Ｉ_Ｂ／２＋ΔＩ_１Ｎを合成した電流Ｉ_Ｂ／２＋Ｉ_１Ｎを変化させることで、元のデジタル信号に応じたアナログ電圧である階調電圧となる電圧Ｖ_Ｏを生成することができる。

＜まとめ＞
上述したように本実施の形態の構成は、下位ビットの階調電圧に応じた電流をトランスコンダクタンスアンプで生成する際、トランスコンダクタンスアンプに与える電圧Ｖ_ＨＩ、Ｖ_ＬＯは、下位ビットの最上位ビットのデジタル信号に応じて、２つの入力端子に対して切り替えて入力する構成とする。トランスコンダクタンスアンプから出力される電流の最大値及び最小値の双方にオフセット電圧に応じた変化分が加わるため、オフセット電圧に起因した階調電圧のばらつきを抑制することができる。

（実施の形態２）
本実施の形態では、上記実施の形態で説明した、階調電圧生成回路として機能する半導体装置を含む表示装置の回路ブロック図について説明する。図１３には、ソースドライバ、ゲートドライバ、表示部の回路ブロック図を示している。

図１３に示す表示装置の回路ブロック図では、ソースドライバ２００、ゲートドライバ２０１、及び表示部２０２を有する。また図１３では、表示部２０２中に画素２０３を示している。

ソースドライバ２００は、上記実施の形態１で説明した半導体装置を有する構成とすることができる。具体的にソースドライバ２００は、デジタル回路部２１１（図中、Ｄｉｇｉｔａｌ Ｂｌｏｃｋ と図示）、Ｄ／Ａコンバータ２１２（図中、ＤＡＣと図示）、出力回路部２１３（Ｏｕｔｐｕｔ Ｂｕｆｆｅｒｓ と図示）を有する。

ソースドライバ２００は、ソース線ＳＬ［１］乃至［ｎ］（ｎは２以上の自然数）にアナログ信号を出力する機能を有する。

デジタル回路部２１１は、シフトレジスタ等を有する。デジタル回路部２１１は、例えばソースクロックＳＣＬＫ、ソーススタートパルスＳＳＰが入力される。シフトレジスタはサンプリングパルスを生成する。

Ｄ／Ａコンバータ２１２は上記実施の形態１での半導体装置の説明と同様である。すなわちＤ／Ａコンバータ２１２は、上記実施の形態１の半導体装置１０あるいは１０Ａの構成を有する。当該構成とすることで、回路面積の小面積化、表示品質の向上を図ることができる。Ｄ／Ａコンバータ２１２には、例えばデジタル信号ＤＡＴＡ［１］乃至［Ｎ］（図中、［１：Ｎ］）が入力される。デジタル信号ＤＡＴＡ［１］乃至［Ｎ］は、アナログ信号に変換される。変換されたアナログ信号は、サンプリングパルスに従って出力回路部２１３に出力される。

出力回路部２１３は、バッファ等を有する。出力回路部２１３は、ソース線ＳＬ［１］乃至［ｎ］に、増幅したアナログ信号を出力する機能を有する。

ゲートドライバ２０１は、一例としては、シフトレジスタ、バッファ等を有する。ゲートドライバ２０１は、ゲートスタートパルス、ゲートクロック等が入力され、パルス信号を出力する。ゲートドライバ２０１を構成する回路は、ソースドライバ２００と同様にＩＣ化してもよいし、表示部２０２の画素２０３が有するトランジスタと同じトランジスタを用いてもよい。

ゲートドライバ２０１は、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］（ｍは２以上の自然数）に走査信号を出力する。なお、ゲートドライバ２０１を複数設け、複数のゲートドライバ２０１により、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］を分割して制御してもよい。例えば表示部２０２の左右にゲートドライバ２０１を配置し、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］を１行ごとに分割して制御してもよい。

表示部２０２は、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］、及びソース線ＳＬ［１］乃至ＳＬ［ｎ］が概略直交するように設けられている。ゲート線とソース線の交差部には、画素２０３が設けられる。なお表示部２０２における画素２０３の配置は、カラー表示であれば、ＲＧＢ（赤緑青）の各色に対応した画素が順に設けられる。なお、ＲＧＢの画素の配列は、ストライプ配列、モザイク配列、デルタ配列等適宜用いることができる。またＲＧＢに限らず、白あるいは黄といった色を追加してカラー表示を行う構成としてもよい。

画素２０３の構成例について、図１４（Ａ）、（Ｂ）に一例を示し説明する。

図１４（Ａ）の画素２０３Ａは、液晶表示装置が有する画素の一例であり、トランジスタ２３１、容量素子２３２、及び液晶素子２３３を有する。

トランジスタ２３１は、液晶素子２３３とソース線ＳＬとの接続を制御するスイッチング素子としての機能を有する。トランジスタ２３１は、ゲート線ＧＬを介して、そのゲートから入力される走査信号により導通状態が制御される。

容量素子２３２は、一例として、導電層を積層して形成される素子である。

液晶素子２３３は、一例として、共通電極、画素電極及び液晶層で構成される素子である。共通電極と画素電極間に形成される電界の作用により液晶層の液晶材料の配向が変化される。

図１４（Ｂ）の画素２０３Ｂは、ＥＬ表示装置が有する画素の一例であり、トランジスタ２２１、トランジスタ２２２、及びＥＬ素子２２３を有する。なお図１４（Ｂ）では、ゲート線ＧＬ及びソース線ＳＬに加えて、電源線ＶＬを図示している。電源線ＶＬは、ＥＬ素子２２３に電流を供給するための配線である。

トランジスタ２２１は、トランジスタ２２２のゲートとソース線ＳＬとの接続を制御するスイッチング素子としての機能を有する。トランジスタ２２１は、ゲート線ＧＬを介して、そのゲートから入力される走査信号によりオン、オフが制御される。

トランジスタ２２２は、ゲートに印加される電圧に従って、電源線ＶＬとＥＬ素子２２３との間に流れる電流を制御する機能を有する。

ＥＬ素子２２３は、一例として、電極に挟持された発光層で構成される素子である。ＥＬ素子２２３は、発光層を流れる電流量に従って輝度を制御することができる。

以上説明した、表示装置の回路ブロック図は、上記実施の形態で説明した半導体装置１０、あるいは１０Ａを有する。そのため、オフセット電圧に起因した階調電圧のばらつきを抑制することができる。

（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置の断面構造の一例について、図１５を参照して説明する。

先の実施の形態に示す半導体装置は、デジタルアナログ変換回路１１、差動増幅回路１４、電流源１７、差動増幅回路１８、電流源２１、切り替え回路１３、及び電流電圧変換回路２３等を有し、シリコンなどを用いたトランジスタで形成することができる。なおシリコンは、多結晶シリコン、微結晶シリコン、非結晶シリコンを用いることができる。なおシリコンの代わりに、酸化物半導体などを用いることができる。

図１５には、本発明の一態様に係る半導体装置の断面模式図を示す。図１５に示す断面模式図は、半導体材料（例えば、シリコン）を用いたｎチャネル型のトランジスタ及びｐチャネル型のトランジスタを有する。

ｎチャネル型のトランジスタ５１０は、半導体材料を含む基板５００に設けられたチャネル形成領域５０１と、チャネル形成領域５０１を挟むように設けられた低濃度不純物領域５０２及び高濃度不純物領域５０３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５０７と、チャネル形成領域５０１上に設けられたゲート絶縁膜５０４ａと、ゲート絶縁膜５０４ａ上に設けられたゲート電極層５０５ａと、金属間化合物領域５０７と接して設けられたソース電極層５０６ａ及びドレイン電極層５０６ｂと、を有する。ゲート電極層５０５ａの側面には、サイドウォール絶縁膜５０８ａが設けられている。トランジスタ５１０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ａ及びドレイン電極層５０６ｂと、金属間化合物領域５０７とが接続されている。

ｐチャネル型のトランジスタ５２０は、半導体材料を含む基板５００に設けられたチャネル形成領域５１１と、チャネル形成領域５１１を挟むように設けられた低濃度不純物領域５１２及び高濃度不純物領域５１３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５１７と、チャネル形成領域５１１上に設けられたゲート絶縁膜５０４ｂと、ゲート絶縁膜５０４ｂ上に設けられたゲート電極層５０５ｂと、金属間化合物領域５１７と接して設けられたソース電極層５０６ｃ及びドレイン電極層５０６ｄと、を有する。ゲート電極層５０５ｂの側面には、サイドウォール絶縁膜５０８ｂが設けられている。トランジスタ５２０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ｃ及びドレイン電極層５０６ｄと、金属間化合物領域５１７とが接続している。

また、基板５００には、トランジスタ５１０と、トランジスタ５２０のそれぞれを囲むように素子分離絶縁膜５０９が設けられている。

なお、図１５では、トランジスタ５１０及びトランジスタ５２０が、半導体基板にチャネルが形成されるトランジスタである場合について示すが、トランジスタ５１０及びトランジスタ５２０が、絶縁表面上に形成された非晶質半導体膜、多結晶半導体膜にチャネルが形成されるトランジスタであってもよい。また、ＳＯＩ基板のように、単結晶半導体膜にチャネルが形成されるトランジスタであってもよい。

半導体基板として、単結晶半導体基板を用いることにより、トランジスタ５１０及びトランジスタ５２０を、高速動作させることができる。よって、先の実施の形態に示す各回路を構成するトランジスタを、単結晶半導体基板に形成することが好ましい。

また、トランジスタ５１０と、トランジスタ５２０とは、配線５２３によって、それぞれ接続されている。なお配線５２３上に層間絶縁膜及び電極層を設け、さらにトランジスタを積層して設ける構成としてもよい。

（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置を用いた応用例として、表示パネルに適用する例、該表示パネルを表示モジュールに適用する例、該表示モジュールの応用例、及び電子機器への応用例について、図１６乃至図１８を用いて説明する。

＜表示パネルへの実装例＞
半導体装置の表示パネルへの実装例について、図１６（Ａ）、（Ｂ）を用いて説明する。

図１６（Ａ）の場合には、表示パネルが有する表示部７１１の周辺にソースドライバ７１２、及びゲートドライバ７１２Ａ、７１２Ｂが設けられ、ソースドライバ７１２として基板７１３上に半導体装置を有するソースドライバＩＣ７１４が実装される例を示している。

ソースドライバＩＣ７１４は、異方性導電接着剤、及び異方性導電フィルムを用いて基板７１３上に実装される。

なおソースドライバＩＣ７１４は、ＦＰＣ７１５を介して、外部回路基板７１６と接続される。

また図１６（Ｂ）の場合には、表示部７１１の周辺にソースドライバ７１２、及びゲートドライバ７１２Ａ、７１２Ｂが設けられ、ソースドライバ７１２としてＦＰＣ７１５上にソースドライバＩＣ７１４が実装される例を示している。

ソースドライバＩＣ７１４をＦＰＣ７１５上に実装することで、基板７１３に表示部７１１を大きく設けることができ、狭額縁化を達成することができる。

＜表示モジュールの応用例＞
次いで図１６（Ａ）、（Ｂ）の表示パネルを用いた表示モジュールの応用例について、図１７を用いて説明を行う。

図１７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。

上記図１６（Ａ）、（Ｂ）で説明した表示パネルは、図１７における表示パネル８００６に用いることができる。

上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。この場合、タッチパネル８００４を省略することも可能である。

バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。

フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。

プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

＜電子機器への応用例＞
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器の表示パネルを、上述の表示モジュールを適用した表示パネルとする場合について説明する。

図１８（Ａ）は、携帯型の情報端末であり、筐体９０１、筐体９０２、第１の表示部９０３ａ、第２の表示部９０３ｂなどによって構成されている。筐体９０１と筐体９０２の少なくとも一部には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、回路面積の縮小、表示品質の向上が図られた携帯型の情報端末が実現される。

なお、第１の表示部９０３ａはタッチ入力機能を有するパネルとなっており、例えば図１８（Ａ）の左図のように、第１の表示部９０３ａに表示される選択ボタン９０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図１８（Ａ）の右図のように第１の表示部９０３ａにはキーボード９０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。

また、図１８（Ａ）に示す携帯型の情報端末は、図１８（Ａ）の右図のように、第１の表示部９０３ａ及び第２の表示部９０３ｂのうち、一方を取り外すことができる。第２の表示部９０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体９０２を持ち、他方の手で操作することができるため便利である。

図１８（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図１８（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

更に、図１８（Ａ）に示す筐体９０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。

図１８（Ｂ）は、電子ペーパーを実装した電子書籍端末９１０であり、筐体９１１と筐体９１２の２つの筐体で構成されている。筐体９１１及び筐体９１２には、それぞれ表示部９１３及び表示部９１４が設けられている。筐体９１１と筐体９１２は、軸部９１５により接続されており、該軸部９１５を軸として開閉動作を行うことができる。また、筐体９１１は、電源９１６、操作キー９１７、スピーカー９１８などを備えている。筐体９１１、筐体９１２の少なくとも一には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、回路面積の縮小、表示品質の向上が図られた電子書籍端末が実現される。

図１８（Ｃ）は、テレビジョン装置であり、筐体９２１、表示部９２２、スタンド９２３などで構成されている。テレビジョン装置９２０の操作は、筐体９２１が備えるスイッチや、リモコン操作機９２４により行うことができる。筐体９２１及びリモコン操作機９２４には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、回路面積の縮小、表示品質の向上が図られたテレビジョン装置が実現される。

図１８（Ｄ）は、スマートフォンであり、本体９３０には、表示部９３１と、スピーカー９３２と、マイク９３３と、操作ボタン９３４等が設けられている。本体９３０内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため回路面積の縮小、表示品質の向上が図られたスマートフォンが実現される。

図１８（Ｅ）は、デジタルカメラであり、本体９４１、表示部９４２、操作スイッチ９４３などによって構成されている。本体９４１内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、回路面積の縮小、表示品質の向上が図られたデジタルカメラが実現される。

以上のように、本実施の形態に示す電子機器には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、回路面積の縮小、表示品質の向上が図られた電子機器が実現される。

（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を適用可能な表示パネルの構成について、図２０乃至図２３を参照しながら説明する。

図２０は表示パネル７００の構成を説明する図である。図２０（Ａ）は表示パネル７００の下面図である。図２０（Ｂ−１）は図２０（Ａ）の一部を説明する下面図であり、図２０（Ｂ−２）は図２０（Ｂ−１）に図示する一部の構成を省略して説明する下面図である。

図２１は表示パネル７００の構成を説明する図である。図２１（Ａ）は図２０（Ａ）の切断線Ｘ１−Ｘ２、Ｘ３−Ｘ４、Ｘ５−Ｘ６、Ｘ７−Ｘ８、Ｘ９−Ｘ１０、Ｘ１１−Ｘ１２における断面図である。図２１（Ｂ）は表示パネルの一部の構成を説明する断面図であり、図２１（Ｃ）は表示パネルの他の一部の構成を説明する断面図である。

図２２は表示パネル７００の構成を説明する図である。図２２は表示パネル７００が備える画素回路に用いることができる画素回路６３０（ｉ，ｊ）および画素回路６３０（ｉ，ｊ＋１）の回路図である。

図２３は表示パネル７００の構成を説明する図である。図２３（Ａ）は表示パネル７００に用いることができる画素および配線等の配置を説明するブロック図である。図２３（Ｂ−１）および図２３（Ｂ−２）は表示パネル７００に用いることができる開口部７５１Ｈの配置を説明する模式図である。

＜表示パネルの構成例１．＞
表示パネル７００は、信号線Ｓ１（ｊ）と、画素７０２（ｉ，ｊ）と、を有する（図２０（Ｂ−１）および図２０（Ｂ−２）参照）。

画素７０２（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。

画素７０２（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）と、第１の導電膜と、第２の導電膜と、第２の絶縁膜６０１Ｃと、画素回路６３０（ｉ，ｊ）と、第２の表示素子６５０（ｉ，ｊ）と、を有する（図２１（Ａ）および図２２参照）。

第１の導電膜は、第１の表示素子７５０（ｉ，ｊ）と電気的に接続される（図２１（Ａ）参照）。例えば、第１の導電膜を、第１の表示素子７５０（ｉ，ｊ）の第１の電極７５１（ｉ，ｊ）に用いることができる。

第２の導電膜は、第１の導電膜と重なる領域を備える。例えば、第２の導電膜を、スイッチＳＷ１に用いることができるトランジスタのソース電極またはドレイン電極として機能する導電膜６１２Ｂに用いることができる。

第２の絶縁膜６０１Ｃは、第２の導電膜と第１の導電膜の間に挟まれる領域を備える。

画素回路６３０（ｉ，ｊ）は、第２の導電膜と電気的に接続される。例えば、第２の導電膜をソース電極またはドレイン電極として機能する導電膜６１２Ｂに用いたトランジスタを、画素回路６３０（ｉ，ｊ）のスイッチＳＷ１に用いることができる（図２１（Ａ）および図２２参照）。

第２の表示素子６５０（ｉ，ｊ）は、画素回路６３０（ｉ，ｊ）と電気的に接続される。

第２の絶縁膜６０１Ｃは、開口部６９１Ａを備える（図２１（Ａ）参照）。

第２の導電膜は、開口部６９１Ａにおいて第１の導電膜と電気的に接続される。例えば、導電膜６１２Ｂは、第１の導電膜を兼ねる第１の電極７５１（ｉ，ｊ）と電気的に接続される。

画素回路６３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される（図２２参照）。なお、導電膜６１２Ａは、信号線Ｓ１（ｊ）と電気的に接続される（図２１（Ａ）および図２２参照）。

第１の電極７５１（ｉ，ｊ）は、第２の絶縁膜６０１Ｃに埋め込まれた側端部を備える。

また、表示パネルの画素回路６３０（ｉ，ｊ）は、スイッチＳＷ１を備える。スイッチＳＷ１はトランジスタを含み、トランジスタは、酸化物半導体を含む。

また、表示パネルの第２の表示素子６５０（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）が表示をする方向と同一の方向に表示をする機能を備える。例えば、外光を反射する強度を制御して第１の表示素子７５０（ｉ，ｊ）が表示をする方向を、破線の矢印で図中に示す。また、第２の表示素子６５０（ｉ，ｊ）が表示をする方向を、実線の矢印で図中に示す（図２１（Ａ）参照）。

また、表示パネルの第２の表示素子６５０（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）が表示をする領域に囲まれた領域に表示をする機能を備える（図２３（Ｂ−１）または図２３（Ｂ−２）参照）。なお、第１の表示素子７５０（ｉ，ｊ）は、第１の電極７５１（ｉ，ｊ）と重なる領域に表示をし、第２の表示素子６５０（ｉ，ｊ）は、開口部７５１Ｈと重なる領域に表示をする。

また、表示パネルの第１の表示素子７５０（ｉ，ｊ）は、入射する光を反射する機能を備える反射膜と、反射する光の強さを制御する機能と、を有する。そして、反射膜は、開口部７５１Ｈを備える。なお、例えば、第１の表示素子７５０（ｉ，ｊ）の反射膜に、第１の導電膜または第１の電極７５１（ｉ，ｊ）等を用いることができる。

また、第２の表示素子６５０（ｉ，ｊ）は、開口部７５１Ｈに向けて光を射出する機能を有する。

また、表示パネルは、画素７０２（ｉ，ｊ）と、一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する（図２３（Ａ）参照）。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。

また、表示パネルは、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、配線ＡＮＯと、を有する。

一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、画素７０２（ｉ，ｊ）を含み、行方向（図中に矢印Ｒで示す方向）に配設される。

また、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，ｊ）を含み、行方向と交差する列方向（図中に矢印Ｃで示す方向）に配設される。

走査線Ｇ１（ｉ）は、行方向に配設される一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。

列方向に配設される他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。

例えば、画素７０２（ｉ，ｊ）の行方向に隣接する画素７０２（ｉ，ｊ＋１）は、画素７０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように画素７０２（ｉ，ｊ＋１）に配置される開口部を備える（図２３（Ｂ−１）参照）。

例えば、画素７０２（ｉ，ｊ）の列方向に隣接する画素７０２（ｉ＋１，ｊ）は、画素７０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように画素７０２（ｉ＋１，ｊ）に配置される開口部を備える（図２３（Ｂ−２）参照）。なお、例えば、第１の電極７５１（ｉ，ｊ）を反射膜に用いることができる。

上記表示パネルは、第１の表示素子と、第１の表示素子と電気的に接続される第１の導電膜と、第１の導電膜と重なる領域を備える第２の導電膜と、第２の導電膜と第１の導電膜の間に挟まれる領域を備える絶縁膜と、第２の導電膜と電気的に接続される画素回路と、画素回路と電気的に接続される第２の表示素子と、を含み、第２の絶縁膜は開口部を備え、第２の導電膜は第１の導電膜と開口部で電気的に接続される。

これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆動することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

また、表示パネルは、端子６１９Ｂと、導電膜６１１Ｂと、を有する（図２１（Ａ）参照）。

第２の絶縁膜６０１Ｃは、端子６１９Ｂおよび導電膜６１１Ｂの間に挟まれる領域を備える。また、第２の絶縁膜６０１Ｃは、開口部６９１Ｂを備える。

端子６１９Ｂは、開口部６９１Ｂにおいて導電膜６１１Ｂと電気的に接続される。また、導電膜６１１Ｂは、画素回路６３０（ｉ，ｊ）と電気的に接続される。なお、例えば、第１の電極７５１（ｉ，ｊ）または第１の導電膜を反射膜に用いる場合、端子６１９Ｂの接点として機能する面は、第１の電極７５１（ｉ，ｊ）の、第１の表示素子７５０（ｉ，ｊ）に入射する光に向いている面と同じ方向を向いている。

これにより、端子を介して電力または信号を、画素回路に供給することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

また、表示パネルの第１の表示素子７５０（ｉ，ｊ）は、液晶材料を含む層７５３と、第１の電極７５１（ｉ，ｊ）および第２の電極７５２と、を備える。なお、第２の電極７５２は、第１の電極７５１（ｉ，ｊ）との間に液晶材料の配向を制御する電界が形成されるように配置される。

また、表示パネルは、配向膜ＡＦ１および配向膜ＡＦ２を備える。配向膜ＡＦ２は、配向膜ＡＦ１との間に液晶材料を含む層７５３を挟むように配設される。

また、表示パネルの第２の表示素子６５０（ｉ，ｊ）は、第３の電極６５１（ｉ，ｊ）と、第４の電極６５２と、発光性の有機化合物を含む層６５３（ｊ）と、を備える。

第４の電極６５２は、第３の電極６５１（ｉ，ｊ）と重なる領域を備える。発光性の有機化合物を含む層６５３（ｊ）は、第３の電極６５１および第４の電極６５２の間に配設される。そして、第３の電極６５１（ｉ，ｊ）は、接続部６２２において、画素回路６３０（ｉ，ｊ）と電気的に接続される。

また、表示パネルの画素７０２（ｉ，ｊ）は、着色膜ＣＦ１と、遮光膜ＢＭと、絶縁膜７７１と、機能膜７７０Ｐと、を有する。

着色膜ＣＦ１は、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。遮光膜ＢＭは、第１の表示素子７５０（ｉ，ｊ）と重なる領域に開口部を備える。

絶縁膜７７１は、着色膜ＣＦ１と液晶材料を含む層７５３の間または遮光膜ＢＭと液晶材料を含む層７５３の間に配設される。これにより、着色膜ＣＦ１の厚さに基づく凹凸を平坦にすることができる。または、遮光膜ＢＭまたは着色膜ＣＦ１等から液晶材料を含む層７５３への不純物の拡散を、抑制することができる。

機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）との間に基板７７０を挟むように配設される。

また、表示パネルは、基板６７０と、基板７７０と、機能層６２０と、を有する。

基板７７０は、基板６７０と重なる領域を備える。機能層６２０は、基板６７０および基板７７０の間に配設される。

機能層６２０は、画素回路６３０（ｉ，ｊ）と、第２の表示素子６５０（ｉ，ｊ）と、絶縁膜６２１と、絶縁膜６２８と、を含む。また、機能層６２０は、絶縁膜６１８および絶縁膜６１６を含む。

絶縁膜６２１は、画素回路６３０（ｉ，ｊ）および第２の表示素子６５０（ｉ，ｊ）の間に配設される。

絶縁膜６２８は、絶縁膜６２１および基板６７０の間に配設され、第２の表示素子６５０（ｉ，ｊ）と重なる領域に開口部を備える。第３の電極６５１の周縁に沿って形成される絶縁膜６２８は、第３の電極６５１および第４の電極６５２の短絡を防止することができる。

絶縁膜６１８は、絶縁膜６２１および画素回路６３０（ｉ，ｊ）の間に配設される領域を備え、絶縁膜６１６は、絶縁膜６１８および画素回路６３０（ｉ，ｊ）の間に配設される領域を備える。

また、表示パネルは、接合層６０５と、封止材７０５と、構造体ＫＢ１と、を有する。

接合層６０５は、機能層６２０および基板６７０の間に配設され、機能層６２０および基板６７０を貼り合せる機能を備える。

封止材７０５は、機能層６２０および基板７７０の間に配設され、機能層６２０および基板７７０を貼り合わせる機能を備える。

構造体ＫＢ１は、機能層６２０および基板７７０の間に所定の間隙を設ける機能を備える。

また、表示パネルは、端子６１９Ｃと、導電膜６１１Ｃと、導電体ＣＰと、を有する。

第２の絶縁膜６０１Ｃは、端子６１９Ｃおよび導電膜６１１Ｃの間に挟まれる領域を備える。また、第２の絶縁膜６０１Ｃは、開口部６９１Ｃを備える。

端子６１９Ｃは、開口部６９１Ｃにおいて導電膜６１１Ｃと電気的に接続される。また、導電膜６１１Ｃは、画素回路６３０（ｉ，ｊ）と電気的に接続される。

導電体ＣＰは、端子６１９Ｃと第２の電極７５２の間に挟まれ、端子６１９Ｃと第２の電極７５２を電気的に接続する。例えば、導電性の粒子を導電体ＣＰに用いることができる。

また、表示パネルは、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図２０（Ａ）および図２３（Ａ）参照）。

駆動回路ＧＤは、走査線Ｇ１（ｉ）と電気的に接続される。駆動回路ＧＤは、例えばトランジスタＭＤを備える。具体的には、画素回路６３０（ｉ，ｊ）に含まれるトランジスタと同じ工程で形成することができる半導体膜を含むトランジスタをトランジスタＭＤに用いることができる（図２１（Ａ）および図２１（Ｃ）参照）。

駆動回路ＳＤは、信号線Ｓ１（ｊ）と電気的に接続される。駆動回路ＳＤは、例えば端子６１９Ｂまたは端子６１９Ｃと同一の工程で形成することができる端子に導電材料を用いて電気的に接続される。

以下に、表示パネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。

例えば第１の導電膜を、第１の電極７５１（ｉ，ｊ）に用いることができる。また、第１の導電膜を、反射膜に用いることができる。

また、第２の導電膜を、トランジスタのソース電極またはドレイン電極の機能を備える導電膜６１２Ｂに用いることができる。

《構成例１．》
表示パネルは、基板６７０、基板７７０、構造体ＫＢ１、封止材７０５および接合層６０５、を有する。

また、表示パネルは、機能層６２０、絶縁膜６２１、絶縁膜６２８、を有する。

また、表示パネルは、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯを有する。

また、表示パネルは、第１の導電膜または第２の導電膜を有する。

また、表示パネルは、端子６１９Ｂ、端子６１９Ｃ、導電膜６１１Ｂまたは導電膜６１１Ｃを有する。

また、表示パネルは、画素回路６３０（ｉ，ｊ）、スイッチＳＷ１、を有する。

また、表示パネルは、第１の表示素子７５０（ｉ，ｊ）、第１の電極７５１（ｉ，ｊ）、反射膜、開口部７５１Ｈ、液晶材料を含む層７５３、第２の電極７５２、を有する。

また、表示パネルは、配向膜ＡＦ１、配向膜ＡＦ２、着色膜ＣＦ１、遮光膜ＢＭ、絶縁膜７７１、機能膜７７０Ｐを有する。

また、表示パネルは、第２の表示素子６５０（ｉ，ｊ）、第３の電極６５１（ｉ，ｊ）、第４の電極６５２または発光性の有機化合物を含む層６５３（ｊ）を有する。

また、表示パネルは、第２の絶縁膜６０１Ｃを有する。

また、表示パネルは、駆動回路ＧＤまたは駆動回路ＳＤを有する。

《基板６７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板６７０等に用いることができる。具体的には厚さ０．７ｍｍの無アルカリガラスを用いることができる。

例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板６７０等に用いることができる。これにより、大型の表示装置を作製することができる。

有機材料、無機材料または有機材料と無機材料等の複合材料等を基板６７０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板６７０等に用いることができる。

具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を、基板６７０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板６７０等に用いることができる。例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、アルミナ膜等を、基板６７０等に用いることができる。ＳＵＳまたはアルミニウム等を、基板６７０等に用いることができる。

例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板６７０等に用いることができる。これにより、半導体素子を基板６７０等に形成することができる。

例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板６７０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板６７０等に用いることができる。

例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板６７０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板６７０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板６７０等に用いることができる。

また、単層の材料または複数の層が積層された材料を、基板６７０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板６７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板６７０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板６７０等に用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基板６７０等に用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシロキサン結合を有する樹脂を含む材料を基板６７０等に用いることができる。

具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板６７０等に用いることができる。

また、紙または木材などを基板６７０等に用いることができる。

例えば、可撓性を有する基板を基板６７０等に用いることができる。

なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板６７０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。

《基板７７０》
例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板６７０に用いることができる材料から選択された材料を基板７７０に用いることができる。具体的には厚さ０．７ｍｍまたは厚さ０．１ｍｍ程度まで研磨した無アルカリガラスを用いることができる。

《構造体ＫＢ１》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用いることができる。これにより、構造体ＫＢ１等を挟む構成の間に所定の間隔を設けることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体ＫＢ１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。

《封止材７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７０５等に用いることができる。

例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いることができる。

例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を封止材７０５等に用いることができる。

具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材７０５等に用いることができる。

《接合層６０５》
例えば、封止材７０５に用いることができる材料を接合層６０５に用いることができる。

《絶縁膜６２１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜６２１等に用いることができる。

具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜６２１等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜６２１等に用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜６２１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。

これにより、例えば絶縁膜６２１と重なるさまざまな構造に由来する段差を平坦化することができる。

《絶縁膜６２８》
例えば、絶縁膜６２１に用いることができる材料を絶縁膜６２８等に用いることができる。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜６２８に用いることができる。

《第２の絶縁膜６０１Ｃ》
例えば、絶縁膜６２１に用いることができる材料を第２の絶縁膜６０１Ｃに用いることができる。具体的には、シリコンおよび酸素を含む材料を第２の絶縁膜６０１Ｃに用いることができる。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制することができる。

例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を第２の絶縁膜６０１Ｃに用いることができる。

なお、第２の絶縁膜６０１Ｃは、開口部６９１Ａ、開口部６９１Ｂまたは開口部６９１Ｃを有する。

《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯ、端子６１９Ｂ、端子６１９Ｃ、導電膜６１１Ｂまたは導電膜６１１Ｃ等に用いることができる。

例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。

具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。

具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。

具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。

例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。

具体的には、導電性高分子を配線等に用いることができる。

《第１の導電膜、第２の導電膜》
例えば、配線等に用いることができる材料を第１の導電膜または第２の導電膜に用いることができる。

また、第１の電極７５１（ｉ，ｊ）または配線等を第１の導電膜に用いることができる。

また、スイッチＳＷ１に用いることができるトランジスタの導電膜６１２Ｂまたは配線等を第２の導電膜に用いることができる。

《画素回路６３０（ｉ，ｊ）》
画素回路６３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される（図２２参照）。

画素回路６３０（ｉ，ｊ＋１）は、信号線Ｓ１（ｊ＋１）、信号線Ｓ２（ｊ＋１）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される。

なお、信号線Ｓ２（ｊ）に供給する信号に用いる電圧が、信号線Ｓ１（ｊ＋１）に供給する信号に用いる電圧と異なる場合、信号線Ｓ１（ｊ＋１）を信号線Ｓ２（ｊ）から離して配置する。具体的には、信号線Ｓ２（ｊ＋１）を信号線Ｓ２（ｊ）に隣接するように配置する。

画素回路６３０（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１、スイッチＳＷ２、トランジスタＭおよび容量素子Ｃ２を含む。

例えば、走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることができる。

容量素子Ｃ１は、スイッチＳＷ１に用いるトランジスタの第２の電極に電気的に接続される第１の電極と、配線ＣＳＣＯＭに電気的に接続される第２の電極と、を有する。

例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることができる。

トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。

なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジスタを、トランジスタＭに用いることができる。例えば、トランジスタＭの第１の電極と同じ電位を供給することができる配線と電気的に接続された導電膜を用いることができる。

容量素子Ｃ２は、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続される第１の電極と、トランジスタＭの第１の電極に電気的に接続される第２の電極と、を有する。

なお、第１の表示素子７５０の第１の電極をスイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続し、第１の表示素子７５０の第２の電極を配線ＶＣＯＭ１と電気的に接続する。これにより、第１の表示素子７５０を駆動することができる。

また、第２の表示素子６５０の第１の電極をトランジスタＭの第２の電極と電気的に接続し、第２の表示素子６５０の第２の電極を配線ＶＣＯＭ２と電気的に接続する。これにより、第２の表示素子６５０を駆動することができる。

《スイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ等に用いることができる。

例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたトランジスタを用いることができる。

例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。

一例を挙げれば、アモルファスシリコンを半導体膜に用いたトランジスタと比較して、オフ状態におけるリーク電流が小さいトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ等に用いることができる。具体的には、酸化物半導体を半導体膜６０８に用いたトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ等に用いることができる。

これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。

スイッチＳＷ１に用いることができるトランジスタは、半導体膜６０８および半導体膜６０８と重なる領域を備える導電膜６０４を備える（図２１（Ｂ）参照）。また、スイッチＳＷ１に用いることができるトランジスタは、導電膜６１２Ａおよび導電膜６１２Ｂを備える。

なお、導電膜６０４はゲート電極の機能を備え、絶縁膜６０６はゲート絶縁膜の機能を備える。また、導電膜６１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜６１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。

また、導電膜６０４との間に半導体膜６０８を挟むように設けられた導電膜６２４を備えるトランジスタを、トランジスタＭに用いることができる（図２１（Ｃ）参照）。

タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、をこの順で積層した導電膜を導電膜６０４に用いることができる。

シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜６０６に用いることができる。

インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜６０８に用いることができる。

タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜６１２Ａまたは導電膜６１２Ｂに用いることができる。

《第１の表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０（ｉ，ｊ）等に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子等を用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素子を第１の表示素子７５０に用いることができる。

ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。

また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。

例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。

《第１の電極７５１（ｉ，ｊ）》
例えば、配線等に用いる材料を第１の電極７５１（ｉ，ｊ）に用いることができる。具体的には、反射膜を第１の電極７５１（ｉ，ｊ）に用いることができる。

《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。

反射膜は、例えば、液晶材料を含む層７５３を透過してくる光を反射する。これにより、第１の表示素子７５０を反射型の液晶素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。

なお、第１の電極７５１（ｉ，ｊ）を反射膜に用いる構成に限られない。例えば、液晶材料を含む層７５３と第１の電極７５１（ｉ，ｊ）の間に反射膜を配設する構成を用いることができる。または、反射膜と液晶材料を含む層７５３の間に透光性を有する第１の電極７５１（ｉ，ｊ）を配置する構成を用いることができる。

《開口部７５１Ｈ》
非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、第１の表示素子７５０（ｉ，ｊ）を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が小さすぎると、第２の表示素子６５０（ｉ，ｊ）を用いた表示が暗くなってしまう。

また、反射膜に設ける開口部７５１Ｈの面積が小さすぎると、第２の表示素子６５０が射出する光から取り出せる光の効率が低下してしまう。

多角形、四角形、楕円形、円形または十字等の形状を開口部７５１Ｈの形状に用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈの形状に用いることができる。また、開口部７５１Ｈを隣接する画素に寄せて配置してもよい。好ましくは、開口部７５１Ｈを同じ色を表示する機能を備える他の画素に寄せて配置する。これにより、第２の表示素子６５０が射出する光が隣接する画素に配置された着色膜に入射してしまう現象（クロストークともいう）を抑制できる。

《第２の電極７５２》
例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の電極７５２に用いることができる。

例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第２の電極７５２に用いることができる。

具体的には、インジウムを含む導電性酸化物を第２の電極７５２に用いることができる。または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を第２の電極７５２に用いることができる。または、銀を含む金属ナノワイヤーを第２の電極７５２に用いることができる。

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第２の電極７５２に用いることができる。

《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。具体的には、所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。

例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。

《着色膜ＣＦ１》
所定の色の光を透過する材料を着色膜ＣＦ１に用いることができる。これにより、着色膜ＣＦ１を例えばカラーフィルターに用いることができる。

例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、黄色の光を透過する材料または白色の光を透過する材料などを着色膜ＣＦ１に用いることができる。

《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例えばブラックマトリクスに用いることができる。

《絶縁膜７７１》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができる。

《機能膜７７０Ｐ》
例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を機能膜７７０Ｐに用いることができる。または、２色性色素を含む偏光板を機能膜７７０Ｐに用いることができる。

また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。

《第２の表示素子６５０（ｉ，ｊ）》
例えば、発光素子を第２の表示素子６５０（ｉ，ｊ）に用いることができる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオードなどを、第２の表示素子６５０（ｉ，ｊ）に用いることができる。

例えば、青色の光を射出するように積層された積層体、緑色の光を射出するように積層された積層体または赤色の光を射出するように積層された積層体等を、発光性の有機化合物を含む層６５３（ｊ）に用いることができる。

例えば、信号線Ｓ１（ｊ）に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層６５３（ｊ）に用いることができる。また、発光性の有機化合物を含む層６５３（ｊ）とは異なる色の光を射出する信号線Ｓ１（ｊ＋１）に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層６５３（ｊ＋１）に用いることができる。

また、例えば、白色の光を射出するように積層された積層体を、発光性の有機化合物を含む層６５３（ｊ）および発光性の有機化合物を含む層６５３（ｊ＋１）に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、発光性の有機化合物を含む層６５３（ｊ）および発光性の有機化合物を含む層６５３（ｊ＋１）に用いることができる。

例えば、配線等に用いることができる材料を第３の電極６５１（ｉ，ｊ）または第４の電極６５２に用いることができる。

例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、第３の電極６５１（ｉ，ｊ）に用いることができる。

具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、第３の電極６５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い金属膜を第３の電極６５１（ｉ，ｊ）に用いることができる。

例えば、配線等に用いることができる材料から選択された可視光について反射性を有する材料を、第４の電極６５２に用いることができる。

《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、トランジスタＭと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。

または、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタＭＤに用いることができる。具体的には、導電膜６２４を有するトランジスタをトランジスタＭＤに用いることができる（図２１（Ｃ）参照）。

導電膜６０４との間に半導体膜６０８を挟むように、導電膜６２４を配設し、導電膜６２４および半導体膜６０８の間に絶縁膜６１６を配設し、半導体膜６０８および導電膜６０４の間に絶縁膜６０６を配設する。例えば、導電膜６０４と同じ電位を供給する配線に導電膜６２４を電気的に接続する。

なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。

《駆動回路ＳＤ》
例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板上に形成された集積回路を駆動回路ＳＤに用いることができる。

例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、画素回路６３０（ｉ，ｊ）と電気的に接続されるパッドに駆動回路ＳＤを実装することができる。具体的には、異方性導電膜を用いて、パッドに集積回路を実装できる。

なお、パッドは、端子６１９Ｂまたは端子６１９Ｃと同一の工程で形成することができる。

＜酸化物半導体膜の抵抗率の制御方法＞
酸化物半導体膜の抵抗率を制御する方法について説明する。

所定の抵抗率を備える酸化物半導体膜を、半導体膜６０８または導電膜６２４等に用いることができる。

例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び／又は膜中の酸素欠損を制御する方法を、酸化物半導体膜の抵抗率を制御する方法に用いることができる。

具体的には、プラズマ処理を水素、水等の不純物濃度及び／又は膜中の酸素欠損を増加または低減する方法に用いることができる。

具体的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、ボロン、リン及び窒素の中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。

または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入して、抵抗率が低い酸化物半導体膜にすることができる。

または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア密度を高め、抵抗率を低くすることができる。

例えば、膜中の含有水素濃度が１×１０^２２ａｔｏｍｓ／ｃｍ^３以上の絶縁膜を酸化物半導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができる。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いることができる。

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。

具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、８×１０^１９ａｔｏｍｓ／ｃｍ^３以上、好ましくは１×１０^２０ａｔｏｍｓ／ｃｍ^３以上、より好ましくは５×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物半導体膜を導電膜６２４に好適に用いることができる。

一方、抵抗率の高い酸化物半導体膜をトランジスタのチャネルが形成される半導体膜に用いることができる。具体的には半導体膜６０８に好適に用いることができる。

例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすることができる。

例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁膜に用いることができる。

酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、８×１０^１１／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。

また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタは、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を備えることができる。

上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下である酸化物半導体を、トランジスタのチャネルが形成される半導体膜に好適に用いることができる。

なお、半導体膜６０８よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜を、導電膜６２４に用いる。

また、半導体膜６０８に含まれる水素濃度の２倍以上、好ましくは１０倍以上の濃度の水素を含む膜を、導電膜６２４に用いることができる。

また、半導体膜６０８の抵抗率の１×１０^−８倍以上１×１０^−１倍未満の抵抗率を備える膜を、導電膜６２４に用いることができる。

具体的には、１×１０^−３Ωｃｍ以上１×１０^４Ωｃｍ未満、好ましくは、１×１０^−３Ωｃｍ以上１×１０^−１Ωｃｍ未満である膜を、導電膜６２４に用いることができる。

（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。

＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限定されない。例えば、本発明の一態様として実施の形態１では、Ｒ−ＤＡＣを用いる構成を示したが、本発明の一態様は、これに限定されない。あるいは状況に応じて、例えばＲ−ＤＡＣ以外のＤＡＣを用いる構成を本発明の一態様としてもよい。

＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。

また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

なお本明細書等において、１つの画素に１つのトランジスタ及び１つの容量素子を備えた１Ｔ−１Ｃの回路構成、あるいは１つの画素に２つのトランジスタ及び１つの容量素子を備えた２Ｔ−１Ｃ構造の回路構成を示しているが、本実施の形態はこれに限定されない。１つの画素に３つ以上のトランジスタ及び２つ以上の容量素子を有する回路構成とすることもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。

＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。

＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。

なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。

なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

＜＜画素について＞＞
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。

なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。

＜＜表示素子について＞＞
本明細書等において、表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、電子粉流体（登録商標）エレクトロウェッティング素子、電気泳動素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、カーボンナノチューブを用いた表示素子、または、量子ドットを用いた表示素子など、がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。

＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＩＮ１ 端子
ＩＮ２ 端子
ＶＢ３ バイアス電圧
ＶＢ５ バイアス電圧
ＶＢ８ バイアス電圧
１０ 半導体装置
１０Ａ 半導体装置
１１ Ｄ／Ａ変換回路
１１ａ 電圧生成回路
１１ｂ パストランジスタロジック
１１ｃ パストランジスタロジック
１１ｄ 抵抗
１１ｅ トランジスタ
１１ｆ トランジスタ
１１ｇ トランジスタ
１１ｈ トランジスタ
１３ 回路
１４ 差動増幅回路
１５ トランスコンダクタンスアンプ
１６Ａ トランジスタ
１６Ｂ トランジスタ
１７ 電流源
１７Ａ トランジスタ
１８ 差動増幅回路
１９ トランスコンダクタンスアンプ
２０Ａ トランジスタ
２０Ｂ トランジスタ
２１ 電流源
２１Ａ トランジスタ
２１Ｂ トランジスタ
２２ トランジスタ
２３ 電流電圧変換回路
４１ トランジスタ
４３ トランジスタ
４５ 電圧生成回路
４７ パストランジスタロジック
４９ 抵抗
５１ トランジスタ
５３ トランジスタ
５５ 差動増幅回路
５７ カレントミラー回路
５９ カレントミラー回路
１００ 半導体装置
１００Ａ 半導体装置
２００ ソースドライバ
２０１ ゲートドライバ
２０２ 表示部
２０３ 画素
２０３Ａ 画素
２０３Ｂ 画素
２１１ デジタル回路部
２３１ トランジスタ
２１２ Ｄ／Ａコンバータ
２３２ 容量素子
２３３ 液晶素子
２１３ 出力回路部
２２１ トランジスタ
２２２ トランジスタ
２２３ ＥＬ素子
５００ 基板
５０１ チャネル形成領域
５０２ 低濃度不純物領域
５０３ 高濃度不純物領域
５０４ａ ゲート絶縁膜
５０４ｂ ゲート絶縁膜
５０５ａ ゲート電極層
５０５ｂ ゲート電極層
５０６ａ ソース電極層
５０６ｂ ドレイン電極層
５０６ｃ ソース電極層
５０６ｄ ドレイン電極層
５０７ 金属間化合物領域
５０８ａ サイドウォール絶縁膜
５０８ｂ サイドウォール絶縁膜
５０９ 素子分離絶縁膜
５１０ トランジスタ
５１１ チャネル形成領域
５１２ 低濃度不純物領域
５１３ 高濃度不純物領域
５１７ 金属間化合物領域
５２０ トランジスタ
５２１ 層間絶縁膜
５２２ 層間絶縁膜
５２３ 配線
７１１ 表示部
７１２ ソースドライバ
７１２Ａ ゲートドライバ
７１２Ｂ ゲートドライバ
７１３ 基板
７１４ ソースドライバＩＣ
７１５ ＦＰＣ
７１６ 外部回路基板
９０１ 筐体
９０２ 筐体
９０３ａ 表示部
９０３ｂ 表示部
９０４ 選択ボタン
９０５ キーボード
９１０ 電子書籍端末
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 軸部
９１６ 電源
９１７ 操作キー
９１８ スピーカー
９２０ テレビジョン装置
９２１ 筐体
９２２ 表示部
９２３ スタンド
９２４ リモコン操作機
９３０ 本体
９３１ 表示部
９３２ スピーカー
９３３ マイク
９３４ 操作ボタン
９４１ 本体
９４２ 表示部
９４３ 操作スイッチ
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー
ＡＦ１ 配向膜
ＡＦ２ 配向膜
Ｃ１ 容量素子
Ｃ２ 容量素子
ＣＦ１ 着色膜
Ｇ１ 走査線
Ｇ２ 走査線
ＫＢ１ 構造体
Ｓ１ 信号線
Ｓ２ 信号線
ＳＷ１ スイッチ
ＳＷ２ スイッチ
ＡＮＯ 配線
ＣＳＣＯＭ 配線
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
６０１Ｃ 絶縁膜
６０４ 導電膜
６０５ 接合層
６０６ 絶縁膜
６０８ 半導体膜
６１１Ｂ 導電膜
６１１Ｃ 導電膜
６１２Ａ 導電膜
６１２Ｂ 導電膜
６１６ 絶縁膜
６１８ 絶縁膜
６１９Ｂ 端子
６１９Ｃ 端子
６２０ 機能層
６２１ 絶縁膜
６２２ 接続部
６２４ 導電膜
６２８ 絶縁膜
６３０ 画素回路
６５０ 表示素子
６５１ 電極
６５２ 電極
６５３ 発光性の有機化合物を含む層
６７０ 基板
６７１ 電極
６９１Ａ 開口部
６９１Ｂ 開口部
６９１Ｃ 開口部
７００ 表示パネル
７０２ 画素
７０５ 封止材
７５０ 表示素子
７５１ 電極
７５１Ｈ 開口部
７５２ 電極
７５３ 液晶材料を含む層
７７０ 基板
７７０Ｐ 機能膜
７７１ 絶縁膜

Claims (6)

1. Ｎビット（Ｎは２以上の自然数）のデジタル信号をアナログ信号に変換する機能を有する半導体装置であって、
   デジタルアナログ変換回路と、第１の差動増幅回路と、第２の差動増幅回路と、電流電圧変換回路と、切り替え回路と、を有し、
   前記デジタルアナログ変換回路は、上位の（Ｎ−Ｍ）ビット（Ｍは、Ｎより小さい自然数）のデジタル信号を基に第１の電圧及び第２の電圧を生成する機能を有し、
   前記第１の差動増幅回路は、第１の電流源に流れる電流に応じて、前記第１の電圧と、前記第２の電圧との差に応じた第１の電流を生成する機能を有し、
   前記第２の差動増幅回路は、第２の電流源に流れる電流に応じて、前記第１の電圧と、前記半導体装置の出力電圧との差異に応じた第２の電流を生成する機能を有し、
   前記電流電圧変換回路は、前記第１の電流と前記第２の電流との和に応じた電流に応じて、前記出力電圧を生成する機能を有し、
   前記第１の差動増幅回路は、第１の入力端子及び第２の入力端子を有し、
   前記切り替え回路は、前記第１の電圧を前記第１の入力端子に与え、前記第２の電圧を前記第２の入力端子に与える第１の状態と、前記第１の電圧を前記第２の入力端子に与え、前記第２の電圧を前記第１の入力端子に与える第２の状態と、切り替える機能を有し、
   前記切り替え回路は、前記Ｍビットのデジタル信号に従って、前記第１の状態と前記第２の状態とを切り替える機能を有する、半導体装置。
2. 請求項１において、前記デジタルアナログ変換回路は、直列に接続された抵抗素子と、前記（Ｎ−Ｍ）ビットのデジタル信号が与えられるパストランジスタロジックと、を有することを特徴とする半導体装置。
3. 請求項１または２において、前記第１の差動増幅回路及び前記第２の差動増幅回路は、トランスコンダクタンスアンプであることを特徴とする半導体装置。
4. 請求項１乃至３のいずれか一において、
   前記第１の電流源は、直列に接続された抵抗素子と、前記Ｍビットのデジタル信号が与えられるパストランジスタロジックと、を有し、
   前記パストランジスタロジックで選択された電圧値を基に電流を生成することを特徴とする半導体装置。
5. 請求項１乃至４のいずれか一に記載の半導体装置と、
   表示装置と、を有することを特徴とする表示パネル。
6. 請求項５に記載の表示パネルと、
   操作ボタンと、を有することを特徴とする電子機器。

Images