JP2017041007A - 情報処理装置、電力制御方法、プログラムおよび情報処理システム - Google Patents

情報処理装置、電力制御方法、プログラムおよび情報処理システム Download PDF

Info

Publication number
JP2017041007A
JP2017041007A JP2015161032A JP2015161032A JP2017041007A JP 2017041007 A JP2017041007 A JP 2017041007A JP 2015161032 A JP2015161032 A JP 2015161032A JP 2015161032 A JP2015161032 A JP 2015161032A JP 2017041007 A JP2017041007 A JP 2017041007A
Authority
JP
Japan
Prior art keywords
information processing
power consumption
processing apparatus
cpu
energy saving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015161032A
Other languages
English (en)
Other versions
JP6554998B2 (ja
Inventor
山本 英明
Hideaki Yamamoto
英明 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2015161032A priority Critical patent/JP6554998B2/ja
Publication of JP2017041007A publication Critical patent/JP2017041007A/ja
Application granted granted Critical
Publication of JP6554998B2 publication Critical patent/JP6554998B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Power Sources (AREA)

Abstract

【課題】情報処理装置、電力制御方法、プログラムおよび情報処理システムを提供すること。【解決手段】本発明の情報処理装置120は、複数の電力消費状態で動作可能であり、情報処理装置120の電力消費状態を管理する状態管理手段を備え、ユーザ入力のための画像表示を提供するためのCPU101と、CPU101よりも高速で描画処理することが可能なグラフィックス・アクセラレータ104と、CPU101およびグラフィックス・アクセラレータ104が共用し、画像表示を与えるためのデータを格納するためのメモリ制御部102とを備え、情報処理装置120が省エネモードの場合に描画デバイスをCPU101とし、情報処理装置120が通常モードの場合に描画デバイスをグラフィックス・アクセラレータとしている。【選択図】図1

Description

本発明は、情報処理装置、電力制御方法、プログラムおよび情報処理システムに関する。
近年、情報処理装置が使用されていない場合に消費電力を削減するため、待機中に使われる可能性が低い機能ブロックの電力消費状態を低下させ、消費電力を削減することが知られている。例えば、情報処理装置の例示としてデジタルカメラを例示として説明する。デジタルカメラは、背面に像表示用のLCDを備えている。デジタルカメラでは、省電力化するため、操作されていない期間、上述したLCDに対する電力供給を停止させるという電力制御が行われる。
また他の例示として画像形成装置といった情報処理装置では、画像形成装置が所定期間使用されない場合、画像形成装置の操作部、CPUなどへの電力供給を停止するか、または最小限の電力消費状態として、待機状態(以下、省エネ状態として参照する。)での消費電力を削減している。
これまでもエネルギー消費特性を改善するための検討がなれており、例えば、特開2007−179225号公報(特許文献1)では、描画性能と、電力消費特性との間のトレードオフを改善する技術が提案されている。より具体的には、特許文献1では、ノート型パーソナル・コンピュータに、内蔵型および外部接続型の2つのグラフィックスチップを接続する技術が記載されている。特許文献1は、ユーザの操作に応答して、マニュアルで使用するべきグラフィックスチップを設定する。ユーザが、使用するべきグラフィックチップを切替えることで、消費電力と描画パフォーマンスを両立する事が可能な制御手段が開示されている。しかしながら、特許文献1に開示された技術は、待機状態における省エネルギー要請を改善することを解決課題とするものではない。
この他、近年、パーソナル・ユースの画像形成装置であっても、操作部は、スマートホンに利用されるような高機能の、画像表示による入力手段を搭載する場合もある。以下、ユーザ入力のための画像表示を、単にUIとして参照する。高機能のUIは、UIを専ら提供するため、いわゆるグラフィックス・アクセラレータとして参照される描画手段をCPUとは別に搭載する。以下、グラフィックス・アクセラレータを、単にGAとして参照する。GAは、いわゆるGPUといった専用の情報処理要素を備え、高速処理を行うために電力消費も高く、またその発熱量も大きい。このため、省エネ要請にさらに対応するためには、GAの省エネルギー化も視野に入れた省エネルギー設計を行う必要があった。
一方、情報処理装置が省エネ状態にあったとしても、時々刻々変化する情報や省エネ状態下での装置状態の変化などを、通常モード復帰時に反映させることが必要である。この際、省エネ状態から十分な速度で、通常モードに復帰させることが必要とされていた。
本発明は、エネ状態における描画処理を確保しながら、省エネルギー要請に応える技術を提供することを目的とする。
すなわち、本発明によれば、
複数の電力消費状態で動作可能な情報処理装置であって、
前記情報処理装置の電力消費状態を管理する状態管理手段と
ユーザ入力のための画像表示を提供するための第1描画手段と、
前記第1描画手段よりも高速で描画処理することが可能な第2描画手段と、
前記第1描画手段および前記第2描画手段が共用し、前記画像表示のためのデータを格納する記憶手段と、
を備え、
前記情報処理装置が第1消費電力状態の場合に描画デバイスを前記第1描画手段とし、前記情報処理装置が前記第1消費電力よりも電力消費量の大きな第2消費電力状態の場合に前記描画デバイスを前記第2描画手段とする、情報処理装置が提供される。
本発明によれば、省エネ状態における描画処理を確保しながら、省エネルギー要請に応える技術を提供することができる。
本実施形態の情報処理装置120のハードウェア・ブロック100を示す図。 本実施形態の情報処理装置120のソフトウェア・ブロック200を示す図。 本実施形態の電力制御方法において、通常モードから省エネモードへと退避する処理のフローチャート。 本実施形態の省エネモードを説明するグラフ図。 本実施形態の省エネモードへの退避におけるシーケンス図。 本実施形態の電力制御方法において、省エネモードから通常モードへと復帰する処理のフローチャート。 本実施形態の通常モードへの復帰におけるシーケンス図。 本実施形態における通常モードでの描画処理のシーケンス図。 本実施形態における省エネモードでの描画処理のシーケンス図。
以下、本発明につき、実施例を以て説明するが、本発明は、後述する実施形態に限定されるものではない。
図1は、本実施形態の情報処理装置120を含む情報処理システム100のハードウェア・ブロックを示す。情報処理装置120は、バス106により相互接続されたCPU101、メモリ制御部102、画像処理部103、GA104、およびLCD制御部105を含んでいる。CPU101は、数値計算ユニット(ALU)の外、グラフィック・モジュール(GM)を含んでおり、CPU101単独でもグラフィック処理を行うことが可能とされている。CPU101のGMが、後述するDRAMドライバ206と共に、本実施形態における第1描画手段を構成する。
情報処理装置120が使用するCPUとしては、より具体的には、例えば、PENTIUM(登録商標)〜PENTIUM IV(登録商標)、PENTIUM DUAL CORE(登録商標)、CORE2DUO(登録商標)、CORE2QUAD(登録商標)、COREi(登録商標)、PENTIUM(登録商標)互換CPU、POWER PC(登録商標)、MIPSなどを挙げることができる。しかしながら、本実施形態のCPU101は、上述したものに限定されるものではなく、ALUを備え、グラフィックス処理が可能であれば、特に限定はなく、いわゆるASICとして実装される構成であっても良い。
メモリ制御部102は、CPU101が本実施形態のプログラムを実行するためのメモリ領域を提供するDRAM115を制御し、情報処理装置120を、本実施形態の各機能処理手段として機能させている。また、本実施形態のメモリ制御部102は、後述するGAによるグラフィックス処理のデータを格納するメモリ領域を、DRAM115に提供する。当該メモリ領域を、以下、フィールド・バッファとして参照する。このフィールド・バッファは、本実施形態では、GAに占有させるのではなく、CPU101のグラフィック・モジュールと共用する。なお、本実施形態におけるDRAM115は、CPU101およびGA104がそのグラフィックス・データを格納するために共用される記憶手段を構成する。
画像処理部103は、情報処理装置120が画像データに対する処理を行うための機能手段である。画像処理部103は、情報処理装置120が画像形成装置の特定の実施形態の場合には、γ補正、スキュー補正、RGB色空間からCMYK色空間への変換などを行う。
GA104は、いわゆるGPU(Graphic Processing Unit)として参照される処理装置を備え、LCD116に表示するためのグラフィックス情報を生成する。LCD116は、液晶ディスプレイおよび必要に応じてタッチセンサ機能を備えても良く、本実施形態における表示手段を構成する。GA104は、処理結果を、DRAM115のフィールド・バッファに格納する。通常モードでは、より高速のグラフィックス処理を提供するため、UIを提供するためのデータ処理は、GA104が担当する。さらにLCD制御部105は、DRAM115のフィールド・バッファ内に格納されたデータからビデオ信号を生成する。生成したビデオ信号は、VGA、SVGA、XGAなどの規格に従い、LCD116に表示され、UIを提供する。GA104が、後述するGAドライバ207と共に本実施形態における第2描画手段を構成する。
また、図1の実施形態の情報処理装置120は、スキャナ制御部107、プロッタ制御部108および外付記憶装置制御部109を備える。スキャナ制御部107は、USBなどの適切なI/Oバスを介して接続されるスキャナ110が取得したデータを処理する機能手段を提供する。スキャナ制御部107およびスキャナ110は、本実施形態における画像データ取得手段を構成する。またプロッタ制御部108は、適切なバスを介して接続されるプリンタなどの印刷エンジン111を制御して、情報処理装置120が生成した各種データを、ハードプリントするために使用される。プロッタ制御部108および印刷エンジン111は、本実施形態における画像データ出力手段を構成する。
外付記憶装置制御部109は、EPROMおよびEEPROMといった書換え可能なROM、HDD、CD−ROM、DVD、MOなどのディスクドライブといった外付記憶媒体を制御する機能を提供する。さらに、情報処理装置120は、通信制御部113を備えていて、イーサネット(登録商標)などを介してネットワーク114へ接続を可能としている。なお、当該通信制御部113は、本実施形態における他の画像データ取得手段および他の画像データ出力手段を構成する。
スキャナ制御部107、プロッタ制御部108、外付記憶装置制御部109、通信制御部113についても、バス106を介してCPU101により制御され、各機能を提供する。
図1に示した実施形態の情報処理装置120の各機能手段は、それぞれが、基板上にハードウェアを配置してボードとして提供され、適切なバスを介して、情報処理装置120を構成するように接続されていても良い。さらに本実施形態の情報処理装置120のうち、破線内のブロックの全部またはブロックのいかなる組合わせは、単一のシリコン基板上に集積した構成の、いわゆるSoC(System On Chip)として提供されても良い。さらに他の実施形態では、本実施形態の情報処理装置120の破線内のブロックは、FPGA(Field Programmable Gate Array)として構成することもできる。
本実施形態の情報処理装置120が使用するオペレーティング・システム(OS)としては、MacOS(商標)、Windows(登録商標)、CHROME(登録商標)、ANDROID(登録商標)、Windows(登録商標)200X Server、UNIX(登録商標)、AIX(登録商標)、LINUX(登録商標)またはそれ以外の適切なOSを挙げることができ、特に制限はない。さらに、情報処理装置120は、上述したOS上で動作する、C、C++、Visual C++、VisualBasic、Java(登録商標)、Perl、Rubyなどのプログラミング言語により記述されたアプリケーション・プログラムを格納し、実行することが可能とされている。
図2は、本実施形態の情報処理装置120のソフトウェア・ブロック200を示す。情報処理装置120の図2に示した各ソフトウェア・ブロックは、図1に示したCPU101が、プログラムをDRAM115に読み込んで、プログラムを情報処理装置120が実行することにより情報処理装置120上に実現される機能ブロックである。情報処理装置120は、AP201、状態管理AP202、UIAP203といったアプリケーションを実装する。AP201は、本実施形態に関わりのないアプリケーションをまとめて参照した各種アプリケーションである。これらのアプリケーションとしては、例えば、コピー・アプリケーション、ファクシミリ・アプリケーション、スキャナ・アプリケーション、通信アプリケーション、文書作成アプリケーション、計時アプリケーション、警告アプリケーションなどを挙げることができる。
状態管理AP202は、本実施形態において、情報処理装置120の電力状態を管理するためのアプリケーションである。状態管理AP202は、情報処理装置120の電力消費状態を、通常モードおよび省エネモードとして制御し、情報処理装置120のエネルギー消費を管理している。通常モードとは、電力消費に制限を加えることがない動作モードを意味し、本実施形態において第2電力消費状態に相当する。省エネモードとは、消費電力を特定にレベルに対応して最低化させた動作モードを意味し、本実施形態における第1電力消費状態に相当する。
状態管理AP202は、情報処理装置120に対する外部入力が終了した後の経過時間その他のイベントの発生に応じて、情報処理装置120を、通常モードから省エネモードへと退避させる。また、状態管理AP202は、外部入力発生のイベントに対応して省エネモードから通常モードへと、情報処理装置120を復帰させる。省エネモードから通常モードへの復帰は、外部入力があった場合に発生するので、当該外部入力をサポートするため、UIを十分な速度で表示する必要がある。
UIAP203は、ユーザによる情報処理装置120に対する入力を可能とするための、アイコン、ボタン、その他の画像表示を提供するための機能を提供するアプリケーションである。なお、当該画像表示には、特定の指令が割り当てられており、画像表示にタッチするか、マウスなどのデバイスによるイベント発生に応じて、割り当てられた指令が呼び出され、処理を行う。以下、ユーザに対してUIAP203は、グラフィックス表示機能の外、タッチパネルを介したLCDへのタッチを検出し、各アプリケーションを呼び出すためのイベントを生成するイベントハンドラといった機能も含む機能手段である。例えばUIAP203は、画像形成装置のオペレーションパネルや、タブレット端末、スマートホンなどのタッチパネルを介した入力を受領し、各アプリケーションに渡す。
UIAP203が提供するUIは、グラフィックス表示により与えられるものが主要なものである。当該グラフィックス表示のための処理は、本実施形態では、グラフィックス・ミドルウェア204が提供する。例えば、グラフィックス・ミドルウェアは、GDIモジュール、UNIX(登録商標)またはLINUX用のグラフィックス・パッケージを挙げることができるが、特に限定されるものではない。当該グラフィックス・ミドルウェア204が、本実施形態における描画制御手段を構成する。
さらに、情報処理装置120は、外部接続される機器とのインターフェイスを可能とする各種ドライバ、例えばDRAMドライバ206、GAドライバ207、スキャナ・ドライバ208、エンジン・ドライバ209などを含んでいる。DRAMドライバ206は、メモリ制御部102が、DRAM115に対してデータアクセスする際に呼び出される機能手段であり、DRAM115への書込み・読出しを可能とする。
GAドライバ207は、GA104を制御するための各種プログラム、データなどを保持し、GA104によるグラフィックス処理を可能とする機能手段である。この他、情報処理嘘うち120は、スキャナ・ドライバ208、エンジン・ドライバ209などを実装するが、より詳細な説明は省略する。
情報処理装置120の各アプリケーション、ミドルウェア、ドライバは、オペレーティング・システム(OS)205による管理下、各種の処理を実行する。
本実施形態では、通常モードでは、グラフィックス処理をGA104に担当させ、省エネモードではグラフィックス処理をCPU101に担当させる。すなわち、本実施形態では、グラフィックス・ミドルウェア204の描画デバイス設定を、モード遷移に対応付けて切替えることで、各モードにおいて描画処理を行うためのエネルギー消費を制御するものである。
GA104またはCPU101は、グラフィックス処理を行った結果、そのデータをDRAM115のフレーム・バッファに書込みを行う。この際、図2に示すように、通常モードでは、GAドライバ207を経由してDRAM115へのアクセスが行われる。一方、省エネモードでは、CPU101から直接DRAM115へのアクセスが行われる。このため本実施形態では、省エネモードにおいて、GA104を通常の消費電力で動作させておく必要がなくなり、省エネルギー要請に対してさらに応えることが可能となる。
一方、省エネモードでは、通常モードにおいてGA104が作成し、フレーム・バッファに格納したデータを使用して、CPU101のグラフィック・モジュール(GM)が描画処理を行う。そして、その結果は、DRAMドライバ206を介してフレーム・バッファに反映される。
このため、本実施形態によれば、省エネモードから通常モードへの復帰時、GA104は、描画データを再生成する必要がなくなり、最小のタイムラグで、UIを表示することが可能となる。
図3は、本実施形態の電力制御方法において、通常モードから省エネモードへと退避する処理のフローチャートである。本実施形態の処理は、ステップS300から開始し、ステップS301で、省エネ退避イベント発生を検出する。省エネ退避イベントは、最後の外部入力が終了してからのタイマ満了などを採用することができる。さらに他の実施形態では、ユーザが明示的に省エネモード退避を、UIから指示する(イベント生成)ことでも良い。ステップS302で、状態管理AP202がグラフィックス・ミドルウェア204に対して省エネモードへの遷移を通知する。
ステップS303は、グラフィックス・ミドルウェア204が、グラフィックス・デバイスを、GA104からCPU101のGMに切り替える。この切替は、(1)グラフィックス・ミドルウェア204におけるデバイス設定を書き換えるか、または(2)グラフィックス・デバイスの異なる描画関数を2系統用意しておき、通知の有無を判断して、呼出す描画関数を切替える処理を採用することができる。
ステップS304では、GA104を省エネモードに退避させる。GA104を省エネモードに遷移させる処理は、GA104に対する電力供給を停止させるか、または動作クロック周波数を最低化(クロック停止も含む。)させるかのいずれかの方法を使用して行うことができる。本実施形態では、GA104への電力供給を完全に停止させても、描画データは、GA104外のDRAM115に確保されているので、データ消失という不具合を回避することができる。
ステップS305で、本実施形態における省エネ状態に到達し、ステップS306で処理を終了し、通常モード復帰イベントが発生するまで省エネ状態を保持する。
図4は、本実施形態の省エネモードを説明するグラフ図である。縦軸が描画速度、横軸が、CPU101またはGA104の画像処理能力である。矢線Aで示す処理能力の位置から右手側が通常モード(第2電力消費状態)であり、左手側が省エネモード(第1電力消費状態)である。通常モードでは、GA104がグラフィックス処理を担当し、その処理能力は、クロックレートを低下させる場合には、ライン401にしたがって減少する。また、電源供給をサスペンドする態様では、破線420のように減少する。
一方、CPU101の画像処理能力は、GA104に比較して通常モードでも低く、クロックレートの低減に従って、ライン430に従って減少する。なお、省エネモードでも、CPU1012は、少なくとも状態管理AP202などを動作させておくために必要なクロックレートで動作されるので、CPU101自体の演算処理能力が完全に失われることはない。
図4に示す様に、GA104の処理能力が低くなるに従って、相対的にCPU101による処理能力が高くなる状況が発生する。本実施形態における省エネモード、すなわち第1電力消費状態は、GA104の処理能力よりも、CPU101による画像処理能力が高くなる状態440の領域として定義することができる。省エネモードの程度および達成の態様は、特定の用途に応じて適宜選択することができる。
図5は、本実施形態の省エネモードへの退避におけるシーケンス図である。状態管理AP202は、シーケンスP1で省エネ遷移イベントを検出し、グラフィックス・ミドルウェア(GMW)204に対して省エネ移行を通知する。グラフィックス・ミドルウェア204は、当該通知を受領すると、シーケンスP2で描画デバイス(GD)をGA104からCPU101のGMに切替える処理を実行する。
その後、グラフィックス・ミドルウェア204は、シーケンスP3で、GAドライバ207に対して省エネ移行を通知する。GAドライバ207は、当該通知を受領すると、GA104に対し、省エネ設定を指令する。省エネ設定は、(1)GAドライバ207により、GA104に対する電力供給をサスペンドするか、または(2)GA104のGPUの動作クロックを最低化することで達成することができる。
以上のシーケンスにより、通常モードから省エネモードへの退避処理が完了する。省エネモードにおいては、CPU101のGMがグラフィックス処理を行い、その結果をDRAM115に確保したフレーム・バッファに書込み、GA104が作成したグラフィックス・データを更新する。
図6は、本実施形態の電力制御方法において、省エネモードから通常モードへと復帰する処理のフローチャートである。処理は、ステップS500から開始し、ステップS501で状態管理AP202が、通常モード復帰イベントの発生を検知する。ステップS502で、状態管理AP202がグラフィックス・ミドルウェアに対して通常モードへの遷移を通知する。
ステップS503では、グラフィックス・ミドルウェア204が、グラフィックス・デバイスを、CPU101からGA104に切り替える。ステップS504では、GA104を通常モードに復帰させる。GA104を通常モードに遷移させる処理は、GA104に対する電力供給を再開させるか、または動作クロック周波数を定格周波数に設定するかのいずれかの方法を使用して行うことができる。本実施形態では、GA104の処理を開始しても、GA104は、それ以前にCPU101が更新していたグラフィックス・データを読み込んでUIを生成できる。このため、UIを描画するためのデータ取得および描画処理を省略でき、通常モードでの復帰を高速化できる。
ステップS505で、本実施形態における省エネ状態に到達し、ステップS506で処理を終了し、省エネモード退避イベントが発生するまで通常モード状態を保持する。
図7は、本実施形態の通常モードへの復帰におけるシーケンス図である。状態管理AP202は、シーケンスP10で省エネ遷移イベントを検出し、グラフィックス・ミドルウェア(GMW)204に対して通常モード移行を通知する。グラフィックス・ミドルウェア204は、当該通知を受領すると、シーケンスP11で描画デバイス(GD)をCPU101のGMからGA104に切替える処理を実行する。その後、グラフィックス・ミドルウェア204は、シーケンスP12で、GAドライバ207に対して通常モード復帰を通知する。GAドライバ207は、当該通知を受領すると、シーケンスP13でGA104に対し、通常モード設定を指令する。通常モード設定は、GA104に対する電力供給のサスペンドを解除するか、またはGA104のGPUの動作クロックを定格周波数まで増加することで達成することができる。
以上のシーケンスにより、省エネモードから通常モードへの復帰処理が完了する。通常モードにおいては、GA104がグラフィックス処理を行い、その結果をDRAM115に確保したフレーム・バッファに書込み、UIを提供する。
図8は、本実施形態における通常モードでの描画処理のシーケンス図である。図8のシーケンスにおいて、シーケンスP20で、アプリケーション(AP)201が、データの描画を行うためにグラフィックス・ミドルウェア204を呼び出す。グラフィックス・ミドルウェア204は、シーケンスP21でGAドライバ207に対して描画データと共に描画要求を発行する。
GAドライバ207は、シーケンスP22で、GA104に対して受け取った描画データを送付し、描画を開始させる。GA104は、シーケンスP23で描画データから生成したグラフィックス・データを、DRAMドライバ206を呼び出してDRAM115のフレーム・バッファに書き込み、UIとして表示させる。上述した処理で通常モードにおける描画処理およびUI表示処理が可能とされる。
図9は、本実施形態における省エネモードでの描画処理のシーケンス図である。図9のシーケンスにおいてシーケンスP30で、アプリケーション(AP)201が、データの描画を行うためにグラフィックス・ミドルウェア204を呼び出す。グラフィックス・ミドルウェア204は、CPU101を使用して描画処理およびグラフィックス・データ生成処理を行う。この際、CPU101が担当するグラフィックス処理は、DRAM115のフレーム・バッファに格納されている全データではなく、AP201により修正されたデータに関連する箇所に限定することができる。このような限定は、CPU101の描画処理への負担を軽減すると共に、DRAM115アクセスする際のデータ量も削減でき、さらに効率的な省エネモードでの描画を可能とする。
その後、グラフィックス・ミドルウェア204は、シーケンスP31でDRAMドライバ206に対してグラフィックス・データの書込み要求を発行する。DRAMドライバ206は、シーケンスP33で、受領したグラフィックス・データをDRAM115のフレーム・バッファに書込むことで、省エネモード中に変更があったグラフィックス・データを修正することが可能となる。
なお、この際のグラフィックス処理およびデータ書き込みは、フレーム・バッファ内の全データではなく、修正されたデータのみの書込みを行う構成とすることができる。当該実施形態では、CPU101への負担をさらに軽減しながら、グラフィックス・データの更新が可能となる。このため、情報処理装置120が通常モードに復帰した場合でも、最新のグラフィックス・データがDRAM115に確保されているので、最小限の時間的遅延でUI表示処理が可能とされる。
以上の通り、本実施形態によれば、CPU101およびGA104に対してDRAM115のメモリ領域を共用させることにより、より省エネルギー要請に応えることが可能となる。さらに本実施形態によれば、さらに通常モードと省エネモードとの間の退避および復帰処理におけるグラフィックス表示を効率化することが可能となる。
これまで本発明を、実施形態をもって説明してきたが、本発明は、実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができる。いずれの態様においても本発明の作用・効果を奏する態様は、本発明の範囲に含まれるものである。
100 :情報処理システム
101 :CPU
102 :メモリ制御部
103 :画像処理部
105 :LCD制御部
106 :バス
107 :スキャナ制御部
108 :プロッタ制御部
109 :外付記憶装置制御部
110 :スキャナ
111 :印刷エンジン
113 :通信制御部
114 :ネットワーク
115 :DRAM
116 :LCD
120 :情報処理装置
200 :ブロック
204 :ミドルウェア
206 :DRAMドライバ
207 :GAドライバ
208 :スキャナ・ドライバ
209 :エンジン・ドライバ
特開2007−179225号公報

Claims (8)

  1. 複数の電力消費状態で動作可能な情報処理装置であって、
    ユーザ入力のための画像表示を提供するための第1描画手段と、
    前記第1描画手段よりも高速で描画処理することが可能な第2描画手段と、
    前記第1描画手段および前記第2描画手段が共用し、前記画像表示のためのデータを格納する記憶手段と、
    を備え、
    前記情報処理装置が第1消費電力状態の場合に描画デバイスを前記第1描画手段とし、前記情報処理装置が前記第1消費電力よりも電力消費量の大きな第2消費電力状態の場合に前記描画デバイスを前記第2描画手段とする、情報処理装置。
  2. 前記第1描画手段は、情報処理装置のCPUであり、前記第2描画手段は、グラフィック・アクセラレータである、請求項1に記載の情報処理装置。
  3. 前記記憶手段は、前記描画デバイスが生成したグラフィックス・データを格納する共用のメモリ領域を提供する、請求項1または2に記載の情報処理装置。
  4. 前記電力消費状態に応答して前記描画デバイスを切替えるための描画制御手段を備える、請求項1〜3のいずれか1項に記載の情報処理装置。
  5. 複数の電力消費状態で動作可能な情報処理装置における電力制御方法であって、
    前記情報処理装置を第2消費電力状態から前記第2消費電力状態よりも電力消費量の少ない第1消費電力状態に退避させるか否かを判断するステップと、
    前記情報処理装置の電力消費を低下させるとの判断に応答して、第2描画手段から前記第2描画手段よりも低速で描画処理が可能な第1描画手段へと、描画デバイスを切替えるステップと、
    前記第1描画手段および前記第2描画手段が共用する記憶手段の描画のためのデータを、前記第1描画手段を使用して更新するステップと
    を含む電力制御方法。
  6. 情報処理装置が実行する装置実行可能なプログラムであって、前記プログラムが情報処理装置を、
    ユーザ入力のための画像表示を提供するための第1描画手段、
    前記第1描画手段よりも高速で描画処理することが可能な第2描画手段、
    前記第1描画手段および前記第2描画手段が共用し、前記画像表示のためのデータを格納する記憶手段
    として機能させ、
    前記情報処理装置が第1消費電力状態の場合に描画デバイスを前記第1描画手段とし、前記情報処理装置が前記第1消費電力よりも電力消費量の大きな第2消費電力状態の場合に前記描画デバイスを前記第2描画手段とする、プログラム。
  7. 前記記憶手段は、前記描画デバイスが生成したグラフィックス・データを格納する共用のメモリ領域を提供する、請求項6に記載のプログラム。
  8. さらに、前記情報処理装置を、前記電力消費状態に応答して前記描画デバイスを切替えるための描画制御手段として機能させる、請求項8または9に記載のプログラム。
JP2015161032A 2015-08-18 2015-08-18 情報処理装置、電力制御方法、プログラムおよび情報処理システム Expired - Fee Related JP6554998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015161032A JP6554998B2 (ja) 2015-08-18 2015-08-18 情報処理装置、電力制御方法、プログラムおよび情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015161032A JP6554998B2 (ja) 2015-08-18 2015-08-18 情報処理装置、電力制御方法、プログラムおよび情報処理システム

Publications (2)

Publication Number Publication Date
JP2017041007A true JP2017041007A (ja) 2017-02-23
JP6554998B2 JP6554998B2 (ja) 2019-08-07

Family

ID=58203462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015161032A Expired - Fee Related JP6554998B2 (ja) 2015-08-18 2015-08-18 情報処理装置、電力制御方法、プログラムおよび情報処理システム

Country Status (1)

Country Link
JP (1) JP6554998B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019027111A1 (ko) * 2017-07-31 2019-02-07 서울대학교 산학협력단 이종 시스템의 가속기 제어 방법 및 이를 수행하기 위한 이종 시스템
US10585755B2 (en) 2016-11-29 2020-03-10 Ricoh Company, Ltd. Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality
US11507176B2 (en) 2020-09-24 2022-11-22 Lenovo (Singapore) Pte. Ltd. Information processing apparatus and control method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148665A (ja) * 2005-11-25 2007-06-14 Sharp Corp 携帯情報端末

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148665A (ja) * 2005-11-25 2007-06-14 Sharp Corp 携帯情報端末

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10585755B2 (en) 2016-11-29 2020-03-10 Ricoh Company, Ltd. Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality
WO2019027111A1 (ko) * 2017-07-31 2019-02-07 서울대학교 산학협력단 이종 시스템의 가속기 제어 방법 및 이를 수행하기 위한 이종 시스템
KR20190013063A (ko) * 2017-07-31 2019-02-11 서울대학교산학협력단 이종 시스템의 가속기 제어 방법 및 이를 수행하기 위한 이종 시스템
KR102034660B1 (ko) * 2017-07-31 2019-10-21 서울대학교산학협력단 이종 시스템의 가속기 제어 방법 및 이를 수행하기 위한 이종 시스템
US11507176B2 (en) 2020-09-24 2022-11-22 Lenovo (Singapore) Pte. Ltd. Information processing apparatus and control method

Also Published As

Publication number Publication date
JP6554998B2 (ja) 2019-08-07

Similar Documents

Publication Publication Date Title
EP2476037B1 (en) Managing resources to facilitate altering the number of active processors
US8443216B2 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
TWI418994B (zh) 整合顯示控制器至低功率處理器中
CN108196809B (zh) 空闲显示情况下的存储器功率节省
KR101549819B1 (ko) 타겟 디바이스로 명령을 전송하기 위한 기술
JP2002543486A (ja) 集積デバイスを低電力状態からパワーアップする方法および装置
US9746910B2 (en) Supporting runtime D3 and buffer flush and fill for a peripheral component interconnect device
US10228750B2 (en) Reducing the power consumption of an information handling system capable of handling both dynamic and static display applications
JP6554998B2 (ja) 情報処理装置、電力制御方法、プログラムおよび情報処理システム
WO2012174681A1 (en) Techniques for controlling power consumption of a system
JP2006351013A (ja) 電子装置において保存/リストア手順を行なうための方法及びシステム
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
US10013046B2 (en) Power management techniques
JP2011013836A (ja) メモリ配置管理装置及びマイクロプロセッサ
JP2017059051A (ja) 情報処理装置及びその制御方法、並びにプログラム
JP4869301B2 (ja) 画像処理装置
JP6128833B2 (ja) 処理装置
JP2003122335A (ja) 表示制御装置
JP2013196112A (ja) メモリシステムとその省電力制御方法
CN117980982A (zh) 常开显示器信号发生器
JP2011005812A (ja) 画像形成装置及びその制御方法
JP2007179103A (ja) 情報処理装置及び情報処理装置の制御方法
JP2008293065A (ja) ウィンドウ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190624

R151 Written notification of patent or utility model registration

Ref document number: 6554998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees