JP2017037995A - 撮像素子及び撮像装置 - Google Patents

撮像素子及び撮像装置 Download PDF

Info

Publication number
JP2017037995A
JP2017037995A JP2015159135A JP2015159135A JP2017037995A JP 2017037995 A JP2017037995 A JP 2017037995A JP 2015159135 A JP2015159135 A JP 2015159135A JP 2015159135 A JP2015159135 A JP 2015159135A JP 2017037995 A JP2017037995 A JP 2017037995A
Authority
JP
Japan
Prior art keywords
region
impurity
pixel
imaging
dark current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015159135A
Other languages
English (en)
Other versions
JP6655907B2 (ja
JP2017037995A5 (ja
Inventor
秀樹 池戸
Hideki Ikedo
秀樹 池戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015159135A priority Critical patent/JP6655907B2/ja
Priority to US15/747,001 priority patent/US10455176B2/en
Priority to PCT/JP2016/003230 priority patent/WO2017026088A1/en
Publication of JP2017037995A publication Critical patent/JP2017037995A/ja
Publication of JP2017037995A5 publication Critical patent/JP2017037995A5/ja
Application granted granted Critical
Publication of JP6655907B2 publication Critical patent/JP6655907B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0025—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 for optical correction, e.g. distorsion, aberration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/61—Noise processing, e.g. detecting, correcting, reducing or removing noise the noise originating only from the lens unit, e.g. flare, shading, vignetting or "cos4"
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】像面湾曲を抑えつつ、暗電流の撮像面内における暗電流のバラツキを抑制する撮像素子を実現する。【解決手段】撮像面の少なくとも一部の領域が湾曲形状を有する撮像素子であって、前記撮像面は、半導体基板上に形成された第１の導電型の不純物領域からなる光電変換領域と、前記光電変換領域の基板表面側に形成された第２の導電型の不純物領域とを含む複数の画素が二次元状に配置され、前記第１の導電型または前記第２の導電型の不純物領域の不純物濃度が前記撮像面の湾曲形状に応じて異なる。【選択図】図２

Description

本発明は、撮像素子及び撮像装置に関する。
デジタル一眼レフカメラやビデオカメラに使用されているＣＭＯＳ撮像素子は、平坦な半導体基板上に光電変換を行うフォトダイオードが二次元状に配列されている。
ところで、レンズを通して平面上の被写体を撮影すると、像面側ではレンズに対して凹曲面に結像する。この像を平坦な撮像素子で受光すると、像面湾曲と呼ばれる収差が発生し、撮像素子の中央部と周辺部とで焦点位置がずれる現象が発生してしまう。その結果、画像の中央部と周辺部とで画質が不均一になり、画質劣化の要因となる。
このような光学特性を改善するために、特許文献１によれば、撮像素子を凹曲面に湾曲させることにより像面湾曲の補正効果を得ることができる。また、特許文献１には、このような湾曲形状を持つ撮像素子の製造方法として、磁性材料からなる基板に磁場を印加して湾曲形状を形成する方法や、受光部に引っ張り応力を発生させて湾曲形状を形成する方法が記載されている。
特開２０１４−１１６３８０号公報
ところで、上記湾曲形状を形成する際に半導体基板に引っ張り応力を発生させると、シリコンのエネルギーバンドギャップが拡大し、暗電流が低下することが知られている。このような特性によると、湾曲形状を形成する際に引っ張り応力を発生させた領域と、そうでない領域とで撮像面内での暗電流にバラツキが生じる。また、撮像面全体に引っ張り応力を発生させたとしても、領域によって応力に差があると、同様に撮像面内で暗電流にバラツキが生じてしまう。撮像面内での暗電流のバラツキは、例えば長秒撮影や高温環境下での撮影において画質劣化の要因となる。
本発明は、上記課題に鑑みてなされ、その目的は、像面湾曲を抑えつつ、暗電流の撮像面内における暗電流のバラツキを抑制し、良好な画像を得ることができる撮像素子及び撮像装置を実現することである。
上記課題を解決し、目的を達成するために、本発明の撮像素子は、撮像面の少なくとも一部の領域が湾曲形状を有する撮像素子であって、前記撮像面は、半導体基板上に形成された第１の導電型の不純物領域からなる光電変換領域と、前記光電変換領域の基板表面側に形成された第２の導電型の不純物領域とを含む複数の画素が二次元状に配置され、前記第１の導電型または前記第２の導電型の不純物領域の不純物濃度が前記撮像面の湾曲形状に応じて異なる。
本発明によれば、像面湾曲を抑えつつ、撮像面内における暗電流のバラツキを抑制し、良好な画像が得られるようになる。
本実施形態の撮像素子の概略断面図。 本実施形態の撮像チップの構成を示すブロック図。 本実施形態の単位画素の等価回路図。 本実施形態の単位画素の主要部の断面図。 本実施形態の暗電流抑制領域の形成方法を説明する図。 本実施形態の暗電流抑制領域の他の形成方法を説明する図。 実施形態２の撮像素子の概略断面図。 実施形態２の撮像チップの構成を示すブロック図。 実施形態３の撮像装置の構成を示すブロック図。 実施形態３の撮像装置における分光感度補正部の構成を示すブロック図。
以下に、添付図面を参照して本発明を実施するための形態について詳細に説明する。尚、以下に説明する実施の形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、後述する各実施形態の一部を適宜組み合わせて構成しても良い。
［実施形態１］以下、本発明を、一眼レフデジタルカメラやデジタルビデオカメラなどの撮像装置に用いられる撮像素子に適用した実施形態について説明する。なお、本発明は、撮像面が湾曲形状を有する撮像素子が搭載される他の装置にも適用可能である。
まず、図１を参照して、本発明に係る実施形態１の撮像素子の概略構成について説明する。撮像素子１００は、ＣＭＯＳ半導体基板からなり、複数の画素が２次元状に配列された撮像チップ２００が凹形状の支持基板１０１上に保持されている。撮像チップ２００は、図示のように周辺部が持ち上がった湾曲形状を有する。支持基板１０１と撮像チップ２００との間隙には、例えば接着剤１０２が充填されている。このような湾曲形状の撮像チップ２００を有する撮像素子１００は、公知の技術により製造可能である。公知の技術としては、例えば、支持基板１０１に不図示の通気孔を設け、この通気孔を介して排気を行うことにより撮像チップ２００と支持基板１０１の間の減圧し、撮像チップ２００に応力を発生させて湾曲形状を形成する方法がある。
図１のように、撮像チップ２００の周辺部が持ち上がった湾曲形状を有することにより、撮像面の周辺部における像面湾曲を低減することができる。
次に、図２を参照して、図１に示す撮像チップ２００の構成について説明する。
撮像チップ２００は、画素領域２０１、垂直走査回路２０２、読み出し回路２０３、水平走査回路２０４を備える。画素領域２０１は、複数の単位画素が水平方向（又は行方向）及び垂直方向（又は列方向）に二次元状に配置されており、レンズにより結像された被写体像光を受光する。本実施形態では、説明の簡単化のために、１４×１０の画素配列を例示しているが、実用上はさらに多数の画素が配置される。
また、各画素には、不図示の赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなるカラーフィルタがベイヤー配列に従って配置される。垂直走査回路２０２は、画素領域２０１の画素を１行単位で選択し、選択行の画素に対して駆動信号を送出する。読み出し回路２０３は、垂直走査回路２０２によって選択された行にある画素から信号を読み出す。読み出された画素の信号は、水平走査回路２０４の駆動により撮像素子１００から順次出力される。
画素領域２０１は、複数の単位画素３００Ａ、３００Ｂ、３００Ｃが二次元状に配置される。図示のように、画素領域の中心付近には画素３００Ｃが配置され、周辺部には画素３００Ａが配置され、両者の中間には画素３００Ｂが配置される。画素３００Ａ、３００Ｂ、３００Ｃはそれぞれ、暗電流抑制効果が異なり、暗電流抑制効果は画素３００Ａ＜画素３００Ｂ＜画素３００Ｃの順に大きくなっている。各画素の詳細な構成については後述する。
図１に示すような撮像面の周辺部が持ち上がった湾曲形状を有する撮像素子の場合、周辺部の湾曲形状には応力が発生するため、暗電流量は中央の平坦部に比べて小さくなる傾向がある。撮像面内での相対的な暗電流量の差は、画質の劣化を引き起こすため、本実施形態では、撮像チップ２００の湾曲形状に応じて、暗電流抑制効果の異なる画素を撮像面内に配置している。詳しくは、図２に示すように、湾曲形状を有する撮像チップ２００の周辺部には暗電流抑制効果の小さい画素３００Ａを配置し、平坦部に対応する中央領域には暗電流抑制効果の大きい画素３００Ｃを配置する。このように画素を配置することで、湾曲形状を有する撮像素子の撮像面内での暗電流のバラツキを抑制することができる。
次に、図３を参照して、図２に示す暗電流抑制効果の異なる画素３００Ａ、３００Ｂ、３００Ｃの等価回路について説明する。
なお、図３では、単位画素３００Ａ、３００Ｂ、３００Ｃの各等価回路図は同一であるため、１つのみ示している。
フォトダイオード３０１はレンズによって結像された被写体像光を受光して電荷を発生し蓄積する。フォトダイオード３０１で蓄積された電荷は転送ＭＯＳトランジスタ３０２を介してフローティングディフュージョン部３０３に転送される。フローティングディフュージョン部３０３に転送された電荷は、選択ＭＯＳトランジスタ３０６がオンされると、ソースフォロワアンプを形成する増幅ＭＯＳトランジスタ３０４を介して蓄積電荷に対応する電圧として列出力線３０７に出力される。なお、選択ＭＯＳトランジスタ３０６は行単位で制御され、選択された行の画素信号が一括して各列の列出力線３０７に出力される。リセットＭＯＳトランジスタ３０５は、フローティングディフュージョン部３０３及び転送ＭＯＳトランジスタ３０２を介してフォトダイオード３０１の電位を画素電源ＶＤＤにリセットする。転送ＭＯＳトランジスタ３０２、リセットＭＯＳトランジスタ３０５、選択ＭＯＳトランジスタ３０６は、それぞれ垂直走査回路２０２に接続されている信号線を介して制御信号ＰＴＸ、ＰＲＥＳ、ＰＳＥＬによって制御される。
次に、図４を参照して、図３に示す単位画素における主要部の断面構成について説明する。
図４（ａ）、（ｂ）、（ｃ）はそれぞれ図３に示す単位画素３００Ａ、３００Ｂ、３００Ｃにおける主要部の断面構成を示しており、各図で共通の要素には同一の符号を付して示している。なお、図４では、図３の等価回路図における増幅ＭＯＳトランジスタ３０４、リセットＭＯＳトランジスタ３０５、選択ＭＯＳトランジスタ３０６および配線層については図示を省略している。
図４（ａ）、（ｂ）、（ｃ）に示すように、単位画素３００Ａ、３００Ｂ、３００Ｃはいずれも、第１の導電型としてのｎ型の半導体基板４０１上に第２の導電型としてのｐ型の不純物領域からなるウェル領域４０２が形成されている。ウェル領域４０２の中にはｎ型の不純物領域からなる光電変換領域であるフォトダイオード３０１と、同じくｎ型の不純物領域からなるフローティングディフュージョン部３０３が形成されている。フォトダイオード３０１とフローティングディフュージョン部３０３の間は、図示しない転送ＭＯＳトランジスタ３０２のチャネル領域として機能し、チャネル領域の上部にはゲート酸化膜４０３を介してゲート電極部４０５が形成されている。
図４（ａ）に示すフォトダイオード３０１の基板表面側にはｐ型の不純物領域からなる表面領域である暗電流抑制領域４０４Ａが形成されている。暗電流抑制領域４０４Ａによりフォトダイオード３０１は埋め込まれた構造となっている。また、転送ＭＯＳトランジスタ３０２のゲート電極部４０５とフォトダイオード３０１とが部分的にオーバーラップするように形成されている。これにより、暗電流抑制領域４０４Ａが転送ＭＯＳトランジスタ３０２のチャネル領域に影響を及ぼして電荷転送を妨げるのを防止できる。
暗電流抑制領域４０４Ａでは、暗電流の原因となる基板表面の界面準位に起因する電子がｐ型不純物領域の多数キャリアである正孔にピンニングされる。これにより、暗電流の発生を抑制することができる。また、図４（ｂ）に示す画素３００Ｂの暗電流抑制領域４０４Ｂと図４（ｃ）に示す画素３００Ｃの暗電流抑制領域４０４Ｃでは、不純物濃度をさらに高くすることにより、基板表面におけるピンニングが強化され、暗電流をさらに抑制することができる。各領域の不純物濃度は、例えば、フォトダイオード３０１の不純物濃度を１×１０17ｃｍ-3とすると、暗電流抑制領域４０４Ａが１×１０18ｃｍ-3、暗電流抑制領域４０４Ｂが１．５×１０18ｃｍ-3、暗電流抑制領域４０４Ｃが２×１０18ｃｍ-3程度に設定される。
このように、各画素３００Ａ、３００Ｂ、３００Ｃの暗電流抑制領域の不純物濃度を画素３００Ａ＜画素３００Ｂ＜画素３００Ｃの順に高くなるように設定することで、暗電流抑制効果も画素３００Ａ＜画素３００Ｂ＜画素３００Ｃの順に高くすることができる。したがって、撮像チップ２００における湾曲形状を有する周辺部には暗電流抑制効果の比較的低い画素３００Ａを配置し、平坦部に対応する中央領域には暗電流抑制効果の最も高い画素３００Ｃを配置する。そして、画素３００Ａ、３００Ｃの間には、画素３００Ｂを配置する。このように暗電流抑制効果の異なる画素を配置することで、湾曲形状を有する撮像チップ２００において、撮像面内での暗電流のバラツキを抑制することができる。
なお、本実施形態では、各画素の暗電流抑制領域の不純物濃度を３段階に設定しているが、さらに細分化して設定してもよい。また、半導体基板および各不純物領域の導電型については本実施形態に限定されない。例えば、第２の導電型としてのｐ型半導体基板上に第１の導電型としてのｎ型ウェルを形成し、ｐ型不純物領域からなるフォトダイオードとｎ型不純物領域からなる暗電流抑制領域を形成してもよい。あるいは、ｐ型半導体基板上に直接、ｎ型不純物領域からなるフォトダイオードとｐ型不純物領域からなる暗電流抑制領域を形成してもよい。
次に、図５を参照して、暗電流抑制領域の不純物濃度が異なる画素３００Ａ、３００Ｂ、３００Ｃの形成方法について説明する。
まず、図５（ａ）に示すように、ｎ型半導体基板４０１上に形成されたｐ型ウェル領域４０２内に、ｎ型の不純物領域からなるフォトダイオード３０１と、同じくｎ型の不純物領域からなるフローティングディフュージョン部３０３を形成する。また、半導体基板上部には、ゲート酸化膜４０３を介して、図示しない転送ＭＯＳトランジスタ３０２のゲート電極部４０５を形成する。この工程は既存の方法を使用して実現できるので説明は省略する。また、各領域を形成する順序はこれに限らず、例えば、後述する暗電流抑制領域を形成した後にフローティングディフュージョン部３０３を形成してもよい。
次に、図５（ｂ）に示すように、図５（ａ）の工程後、各画素３００Ａ、３００Ｂ、３００Ｃの各フォトダイオード３０１の上部を露出し、他の部分を覆うレジストパターン５０１を形成する。そして、このレジストパターン５０１の開口を通じて半導体基板にｐ型不純物イオン（例えば、ボロンイオン）を注入して、暗電流抑制領域４０４Ａを形成する。なお、暗電流抑制領域４０４Ａとゲート電極部４０５がオーバーラップする面はレジストの代わりにゲート電極部４０５を直接マスク材として用いてもよい。
次に、図５（ｃ）に示すように、図５（ｂ）で形成したレジストパターン５０１を除去した後に、画素３００Ｂ、３００Ｃのフォトダイオード３０１の上部を露出し、他の部分を覆うレジストパターン５０２を形成する。そして、このレジストパターン５０２の開口を通じて半導体基板にｐ型不純物イオンを再度注入することで、画素３００Ｂ、３００Ｃに暗電流抑制領域４０４Ｂを形成する。このようにイオン注入を複数回（２回）行うことにより、暗電流抑制領域４０４Ｂの不純物濃度は暗電流抑制領域４０４Ａよりも高くなる。
最後に、図５（ｄ）に示すように、図５（ｃ）で形成したレジストパターン５０２を除去した後に、画素３００Ｃのフォトダイオード３０１の上部を露出し、他の部分を覆うレジストパターン５０３を形成する。そして、このレジストパターン５０３の開口を通じて半導体基板にｐ型不純物イオンを再度注入することで、画素３００Ｃに暗電流抑制領域４０４Ｃを形成する。このようにイオン注入を複数回（３回）行うことにより、暗電流抑制領域４０４Ｃの不純物濃度は暗電流抑制領域４０４Ｂよりも高くなる。
上述した方法により、各画素３００Ａ、３００Ｂ、３００Ｃの暗電流抑制領域４０４Ａの不純物濃度は領域４０４Ａ＜領域４０４Ｂ＜領域４０４Ｃの順に高くなる。
以上のように、本実施形態によれば、画素ごとに不純物濃度が異なる暗電流抑制領域を形成できる。
また、画素ごとにイオン注入を行い、その際のビーム電流量や注入時間を変えることによって画素ごとに不純物濃度を変えた暗電流抑制領域を形成できる。
なお、図５（ｂ）〜（ｄ）におけるイオン注入は、ゲート電極部４０５をマスク材として用いて暗電流抑制領域４０４Ａに対して斜め方向から行うようにしてもよい。これにより、ゲート電極部４０５と暗電流抑制領域４０４Ａの間にオフセットが設けられ、暗電流抑制領域４０４Ａが転送ＭＯＳトランジスタ３０２のチャネル領域に影響を及ぼして電荷転送を妨げるのを防止できる。
次に、図６を参照して、暗電流抑制領域の不純物濃度が異なる画素３００Ａ、３００Ｂ、３００Ｃの他の形成方法について説明する。
まず、図６（ａ）において、図５（ａ）と同様に、ｐ型ウェル領域４０２内に、フォトダイオード３０１とフローティングディフュージョン部３０３を形成する。また、半導体基板上部には、ゲート酸化膜４０３を介して、不図示の転送ＭＯＳトランジスタ３０２のゲート電極部４０５を形成する。
次に、図６（ｂ）に示すように、基板表面にレジストパターン６００を形成する。レジストパターン６００は、各画素３００Ａ、３００Ｂ、３００Ｃのフォトダイオード３０１に対応する領域に、図６（ｃ）に示すような、上部から見て部分的に細かくレジスト材を残したパターン６０１、６０２、６０３が形成されている。各レジストパターン６０１、６０２、６０３は周期的に設けた開口と残したレジスト材との割合がそれぞれ異なっており、開口率はパターン６０１＜パターン６０２＜パターン６０３の順に高くなっている。これらレジストパターン６０１、６０２、６０３を通して半導体基板上にｐ型不純物イオン（例えば、ボロンイオン）を注入して、暗電流抑制領域４０４Ａ、４０４Ｂ、４０４Ｃを形成する。これにより、各画素３００Ａ、３００Ｂ、３００Ｃの暗電流抑制領域４０４Ａ、４０４Ｂ、４０４Ｃの不純物濃度は領域４０４Ａ＜領域４０４Ｂ＜領域４０４Ｃの順に高くなるように形成できる。なお、レジストパターン６０１、６０２、６０３に設けた開口の周期を十分細かくすれば、注入イオンの回り込みや熱拡散処理により、暗電流抑制領域４０４Ａ、４０４Ｂ、４０４Ｃ内に均一にイオン注入を行うことができる。
上述した方法により、不純物濃度が異なる暗電流抑制領域４０４Ａ、４０４Ｂ、４０４Ｃを１回のイオン注入で形成することができる。また、レジストパターン６０１、６０２、６０３の開口率を画素ごとに徐々に変化させることで、暗電流抑制領域４０４Ａ、４０４Ｂ、４０４Ｃの不純物濃度を画素ごとに連続的に変化させることも可能である。
以上述べたように、湾曲形状を有する撮像素子において、その湾曲形状に応じて各画素の暗電流抑制領域の不純物濃度を変化させることで、像面湾曲を抑えつつ、撮像面内での暗電流のバラツキを抑制し、良好な画像を得ることができる。
また、平坦部を設けず領域ごとに徐々に曲率を変化させた湾曲形状を備える撮像素子に対して本発明を適用する場合には、湾曲部の曲率に応じて、曲率の小さい領域の画素の暗電流抑制領域の不純物濃度を高くするように構成すればよい。このようにすることで、撮像面内での暗電流のバラツキを効果的に抑制できる。
［実施形態２］
湾曲形状を有する撮像チップの撮像面内に発生する応力は、湾曲形状や製造方法によって異なる。そこで、本実施形態では、実施形態１とは異なる湾曲形状を有する撮像チップに適用した例について説明する。
まず、図７を参照いて、実施形態２の撮像素子の概略構成について説明する。
撮像素子７００は、ＣＭＯＳ半導体基板からなり、複数の画素が２次元状に配列された撮像チップ８００が凹形状の支持基板７０１上に保持されている。撮像チップ８００は球面状であり、中央領域に平坦部を有していない。支持基板７０１と撮像チップ８００との間隙には、例えば接着剤７０２が充填されている。このように、撮像チップ８００が球面状であることにより、像面湾曲を低減することができる。
球面形状の撮像チップ８００も、実施形態１で述べたように公知の技術で製造可能である。湾曲形状を球面状にすると、曲率は撮像面の全てにおいて略一定となるが、製造時に撮像チップ８００に発生する応力は、製造条件により領域ごとに異なる場合がある。例えば、通気孔７０３を撮像チップ８００の中央に設け、通気孔７０３から排気することにより湾曲形状を形成した場合、撮像チップ８００の周辺部に比べて中央部に発生する応力がより大きくなる場合がある。このような場合、暗電流は撮像チップ８００の中央領域が最も少なく、周辺部になるほど増加する特性を持つ。
次に、図８を参照して、撮像チップ８００の構成について説明する。
なお、図８は実施形態１の図２に対応し、実施形態１と同一の要素については同一の符号を付して説明を省略する。
画素領域８０１は、複数の単位画素３００Ａ、３００Ｂ、３００Ｃが二次元状に配置されている。単位画素３００Ａ、３００Ｂ、３００Ｃは、図４で説明したように、それぞれ暗電流抑制領域の不純物濃度が異なり、各画素の暗電流抑制領域４０４Ａ、４０４Ｂ、４０４Ｃの不純物濃度は画素３００Ａ＜画素３００Ｂ＜画素３００Ｃの順に高くなっている。したがって、暗電流抑制効果は画素３００Ａ＜画素３００Ｂ＜画素３００Ｃの順に高くなっている。図８に示すように、画素領域において応力が大きい中心部付近には暗電流抑制効果の低い画素３００Ａが配置され、応力が小さい周辺部には暗電流抑制効果の高い画素３００Ｃが配置され、画素３００Ａと３００Ｃの間に画素３００Ｂが配置される。
このように配置することで、撮像面内での暗電流のバラツキを抑制することができる。なお、各画素３００Ａ、３００Ｂ、３００Ｃの構成および形成方法は実施形態１と同様である。
［実施形態３］
上述した実施形態１や２のように、フォトダイオード３０１とは反対の導電型である暗電流抑制領域４０４Ａ〜４０４Ｃの不純物濃度を高くすると、フォトダイオード３０１表面付近における電荷収集が阻害され、フォトダイオード３０１の分光感度が変化する。その結果、Ｒ、Ｇ、Ｂのカラーフィルタを有する撮像素子において、暗電流抑制領域の不純物濃度が異なる領域でＲ、Ｇ、Ｂの色比が変化してしまう。そこで、実施形態３では、実施形態１、２の撮像素子１００、７００が用いられる撮像装置９００に、分光感度の変化を補正する分光感度補正部を設けた構成について説明する。
まず、図９を参照して、本実施形態の撮像装置９００の構成について説明する。
撮像レンズ９０９は被写体の光学像を撮像素子９２０に結像させ、レンズ駆動部９０８によってズーム制御、フォーカス制御、絞り制御などが行われる。撮像素子９２０は撮影レンズで結像された被写体像を電気信号として取り込むための光電変換センサであり、実施形態１、２の湾曲形状を有する撮像素子１００又は７００と同一である。タイミング発生部９０１は撮像素子９２０を駆動させるための駆動信号を送出する。信号処理部９０２は撮像素子９２０から出力される画像信号にクランプ処理等の信号処理を行う。主制御部９０３は各種演算と装置全体を制御する制御処理を実行する。また、主制御部９０３は分光感度補正部９１０も備える。
分光感度補正部９１０は、暗電流抑制領域の不純物濃度の違いによって生じる分光感度変化を補正する機能を有する（詳細は後述する）。光源検知部９１１は、撮影環境の光源の種類を検知し、検知した光源情報は主制御部９０３で行うホワイトバランスの設定や、後述する分光感度補正部９１０で使用される。メモリ９０４は画像データを一時的に記憶する。表示制御部９０５は各種情報や撮影画像をＬＣＤ等の表示装置に表示する制御を行う。記録制御部９０６は、着脱可能な半導体メモリ等の記録媒体に対し画像データの書き込みまたは読み出し等を行う。操作部９０７は、ボタン、ダイヤルなどで構成されユーザからの操作入力を受け付ける。なお、表示装置がタッチパネルである場合には当該タッチパネルも操作部９０７に含まれる。
次に、図１０を参照して、分光感度補正部９１０の詳細な構成について説明する。
分光感度補正部９１０は、マトリクス演算部１００１と、補正係数選択部１００２とを備える。
マトリクス演算部１００１は、撮像素子９２０から出力された所定単位のカラー信号（Ｒ、Ｇ、Ｂ）が入力され、下記の式１に示すようなマトリクス演算を行う。その結果、マトリクス演算部１００１は、暗電流抑制領域の不純物濃度の違いによって生じる分光感度変化を補正した信号（Ｒ’、Ｇ’、Ｂ’）を出力する。
式１において、Ｍ１１〜Ｍ３３は分光感度補正係数であり、この補正係数を適切に定めることで、所定の照明環境下において、基準となる画素領域と暗電流抑制領域の不純物濃度を変化させた画素領域とで、およそ等しい色が得られるようになる。
補正係数選択部１００２は、分光感度補正係数を画素領域ごとに切り替える。これにより、暗電流抑制領域の不純物濃度が異なる各画素領域において、適切な補正係数を選択できる。
次に、分光感度補正係数Ｍ１１〜Ｍ３３の決定方法について、図８に示した画素領域８０１を例として説明する。ここでは、図８のように画素３００Ａが配置される中央領域を分光感度の基準領域とする。また、画素３００Ａの配置された中央領域から得られるカラー信号をＲａ、Ｇａ、Ｂａ、画素３００Ｂの配置された中間領域から得られるカラー信号をＲｂ、Ｇｂ、Ｂｂ、画素３００Ｃの配置された周辺領域から得られるカラー信号をＲｃ、Ｇｃ、Ｂｃとする。
まず始めに、撮像装置の調整工程等において、例えば、標準的な５０００Ｋの色温度を有する光源下で複数の色の均一な被写体（例えば、カラーチャート）を撮影する。
そして、撮影された画像を用いて、画素３００Ｂの配置された中間領域で、すべての被写体色に対して、下記の式２を最も満たすような値ｅ１１〜ｅ３３を求め、これを分光感度補正係数Ｍ１１〜Ｍ３３とする。
また、画素３００Ｃの配置された周辺領域では、すべての被写体色に対して、下記の式３を最も満たすような値ｆ１１〜ｆ３３を求め、これを分光感度補正係数Ｍ１１〜Ｍ３３とする。
また、分光感度の基準となる画素３００Ａの配置された中央領域では、下記の式４に示す分光感度補正係数Ｍ１１〜Ｍ３３を用いる。すなわち、この領域では分光感度の補正は行われないことになる。
このように分光感度補正係数を補正係数選択部１００２によって画素領域ごとに切り替えることで、暗電流抑制領域の不純物濃度の違いによって生じる分光感度変化を補正することができる。
また、撮像装置の調整工程等において、複数種類の光源下における分光感度補正係数を予め求めておき、図９の光源検知部９１１で検知した撮影環境の光源の種類に応じて分光感度補正係数を切り替えるようにしてもよい。
上述した撮像装置によれば、像面湾曲を抑えつつ、撮像面内での暗電流のバラツキを抑制することができる。さらに、分光感度補正部９１０で暗電流抑制領域の不純物濃度の違いによって生じる撮像面内の分光感度差を補正することで良好な画像を得ることができる。
なお、本実施形態として説明した撮像素子の構成や湾曲形状、暗電流抑制領域の不純物濃度を変化させた画素の配置は一例であり、本発明はこれに限定されるものではない。また、本実施形態の撮像素子は表面照射型のＣＭＯＳを例示したが、これに限るものではなく、例えば、裏面照射型撮像素子や積層型撮像素子に適用することも可能である。例えば、撮像チップと信号処理チップが積層された積層型のイメージセンサに本発明を適用した場合は、分光感度補正部９１０の処理を信号処理チップで行うように構成にしてもよい。
１００、７００、９２０…撮像素子、２００、８００…撮像チップ、２０１、８０１…画素領域、３００Ａ、３００Ｂ、３００Ｃ…単位画素、４０４Ａ、４０４Ｂ、４０４Ｃ…暗電流抑制領域

Claims (15)

  1. 撮像面の少なくとも一部の領域が湾曲形状を有する撮像素子であって、
    前記撮像面は、半導体基板上に形成された第１の導電型の不純物領域からなる光電変換領域と、前記光電変換領域の基板表面側に形成された第２の導電型の不純物領域とを含む複数の画素が二次元状に配置され、
    前記第１の導電型または前記第２の導電型の不純物領域の不純物濃度が前記撮像面の湾曲形状に応じて異なることを特徴とする撮像素子。
  2. 前記不純物領域の不純物濃度が、前記撮像面の曲率に応じて異なることを特徴とする請求項１に記載の撮像素子。
  3. 前記撮像面の曲率が小さい領域は、前記不純物領域の不純物濃度が高いことを特徴とする請求項２に記載の撮像素子。
  4. 前記不純物領域の不純物濃度が、前記撮像面に生じる応力に応じて異なることを特徴とする請求項１に記載の撮像素子。
  5. 前記撮像面に発生する応力が小さい領域は、前記不純物領域の不純物濃度が高いことを特徴とする請求項４に記載の撮像素子。
  6. 前記不純物領域の不純物濃度が、前記光電変換領域ごとの相対的な暗電流量に応じて異なることを特徴とする請求項１に記載の撮像素子。
  7. 前記光電変換領域ごとの暗電流量が大きい領域は、前記不純物領域の不純物濃度が高いことを特徴とする請求項６に記載の撮像素子。
  8. 前記不純物領域は、前記画素ごとに、複数回のイオン注入により前記第２の導電型の不純物を注入することで形成されることを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子。
  9. 前記不純物領域は、前記画素ごとに、前記第２の導電型の不純物を周期的な開口を備えるレジストパターンを通してイオン注入することで形成されることを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子。
  10. 前記レジストパターンの周期的な開口の開口率が、前記不純物領域の不純物濃度が高いほど大きいことを特徴とする請求項９に記載の撮像素子。
  11. 前記半導体基板上には、前記光電変換領域と部分的にオーバーラップするように電極部が形成されることを特徴とする請求項１乃至１０のいずれか１項に記載の撮像素子。
  12. 前記撮像面は、その周辺部に湾曲形状、中央領域に平坦部を有し、
    前記平坦部の画素における前記不純物領域の不純物濃度は、前記周辺部の画素における前記不純物領域の不純物濃度より高いことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像素子。
  13. 前記湾曲形状は、球面状であり、
    前記撮像面における周辺部の画素の前記不純物領域の不純物濃度は、前記中央領域の画素の前記不純物領域の不純物濃度より高いことを特徴とする請求項１２に記載の撮像素子。
  14. 請求項１乃至１３のいずれか１項に記載の撮像素子と、
    前記撮像素子の画素領域に応じて感度を補正する感度補正手段と、を有することを特徴とする撮像装置。
  15. 前記感度補正手段は、前記画素ごとの不純物領域の不純物濃度に応じて分光感度を補正することを特徴とする請求項１４に記載の撮像装置。
JP2015159135A 2015-08-11 2015-08-11 撮像素子及び撮像装置 Expired - Fee Related JP6655907B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015159135A JP6655907B2 (ja) 2015-08-11 2015-08-11 撮像素子及び撮像装置
US15/747,001 US10455176B2 (en) 2015-08-11 2016-07-07 Image sensor and image capturing apparatus
PCT/JP2016/003230 WO2017026088A1 (en) 2015-08-11 2016-07-07 Image sensor and image capturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015159135A JP6655907B2 (ja) 2015-08-11 2015-08-11 撮像素子及び撮像装置

Publications (3)

Publication Number Publication Date
JP2017037995A true JP2017037995A (ja) 2017-02-16
JP2017037995A5 JP2017037995A5 (ja) 2018-09-13
JP6655907B2 JP6655907B2 (ja) 2020-03-04

Family

ID=57983477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015159135A Expired - Fee Related JP6655907B2 (ja) 2015-08-11 2015-08-11 撮像素子及び撮像装置

Country Status (3)

Country Link
US (1) US10455176B2 (ja)
JP (1) JP6655907B2 (ja)
WO (1) WO2017026088A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111226136B (zh) * 2017-10-30 2023-07-18 深圳帧观德芯科技有限公司 辐射检测器中的暗噪声补偿

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244217A (ja) * 2004-02-24 2005-09-08 Samsung Electronics Co Ltd ドーピングマスク、これを用いた電荷転送イメージ素子の製造方法及び半導体素子の製造方法
JP2006339333A (ja) * 2005-06-01 2006-12-14 Funai Electric Co Ltd 固体撮像装置および固体撮像素子
US7507944B1 (en) * 2006-06-27 2009-03-24 Cypress Semiconductor Corporation Non-planar packaging of image sensor
JP2010147193A (ja) * 2008-12-17 2010-07-01 Sharp Corp 固体撮像装置およびその製造方法、並びに電子情報機器
JP2012182194A (ja) * 2011-02-28 2012-09-20 Sony Corp 固体撮像装置及び電子機器
JP2013085212A (ja) * 2011-09-27 2013-05-09 Toshiba Corp 固体撮像装置、固体撮像素子、固体撮像装置の製造方法及び固体撮像素子の製造方法
JP2014192273A (ja) * 2013-03-27 2014-10-06 Sony Corp 撮像素子、撮像装置、製造装置および方法、並びに、半導体素子
JP2016197788A (ja) * 2015-04-02 2016-11-24 キヤノン株式会社 撮像素子及び撮像装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878116B2 (en) * 2011-02-28 2014-11-04 Sony Corporation Method of manufacturing solid-state imaging element, solid-state imaging element and electronic apparatus
JP6135109B2 (ja) 2012-12-07 2017-05-31 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
JP2015162580A (ja) * 2014-02-27 2015-09-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法、ならびに半導体装置の制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244217A (ja) * 2004-02-24 2005-09-08 Samsung Electronics Co Ltd ドーピングマスク、これを用いた電荷転送イメージ素子の製造方法及び半導体素子の製造方法
JP2006339333A (ja) * 2005-06-01 2006-12-14 Funai Electric Co Ltd 固体撮像装置および固体撮像素子
US7507944B1 (en) * 2006-06-27 2009-03-24 Cypress Semiconductor Corporation Non-planar packaging of image sensor
JP2010147193A (ja) * 2008-12-17 2010-07-01 Sharp Corp 固体撮像装置およびその製造方法、並びに電子情報機器
JP2012182194A (ja) * 2011-02-28 2012-09-20 Sony Corp 固体撮像装置及び電子機器
JP2013085212A (ja) * 2011-09-27 2013-05-09 Toshiba Corp 固体撮像装置、固体撮像素子、固体撮像装置の製造方法及び固体撮像素子の製造方法
JP2014192273A (ja) * 2013-03-27 2014-10-06 Sony Corp 撮像素子、撮像装置、製造装置および方法、並びに、半導体素子
JP2016197788A (ja) * 2015-04-02 2016-11-24 キヤノン株式会社 撮像素子及び撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K.ITONAGA ET AL.: "A Novel Curved CMOS Image Sensor Integrated with Imaging System", 2014 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS, vol. 2014, JPN7019003466, 2014, pages 1 - 2, XP032640146, ISSN: 0004183770, DOI: 10.1109/VLSIT.2014.6894341 *

Also Published As

Publication number Publication date
JP6655907B2 (ja) 2020-03-04
US20180220091A1 (en) 2018-08-02
WO2017026088A1 (en) 2017-02-16
US10455176B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
US10720457B2 (en) Imaging device and image acquisition device
JP5891451B2 (ja) 撮像装置
US9117728B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
US20100309340A1 (en) Image sensor having global and rolling shutter processes for respective sets of pixels of a pixel array
JP6491519B2 (ja) 撮像素子及び撮像装置
US9781366B2 (en) Image sensing system and method of driving the same
JP2007155929A (ja) 固体撮像素子及びこれを用いた撮像装置
US20160219236A1 (en) Solid-state image pickup device
JP4579043B2 (ja) 固体撮像素子及び撮像装置
JP2009206941A (ja) 撮像装置及び撮像装置を用いた撮像システム
JP6655907B2 (ja) 撮像素子及び撮像装置
US7787032B2 (en) Method and apparatus for dark current reduction in image sensors
KR101583904B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈
JP2005223133A (ja) 固体撮像装置およびそれを用いた撮像システム
JP2017092084A (ja) 撮像素子及びその製造方法
KR20210047009A (ko) 이미지 장치
US12120441B2 (en) Image capturing apparatus which improves focus detection accuracy by using an image sensor having a pupil division function
JP2018117178A (ja) 撮像素子および撮像装置
JP4542063B2 (ja) 固体撮像装置およびそれを用いた撮像システム
JPH09238287A (ja) 固体撮像装置
JP2011211121A (ja) 固体撮像素子、撮像装置、固体撮像素子の駆動方法、及び固体撮像素子の製造方法
JP2020178082A (ja) 光電変換装置および光電変換システム
JP2013013141A (ja) 撮像装置及び撮像装置を用いた撮像システム
JP2013258652A (ja) 固体撮像素子及びこれを用いた撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200204

R151 Written notification of patent or utility model registration

Ref document number: 6655907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees