JP2017028126A - 電子装置及び電子装置の製造方法 - Google Patents

Abstract

【課題】フラックス成分の洗浄時間を短縮できる電子装置を提供すること。
【解決手段】電子装置は、配線の一部である二つのランド１１を有した回路基板１０と、回路基板１０に実装されておりランド１１の夫々と個別に対向した二つの電極２２を有した実装部品２０と、ランド１１と電極２２におけるランド１１が対向した部位とを接合している二つのはんだ３０と、を備えている。回路基板１０と実装部品２０とが対向している領域には、二つのはんだで挟まれ、且つ、両端が開口した対向空間５０が形成されている。この対向空間５０は、自身の両端における開口面積よりも狭い開口面積である狭部位を含む。
【選択図】図３

Description

本発明は、回路基板に形成されたランドと、実装部品の電極とがはんだによって接合された電子装置及び電子装置の製造方法に関する。

従来、上記のような構成の電子装置の一例として、特許文献１に開示された技術がある。特許文献１には、回路基板としてのプリント基板に形成されたランドと、実装部品としてのチップ部品の電極とがはんだによって接合されている。

特開２００３−２４３８１４号公報

ところで、はんだ付けは、はんだ材料にフラックス成分が予め付与された材料を用いることがある。この場合、はんだ付け後の回路基板の表面や実装部品の表面には、フラックス成分が残る。残留フラックス成分は、洗浄処理で除去することが考えられる。洗浄処理は、例えば、回路基板に実装部品が実装された電子装置を洗浄液に浸漬させて、残留フラックス成分を洗浄液に溶出させることで除去する。しかしながら、電子装置は、回路基板と実装部品とで挟まれた対向空間が形成される。この対向空間に形成されたフラックス成分は、洗浄液で除去されずに残りやすい。

本発明は、上記問題点に鑑みなされたものであり、電極間にフラックス成分が残ることを抑制できる電子装置、及び電子装置の製造方法を提供することを目的とする。

上記目的を達成するための本発明の一つは、
配線の一部である二つのランド（１１〜１４、１５１、１５２）を有した回路基板（１０）と、
回路基板に実装されており、ランドの夫々と個別に対向した二つの電極（２２、２２１、２２２）を有した実装部品（２０、２０ａ）と、
ランドと、電極におけるランドが対向した部位とを接合している二つのはんだ（３０）と、を備え、
一つの電極の対向領域は、ランド及びはんだが配置された領域と、ランド及びはんだが配置されていない領域とを含み、
他の電極の対向領域は、ランド及びはんだが配置された領域を少なくとも含み、
回路基板と実装部品とが対向している領域には、二つのはんだで挟まれ、且つ、両端が開口した対向空間（５０）が形成されており、
対向空間は、自身の両端における開口面積よりも狭い開口面積である狭部位を含むことを特徴とする。

このように、本発明は、はんだを介して、電極とランドとが接合されて、実装部品が回路基板に実装されている。また、本発明は、回路基板と実装部品とが対向している領域に、二つのはんだで挟まれ、且つ、両端が開口した対向空間が形成されている。

ところで、はんだは、接合工程後に、自身の表面にフラックス成分が形成される。また、フラックス成分は、対向空間にも形成される。通常、このフラックス成分は、接合工程後に、回路基板と実装部品とを洗浄液に浸漬することで洗浄（除去）される。

そこで、本発明は、対向空間に、対向空間の両端における開口面積よりも狭い開口面積である狭部位を含んでいる。これによって、本発明は、洗浄液の圧力差を大きくすることができる。洗浄液の圧力は、対向空間における両端よりも狭部位の方が大きくできる。このため、本発明は、接合工程後の回路基板と実装部品とを洗浄液に浸漬した場合、対向空間における両端に挟まれたところから両端に向かって洗浄液が流れやすくなる。従って、本発明は、はんだのフラックス成分の洗浄性を向上できる構成、すなわち、洗浄時間を短縮できる構成を有することができ、電極間にフラックス成分が残ることを抑制できる。

また、上記目的を達成するための本発明の一つは、
配線の一部である二つのランド（１１〜１４、１５１、１５２）を有した回路基板（１０）と、
回路基板に実装されており、ランドの夫々と個別に対向した二つの電極（２２、２２１、２２２）を有した実装部品（２０、２０ａ）と、
ランドと、電極におけるランドが対向した部位とを接合している二つのはんだ（３０）と、を備えた電子装置の製造方法であって、
一つの電極の対向領域は、ランド及びはんだが配置された領域と、ランド及びはんだが配置されていない領域とを含み、
他の電極の対向領域は、ランド及びはんだが配置された領域を少なくとも含み、
回路基板と実装部品とが対向している領域には、二つのはんだで挟まれ、且つ、両端が開口した対向空間（５０）が形成されており、
対向空間は、自身の両端における開口面積よりも狭い開口面積である狭部位を含み、
各電極と各ランドとの間に、フラックス成分を含むはんだの構成材料を設け、構成材料を溶融及び硬化させことで、各電極と各ランドとをはんだによって接合する接合工程と、
接合工程後に、電子装置を洗浄液に浸漬して、電子装置の表面に付着しているフラックス成分を除去する洗浄工程と、を含むことを特徴とする。

このように、本発明は、はんだを介して、電極とランドとが接合されて、実装部品が回路基板に実装された電子装置の製造方法である。また、電子装置は、回路基板と実装部品とが対向している領域に、二つのはんだで挟まれ、且つ、両端が開口した対向空間が形成されている。

そして、本発明は、各電極と各ランドとの間に、フラックス成分を含むはんだの構成材料を設け、構成材料を溶融及び硬化させことで、各電極と各ランドとをはんだによって接合する。その後、本発明は、回路基板と実装部品とを洗浄液に浸漬して、接合工程で発生したフラックス成分を除去する。接合工程で発生したフラックス成分は、対向空間にも形成される。

電子装置は、対向空間に、対向空間の両端における開口面積よりも狭い開口面積である狭部位を含んでいる。これによって、電子装置は、洗浄液の圧力差を大きくすることができる。洗浄液の圧力は、対向空間における両端よりも狭部位の方が大きくできる。このため、本発明は、接合工程後の電子装置を洗浄液に浸漬した場合、対向空間における両端に挟まれたところから両端に向かって洗浄液が流れやすくなる。従って、本発明は、はんだのフラックス成分の洗浄性を向上でき、すなわち、洗浄時間を短縮でき、電極間にフラックス成分が残ることを抑制できる。また、本発明は、フラックス成分を洗浄により除去する時間を短縮できるため、その分、短時間で電子装置を製造できる。

なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。

第１実施形態における電子装置の概略構成を示す平面図である。 図１のII−II線に沿う断面図である。 第１実施形態における回路基板の概略構成を示す平面図である。 図３のIV−IV線に沿う断面図である。 図３のV−V線に沿う断面図である。 第１実施形態における回路基板の概略構成を示す断面図である。 第１実施形態におけるはんだペーストが設けられた状態の回路基板の概略構成を示す断面図である。 第１実施形態における実装部品が設けられた状態の回路基板の概略構成を示す断面図である。 第１実施形態におけるリフロー後の回路基板の概略構成を示す断面図である。 第１実施形態における洗浄時の回路基板の概略構成を示す断面図である。 第１実施形態におけるランド間距離比と圧力比との関係を示すグラフである。 第２実施形態における回路基板の概略構成を示す平面図である。 第３実施形態における回路基板の概略構成を示す平面図である。 第４実施形態における回路基板の概略構成を示す平面図である。 第５実施形態における回路基板の概略構成を示す平面図である。

以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。

まず、図１〜図５を用いて、電子装置１００の構成に関して説明する。電子装置１００は、図１、図２に示すように、回路基板１０と、回路基板１０に実装された実装部品２０と、回路基板１０と実装部品２０とを接合しているはんだ３０とを備えて構成されている。

回路基板１０は、樹脂やセラミックスなどの絶縁基材に、ＣｕやＡｇなどの導体パターンによって配線が形成されたものである。また、回路基板１０は、例えば、導体パターンが絶縁基材を介して積層された多層基板などを採用できる。回路基板１０は、一面に実装部品２０が実装されている。回路基板１０の実装部品２０が実装された面は、実装面とも言える。

回路基板１０は、図２などに示すように、実装面に配線の一部であるランド１１が形成されている。つまり、ランド１１は、配線の一部として、実装面に平坦に形成された部位である。また、ランド１１は、実装部品２０の電極２２と接合される部位であり実装ランドとも言える。後程説明するが、本実施形態では、二つの電極２２を有した二端子素子である実装部品２０を採用している。このため、本実施形態では、一つの実装部品２０に対して一対のランド１１、すなわち二つのランド１１が形成された回路基板１０を採用している。しかしながら、本発明はこれに限定されない。実装部品２０が三つ以上の電極２２を有している場合、回路基板１０は、この実装部品２０が実装されるランド１１として、実装部品２０の電極２２の個数と同数のランド１１が形成されることになる。

ランド１１は、電極２２が対向配置され、はんだ３０を介して電極２２と電気的及び機械的に接続される。つまり、二つのランド１１は、一つのランド１１に対して一つの電極２２が対向配置され、対向配置された電極２２と接合されている。なお、図１においては、はんだ３０に隠れた位置にランド１１が配置されている。また、ランド１１は、例えば、厚みが１０μｍ以上であり、好ましくは３０〜８０μｍである。

また、ランド１１は、図３に示すように、凸部１１ａが形成されている。一対のランド１１は、凸部１１ａの頂点同士が向かい合って配置されている。ランド１１は、図３に示す平面視では、自身に対向配置されたランド１１との対向部位が曲線形状をなして凸部１１ａが形成されている。また、一対のランド１１間の距離は、各対向部位の両端から中央に向かうに連れて短くなっている。つまり、一対のランド１１は、各対向部位の両端における間隔よりも、各対向部位の中央における間隔の方が狭い。なお、凸部１１ａの少なくとも一部は、実装部品２０に対向配置されている。

各ランド１１は、図３に示す平面視では、自身に対向配置された電極２２の対向辺の二か所と交差すると共に、各端辺の一か所と交差する。また、二つのランド１１は、電極２２の一部に凸部１１ａが対向配置されている。つまり、各ランド１１と各電極２２とは、一部のみがオーバーラップして配置されていると言える。

実装部品２０は、基部２１と、基部２１に形成された電極２２とを備えて構成されている。実装部品２０は、回路基板１０に実装されており、ランド１１の夫々と個別に対向した二つの電極２２を有している。各電極２２は、実装部品２０が回路基板１０に実装された状態で、実装面に対向する部位を含んでいる。また、実装部品２０は、二つの電極２２が平行に配置されている。なお、実装部品２０は、例えばチップ抵抗やチップコンデンサなどの受動素子を採用できる。

また、実装部品２０は、二つの電極２２に沿う仮想直線の端部を素子端部と称することができる。さらに、各電極２２は、対向配置された電極２２と対向する部位を対向辺と称することができ、素子端部に対応する部位を端辺と称することができる。よって、各電極２２は、二つの端辺と、二つの短辺に連なる対向辺とを含むと言える。

図３に示すように、各電極２２の対向領域は、ランド１１及びはんだ３０が配置された配置領域２２ａと、ランド１１及びはんだ３０が配置されていない非配置領域２２ｂとを含む。各電極２２の対向領域とは、各電極２２における実装面と対向する面の投影領域に相当する。また、各電極２２の対向領域とは、各電極２２における実装面と対向する面と、実装面とで挟まれた領域である。

回路基板１０と実装部品２０とは、配置領域２２ａにおいて、電極２２とランド１１とがはんだ３０を介して接合されている。図３の符号４０は、電極２２とランド１１とがはんだ３０で接合された接合部である。よって、配置領域２２ａと接合部４０とは、同じ範囲とみなすこともできる。また、非配置領域２２ｂでは、電極２２とはんだ３０とが接合されていない。このように、電極２２は、実装面と対向する部位の一部のみが、はんだ３０を介してランド１１と接合されている。なお、図３は、断面図ではないが、接合部４０と他の領域とをわかりやするためにハッチングを施している。

しかしながら、本発明はこれに限定されない。本発明は、一つの電極２２の対向領域が配置領域２２ａと非配置領域２２ｂとを含んでおり、他の電極２２の対向領域が配置領域２２ａを少なくとも含んでいればよい。つまり、二つの電極２２のうちの一方は、回路基板１０との対向面の全域がはんだ３０を介してランド１１と接合されていてもよい。

特に、本実施形態では、実装部品２０として、二つの電極２２の間隔よりも、二つの電極に沿う長さの方が長い長辺電極部品を採用している。また、長辺電極部品は、回路基板１０に実装された状態において、長辺電極部品下に形成される空間の奥行長さｘ３と一対の電極２２の間隔ｘ１の比が２．０以上の部品である。なお、奥行長さは、長辺電極部品の部品長さと同等である。

なお、本発明は、これに限定されない。実装部品２０は、短辺電極部品であっても採用できる。短辺電極部品は、二つの電極２２の間隔よりも、二つの電極に沿う長さの方が短い、又は、二つの電極２２の間隔と二つの電極に沿う長さが同等の部品である。また、実装部品２０は、半導体を主成分とする基部に電極が形成されたベアチップ状の半導体素子やパッケージ化された電子部品などでも採用できる。

はんだ３０は、上記のように、ランド１１と、電極２２におけるランド１１が対向した部位とを接合している。よって、電子装置１００は、一つの実装部品２０に対して、二つのはんだ３０を備えている。

はんだ３０は、ランド１１と電極２２との間にはんだペースト３０ａが配置された状態でリフロー工程を行った後のものである。はんだ３０の構成材料であるはんだペースト３０ａは、はんだ微粉末とフラックス成分３１とを混ぜ合わせてクリーム状にしたものである。はんだ微粉末を構成する合金としては、例えば、Ｓｎ-Ｃｕ、Ｓｎ-Ｐｂ、Ｓｎ-Ｐｂ-Ａｇ、Ｓｎ-Ｐｂ-ＢｉなどのＳｎ基合金、Ｉｎ-ＰｂなどのＩｎ基合金、Ｐｂ-ＡｇなどのＰｂ基合金が挙げられる。一方、フラックス成分３１は、母材表面の酸化膜を除去するロジン、はんだ付け性を促進する活性剤、印刷性に関与する溶剤などで構成されている。

はんだ３０は、ランド１１上に形成される。このため、実装部品２０は、上記のように、配置領域２２ａにははんだ３０が接合されているものの、非配置領域２２ｂにははんだ３０が接合されていない。また、実装部品２０は、電極２２から露出している基部２１にもはんだ３０が接続されていない。つまり、電子装置１００は、回路基板１０と実装部品２０とで挟まれた領域では、ランド１１と配置領域２２ａとが対向した領域のみにはんだ３０が形成されて接合部４０をなしている。

よって、電子装置１００は、図３に示すように、回路基板１０と実装部品２０とが対向している領域に、二つのはんだ３０で挟まれ、且つ、両端が開口した対向空間５０が形成されている。対向空間５０における開口した端部は、対向空間５０の開口端とも言える。また、電子装置１００は、実装部品２０の素子端部と回路基板１０との間に、対向空間５０の開口端が形成されていると言える。

対向空間５０は、自身の両端間に、二つのはんだ３０の間隔が、自身の両端における二つのはんだ３０の間隔よりも狭い狭部位を含む。つまり、電子装置１００は、対向空間５０における中央のはんだ３０の間隔ｘ１＜対向空間５０における両端のはんだ３０の間隔ｘ２である。また、言い換えると、電子装置１００は、対向空間５０に、二つの接合部４０の間隔が、両端における二つの接合部４０の間隔よりも狭い部位を含む。本実施形態では、対向空間５０における両端から対向空間５０の中央に行くにつれて接合部４０の間隔が徐々に狭くなり、且つ、対向空間５０の中央を含む所定範囲で接合部４０の間隔が一定である電子装置１００を採用している。なお、間隔ｘ１及び間隔ｘ２は、接合部４０の間隔とも言える。

従って、電子装置１００は、図４、図５に示すように、対向空間５０における開口端の開口面積Ａ２よりも、対向空間５０における中央の開口面積Ａ１が狭いと言える。また、対向空間５０は、開口端の開口面積Ａ２よりも狭い開口面積となる領域を含んでいると言える。なお、開口面積は、対向空間５０における二つの電極２２に直交する仮想平面に沿う範囲の面積に相当する。また、一方の開口端と他方の開口端との間隔は、対向空間５０の奥行とも言える。

また、本実施形態では、一例として、はんだ付け後の実装部品２０下の寸法が、高さが０．０７〜０．１５ｍｍ、電極２２の間隔が０．５ｍｍ、奥行が３．５ｍｍとなる電子装置１００を採用する。なお、高さとは、回路基板１０と実装部品２０の間隔である。

なお、電子装置１００は、回路基板１０の実装面と、実装部品２０とを一体的に覆う封止樹脂を備えていてもよい。また、電子装置１００は、三つ以上の電極２２を有した実装部品と、この実装部品の各電極に個別に対応したランドが形成された回路基板とを備えていてもよい。

ここで、図６〜図１０を用いて、電子装置１００の製造方法に関して説明する。本製造方法は、以下に説明する第１工程〜第５工程を含んでいる。

まず、第１工程では、図６に示すように、ランド１１が形成された回路基板１０を用意する。次に、第２工程では、図７に示すように、ランド１１上にはんだペースト３０ａを形成する（接合工程）。第２工程では、ディスペンサーを用いた塗布やスクリーン印刷によって、予め決められた量のはんだペースト３０ａをランド上に形成する。次に、第３工程では、図８に示すように、はんだペースト３０ａ上に、実装部品２０を搭載する（接合工程）。このとき、はんだペースト３０ａは、硬化していないため、ランド１１と電極２２とは強固に固定されていない。

その後、第４工程では、はんだペースト３０ａを溶融及び硬化させことで、各電極２２と各ランド１１とをはんだ３０によって接合する（接合工程）。つまり、第４工程は、リフロー工程と言える。このようにして、回路基板１０と実装部品２０は、はんだ３０を介して接合される。

ところで、はんだペースト３０ａは、上記のように、フラックス成分３１を含んでいる。このフラックス成分３１は、図９に示すように、リフロー工程を行った後、回路基板１０、実装部品２０、はんだ３０の表面に付着して残留する。また、フラックス成分３１は、はんだ３０を覆うように流動して、対向空間５０に流入する。つまり、第４工程が終了した段階では、電子装置１００の表面にフラックス成分３１が付着した状態となる。この残留しているフラックス成分３１は、後工程での実装加工を阻害することもありうる。さらに、残留しているフラックス成分３１は、マイグレーションが発生する原因となりうる。

そのため、本製造方法では、第４工程後に、電子装置１００の表面に残留しているフラックス成分３１を除去する第５工程を行う。つまり、第５工程は、洗浄工程に相当する。

第５工程では、例えば、図１０に示すように、フラックス成分３１が付着した電子装置１００を洗浄液２００に浸漬する。また、第５工程では、フラックス成分３１が付着した電子装置１００を洗浄液２００に浸漬させた状態で放置することで、フラックス成分３１が洗浄液２００に接する部分から溶出して除去する。本製造方法では、電子装置１００に付着しているフラックス成分３１を除去できる。

このように、本製造方法では、フラックス成分３１が除去されるため、マイグレーションの発生を抑制可能な電子装置１００を製造できる。また、本製造方法は、第５工程後に電子装置１００の実装加工がなされる場合、フラックス成分３１で実装加工が阻害されることを抑制できる。さらに、電子装置１００は、冷熱サイクル試験時に発生する応力の低いランド１１の中央部の接合面積が確保できるため長寿命化できる。

なお、フラックス成分３１の溶出に要する時間は、残留しているフラックス成分３１の量とフラックス成分３１の周囲における洗浄液２００の循環量にて決まる。なた、フラックス成分３１の量は、フラックス成分３１の厚みとみなすこともできる。また、フラックス成分３１の溶出に要する時間は、洗浄時間とも言える。

以上のように、電子装置１００は、対向空間５０に、対向空間の両端における開口面積よりも狭い開口面積である狭部位を含んでいる。これによって、電子装置１００は、洗浄液２００の圧力差を大きくすることができる。洗浄液２００の圧力は、対向空間５０における両端よりも狭部位の方が大きくできる。

図１１に示すように、電極２２とランド１１の形状において、ランド端部の方が中央部よりも広いランド間の距離となる構造とすることで、ランド端部とランド中央部において、対向空間５０にある洗浄液２００の圧力差を大きくすることが出来る。なお、図１１は、横軸がランド１１中央部の寸法をランド１１端部の寸法で割った値であり、縦軸がランド１１中央部の圧力をランド１１端部の圧力で割った値である。寸法とは、ランド１１間の距離である。

圧力差、つまり、圧力勾配があると、フラックス成分３１を含んだ洗浄液２００は、対向空間５０における中央部から開口端側に流れる。このため、第５工程では、対向空間５０に新鮮な洗浄液２００が流入してフラックス成分３１の溶解能力を維持できる。

なお、圧力差は、一例ではあるが、以下の式に示すベルヌーイの定理の応用を用いた考え方により求めることができる。トンネル形状における液体の流量と流速の関係は、式１で示される。

Ｑ＝Ｃ×Ａ×Ｖ…式１
Ｑ：流量、Ｃ：係数、Ａ：面積、Ｖ：流速
流速Ｖは
Ｖ＝（２×Ｐ÷ρ）^０．５…式２
で表すことができる。

式１に式２を代入し、Ｐに変換する。

Ｐ＝（Ｑ／Ａ）
なお、液体は同じであるためＣ、ρなどは割愛する。

このため、電子装置１００は、接合工程後の回路基板１０と実装部品２０とを洗浄液２００に浸漬した場合、対向空間５０における両開口端で挟まれたところから両開口端に洗浄液２００が流れやすくなる。従って、電子装置１００は、フラックス成分３１の洗浄性を向上できる構成、すなわち、洗浄時間を短縮できる構成を有することができ、電極２２間にフラックス成分３１が残ることを抑制できる。また、電子装置１００は、洗浄時間を短縮できる構造を有していると言える。

また、本製造方法は、狭部位を含んでいる電子装置１００を洗浄液２００に浸漬させて残留しているフラックス成分３１を除去するため、第５工程におけるフラックス成分３１の洗浄性を向上でき、電極２２間にフラックス成分３１が残ることを抑制できる。

また、対向空間５０の奥行と幅の割合を変えた時のフラックス成分３１を除去する時間の変化割合を確認したところ、洗浄時間は、対向空間５０の奥行が長くなるに連れて長くなることがわかった。さらに、回路基板は、長辺電極部品が実装されている場合、同等の体格の短辺電極部品が実装される場合よりもランドが広くなり、はんだペーストの量が増え、その結果、残留するフラックス成分の量も増えることになる。また、電子装置は、長辺電極部品が実装されている場合、同等の体格の短辺電極部品が実装される場合よりも対向空間が狭くなり、洗浄液の循環量も低下する。従って、電子装置は、長辺電極部品が実装されている場合、同等の体格の短辺電極部品が実装される場合よりも、対向空間に残留したフラックス成分を除去するのに要する時間が長くなる。

本実施形態では、上記のように、実装部品２０として長辺電極部品を採用している。しかしながら、電子装置１００は、対向空間５０における両端に挟まれたとことから両端に向かって洗浄液２００が流れやすくなるため、実装部品２０として長辺電極部品を採用しつつ、フラックス成分３１を洗浄により除去する時間を短縮できる。また、本製造方法は、フラックス成分３１を洗浄により除去する時間を短縮できるため、その分、短時間で電子装置１００を製造できる。

また、実装部品２０として長辺電極部品を採用しつつ、対向空間５０を広くして洗浄時間を短くするために、電極２２の間隔よりもランド１１の間隔を広くすることも考えられる。しかしながら、このようにすると、ランド１１と電極２２との接合面積が狭くなり、接合信頼性が低下する可能性がある。これに対して、電子装置１００は、ランド１１と電極２２との接合面積が狭くなることを抑えつつ、洗浄時間を短くできる。よって、電子装置１００は、ランド１１と電極２２との接合信頼性を保ちつつ、洗浄時間を短くできる。

以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明の変形例１〜４に関して説明する。上記実施形態及び変形例１〜４は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。

（変形例１）
図１２を用いて、変形例１の電子装置を説明する。変形例１の電子装置は、ランド１２の形状が電子装置１００と異なる。各ランド１２は、図１２に示す平面視では、対向部位が三角形状をなして凸部１２ａが形成されている。また、各ランド１２は、ランド１１と異なり、図１２に示す平面視では、自身に対向配置された電極２２の各端辺の一か所と交差するものの、対向辺と交差しない。なお、各ランド１２は、電極２２の各端辺と交差していなくてもよい。

これによって、本変形例の電子装置は、電子装置１００と同様の対向空間５０が形成される。変形例１の電子装置は、電子装置１００と同様の効果を奏することができる。

（変形例２）
図１３を用いて、変形例２の電子装置を説明する。変形例２の電子装置は、ランド１３の形状が電子装置１００と異なる。各ランド１３は、図１３に示す平面視では、対向部位が矩形形状をなして凸部１３ａが形成されている。また、各ランド１３は、ランド１１と異なり、図１３に示す平面視では、自身に対向配置された電極２２の各端辺の一か所と交差するものの、対向辺と交差しない。つまり、各ランド１３は、電極２２と対向する部位に、周辺よりも突出した凸部１３ａが形成されている。なお、各ランド１３は、電極２２の各端辺と交差していなくてもよい。

これによって、本変形例の電子装置は、電子装置１００と同様の対向空間５０が形成される。よって、変形例２の電子装置は、電子装置１００と同様の効果を奏することができる。

（変形例３）
図１４を用いて、変形例３の電子装置を説明する。変形例３の電子装置は、ランド１４の形状が電子装置１００と異なる。各ランド１４は、ランド１１と同様に、図１４に示す平面視では、対向部位が曲線形状をなして凸部１４ａが形成されている。また、各ランド１４は、ランド１１と異なり、図１４に示す平面視では、自身に対向配置された電極２２の各端辺の一か所と交差するものの、対向辺と交差しない。さらに、一対のランド１４は、凸部１４ａの頂点同士が向かい合っておらず、ずれた位置に配置されている。なお、各ランド１４は、電極２２の各端辺と交差していなくてもよい。

これによって、本変形例の電子装置は、電子装置１００と同様の対向空間５０が形成される。よって、変形例３の電子装置は、電子装置１００と同様の効果を奏することができる。

（変形例４）
図１５を用いて、変形例４の電子装置を説明する。変形例４の電子装置は、実装部品２０ａとランド１５１，１５２の形状が電子装置１００と異なる。

実装部品２０ａは、ベアチップ状態の半導体素子である。また、実装部品２０ａは、パワー半導体素子とも言える。実装部品２０ａは、一面にドレイン電極が形成されており、且つ、一面の反対面にゲート電極２２１とソース電極２２２が形成されている。実装部品２０ａは、反対面が回路基板１０と対向した状態で、回路基板１０に実装される。なお、実装部品２０ａは、一面にエミッタ電極が形成され、反対面にベース電極とコレクタ電極が形成されたものであっても採用できる。

一方、回路基板１０は、実装部品２０ａに対応して、ゲート用ランド１５１とソース用ランド１５２とを備えている。変形例４の電子装置は、この点が電子装置１００と異なる。なお、変形例４の回路基板１０は、ゲート用ランド１５１とソース用ランド１５２が形成されている点で回路基板１０と異なるが、便宜的に、上記実施形態と同じ符号を付与している。

本変形例の電子装置は、ゲート電極２２１とゲート用ランド１５１がはんだ３０で接合され、ソース電極２２２がソース用ランド１５２とはんだ３０で接続されている。特に、ソース電極２２２の対向領域は、ソース用ランド１５２及びはんだ３０が配置された配置領域２２ａと、ソース用ランド１５２及びはんだ３０が配置されていない非配置領域２２ｂとを含む。これによって、本変形例の電子装置は、電子装置１００と同様の対向空間５０が形成される。このため、変形例４の電子装置は、電子装置１００と同様の効果を奏することができる。

１０ 回路基板、１１〜１４ ランド、１５１ ゲート用ランド、１５２ ソース用ランド、１１ａ〜１４ａ 凸部、２０ 実装部品、２１ 基部、２２ 電極、２０ａ 実装部品、３０ はんだ、１００ 電子装置

Claims (4)

1. 配線の一部である二つのランド（１１〜１４、１５１、１５２）を有した回路基板（１０）と、
   前記回路基板に実装されており、前記ランドの夫々と個別に対向した二つの電極（２２、２２１、２２２）を有した実装部品（２０、２０ａ）と、
   前記ランドと、前記電極における前記ランドが対向した部位とを接合している二つのはんだ（３０）と、を備え、
   一つの前記電極の対向領域は、前記ランド及び前記はんだが配置された領域と、前記ランド及び前記はんだが配置されていない領域とを含み、
   他の前記電極の対向領域は、前記ランド及び前記はんだが配置された領域を少なくとも含み、
   前記回路基板と前記実装部品とが対向している領域には、二つの前記はんだで挟まれ、且つ、両端が開口した対向空間（５０）が形成されており、
   前記対向空間は、自身の両端における開口面積よりも狭い開口面積である狭部位を含むことを特徴とする電子装置。
2. 前記実装部品は、二つの前記電極の間隔よりも、二つの前記電極に沿う長さの方が長いことを特徴とする請求項１に記載の電子装置。
3. 二つの前記ランドは、対向配置されており、互いの対向部位に凸部（１１ａ〜１４ａ）を有しており、前記電極の一部に前記凸部が対向配置されていることを特徴とする請求項１又は２に記載の電子装置。
4. 配線の一部である二つのランド（１１〜１４、１５１、１５２）を有した回路基板（１０）と、
   前記回路基板に実装されており、前記ランドの夫々と個別に対向した二つの電極（２２、２２１、２２２）を有した実装部品（２０、２０ａ）と、
   前記ランドと、前記電極における前記ランドが対向した部位とを接合している二つのはんだ（３０）と、を備えた電子装置の製造方法であって、
   一つの前記電極の対向領域は、前記ランド及び前記はんだが配置された領域と、前記ランド及び前記はんだが配置されていない領域とを含み、
   他の前記電極の対向領域は、前記ランド及び前記はんだが配置された領域を少なくとも含み、
   前記回路基板と前記実装部品とが対向している領域には、二つの前記はんだで挟まれ、且つ、両端が開口した対向空間（５０）が形成されており、
   前記対向空間は、自身の両端における開口面積よりも狭い開口面積である狭部位を含み、
   各電極と各ランドとの間に、フラックス成分を含む前記はんだの構成材料を設け、前記構成材料を溶融及び硬化させことで、各電極と各ランドとを前記はんだによって接合する接合工程と、
   前記接合工程後に、前記電子装置を洗浄液に浸漬して、前記電子装置の表面に付着している前記フラックス成分を除去する洗浄工程と、を含むことを特徴とする電子装置の製造方法。

Images