JP2017027975A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2017027975A JP2017027975A JP2015141764A JP2015141764A JP2017027975A JP 2017027975 A JP2017027975 A JP 2017027975A JP 2015141764 A JP2015141764 A JP 2015141764A JP 2015141764 A JP2015141764 A JP 2015141764A JP 2017027975 A JP2017027975 A JP 2017027975A
- Authority
- JP
- Japan
- Prior art keywords
- fluorine
- etching
- substrate
- silicon substrate
- interface state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
カソードカップリング方式のプラズマエッチング装置で、フッ素を含むガスを用いてシリコン基板をエッチングした後、前記プラズマエッチング装置をアノードカップリング方式に切り替え、前記シリコン基板にフッ素を含むガスを用いてプラズマ処理を行い、フッ素を前記シリコン基板の表面に堆積させる工程と、
前記フッ素が堆積されたシリコン基板に熱処理を行い、前記堆積されたフッ素を前記シリコン基板の中に拡散する工程と、
を有することを特徴とする半導体装置の作製方法を提供する。
上記のように、半導体装置の作製方法において、フッ素のイオン注入工程や特別な構造の形成を行わずに、界面準位密度を改善することができる半導体装置の作製方法が求められている。
フッ素が堆積されたシリコン基板に熱処理を行い、堆積されたフッ素をシリコン基板の中に拡散する工程と、
を有する半導体装置の作製方法が、上記課題を解決できることを見出し、本発明を完成させた。
界面準位密度測定の試料として、ボロン(B)をドープしたP型で直径200mmのシリコン単結晶基板を用いた。このシリコン単結晶基板の抵抗率は、10Ω・cmである。この基板に対して、フッ素を含むエッチングガスとしてCF4を用いて、プラズマエッチングを行った。エッチング条件は、ガス種及び流量が、CF4:O2=80sccm:20sccm、高周波出力Rfが600W、チャンバー内圧力を0.05Paとして、カソードカップリング方式のプラズマエッチング装置で2分間エッチングを行った後、そのプラズマエッチング装置をアノードカップリング方式に切り替え、同じ条件で2分間、プラズマ処理を行い、フッ素を堆積させた。尚、このプラズマ処理には、エッチング及びフッ素の堆積が含まれる。その後、フッ素を堆積させたシリコン単結晶基板に、N2雰囲気下で、1000℃、30分間の熱処理を行った後に、SC1洗浄(水酸化アンモニウム/過酸化水素水/純水からなる混合薬液による洗浄)を行った。
界面準位密度測定の試料として、ボロンをドープしたP型で直径200mmのシリコン単結晶基板を用いた。この基板の抵抗率は、10Ω・cmである。このシリコン単結晶基板に対して、900℃の乾燥雰囲気中で25nmの厚さのゲート酸化を行い、その後、リンをドープしたPoly−Si層をCVD法により300nmの厚さで堆積し、その層のシート抵抗が30Ω/sq.となるようにした。このシリコン単結晶基板にフォトリソグラフィーとエッチングを行い、面積が1mm2の電極を基板上に形成した。
界面準位密度測定の試料として、ボロンをドープしたP型で直径200mmのシリコン単結晶基板を用いた。この基板の抵抗率は、10Ω・cmである。この基板に対して、900℃の乾燥雰囲気中で25nmの厚さのゲート酸化を行い、その後、リンをドープしたPoly−Si層をCVD法により300nmの厚さで堆積した。その際、この層のシート抵抗が30Ω/sq.となるようにした。このシリコン単結晶基板にフォトリソグラフィーとエッチングを行い、面積が1mm2の電極を基板上に形成した。その後、水素を2%混合した窒素雰囲気ガスで、30分間熱処理を行った(水素シンター処理)。
界面準位密度測定の試料として、ボロンをドープしたP型で直径200mmのシリコン単結晶基板を用いた。この基板の抵抗率は10Ω・cmである。この基板に対して、フッ素を含むエッチングガスとして、CF4を用いてプラズマエッチングを行った。エッチング条件は、ガス種及び流量が、CF4:O2=80sccm:20sccm、高周波出力Rfが600W、チャンバー内圧力を0.05Paとして、カソードカップリング方式のプラズマエッチング装置で2分間エッチングを行った。アノードカップリング方式でのプラズマ処理は実施しなかった。その後、このシリコン単結晶基板に対して、1000℃のN2雰囲気下で30分間熱処理を行った後に、SC1洗浄を行った。
界面準位密度測定の試料として、ボロンをドープしたP型で直径200mmシリコン単結晶基板を用いた。この基板の抵抗率は10Ω・cmである。この基板に対して、ガス種及び流量が、CF4:O2=80sccm:20sccm、高周波出力Rfが600W、チャンバー内圧力を0.05Paとして、比較例3で用いたプラズマエッチング装置と同じ装置を用いて、アノードカップリング方式にしたうえで、2分間、プラズマ処理を行った。カソードカップリング方式でのエッチングは行わなかった。その後、このシリコン単結晶基板に対して、1000℃のN2雰囲気下で30分間熱処理を行った後に、SC1洗浄を行った。
界面準位密度測定の試料として、ボロンをドープしたP型で直径200mmのシリコン単結晶基板を用いた。この基板の抵抗率は、10Ω・cmである。この基板に対して、フッ素を含むエッチングガスとしてCF4を用いてプラズマエッチングを行った。エッチング条件は、ガス種及び流量が、CF4:O2=80sccm:20sccm、高周波出力Rfが600W、チャンバー内圧力を0.05Paとして、カソードカップリング方式のプラズマエッチング装置で2分間エッチングを行った後、そのプラズマエッチング装置をアノードカップリング方式に切り替え、同じ条件で2分間、プラズマ処理を行った。その後、SC1洗浄を行った。
5…高周波発振器、 6…エッチングガス、 7…電極、 11…チャンバー、
13…ウェーハ、 15…高周波発振器、 16…エッチングガス、
17…上部電極、 18…下部電極、 20…切り替えスイッチ、
21…高周波発振器側の端子、 22…接地側の端子、
60…プラズマエッチング装置。
Claims (2)
- 半導体装置の作製方法であって、
カソードカップリング方式のプラズマエッチング装置で、フッ素を含むガスを用いてシリコン基板をエッチングした後、前記プラズマエッチング装置をアノードカップリング方式に切り替え、前記シリコン基板にフッ素を含むガスを用いてプラズマ処理を行い、フッ素を前記シリコン基板の表面に堆積させる工程と、
前記フッ素が堆積されたシリコン基板に熱処理を行い、前記堆積されたフッ素を前記シリコン基板の中に拡散する工程と、
を有することを特徴とする半導体装置の作製方法。 - 前記熱処理を800℃以上、1050℃以下で行うことを特徴とする請求項1に記載の半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015141764A JP6372436B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015141764A JP6372436B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017027975A true JP2017027975A (ja) | 2017-02-02 |
JP6372436B2 JP6372436B2 (ja) | 2018-08-15 |
Family
ID=57946011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015141764A Active JP6372436B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6372436B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0423435A (ja) * | 1990-05-18 | 1992-01-27 | Sony Corp | 絶縁膜の平坦化方法 |
JPH06349801A (ja) * | 1993-06-03 | 1994-12-22 | Toshiba Corp | 表面処理方法 |
JPH09197694A (ja) * | 1996-01-19 | 1997-07-31 | Canon Inc | 電子写真感光体およびその製造方法 |
JPH10301310A (ja) * | 1997-04-30 | 1998-11-13 | Canon Inc | 電子写真感光体およびその製造方法 |
JP2004356554A (ja) * | 2003-05-30 | 2004-12-16 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
JP2009188257A (ja) * | 2008-02-07 | 2009-08-20 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体 |
-
2015
- 2015-07-16 JP JP2015141764A patent/JP6372436B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0423435A (ja) * | 1990-05-18 | 1992-01-27 | Sony Corp | 絶縁膜の平坦化方法 |
JPH06349801A (ja) * | 1993-06-03 | 1994-12-22 | Toshiba Corp | 表面処理方法 |
JPH09197694A (ja) * | 1996-01-19 | 1997-07-31 | Canon Inc | 電子写真感光体およびその製造方法 |
JPH10301310A (ja) * | 1997-04-30 | 1998-11-13 | Canon Inc | 電子写真感光体およびその製造方法 |
JP2004356554A (ja) * | 2003-05-30 | 2004-12-16 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
JP2009188257A (ja) * | 2008-02-07 | 2009-08-20 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP6372436B2 (ja) | 2018-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6525452B2 (ja) | 高密度低エネルギープラズマによる半導体表面の界面処理 | |
TWI447908B (zh) | 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體 | |
CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
CN102629559B (zh) | 叠栅SiC-MIS电容的制作方法 | |
CN108257859B (zh) | 一种栅氧化层的制备方法及mosfet功率器件 | |
US11404245B2 (en) | DC bias in plasma process | |
CN108257861B (zh) | 一种栅氧化层的制备方法及mos功率器件 | |
CN115784774B (zh) | 一种改善SiC Mos界面特性的方法 | |
CN105047539B (zh) | 提高SiC MOSFET沟道迁移率的方法 | |
JP2012004275A (ja) | 炭化珪素半導体装置の製造方法 | |
CN108257858A (zh) | 一种高k栅介质层的制备方法及碳化硅MOS功率器件 | |
CN107785258B (zh) | 一种4H-SiC P型绝缘栅双极型晶体管的制备方法 | |
CN103295890A (zh) | 淀积在锗基或三五族化合物基衬底上的栅介质的处理方法 | |
Ji et al. | Nitriding process for next-generation semiconductor devices by VHF (162 MHz) multi-tile push-pull plasma source | |
CN108257855A (zh) | 高k栅介质层的制备方法及碳化硅MOS功率器件 | |
US20080187747A1 (en) | Dielectric Film and Method of Forming the Same | |
CN107230625A (zh) | 氮化镓晶体管及其制造方法 | |
CN105702575A (zh) | 半导体器件制造方法 | |
CN106024622A (zh) | 自对准硅化物阻挡层的制造方法 | |
JP6372436B2 (ja) | 半導体装置の作製方法 | |
JP2021082689A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
WO2011158558A1 (ja) | 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置 | |
KR20200102617A (ko) | 산화 갈륨의 표면 처리 방법 | |
JP5642427B2 (ja) | プラズマ処理方法 | |
CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6372436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |