JP2017011319A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017011319A5 JP2017011319A5 JP2016207074A JP2016207074A JP2017011319A5 JP 2017011319 A5 JP2017011319 A5 JP 2017011319A5 JP 2016207074 A JP2016207074 A JP 2016207074A JP 2016207074 A JP2016207074 A JP 2016207074A JP 2017011319 A5 JP2017011319 A5 JP 2017011319A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- conductivity type
- semiconductor layer
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 118
- 239000000969 carrier Substances 0.000 claims description 9
- 230000015556 catabolic process Effects 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 4
- 230000000149 penetrating Effects 0.000 claims description 3
- 230000000875 corresponding Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000000704 physical effect Effects 0.000 claims description 2
- 230000001276 controlling effect Effects 0.000 claims 2
- 230000001629 suppression Effects 0.000 description 5
- 210000000746 body regions Anatomy 0.000 description 4
- 230000004059 degradation Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired Effects 0.000 description 1
Description
また、この発明にかかる半導体装置は、
第１導電型の第１半導体層（ドリフト層）と、
前記第１導電型の第１半導体層（ドリフト層）の裏面に設けられた第１導電型の第２半導体層（バッファー層）と、前記第１導電型の第２半導体層（バッファー層）の裏面に設けられた第２導電型の第１半導体層（コレクタ層）を備え、更に前記第２導電型の第１半導体層（コレクタ層）を貫通する複数の第１導電型の第１半導体領域（短絡部）とを備え、
前記第１導電型の第１半導体層（ドリフト層）のおもて面には、選択的に設けられた複数の第２導電型の第１半導体領域（ボディ領域）と、
前記第２導電型の第１半導体領域（ボディ領域）の各々のおもて面に選択的に設けられた第１導電型の第２半導体領域（エミッタ領域）と、
前記各々の第２導電型の第１半導体領域（ボディ領域）と前記第１導電型の第２半導体領域（エミッタ領域）とに接する第１の主電極（エミッタ電極）と、
前記各々の第２導電型の第１半導体領域（ボディ領域）の、前記各々の第１導電型の第２半導体領域（エミッタ領域）と前記第１導電型の第１半導体層（ドリフト層）とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、
前記第２導電型の第１半導体層（コレクタ層）と前記複数の第１導電型の第１半導体領域（短絡部）との裏面に接する第２の主電極（コレクタ電極）とを備えた構成を有する活性領域を含む逆導通ＩＧＢＴ半導体装置において、
各半導体層と各半導体領域がワイドギャップ半導体から形成されており
前記ワイドギャップ半導体逆導通ＩＧＢＴ半導体装置の前記複数の第１導電型の第１半導体領域間の距離をＷｐ（ＷＢ）、ｐｎ接合のビルトイン電圧をＶｂｉ（ＷＢ）、特性オン抵抗をＲｏｎＳ（ＷＢ）、前記第１導電型の第２半導体層の抵抗率をρｂ（ＷＢ）とし、
前記ワイドギャップ半導体逆導通ＩＧＢＴ半導体装置と、同耐圧で且つ断面形状は同じであり更に前記第１導電型の第１半導体領域の不純物濃度と幅も同じであるが同耐圧を実現するためにＳｉ材料特有の物性を考慮して必要な各半導体層や各半導体領域の不純物濃度や厚さおよび幅を採用しているＳｉ逆導通ＩＧＢＴ構造の半導体装置において、前記複数の第１導電型の第１半導体領域間の距離をＷｐ（Ｓｉ）、ｐｎ接合のビルトイン電圧をＶｂｉ（Ｓｉ）、特性オン抵抗をＲｏｎＳ（Ｓｉ）、第１導電型の第２半導体層の抵抗率をρｂ（Ｓｉ）とし、
前記第１導電型の第１半導体領域間の距離Ｗｐ（ＷＢ）に対応する距離Ｗｐ（Ｓｉ）を、前記Ｖｂｉ（Ｓｉ）の４倍の値をスナップバック電流密度Ｊｓｂ（Ｓｉ）と前記抵抗率ρｂ（Ｓｉ）の積で割算した値とし、
前記Ｗｐ(ＷＢ)を、前記Ｗｐ(Ｓｉ)を上限とし、
前記Ｖｂｉ(ＷＢ)と前記ＲｏｎＳ(ＷＢ)との積を、前記Ｖｂｉ(Ｓｉ)と前記ＲｏｎＳ(Ｓｉ)との積で割算した値に前記Ｗｐ(Ｓｉ)を乗じた値を下限とする範囲より選択したことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、
前記複数の第１導電型の第１半導体領域（短絡部）間の距離Ｗｐ(ＷＢ)のうち、少なくとも一つの距離Ｗｐ(ＷＢ) を前記範囲の上限以下で下限よりも十分大きな値とし、それ以外のＷｐ(ＷＢ)を前記範囲の下限に近い値としたことを特徴とする。
第１導電型の第１半導体層（ドリフト層）と、
前記第１導電型の第１半導体層（ドリフト層）の裏面に設けられた第１導電型の第２半導体層（バッファー層）と、前記第１導電型の第２半導体層（バッファー層）の裏面に設けられた第２導電型の第１半導体層（コレクタ層）を備え、更に前記第２導電型の第１半導体層（コレクタ層）を貫通する複数の第１導電型の第１半導体領域（短絡部）とを備え、
前記第１導電型の第１半導体層（ドリフト層）のおもて面には、選択的に設けられた複数の第２導電型の第１半導体領域（ボディ領域）と、
前記第２導電型の第１半導体領域（ボディ領域）の各々のおもて面に選択的に設けられた第１導電型の第２半導体領域（エミッタ領域）と、
前記各々の第２導電型の第１半導体領域（ボディ領域）と前記第１導電型の第２半導体領域（エミッタ領域）とに接する第１の主電極（エミッタ電極）と、
前記各々の第２導電型の第１半導体領域（ボディ領域）の、前記各々の第１導電型の第２半導体領域（エミッタ領域）と前記第１導電型の第１半導体層（ドリフト層）とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、
前記第２導電型の第１半導体層（コレクタ層）と前記複数の第１導電型の第１半導体領域（短絡部）との裏面に接する第２の主電極（コレクタ電極）とを備えた構成を有する活性領域を含む逆導通ＩＧＢＴ半導体装置において、
各半導体層と各半導体領域がワイドギャップ半導体から形成されており
前記ワイドギャップ半導体逆導通ＩＧＢＴ半導体装置の前記複数の第１導電型の第１半導体領域間の距離をＷｐ（ＷＢ）、ｐｎ接合のビルトイン電圧をＶｂｉ（ＷＢ）、特性オン抵抗をＲｏｎＳ（ＷＢ）、前記第１導電型の第２半導体層の抵抗率をρｂ（ＷＢ）とし、
前記ワイドギャップ半導体逆導通ＩＧＢＴ半導体装置と、同耐圧で且つ断面形状は同じであり更に前記第１導電型の第１半導体領域の不純物濃度と幅も同じであるが同耐圧を実現するためにＳｉ材料特有の物性を考慮して必要な各半導体層や各半導体領域の不純物濃度や厚さおよび幅を採用しているＳｉ逆導通ＩＧＢＴ構造の半導体装置において、前記複数の第１導電型の第１半導体領域間の距離をＷｐ（Ｓｉ）、ｐｎ接合のビルトイン電圧をＶｂｉ（Ｓｉ）、特性オン抵抗をＲｏｎＳ（Ｓｉ）、第１導電型の第２半導体層の抵抗率をρｂ（Ｓｉ）とし、
前記第１導電型の第１半導体領域間の距離Ｗｐ（ＷＢ）に対応する距離Ｗｐ（Ｓｉ）を、前記Ｖｂｉ（Ｓｉ）の４倍の値をスナップバック電流密度Ｊｓｂ（Ｓｉ）と前記抵抗率ρｂ（Ｓｉ）の積で割算した値とし、
前記Ｗｐ(ＷＢ)を、前記Ｗｐ(Ｓｉ)を上限とし、
前記Ｖｂｉ(ＷＢ)と前記ＲｏｎＳ(ＷＢ)との積を、前記Ｖｂｉ(Ｓｉ)と前記ＲｏｎＳ(Ｓｉ)との積で割算した値に前記Ｗｐ(Ｓｉ)を乗じた値を下限とする範囲より選択したことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、
前記複数の第１導電型の第１半導体領域（短絡部）間の距離Ｗｐ(ＷＢ)のうち、少なくとも一つの距離Ｗｐ(ＷＢ) を前記範囲の上限以下で下限よりも十分大きな値とし、それ以外のＷｐ(ＷＢ)を前記範囲の下限に近い値としたことを特徴とする。
ワイドギャップ半導体逆導通ＩＧＢＴには上記のように積層欠陥に起因し通常のオン電圧劣化が発生するとともに、スナップバック現象に起因し急速オン電圧劣化が発生する。
従って、この発明の動作方法により、少なくともワイドギャップ半導体逆導通ＩＧＢＴがオンする前に所定の低いゲート電圧でＭＯＳＦＥＴ部をオンさせて前記短絡部を介して多数キャリアによる順方向電流を流し、この積層欠陥の増大を招かない多数キャリア電流により半導体装置を所定温度まで昇温させ、その後にゲート電圧を高くしてコレクタ層から少数キャリアを注入させ、逆導通ＩＧＢＴをオンさせる。
これにより、すでに存在する積層欠陥の拡大のみならず、スナップバック現象によりコレクタ層からバッファー層やドリフト層に大量の少数キャリアが短時間に急激に注入されることによる積層欠陥の急速拡大も、温度上昇により積層欠陥の少数キャリアトラップ現象を抑制できるので通常のオン電圧劣化のみならず急速オン電圧劣化も抑制できる。
ワイドギャップ半導体逆導通ＩＧＢＴは一旦オンすると自己発熱で温度が上昇してゆくので、通常のオン電圧劣化や急速オン電圧劣化の影響は抑制される。しかし、初動時にはワイドギャップ半導体逆導通ＩＧＢＴの温度は周囲温度と同程度に低くなっている。この状態でオンさせると既に存在する積層欠陥が更に拡大しオン電圧劣化を促進し信頼性が損なわれる。
従って、少なくともワイドギャップ半導体逆導通ＩＧＢＴの初動時には、この発明の動作方法により、逆導通ＩＧＢＴをオンさせる前に積層欠陥の少数キャリアトラップ現象を抑制できる所定温度まで昇温させものである。これにより、初動時にもオン電圧の劣化の影響を大幅に抑制でき信頼性を向上できる。
従って、この発明の動作方法により、少なくともワイドギャップ半導体逆導通ＩＧＢＴがオンする前に所定の低いゲート電圧でＭＯＳＦＥＴ部をオンさせて前記短絡部を介して多数キャリアによる順方向電流を流し、この積層欠陥の増大を招かない多数キャリア電流により半導体装置を所定温度まで昇温させ、その後にゲート電圧を高くしてコレクタ層から少数キャリアを注入させ、逆導通ＩＧＢＴをオンさせる。
これにより、すでに存在する積層欠陥の拡大のみならず、スナップバック現象によりコレクタ層からバッファー層やドリフト層に大量の少数キャリアが短時間に急激に注入されることによる積層欠陥の急速拡大も、温度上昇により積層欠陥の少数キャリアトラップ現象を抑制できるので通常のオン電圧劣化のみならず急速オン電圧劣化も抑制できる。
ワイドギャップ半導体逆導通ＩＧＢＴは一旦オンすると自己発熱で温度が上昇してゆくので、通常のオン電圧劣化や急速オン電圧劣化の影響は抑制される。しかし、初動時にはワイドギャップ半導体逆導通ＩＧＢＴの温度は周囲温度と同程度に低くなっている。この状態でオンさせると既に存在する積層欠陥が更に拡大しオン電圧劣化を促進し信頼性が損なわれる。
従って、少なくともワイドギャップ半導体逆導通ＩＧＢＴの初動時には、この発明の動作方法により、逆導通ＩＧＢＴをオンさせる前に積層欠陥の少数キャリアトラップ現象を抑制できる所定温度まで昇温させものである。これにより、初動時にもオン電圧の劣化の影響を大幅に抑制でき信頼性を向上できる。
Claims (4)
- ワイドギャップ半導体で形成された逆導通ＩＧＢＴ半導体装置であり、ドリフト層とバッファー層を有する逆導通ＩＧＢＴ半導体装置、もしくはドリフト層をより厚くしバッファー層は設けていない逆導通ＩＧＢＴ半導体装置において、
コレクタ電極とエミッタ電極間に順方向電圧を印加し且つゲート電極とエミッタ電極間にも低いゲート電圧を印加して順方向バイアス状態にして、エミッタを介して多数キャリアによる順方向電流を流し、この電流により前記逆導通ＩＧＢＴ半導体装置を所定の温度に昇温させた後に、コレクタからドリフト層に少数キャリアが注入されるように前記順方向電圧および前記ゲート電圧、もしくはいずれか一方の電圧をより高い電圧に制御することを特徴とする半導体装置の動作方法。
- 請求項１の逆導通ＩＧＢＴ半導体装置が以下の構成の半導体装置において、すなわち、
第１導電型の第１半導体層と、
前記第１導電型の第１半導体層の裏面に設けられた第１導電型の第２半導体層と、前記第１導電型の第２半導体層の裏面に設けられた第２導電型の第１半導体層を備え、更に前記第２導電型の第１半導体層を貫通する複数の第１導電型の第１半導体領域とを備え、
前記第１導電型の第１半導体層のおもて面には、選択的に設けられた複数の第２導電型の第１半導体領域と、
前記第２導電型の第１半導体領域の各々のおもて面に選択的に設けられた第１導電型の第２半導体領域と、
前記各々の第２導電型の第１半導体領域と前記第１導電型の第２半導体領域とに接する第１の主電極と、
前記各々の第２導電型の第１半導体領域の、前記各々の第１導電型の第２半導体領域と前記第１導電型の第１半導体層とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、
前記第２導電型の第１半導体層と前記複数の第１導電型の第１半導体領域との裏面に接する第２の主電極とを備えた活性領域を含む半導体装置であり、各半導体層と各半導体領域がワイドギャップ半導体から構成されている活性領域を含む半導体装置において、
前記第１の主電極と前記第２の主電極間に順方向電圧を印加し且つ前記制御電極にも低い電圧を印加して順方向バイアス状態にし、前記複数の第１導電型の第１半導体領域を介して多数キャリアによる順方向電流を流し、この電流により半導体装置を４０℃以上の 所定の温度に昇温させた後に、前記第２導電型の第１半導体層から前記第１導電型の第１半導体層に少数キャリアが注入されるように前記第１の主電極と前記第２の主電極間の電圧および前記制御電極の電圧、もしくはいづれか一方の電圧をより高い電圧に制御することを特徴とする半導体装置の動作方法。
- 第１導電型の第１半導体層と、
前記第１導電型の第１半導体層の裏面に設けられた第１導電型の第２半導体層と、前記第１導電型の第２半導体層の裏面に設けられた第２導電型の第１半導体層を備え、更に前記第２導電型の第１半導体層を貫通する複数の第１導電型の第１半導体領域とを備え、
前記第１導電型の第１半導体層のおもて面には、選択的に設けられた複数の第２導電型の第１半導体領域と、
前記第２導電型の第１半導体領域の各々のおもて面に選択的に設けられた第１導電型の第２半導体領域と、
前記各々の第２導電型の第１半導体領域と前記第１導電型の第２半導体領域とに接する第１の主電極と、
前記各々の第２導電型の第１半導体領域の、前記各々の第１導電型の第２半導体領域と前記第１導電型の第１半導体層とに挟まれた部分の表面に、絶縁膜を介して設けられた制御電極と、
前記第２導電型の第１半導体層と前記複数の第１導電型の第１半導体領域との裏面に接する第２の主電極とを備えた構成を有する活性領域を含む逆導通ＩＧＢＴ半導体装置において、
各半導体層と各半導体領域がワイドギャップ半導体から形成されており
前記ワイドギャップ半導体逆導通ＩＧＢＴ半導体装置の前記複数の第１導電型の第１半導体領域間の距離をＷｐ（ＷＢ）、ｐｎ接合のビルトイン電圧をＶｂｉ（ＷＢ）、特性オン抵抗をＲｏｎＳ（ＷＢ）、前記第１導電型の第２半導体層の抵抗率をρｂ（ＷＢ）とし、
前記ワイドギャップ半導体逆導通ＩＧＢＴ半導体装置と、同耐圧で且つ断面形状は同じであり更に前記第１導電型の第１半導体領域の不純物濃度と幅も同じであるが同耐圧を実現するためにＳｉ材料特有の物性を考慮して必要な各半導体層や各半導体領域の不純物濃度や厚さおよび幅を採用しているＳｉ逆導通ＩＧＢＴ構造の半導体装置において、前記複数の第１導電型の第１半導体領域間の距離をＷｐ（Ｓｉ）、ｐｎ接合のビルトイン電圧をＶｂｉ（Ｓｉ）、特性オン抵抗をＲｏｎＳ（Ｓｉ）、第１導電型の第２半導体層の抵抗率をρｂ（Ｓｉ）とし、
前記第１導電型の第１半導体領域間の距離Ｗｐ（ＷＢ）に対応する距離Ｗｐ（Ｓｉ）を、前記Ｖｂｉ（Ｓｉ）の４倍の値をスナップバック電流密度Ｊｓｂ（Ｓｉ）と前記抵抗率ρｂ（Ｓｉ）の積で割算した値とし、
前記Ｗｐ(ＷＢ)を、前記Ｗｐ(Ｓｉ)を上限とし、
前記Ｖｂｉ(ＷＢ)と前記ＲｏｎＳ(ＷＢ)との積を、前記Ｖｂｉ(Ｓｉ)と前記ＲｏｎＳ(Ｓｉ)との積で割算した値に前記Ｗｐ(Ｓｉ)を乗じた値を下限とする範囲より選択したことを特徴とする逆導通ＩＧＢＴ半導体装置。
- 請求項３の半導体装置において、前記複数の第１導電型の第１半導体領域間の距離Ｗｐ(ＷＢ)のうち、少なくとも一つの距離Ｗｐ(ＷＢ) を前記範囲の上限以下で下限よりも十分大きな値とし、それ以外のＷｐ(ＷＢ)を前記範囲内のより小さい値としたことを特徴とする逆導通ＩＧＢＴ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016207074A JP6232687B2 (ja) | 2016-10-21 | 2016-10-21 | 半導体装置とその動作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016207074A JP6232687B2 (ja) | 2016-10-21 | 2016-10-21 | 半導体装置とその動作方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012171456A Division JP2014022708A (ja) | 2012-07-17 | 2012-07-17 | 半導体装置とその動作方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017165059A Division JP2017228790A (ja) | 2017-08-30 | 2017-08-30 | 半導体装置とその動作方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017011319A JP2017011319A (ja) | 2017-01-12 |
| JP2017011319A5 true JP2017011319A5 (ja) | 2017-06-08 |
| JP6232687B2 JP6232687B2 (ja) | 2017-11-22 |
Family
ID=57764483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016207074A Active JP6232687B2 (ja) | 2016-10-21 | 2016-10-21 | 半導体装置とその動作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6232687B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111048585B (zh) * | 2019-12-11 | 2021-06-11 | 四川大学 | 一种含有背面槽型介质及浮空区的逆导型igbt |
| JP7488778B2 (ja) | 2021-01-29 | 2024-05-22 | 株式会社東芝 | 半導体装置 |
| CN117116938B (zh) * | 2023-10-24 | 2024-01-23 | 上海功成半导体科技有限公司 | 一种功率器件及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4317550B2 (ja) * | 2003-08-22 | 2009-08-19 | 関西電力株式会社 | 半導体装置及びこの半導体装置を用いた電力変換装置 |
| WO2008015764A1 (fr) * | 2006-08-04 | 2008-02-07 | The Kansai Electric Power Co., Inc. | Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire |
| JP2011187693A (ja) * | 2010-03-09 | 2011-09-22 | Toshiba Corp | 半導体装置 |
| JP2012099630A (ja) * | 2010-11-02 | 2012-05-24 | Panasonic Corp | 半導体装置および電力変換器 |
-
2016
- 2016-10-21 JP JP2016207074A patent/JP6232687B2/ja active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014022708A5 (ja) | ||
| US10475920B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20170229535A1 (en) | Semiconductor device | |
| JP6641488B2 (ja) | 半導体装置 | |
| US10121886B2 (en) | High power semiconductor device | |
| KR20110134486A (ko) | 실리콘 카바이드 바이폴라 접합 트랜지스터 | |
| JP6784921B2 (ja) | スイッチング素子とその製造方法 | |
| CN103972282A (zh) | 反向阻断半导体器件和制造反向阻断半导体器件的方法 | |
| JP2015144220A5 (ja) | 半導体装置 | |
| JP2017208413A5 (ja) | ||
| JP2017216297A (ja) | 半導体装置 | |
| KR20150076715A (ko) | 전력 반도체 소자 | |
| JP2017011319A5 (ja) | ||
| JP4532536B2 (ja) | 半導体装置 | |
| JPWO2018198337A1 (ja) | 半導体装置 | |
| CN105702719B (zh) | 具有改进稳定性的功率半导体器件及其生产方法 | |
| JP6232687B2 (ja) | 半導体装置とその動作方法 | |
| JP7410478B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| US10326010B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JP2008263217A (ja) | 半導体装置 | |
| JP6739659B2 (ja) | 半導体装置 | |
| JP2019161112A (ja) | 半導体装置 | |
| JP5639940B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2011097116A (ja) | 半導体装置 | |
| TWI424564B (zh) | Insulator gate with high operational response speed |