JP2016535443A - 回路装置、発光ダイオードアセンブリ、および、オプトエレクトロニクス部品の作動方法 - Google Patents

回路装置、発光ダイオードアセンブリ、および、オプトエレクトロニクス部品の作動方法 Download PDF

Info

Publication number
JP2016535443A
JP2016535443A JP2016526051A JP2016526051A JP2016535443A JP 2016535443 A JP2016535443 A JP 2016535443A JP 2016526051 A JP2016526051 A JP 2016526051A JP 2016526051 A JP2016526051 A JP 2016526051A JP 2016535443 A JP2016535443 A JP 2016535443A
Authority
JP
Japan
Prior art keywords
node
light emitting
circuit
transistor
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016526051A
Other languages
English (en)
Other versions
JP6122552B2 (ja
Inventor
フーベルト ハルブリッター
フーベルト ハルブリッター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016535443A publication Critical patent/JP2016535443A/ja
Application granted granted Critical
Publication of JP6122552B2 publication Critical patent/JP6122552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/501Structural aspects
    • H04B10/502LED transmitters

Abstract

本発明は、第1のノード、第2のノード、第3のノード、および、第4のノードを含む、オプトエレクトロニクス部品を作動させるための回路装置に関する。供給電圧が第1のノードと第4のノードとの間に接続され得る。第1のノードは、第2のノードに接続されている。オプトエレクトロニクス部品が第2のノードと第3のノードとの間に配置され得る。第3のノードと第4のノードとの間のチャネルを切り替えるための第1のトランジスタが第3のノードと第4のノードとの間に配置されている。第1の抵抗器およびコイルを有する直列回路が第1のノードと第3のノードとの間に配置されている。

Description

本発明は、特許請求項1に記載の回路装置、特許請求項7に記載の発光ダイオードアセンブリ、および、特許請求項10に記載の回路装置を用いたオプトエレクトロニクス部品の作動方法に関する。
発光ダイオードおよび半導体レーザ等のオプトエレクトロニクス部品を作動させる回路装置は、関連技術から既知である。パルス発振動作のオプトエレクトロニクス部品の場合、多くの用途において、短いスイッチング時間が望ましい。関連技術では、発光ダイオードの作動時、レーザダイオードによって実現可能なスイッチング時間よりも大幅に長いスイッチング時間になることが多い。このことは、高出力の発光ダイオードおよび赤外線スペクトル域の電磁放射を出射させるために設けられた発光ダイオードに特にあてはまる。その結果、発光ダイオードの潜在的な応用分野を制限することになる。
オプトエレクトロニクス部品を作動させるための回路装置を提供することが本発明の目的の1つである。かかる目的は、請求項1の特徴を含む回路装置によって達成される。発光ダイオードアセンブリを提供することが本発明のさらなる目的である。かかる目的は、請求項7の特徴を含む発光ダイオードアセンブリによって達成される。回路装置によってオプトエレクトロニクス部品を作動させる方法を提供することが本発明のさらなる目的である。かかる目的は、請求項10の特徴を含む方法によって達成される。様々な改良形態が従属請求項において提供される。
オプトエレクトロニクス部品を作動させるための回路装置は、第1のノード、第2のノード、第3のノード、および、第4のノードを含む。供給電圧が第1のノードと第4のノードとの間に印加され得る。第1のノードは、第2のノードに接続されている。オプトエレクトロニクス部品が第2のノードと第3のノードとの間に配置され得る。第1のトランジスタが第3のノードと第4のノードとの間のチャネルを切り替えるために第3のノードと第4のノードとの間に配置されている。第1の抵抗器およびコイルを含む直列回路が第1のノードと第3のノードとの間に配置されている。かかる回路装置は、第2のノードと第3のノードとの間に配置されているオプトエレクトロニクス部品を作動させるために使用され得る。上記オプトエレクトロニクス部品は、発光ダイオード等であり得る。上記回路装置の第1のトランジスタは、オプトエレクトロニクス部品の切替えのために使用され得る。上記回路装置の第1のトランジスタによるオプトエレクトロニクス部品のターンオフ時、電流が第1のノードと第3のノードとの間の直列回路のコイルによって短時間維持され、この電流は、オプトエレクトロニクス部品の動作時の電流方向とは反対にオプトエレクトロニクス部品内に流れ、活性ゾーン内の電荷キャリアが減少する。その結果、有利なことに、オプトエレクトロニクス部品の光学的ターンオフ時間を大幅に短縮することができる。
本回路装置の一実施形態では、第1のノードと第3のノードとの間に配置されている直列回路は、第2のトランジスタを含む。第2のトランジスタは、第1のトランジスタがオン状態の間、したがって回路装置の第2のノードと第3のノードとの間に配置されているオプトエレクトロニクス部品がターンオンされている間、ターンオフされ得る。回路装置の直列回路内の第2のトランジスタは、オプトエレクトロニクス部品の放電に使用される上記直列回路を通る電流を発生させるために、オプトエレクトロニクス部品のターンオフ前に短時間のみターンオンされ得る。この場合、有利なことに、回路装置の上記直列回路を通る電流は、短い時間でのみ生じるため、回路装置のエネルギー消費が低減される。
本回路装置の一実施形態では、第2のトランジスタは、通常はオフ状態のp型チャネル電界効果トランジスタとして設計されている。この場合、有利なことに、第2のトランジスタを非導通状態に保つために、第2のトランジスタに制御信号を印加する必要がない。
本回路装置の一実施形態では、第1のトランジスタは、通常はオフ状態のn型チャネル電界効果トランジスタとして設計されている。この場合も同様に有利なことに、第1のトランジスタをオフ状態に保つために、第1のトランジスタに制御信号を印加する必要がない。
本回路装置の一実施形態では、第1のノードは、第2の抵抗器およびコンデンサから構成された並列回路を介して第2のノードに接続されている。第2の抵抗器およびコンデンサから構成された並列回路は、電流を大幅に増加させ、この電流は、第1のトランジスタが導通状態に切り替わった後、回路装置の第2のノードと第3のノードとの間に配置されているオプトエレクトロニクス部品内に流れる。その結果、オプトエレクトロニクス部品は、第1のトランジスタが導通状態に切り替わった後、より素早くターンオンされる。それにより、有利なことに、本回路装置によって作動するオプトエレクトロニクス部品の光立ち上がり時間は短縮される。
本回路装置の一実施形態では、回路装置は、第1のトランジスタを作動させるための駆動回路を含む。駆動回路は例えば、FET駆動回路として設計され得る。
発光ダイオードアセンブリが上記のような回路装置、および、当該回路装置の第2のノードと第3のノードとの間に配置されている発光ダイオードを含む。有利なことに、かかる発光ダイオードアセンブリの発光ダイオードは、発光ダイオードアセンブリの回路装置によって切り替えられ得る。したがって、有利なことに、発光ダイオードの、短い光立ち上がり時間および光立ち下がり時間が実現され得る。
本発光ダイオードアセンブリの一実施形態では、発光ダイオードは、赤外線スペクトル域の光を出射するように設計されている。発光ダイオードは例えば、高出力発光ダイオードとして設計され得、1A超の電流用に設けられ得る。それにより、有利なことに、本発光ダイオードアセンブリは、上記のような発光ダイオードが設けられるのでなければ半導体レーザの用途として指定される応用領域における用途に適している。それに伴い、発光ダイオードアセンブリは、低コスト、人にけがを負わせるリスクの低さ、および、単純化された光成形の利点を提供する。
本発光ダイオードアセンブリの一実施形態では、保護ダイオードが第2のノードと第3のノードとの間に、発光ダイオードに対して逆並列に配置されている。有利なことに、保護ダイオードは、発光ダイオードアセンブリの発光ダイオードを静電気放電によるダメージから保護し得る。保護ダイオードはまた、発光ダイオードアセンブリの発光ダイオードを、回路装置の直列回路のコイルから発光ダイオード内にターンオフの場合に流れる放電電流によるダメージから保護し得る。
回路装置によってオプトエレクトロニクス部品を作動させる方法が、上記のような、第1のノードと第3のノードの間に配置されている直列回路が第2のトランジスタを含む回路装置を使用する場合に、有用である。本方法に関し、第1のトランジスタを第1の時点においてターンオンするステップと、第2のトランジスタを第1の時点後の第2の時点においてターンオンするステップと、第1のトランジスタを第2の時点後の第3の時点においてターンオフするステップと、を含む。第2のトランジスタが第2の時点においてターンオンされた後、第1の抵抗器およびコイルを含む回路装置の直列回路を通る電流が生じる。かかる電流は、第1のトランジスタが第3の時点後においてターンオフされた後でさえ、所定の時間、コイルによって依然として維持されている。次いで、維持された電流は、動作中のオプトエレクトロニクス部品を通って流れる電流とは反対方向にオプトエレクトロニクス部品内に流れ、オプトエレクトロニクス部品の活性ゾーン内の電荷キャリアを減少させる。その結果、有利なことに、オプトエレクトロニクス部品の光ターンオフ時間が短縮される。
本方法の一実施形態では、第2の時点と第3の時点との間には、コイルのインダクタンスと第1の抵抗器の抵抗との商によって決定される時定数よりも少なくとも3倍大きい時間間隔が存在する。この場合、有利なことに、第2のトランジスタのターンオフ後に第2の時点において直列回路内に生じる電流は、第3の時点において既に最大値に達している。それにより、第1のトランジスタが第3の時点においてターンオフされた後、オプトエレクトロニクス部品の活性ゾーンの特に有効な放電が実現される。
本方法の特定の一実施形態では、本方法は、第2のトランジスタを第3の時点後の第4の時点においてターンオフするさらなるステップを含む。有利なことに、第2のトランジスタを第4の時点においてターンオフすることによって、回路装置のエネルギー消費を低減する。
上述の本発明の性質、特徴、および、利点、ならびにそれらの実現方法は、図面に関連して詳細に説明される例示的な実施形態の以下の記述に関連してさらに明らかとなり、またさらに明確に理解される。
オプトエレクトロニクス部品を作動させるための回路装置を示す図である。 発光ダイオードおよび保護ダイオードから構成された並列回路を示す図である。 パルスプロファイル図である。 スイッチング速度図である。 さらなる回路装置の一部を示す図である。 スイッチングの説明図である。
図1は、オプトエレクトロニクス部品を作動させるための回路装置100の部分概略図を示す。回路装置100は例えば、発光ダイオードを作動させることに適している。回路装置100は、特に、作動させるオプトエレクトロニクス部品のパルス発振動作に適している。回路装置100は例えば、電気的なデータ送信のための装置において使用されること、および、3Dカメラにおいて使用されることに適している。
回路装置100は、第1のノード101、第2のノード102、第3のノード103、第4のノード104、第5のノード105、および、第6のノード106を含む。回路装置100のこれらノード101,102,103,104,105,106は、回路装置100の回路ノードである。
回路装置100を介して作動させるオプトエレクトロニクス部品(例えば、発光ダイオード110)は、回路装置100の第2のノード102と第3のノード103との間に配置され得る。発光ダイオード110は例えば、赤外線スペクトル域の光を出射するように設計され得る。発光ダイオード110は、高出力発光ダイオードとして設計され得、1A超の電流用に設計され得る。一例を挙げると、発光ダイオード110は、2Aの電流用に設計され得る。
発光ダイオード110は、発光ダイオード110のアノード111が回路装置100の第2のノード102に、発光ダイオード110のカソード112が回路装置100の第3のノード103に接続されるように、第2のノード102と第3のノード103との間に配置され得る。
供給電圧140は、回路装置100の第1のノード101と第4のノード104との間に印加され得る。回路装置100の第4のノード104は、接地接触部130に接続されていてもよい。供給電圧140は、正の直流電圧であり、発光ダイオード110への供給のために使用される。
第1のトランジスタ120は、発光ダイオード110の切替えのために回路装置100の第3のノード103と第4のノード104との間に配置されている。第1のトランジスタ120は例えば、通常はオフ状態のn型チャネル電界効果トランジスタとして設計され得る。好ましくは、第1のトランジスタ120は、スイッチング時間が短いトランジスタである。
第1のトランジスタ120のドレイン接触部121は、回路装置100の第3のノード103に接続されている。第1のトランジスタ120のソース接触部122は、回路装置100の第4のノード104に接続されている。第1のトランジスタ120のゲート接触部123は、回路装置100の第6のノード106に接続されている。
導通チャネル124は、第6のノード106において第1のトランジスタ120のゲート接触部123に印加される制御信号によって、第1のトランジスタ120のドレイン接触部121とソース接触部122との間で切り替えられ得ることにより、導通接続が回路装置100の第3のノード103と第4のノード104との間で切り替えられ得る。第1のトランジスタ120が導通状態に切り替えられる場合、電流が発光ダイオード110を通ることができ、発光ダイオード110はターンオンされる。第1のトランジスタ120が非導通状態に切り替えられる場合、電流は、発光ダイオード110を通って流れることができず、発光ダイオード110はターンオフされる。第1のトランジスタ120が通常はオフ状態のトランジスタとして設計される場合、制御信号がゲート接触部123に印加されなければ、第1のトランジスタ120は、非導通状態である。
回路装置100は、駆動回路400を含む。駆動回路400は、入力部401および出力部402を有する。駆動回路400の出力部402は、回路装置100の第6のノード106に接続されている。駆動電圧410が駆動回路400に印加され得る。駆動回路400は例えば、FET駆動回路として設計され得る。
さらに、回路装置100は、パルス発生器500を含む。パルス発生器500は、駆動回路400の入力部401に接続されている。パルス発生器500は、短い電圧パルスを発生させるように設計されている。パルス発生器500によって発生し、駆動回路400の入力部401に印加される電圧パルスは、駆動回路400によって増幅され、駆動回路400の出力部402を介した制御信号として回路装置100の第1のトランジスタ120のゲート接触部123に印加される。パルス発生器500によって発生した電圧パルスのパルス幅は例えば、約10nsであり得る。
回路装置100の第1のトランジスタ120が非導通状態から導通状態に切り替えられる場合、立ち上がり時間は、発光ダイオード110が完全な光強度の電磁放射を出射する時に至って経過する。回路装置100の第1のトランジスタ120が導通状態から非導通状態に切り替えられる場合、立ち下がり時間は、発光ダイオード110による電磁放射の出射が完全に減退する時に至って経過する。供給電圧140が、追加的な回路要素なく直列抵抗器を介して発光ダイオード110のアノード111に接続されている場合、発光ダイオード110を通って流れる、提供される2Aの電流強度の立ち上がり時間は例えば、10nsであり得る。この場合、立ち下がり時間は例えば、15nsであり得る。これらスイッチング時間は、半導体レーザダイオードにおいて可能なスイッチング時間よりも長い。様々な用途の場合に、発光ダイオード110のスイッチング時間がより短いことが望ましい。
回路装置100は、発光ダイオード110の立ち下がり時間を短縮するための放電回路200を含む。放電回路200は、第1のトランジスタ120の導通状態から非導通状態への切替え後、発光ダイオード110のターンオフを加速するために、発光ダイオード110の活性ゾーン内の自由電荷キャリアの減少を加速するように設けられている。
放電回路200は、第1の抵抗器210およびコイル220から構成された直列回路を含む。第1の抵抗器210は、回路装置100の第1のノード101と回路装置100の第5のノード105との間に配置されている。コイル220は、回路装置100の第5のノード105と第3のノード103との間に配置されている。当然、放電回路200を形成する直列回路内の第1の抵抗器210とコイル220との順序は、交換され得る。第1の抵抗器210の抵抗は例えば、2.2オームであり得る。コイル220のインダクタンスは例えば、10nHであり得る。
回路装置100の第1のトランジスタ120が導通状態である場合、電流は、回路装置100の第1のノード101と第3のノード103との間を放電回路200を介して第1の抵抗器210およびコイル220を通って流れる。第1のトランジスタ120が導通状態から非導通状態に切り替えられる場合、コイル220は最初に、コイル220を通って流れる電流を維持する。かかる電流が今やオフ状態の第1のトランジスタ120のチャネル124を介してもはや流れることができないため、放電回路200のコイル220によって維持された電流は、発光ダイオード110内に阻止方向に流れ、発光ダイオード110内の活性ゾーン内の自由電荷キャリアを減少させる。その結果、発光ダイオード110による電磁放射の出射は、非常に急速に終了する。放射回路200は例えば、発光ダイオード110の立ち下がり時間を5ns未満の数値まで、特に4ns未満の数値まで減少させ得る。
発光ダイオード110の立ち上がり時間を減少させるために、回路装置100は、過電流回路300を含む。過電流回路300は、第2の抵抗器310およびコンデンサ320から構成された並列回路を含む。第2の抵抗器310およびコンデンサ320から構成された、過電流回路300を形成する上記並列回路は、回路装置100の第1のノード101と回路装置100の第2のノード102との間に配置されている。第2の抵抗器310の抵抗は例えば、2.7オームである。コンデンサ320の静電容量は例えば、2.2nFである。
回路装置100の第1のトランジスタ120が非導通状態である場合、過電流回路300のコンデンサ320は放電される。回路装置100のトランジスタ120が非導通状態から導通状態に切り替えられる場合、電流を過電流回路300、発光ダイオード110、および第1のトランジスタ120のチャネル124を介して流すことができる。この場合、第2の抵抗器310を介した電流、および、未だ完全には充電されていないコンデンサ320を介した電流の両方が過電流回路300を流れることができる。その結果、第1のトランジスタ120が非導通状態から導通状態に切り替わった直後の第1の時間中、第2の抵抗器310のみが存在する場合に可能であり得るよりも高い電流が、第2の抵抗器310およびコンデンサ320から構成された、過電流回路300を形成する並列回路を介して可能である。
コンデンサ320が完全に充電されてすぐには、電流は依然として、実質的に過電流回路300の第2の抵抗器310を介してのみ流れることができる。この場合、過電流回路300および発光ダイオード110を通って流れる電流の大きさは、過電流回路300の第2の抵抗器310の抵抗を介して決定される。
トランジスタ120が非導通状態から導通状態に切り替わった後の第1の時間において有効になった、過電流回路300を介して増加した電流は、発光ダイオード110の活性ゾーン内の自由電荷キャリアを急速に豊富にすることにより、発光ダイオード110による電磁放射の出射の開始を早める。その結果、過電流回路300によって、発光ダイオード110の立ち上がり時間を短縮することができる。例えば、過電流回路300は、発光ダイオード110の立ち上がり時間を5ns未満の数値まで、特に4ns未満の数値まで減少させ得る。
保護ダイオード115が、回路装置100の第2のノード102と第3のノード103との間に配置されている発光ダイオード110と並列に接続され得る。これを図2に示す。保護ダイオード115は、アノード116およびカソード117を有する。保護ダイオード115は、発光ダイオード110に対して逆並列に配置されている。したがって、発光ダイオード110のアノード111は、保護ダイオード115のカソード117、および、回路装置100の第2のノード102に接続されている。発光ダイオード110のカソード112は、保護ダイオード115のアノード116、および、回路装置100の第3のノード103に接続されている。
保護ダイオード115は、発光ダイオード110の保護のために使用される。例えば、保護ダイオード115は、発光ダイオード110を静電気放電によるダメージから保護し得る。保護ダイオード115はまた、発光ダイオード110を、ターンオフの場合に放電回路200から発光ダイオード110内に流れる放電電流によるダメージから保護し得る。
発光ダイオード110および保護ダイオード115は、一体型電気部品として設計され得る。
図3は、概略的なパルスプロファイル図600を示す。時間610がパルスプロファイル図の横軸上にns単位でプロットされている。光強度620がパルスプロファイル図600の縦軸上に任意単位でプロットされている。パルスプロファイル図600は、発光ダイオード110によって出射された電磁放射の強度の、短パルス中の経時的な強度プロファイル630を示す。
発光ダイオード110は、図1の回路装置100によって作動する。回路装置100のパルス発生器500および駆動回路400は、回路装置100の第1のトランジスタをパルスの開始時に非導通状態から導通状態に切り替え、かつ、パルスの終了時に導通状態から非導通状態に切り替えるために、制御信号を発生させる。
パルスの開始時、発光ダイオード110によって出射された電磁放射の強度は、強度プロファイル630の立ち上がりエッジ631において急激に上昇している。パルスの終了時、発光ダイオード110によって出射された電磁放射の強度は、強度プロファイル630の立ち下がりエッジ632において急激に下降している。立ち上がりエッジ631の持続時間は、発光ダイオード110の立ち上がり時間に一致し、また、5ns未満であり得、好ましくは4ns未満でさえあり得る。強度プロファイル630の立ち下がりエッジ632の持続時間は、発光ダイオード110の立ち下がり時間を成し、また、5ns未満であり得、好ましくは4ns未満でさえあり得る。
図4は、概略的なスイッチング速度図700を示し、発光ダイオード110のスイッチング時間が、回路装置100を介して発光ダイオード110を作動させる場合の動作中の発光ダイオード110を通って流れる電流の電流強度に依存することを示す。オン状態の発光ダイオード110を通って流れる電流の電流強度710が、スイッチング速度図700の横軸上にmA単位でプロットされている。立ち上がりエッジ631および立ち下がりエッジ632のエッジ持続時間720(すなわち、発光ダイオード110の立ち上がり時間および立ち下がり時間)は、スイッチング速度図700の縦軸上にプロットされている。
立ち上がり時間プロファイル730は、立ち上がり時間が電流強度710に依存することを示す。立ち下がり時間プロファイル740は、発光ダイオード110の立ち下がり時間が電流強度710に依存することを示す。発光ダイオード110の立ち上がり時間は、電流強度710が高まるにつれて減少する。発光ダイオード110の立ち下がり時間は、電流強度710が高まるにつれて微増する。2Aの電流強度710の場合、発光ダイオード110の立ち上がり時間および立ち下がり時間の両方は、5ns未満である。
図5は、オプトエレクトロニクス部品を作動させるための回路装置800の部分概略図を示す。回路装置800の大部分は、図1の回路装置100に一致する。一致する構成要素には図1および図5内で同一の参照番号を付し、それら構成要素は以下で再度詳細には説明されない。図5の回路装置800と図1の回路装置100との差異のみを以下で説明する。
回路装置800は、第1のノード101と第3のノード103との間に配置されて放電回路200を形成する直列回路が、第1の抵抗器210およびコイル220に加えて第2のトランジスタ230をさらに含む点で回路装置100とは異なる。第2のトランジスタ230は例えば、通常はオフ状態のp型チャネル電界効果トランジスタとして設計され得る。第2のトランジスタ230は、ドレイン接触部231、ソース接触部232、および、ゲート接触部233を有する。ドレイン接触部231とソース接触部232との間のチャネルは、ゲート接触部233に印加される制御信号によって非導通状態と導通状態との間で切り替えられ得る。
第2のトランジスタ230のソース接触部232は、回路装置800の第1のノード101に接続されている。第2のトランジスタ230のドレイン接触部231は、回路装置800の第7のノード107に接続されている。回路装置800の放電回路200の第1の抵抗器210は、回路装置800の第7のノード107と第5のノード105との間に配置されている。コイル220は、回路装置800の第5のノード105と第3のノード103との間に配置されている。当然、回路装置800の放電回路200を形成する直列回路内の第1の抵抗器210、コイル220、および、第2のトランジスタ230の順序はまた、様々に選択され得る。
図5の回路装置800の放電回路200の、図1の回路装置100への追加である第2のトランジスタ230は、回路装置100のエネルギー消費よりも回路装置800のエネルギー消費を低減するために使用される。回路装置800の放電回路200の第2のトランジスタ230は、回路装置800の第1のトランジスタ120が導通状態に切り替えられ、発光ダイオード110がターンオンされている少なくとも一部の時間中に非導通状態に切り替えられ得る。したがって、かかる時間中、電流は、第1の抵抗器210、コイル220、および、第2のトランジスタ230から構成された、放電回路200を形成する直列回路を介して流れることができない。そのため、回路装置800のエネルギー消費は低減される。
発光ダイオード110をターンオフするために、第1のトランジスタ120を導通状態から非導通状態に切り替える前に、回路装置800の放電回路200の第2のトランジスタ230を最初に非導通状態から導通状態に切り替える。その結果、放電回路200を形成する直列回路を介して電流が発生し得る。第1のトランジスタ120が導通状態から非導通状態に切り替わった後、かかる電流は最初にコイル220によって維持され、既述の方法で発光ダイオード110のターンオフを加速するために放電電流として発光ダイオード110内に流れる。次いで、放電回路200の第2のトランジスタ230はまた、導通状態から非導通状態に再度切り替えられ得る。
図6は、上述のスイッチング信号シーケンスを説明するための概略的なスイッチングの説明図900を示す。時間910がスイッチングの説明図900の横軸上にプロットされている。回路装置800の第1のトランジスタ120のゲート接触部123に印加される駆動信号920、回路装置800の放電回路200の第2のトランジスタ230のゲート接触部233に印加される放電信号930、および、回路装置800の放電回路200のコイル220内に流れる放電電流940がスイッチングの説明図900の縦軸上にそれぞれの任意の単位でプロットされている。
第1の時点911において、回路装置800の第1のトランジスタ120は、駆動信号920によって非導通状態から導通状態に切り替えられる。その結果、発光ダイオード110はターンオンされ、電磁放射を出射する。第1の時点911の後続の第3の時点913において、発光ダイオード110をターンオフし、発光ダイオード110による電磁放射の出射を終了させるために、第1のトランジスタ120は、駆動信号920によって導通状態から非導通状態に再度切り替えられる。
発光ダイオード110のターンオフの立ち下がり時間を短く設計するために、回路装置800の放電回路200の第2のトランジスタ230は、第1の時点911と第3の時点913との間の第2の時点912において放電信号930によって非導通状態から導通状態に切り替えられる。その結果、第2の時点912において、増加する放電電流940が、第1の抵抗器210、コイル220、および、第2のトランジスタ230から形成されている回路装置800の放電回路200の直列回路を介して流れることができる。
放電電流940は、コイル220のインダクタンスと第1の抵抗器210の抵抗との商によって決定される時定数で増加する。第2の時点912と第3の時点913との間で経過する時間間隔915がかかる時定数の少なくとも3倍大きくなるように選択される場合、回路装置800の放電回路200のコイル220を通って流れる放電電流940は、第3の時点913において実質的に一定の最大値に達する。
第1のトランジスタ120が第2の時点913において導通状態から非導通状態に切り替わった後、回路装置800の放電回路200のコイル220を通って流れる放電電流940は、発光ダイオード110内に流れ、発光ダイオード110の活性ゾーン内の電荷キャリアを急速に減少させるため、電磁放射の出射は急速に終了する。
放電回路200のコイル220内に流れる放電電流940は、時間910と共に減退する。第3の時点913よりも時間的に後の第4の時点914において、回路装置800の放電回路200の第2のトランジスタ230は、放電信号930によって導通状態から非導通状態に再度移行され得る。次いで、スイッチングの説明図900に基づいて説明されたスイッチング信号シーケンスは、再度実施され得る。
好ましい例示的な実施形態を用いて、本発明を図示し、詳細に説明した。しかしながら、本発明は、開示した例に限定されない。むしろ、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。
本特許出願は、独国特許出願第102013221753.6号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
100 回路装置
101 第1のノード
102 第2のノード
103 第3のノード
104 第4のノード
105 第5のノード
106 第6のノード
107 第7のノード
110 発光ダイオード
111 アノード
112 カソード
115 保護ダイオード
116 アノード
117 カソード
120 第1のトランジスタ
121 ドレイン接触部
122 ソース接触部
123 ゲート接触部
124 チャネル
130 接地接触部
140 供給電圧
200 放電回路
210 第1の抵抗器
220 コイル
230 第2のトランジスタ
231 ドレイン接触部
232 ソース接触部
233 ゲート接触部
300 過電流回路
310 第2の抵抗器
320 コンデンサ
400 駆動回路
401 入力部
402 出力部
410 駆動電圧
500 パルス発生器
600 パルスプロファイル図
610 時間
620 光強度
630 強度プロファイル
631 立ち上がりエッジ
632 立ち下がりエッジ
700 スイッチング速度図
710 電流強度
720 エッジ持続時間
730 立ち上がり時間プロファイル
740 立ち下がり時間プロファイル
800 回路装置
900 スイッチングの説明図
910 時間
911 第1の時点
912 第2の時点
913 第3の時点
914 第4の時点
915 時間間隔
920 駆動信号
930 放電信号
940 放電電流
本発明は、特許請求項1に記載の回路装置、特許請求項に記載の発光ダイオードアセンブリ、および、特許請求項に記載の回路装置を用いたオプトエレクトロニクス部品の作動方法に関する。
オプトエレクトロニクス部品を作動させるための回路装置を提供することが本発明の目的の1つである。かかる目的は、請求項1の特徴を含む回路装置によって達成される。発光ダイオードアセンブリを提供することが本発明のさらなる目的である。かかる目的は、請求項の特徴を含む発光ダイオードアセンブリによって達成される。回路装置によってオプトエレクトロニクス部品を作動させる方法を提供することが本発明のさらなる目的である。かかる目的は、請求項の特徴を含む方法によって達成される。様々な改良形態が従属請求項において提供される。

Claims (12)

  1. 第1のノード(101)、第2のノード(102)、第3のノード(103)、および、第4のノード(104)を有し、
    供給電圧(140)が前記第1のノード(101)と前記第4のノード(104)との間に印加され得、前記第1のノード(101)は、前記第2のノード(102)に接続され、
    オプトエレクトロニクス部品(110)が前記第2のノード(102)と前記第3のノード(103)との間に配置され得、
    第1のトランジスタ(120)が前記第3のノード(103)と前記第4のノード(104)との間のチャネル(124)を切り替えるために前記第3のノード(103)と前記第4のノード(104)との間に配置され、
    第1の抵抗器(210)およびコイル(220)を含む直列回路(200)が前記第1のノード(101)と前記第3のノード(103)との間に配置されている、オプトエレクトロニクス部品(110)を作動させるための回路装置(100,800)。
  2. 前記第1のノード(101)と前記第3のノード(103)との間に配置されている前記直列回路(200)は、第2のトランジスタ(230)を含む、請求項1に記載の回路装置(800)。
  3. 前記第2のトランジスタ(230)は、通常はオフ状態のp型チャネル電界効果トランジスタとして設計されている、請求項2に記載の回路装置(800)。
  4. 前記第1のトランジスタ(120)は、通常はオフ状態のn型チャネル電界効果トランジスタとして設計されている、請求項1〜3のいずれか一項に記載の回路装置(100,800)。
  5. 前記第1のノード(101)は、第2の抵抗器(310)およびコンデンサ(320)から構成された並列回路(300)を介して前記第2のノード(102)に接続されている、請求項1〜4のいずれか一項に記載の回路装置(100,800)。
  6. 前記回路装置(100,800)は、前記第1のトランジスタ(120)を作動させるための駆動回路(400)を含む、請求項1〜5のいずれか一項に記載の回路装置(100,800)。
  7. 請求項1〜6のいずれか一項に記載の回路装置(100,800)と、
    前記回路装置(100,800)の前記第2のノード(102)および前記第3のノード(103)の間に配置されている発光ダイオード(110)と、を含む発光ダイオードアセンブリ。
  8. 前記発光ダイオード(110)は、赤外線スペクトル域の光を出射するように設計されている、請求項7に記載の発光ダイオードアセンブリ。
  9. 保護ダイオード(115)が前記発光ダイオード(110)に対して逆並列に前記第2のノード(102)と前記第3のノード(103)との間に配置されている、請求項7または8に記載の発光ダイオードアセンブリ。
  10. 請求項2に記載の回路装置(800)によってオプトエレクトロニクス部品を作動させる方法であって、
    − 前記第1のトランジスタ(120)を第1の時点(911)においてターンオンするステップと;
    − 前記第2のトランジスタ(230)を前記第1の時点(911)後の第2の時点(912)においてターンオンするステップと;
    − 前記第1のトランジスタ(120)を前記第2の時点(912)後の第3の時点(913)においてターンオフするステップと、を含む方法。
  11. 前記第2の時点(912)と前記第3の時点(913)との間には、前記コイル(220)のインダクタンスと前記第1の抵抗器(210)の抵抗との商によって決定される時定数よりも少なくとも3倍大きい時間間隔(915)が存在する、請求項10に記載の方法。
  12. − 前記第2のトランジスタ(230)を前記第3の時点(913)後の第4の時点(914)においてターンオフするさらなるステップを含む、請求項10または11に記載の方法。
JP2016526051A 2013-10-25 2014-10-22 回路装置、発光ダイオードアセンブリ、および、オプトエレクトロニクス部品の作動方法 Active JP6122552B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013221753.6 2013-10-25
DE102013221753.6A DE102013221753B4 (de) 2013-10-25 2013-10-25 Schaltungsanordnung, Leuchtdioden-Anordnung und Verfahren zum Ansteuern eines optoelektronischen Bauelements
PCT/EP2014/072674 WO2015059204A2 (de) 2013-10-25 2014-10-22 Schaltungsanordnung, leuchtdioden-anordnung und verfahren zum ansteuern eines optoelektronischen bauelements

Publications (2)

Publication Number Publication Date
JP2016535443A true JP2016535443A (ja) 2016-11-10
JP6122552B2 JP6122552B2 (ja) 2017-04-26

Family

ID=51753246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526051A Active JP6122552B2 (ja) 2013-10-25 2014-10-22 回路装置、発光ダイオードアセンブリ、および、オプトエレクトロニクス部品の作動方法

Country Status (5)

Country Link
US (1) US10236987B2 (ja)
JP (1) JP6122552B2 (ja)
CN (1) CN105659699B (ja)
DE (1) DE102013221753B4 (ja)
WO (1) WO2015059204A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10484089B1 (en) 2018-04-27 2019-11-19 Hewlett Packard Enterprise Development Lp Driver assisted by charge sharing
US10491428B2 (en) 2018-04-27 2019-11-26 Hewlett Packard Enterprise Development Lp Current supply for an opto-electronic device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587493A (en) * 1978-12-26 1980-07-02 Fujitsu Ltd Drive circuit for light emitting diode
JPS60161683A (ja) * 1984-02-02 1985-08-23 Sumitomo Electric Ind Ltd 発光ダイオ−ドの駆動回路
JPS60178735A (ja) * 1984-02-24 1985-09-12 Sumitomo Electric Ind Ltd 発光素子駆動回路
JPS6248084A (ja) * 1985-08-28 1987-03-02 Nec Corp Led駆動回路
JPH02205368A (ja) * 1989-02-03 1990-08-15 Sumitomo Electric Ind Ltd 発光素子駆動回路
JP2002101047A (ja) * 2000-09-26 2002-04-05 Toshiba Corp 発光ダイオード駆動回路およびそれを用いた光送信モジュール
JP2007019363A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp 半導体集積回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU575215B2 (en) * 1984-11-07 1988-07-21 Sumitomo Electric Industries, Ltd. Optical element output switching
WO1991000621A1 (en) * 1989-06-24 1991-01-10 Mitsubishi Rayon Co., Ltd. Light-emitting diode drive circuit
US5919134A (en) * 1997-04-14 1999-07-06 Masimo Corp. Method and apparatus for demodulating signals in a pulse oximetry system
US6169765B1 (en) * 1997-05-28 2001-01-02 Integration Associates, Inc. Apparatus and method for output signal pulse width error correction in a communications receiver
JP2004087595A (ja) * 2002-08-23 2004-03-18 Dainippon Screen Mfg Co Ltd 発光素子駆動回路
DE10241045B4 (de) * 2002-08-30 2006-07-20 Infineon Technologies Ag Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen
KR100628721B1 (ko) * 2005-06-22 2006-09-28 삼성전자주식회사 디스플레이장치 및 그 제어방법
WO2007141741A1 (en) * 2006-06-08 2007-12-13 Koninklijke Philips Electronics N.V. Circuitry for dimming led illumination devices
US8148919B2 (en) * 2008-08-05 2012-04-03 O2Micro, Inc Circuits and methods for driving light sources
WO2010019030A1 (en) * 2008-08-15 2010-02-18 Eldolab Holding B.V. Gripper for a manipulator
US8729870B2 (en) * 2008-08-15 2014-05-20 Analog Modules, Inc. Biphase laser diode driver and method
TWI406594B (zh) * 2009-07-15 2013-08-21 Macroblock Inc 發光模組的定頻調光方法及定頻調光電路
US20130069546A1 (en) * 2010-11-23 2013-03-21 O2Micro, Inc. Circuits and methods for driving light sources
US8791648B2 (en) * 2012-04-10 2014-07-29 Monolithic Power Systems, Inc. LED driver circuits with current envelope control
US9185762B2 (en) * 2013-04-19 2015-11-10 Infineon Technologies Ag Time of flight illumination circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587493A (en) * 1978-12-26 1980-07-02 Fujitsu Ltd Drive circuit for light emitting diode
JPS60161683A (ja) * 1984-02-02 1985-08-23 Sumitomo Electric Ind Ltd 発光ダイオ−ドの駆動回路
JPS60178735A (ja) * 1984-02-24 1985-09-12 Sumitomo Electric Ind Ltd 発光素子駆動回路
JPS6248084A (ja) * 1985-08-28 1987-03-02 Nec Corp Led駆動回路
JPH02205368A (ja) * 1989-02-03 1990-08-15 Sumitomo Electric Ind Ltd 発光素子駆動回路
JP2002101047A (ja) * 2000-09-26 2002-04-05 Toshiba Corp 発光ダイオード駆動回路およびそれを用いた光送信モジュール
JP2007019363A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp 半導体集積回路

Also Published As

Publication number Publication date
WO2015059204A3 (de) 2015-07-02
US20160269120A1 (en) 2016-09-15
JP6122552B2 (ja) 2017-04-26
CN105659699B (zh) 2018-07-17
CN105659699A (zh) 2016-06-08
WO2015059204A2 (de) 2015-04-30
DE102013221753B4 (de) 2017-11-23
DE102013221753A1 (de) 2015-04-30
US10236987B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
US20210111533A1 (en) Fast pulse, high current laser drivers
US9397658B2 (en) Gate drive circuit and a method for controlling a power transistor
KR101311690B1 (ko) 단락 검출 회로 및 단락 검출 방법
US9496862B2 (en) Circuit arrangement for actuating a semiconductor switching element
US9653998B2 (en) Boost converter and power controling method thereof
US11600966B2 (en) Light source system
JP2019058056A (ja) 固体パルス変調器における保護回路、発振補償回路および給電回路
US20150002045A1 (en) Light emitting diode driving apparatus and light emitting diode lighting apparatus
JP6122552B2 (ja) 回路装置、発光ダイオードアセンブリ、および、オプトエレクトロニクス部品の作動方法
JP6295268B2 (ja) 半導体駆動装置
JP2013187528A (ja) 発光素子駆動装置
TW202025606A (zh) 基於GaN之可調整驅動器電流電路
JP2016072676A (ja) 半導体リレー
JP2017537544A5 (ja)
JP2014150654A (ja) ゲート駆動回路
US20130188289A1 (en) Protection circuit
KR102592321B1 (ko) 전기 부하를 위한 구동 장치 및 그것을 포함하는 전자 기기
JP6601026B2 (ja) 半導体スイッチ回路及び半導体リレー回路
JP2010067663A (ja) リレー回路
CN112562574B (zh) 一种开关模块及显示装置
JP5649035B2 (ja) ストロボ装置
Othman et al. Fast high voltage solid state switch using insulated gate bipolar transistor for discharge-pumped lasers
KR20180033879A (ko) 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로
WO2020250430A1 (ja) 半導体レーザ装置
US20150115828A1 (en) Light emitting diode driving apparatus and light emitting diode lighting appratus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170331

R150 Certificate of patent or registration of utility model

Ref document number: 6122552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250