KR20180033879A - 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로 - Google Patents

복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로 Download PDF

Info

Publication number
KR20180033879A
KR20180033879A KR1020160123397A KR20160123397A KR20180033879A KR 20180033879 A KR20180033879 A KR 20180033879A KR 1020160123397 A KR1020160123397 A KR 1020160123397A KR 20160123397 A KR20160123397 A KR 20160123397A KR 20180033879 A KR20180033879 A KR 20180033879A
Authority
KR
South Korea
Prior art keywords
overvoltage
series
field effect
effect transistors
voltage
Prior art date
Application number
KR1020160123397A
Other languages
English (en)
Other versions
KR102007680B1 (ko
Inventor
정인일
Original Assignee
기초과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기초과학연구원 filed Critical 기초과학연구원
Priority to KR1020160123397A priority Critical patent/KR102007680B1/ko
Publication of KR20180033879A publication Critical patent/KR20180033879A/ko
Application granted granted Critical
Publication of KR102007680B1 publication Critical patent/KR102007680B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Abstract

본 발명은 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로를 공개한다. 이 장치는 복수개의 전계 효과 트랜지스터가 직렬로 연결된 스위칭부; 및 상기 복수개의 전계 효과 트랜지스터 각각의 드레인 단자 및 소스 단자에 연결되어 상기 복수개의 전계 효과 트랜지스터로의 과전압 인가를 방지하는 복수개의 과전압 방지부;를 구비하고, 상기 복수개의 과전압 방지부는 복수개의 전계 효과 트랜지스터의 병렬 연결인 것을 특징으로 한다. 본 발명에 의할 경우, 복수개의 직렬 연결 방식의 트랜지스터 스위치가 초 고전압을 스위칭할 경우에 발생하는 드레인 소스 전압의 급격한 증가 현상 및 출력 노드에서의 펄스 파형의 상승 시간 지연 현상을 제거함으로써, 과전압 인가로 인한 트랜지스터의 파괴를 방지하고 제품의 성능을 향상시킬 수 있게 된다.

Description

복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로{An overvoltage protection circuit of a plurality of serially connected transistor switch}
본 발명은 과전압 방지 회로에 관한 것으로서, 특히 복수개의 직렬 연결 방식의 트랜지스터 스위치가 초 고전압을 스위칭할 경우에 발생하는 드레인 소스 전압의 급격한 증가 현상 및 출력 노드에서의 펄스 파형의 상승 시간 지연 현상을 제거함으로써, 과전압 인가로 인한 트랜지스터의 파괴를 방지하고 제품의 성능을 향상시킬 수 있는 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로에 관한 것이다.
일반적으로 전계 효과 트랜지스터(field effect transistor, FET)는 문턱 전압(Threshold Voltage, Vth)을 넘어서는 순간 전류를 도통시키기 시작한다.
즉, 드레인 소스 저항(Rds)이 급격히 작아지면서 드레인 소스 전압(Vds)을 감소시켜 마치 제너 다이오드와 같은 전압 제한 소자처럼 동작한다고 볼 수 있다.
여기에서, 제너 다이오드는 정전압 다이오드라고도 하며,일정한 전압을 얻을 목적으로 사용되는 소자이다.
정방향에서는 일반 다이오드와 동일한 특성을 보이지만 역방향으로 전압을 걸면 일반 다이오드보다 낮은 특정 전압(항복 전압 혹은 제너 전압)에서 역방향 전류가 흐르는 소자이다.
일반 다이오드는 역방향으로 전압을 걸어도 거의 전류가 흐르지 않기 때문에 정류(rectifier) 및 검파 등을 위해 사용된다.
하지만 PN 접합 다이오드에 불순물이 많이 첨가되면 제너 전압 혹은 항복 전압이라고 하는 일정 전압을 초과하는 경우 항복(breakdown) 현상이 발생하게 되고 급격하게 역방향 전류가 흐르게 된다.
이때, 제너 다이오드는 정전압을 얻을 목적으로 항복 전압이 크게 낮아지도록 설계되어 있으며, 전기 회로에 공급되는 전압을 안정화하기 위한 정전압원을 구성하는 데 많이 사용된다.
물론, 저항 값이 어느 임계점에서 극적으로 변하여 전압을 정확히 제어할 수는 없겠지만 이 회로의 목적상 정확한 전압 제한보다는 순간적인 전압 상승의 폭을 제한하는 것으로도 충분한 효과를 볼 수 있다.
도 1은 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치의 회로도로서, 복수개의 펄스 발생기(10), 스위칭부(20), 복수개의 저항(30) 및 전원부(40)를 구비한다.
도 2는 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치에서 발생하는 드레인 소스 전압의 급격한 증가 현상을 시뮬레이션한 파형도이다.
스위칭부(20) 일측에는 전원부(40)가 연결되고, 타측은 접지된다.
스위칭부(20)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각은 제1 단자, 즉 게이트 단자와 제2 단자, 즉 소스 단자 사이에 복수개의 펄스 발생기(10) 각각이 연결되고, 제2 단자와 제3 단자, 즉 드레인 단자 사이에 복수개의 저항(30) 각각이 연결된다.제3 펄스 발생기(P3)를 통하여 스위칭부(20) 중 제3 트랜지스터(T3)의 게이트 신호 위상을 소정 시간, 예를 들어 1 ns 더 지연시킨 상태에서 트랜지스터 스위치를 동작시키는 경우, 제3 트랜지스터(T3)만 턴 오프된 상태를 유지하고 나머지 트랜지스터들(T1, T2, T4, T5)은 턴 온되어 제3 트랜지스터(T3)의 드레인 소스 전압이 급격하게 증가한다.
그런데, 트랜지스터가 갖는 전기적 내압보다 수 배에서 수십 배에 달하는 전압을 스위칭하기 위해 도 1에 도시된 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치처럼 다수의 트랜지스터를 직렬로 연결하여 하나의 스위치처럼 사용할 경우, 각각의 트랜지스터가 켜지는 시간이 동일하지 않으면 늦게 켜지는 트랜지스터인 제3 트랜지스터(T3)에 내압보다 큰 전압이 일시적으로 가해져 제3 트랜지스터(T3)가 파괴되는 문제점이 있었다.
이에, 본 발명자는 이러한 종래 기술의 문제점을 극복하기 위하여 복수개의 직렬 연결 방식의 트랜지스터 스위치에서 늦게 켜지는 트랜지스터의 파괴 내압보다 낮은 전압만 인가되도록 제한하여 트랜지스터의 파괴를 방지할 수 있는 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로를 발명하기에 이르렀다.
JP 3030156 B2
본 발명의 목적은 복수개의 직렬 연결 방식의 트랜지스터 스위치가 초 고전압을 스위칭하더라도 일부 트랜지스터에 큰 전압이 일시적으로 가해짐으로 인해 발생하는 드레인 소스 전압의 급격한 증가 현상을 방지하고, 출력 노드에서의 펄스 파형의 상승 시간을 향상시키는 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로는 복수개의 전계 효과 트랜지스터가 직렬로 연결된 스위칭부; 및 상기 복수개의 전계 효과 트랜지스터 각각의 드레인 단자 및 소스 단자에 연결되어 상기 복수개의 전계 효과 트랜지스터로의 과전압 인가를 방지하는 복수개의 과전압 방지부;를 구비하고, 상기 복수개의 과전압 방지부는 복수개의 전계 효과 트랜지스터의 병렬 연결인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 상기 복수개의 과전압 방지부는 상기 병렬 연결된 복수개의 전계 효과 트랜지스터 각각의 게이트 단자가 드레인 단자에 연결되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로는 일측이 상기 스위칭부의 일측에 연결되고, 타측이 접지되어 상기 스위칭부 및 상기 복수개의 과전압 방지부에 전원을 공급하는 전원부;를 더 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 상기 복수개의 과전압 방지부는 상기 병렬 연결된 복수개의 전계 효과 트랜지스터 각각의 게이트 단자 및 드레인 단자의 접점이 상기 전원부 방향에 위치하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로는 상기 스위칭부 내 복수개의 전계 효과 트랜지스터 각각의 드레인 단자와 소스 단자 사이에 연결되어 드레인 소스 전압을 강하시키는 복수개의 저항을 더 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 상기 스위칭부는 일측이 상기 전원부의 일측에 연결되어 출력 노드를 형성하고, 타측이 접지되는 것을 특징으로 한다.
기타 실시예의 구체적인 사항은 "발명을 실시하기 위한 구체적인 내용" 및 첨부 "도면"에 포함되어 있다.
본 발명의 이점 및/또는 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 각종 실시예를 참조하면 명확해질 것이다.
그러나, 본 발명은 이하에서 개시되는 각 실시예의 구성만으로 한정되는 것이 아니라 서로 다른 다양한 형태로도 구현될 수도 있으며, 단지 본 명세서에서 개시한 각각의 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구범위의 각 청구항의 범주에 의해 정의될 뿐임을 알아야 한다.
본 발명에 의할 경우, 복수개의 직렬 전계 효과 트랜지스터로 구성된 스위칭부가 반도체 스위치 사용 한계를 벗어나는 초 고전압이나 설계 가능한 소자의 내압보다 훨씬 큰 전압을 스위칭 할 경우에도, 과전압 인가로 인한 트랜지스터의 파괴를 방지하여 스위칭 트랜지스터의 안정성 및 신뢰성을 향상시킬 수 있게 된다.
또한, 종래 기술에 따른 스위칭부를 구성하는 복수개의 직렬 연결 방식의 트랜지스터 스위치의 일부 트랜지스터의 드레인 단자와 소스 단자 사이에 내압보다 큰 전압이 일시적으로 가해짐으로 인해 발생하는 출력 노드에서의 펄스 파형의 상승 시간이 단축되어 제품의 성능이 향상된다.
도 1은 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치의 회로도이다.
도 2는 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치에서 발생하는 드레인 소스 전압의 급격한 증가 현상을 시뮬레이션한 파형도이다.
도 3은 본 발명에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 회로도이다.
도 4는 본 발명에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 동작을 나타내는 순서도이다.
도 5는 본 발명에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로를 통하여 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치에서 발생하는 드레인 소스 전압의 급격한 증가 현상(a)이 본 발명에서 제거된 결과(b)를 시뮬레이션한 파형도이다.
도 6은 본 발명에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로를 통하여 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치에서 발생하는 출력 노드(No)에서의 펄스 파형의 상승 시간 지연 현상(a)이 본 발명에서 제거된 결과(b)를 시뮬레이션한 파형도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하면 다음과 같다.
본 발명을 상세하게 설명하기 전에, 본 명세서에서 사용된 용어나 단어는 통상적이거나 사전적인 의미로 무조건 한정하여 해석되어서는 아니되며, 본 발명의 발명자가 자신의 발명을 가장 최선의 방법으로 설명하기 위해서 각종 용어의 개념을 적절하게 정의하여 사용할 수 있고, 더 나아가 이들 용어나 단어는 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 함을 알아야 한다.
즉, 본 명세서에서 사용된 용어는 본 발명의 바람직한 실시예를 설명하기 위해서 사용되는 것일 뿐이고, 본 발명의 내용을 구체적으로 한정하려는 의도로 사용된 것이 아니며, 이들 용어는 본 발명의 여러 가지 가능성을 고려하여 정의된 용어임을 알아야 한다.
또한, 본 명세서에 있어서, 단수의 표현은 문맥상 명확하게 다른 의미로 지시하지 않는 이상, 복수의 표현을 포함할 수 있으며, 유사하게 복수로 표현되어 있다고 하더라도 단수의 의미를 포함할 수 있음을 알아야 한다.
본 명세서의 전체에 걸쳐서 어떤 구성 요소가 다른 구성 요소를 "포함"한다고 기재하는 경우에는, 특별히 반대되는 의미의 기재가 없는 한 임의의 다른 구성 요소를 제외하는 것이 아니라 임의의 다른 구성 요소를 더 포함할 수도 있다는 것을 의미할 수 있다.
더 나아가서, 어떤 구성 요소가 다른 구성 요소의 "내부에 존재하거나, 연결되어 설치된다"고 기재한 경우에는, 이 구성 요소가 다른 구성 요소와 직접적으로 연결되어 있거나 접촉하여 설치되어 있을 수 있고, 일정한 거리를 두고 이격되어 설치되어 있을 수도 있으며, 일정한 거리를 두고 이격되어 설치되어 있는 경우에 대해서는 해당 구성 요소를 다른 구성 요소에 고정 내지 연결시키기 위한 제 3의 구성 요소 또는 수단이 존재할 수 있으며, 이 제 3의 구성 요소 또는 수단에 대한 설명은 생략될 수도 있음을 알아야 한다.
반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결"되어 있다거나, 또는 "직접 접속"되어 있다고 기재되는 경우에는, 제 3의 구성 요소 또는 수단이 존재하지 않는 것으로 이해하여야 한다.
마찬가지로, 각 구성 요소 간의 관계를 설명하는 다른 표현들, 즉 " ~ 사이에"와 "바로 ~ 사이에", 또는 " ~ 에 이웃하는"과 " ~ 에 직접 이웃하는" 등도 마찬가지의 취지를 가지고 있는 것으로 해석되어야 한다.
또한, 본 명세서에 있어서 "일면", "타면", "일측", "타측", "제 1", "제 2" 등의 용어는, 사용된다면, 하나의 구성 요소에 대해서 이 하나의 구성 요소가 다른 구성 요소로부터 명확하게 구별될 수 있도록 하기 위해서 사용되며, 이와 같은 용어에 의해서 해당 구성 요소의 의미가 제한적으로 사용되는 것은 아님을 알아야 한다.
또한, 본 명세서에서 "상", "하", "좌", "우" 등의 위치와 관련된 용어는, 사용된다면, 해당 구성 요소에 대해서 해당 도면에서의 상대적인 위치를 나타내고 있는 것으로 이해하여야 하며, 이들의 위치에 대해서 절대적인 위치를 특정하지 않는 이상은, 이들 위치 관련 용어가 절대적인 위치를 언급하고 있는 것으로 이해하여서는 아니된다.
더욱이, 본 발명의 명세서에서는, "…부", "…기", "모듈", "장치" 등의 용어는, 사용된다면, 하나 이상의 기능이나 동작을 처리할 수 있는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어, 또는 하드웨어와 소프트웨어의 결합으로 구현될 수 있음을 알아야 한다.
또한, 본 명세서에서는 각 도면의 각 구성 요소에 대해서 그 도면 부호를 명기함에 있어서, 동일한 구성 요소에 대해서는 이 구성 요소가 비록 다른 도면에 표시되더라도 동일한 도면 부호를 가지고 있도록, 즉 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지시하고 있다.
본 명세서에 첨부된 도면에서 본 발명을 구성하는 각 구성 요소의 크기, 위치, 결합 관계 등은 본 발명의 사상을 충분히 명확하게 전달할 수 있도록 하기 위해서 또는 설명의 편의를 위해서 일부 과장 또는 축소되거나 생략되어 기술되어 있을 수 있고, 따라서 그 비례나 축척은 엄밀하지 않을 수 있다.
또한, 이하에서, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 구성, 예를 들어, 종래 기술을 포함하는 공지 기술에 대한 상세한 설명은 생략될 수도 있다.
도 3은 본 발명에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 회로도로서, 복수개의 펄스 발생기(100), 스위칭부(200), 복수개의 저항(300), 전원부(400) 및 복수개의 과전압 방지부(500-1 내지 500-5)를 구비한다.
도 3을 참조하여 본 발명에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 각 구성요소의 구조 및 기능을 설명하면 다음과 같다.
복수개의 펄스 발생기(100) 각각은 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각의 게이트 단자와 소스 단자 사이에 연결되어 소정의 지연 시간을 갖는 펄스를 발생시킨다.
스위칭부(200)는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5)를 구비하면서 일측이 전원부(400)의 일측에 연결되어 출력 노드(No)를 형성하고, 타측이 접지되어 복수개의 펄스 발생기(100)에서 발생한 펄스에 응답하여 스위칭되어 증폭된 펄스 파형을 출력 노드(No)에서 출력한다.
복수개의 저항(300) 각각은 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각의 소스 단자와 드레인 단자 사이에 연결되어 드레인 소스 전압을 강하시킨다.
전원부(400)는 일측이 스위칭부(200)에 연결되고, 타측이 접지되어 전원을 공급한다.
복수개의 과전압 방지부(500-1 내지 500-5) 각각은 다이오드 특성을 가지는 복수개의 전계 효과 트랜지스터를 병렬 연결하여 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각에 병렬로 연결되어 전압을 균등하게 분배하여 과전압 인가로 인한 트랜지스터의 파괴를 방지한다.
이때, 복수개의 과전압 방지부(500-1 내지 500-5) 각각을 구성하는 복수개의 전계 효과 트랜지스터는 각각의 게이트 단자가 드레인 단자에 연결되고, 그 접점이 전원부(400) 방향에 위치한다.
또한, 바이폴라 접합 트랜지스터나 제너 다이오드보다 고속 동작 특성에 적합한 장점이 있다.
도 3에서는 예시적으로 6 개의 전계 효과 트랜지스터가 병렬로 연결되어 있는 것으로 구성하였으나, 트랜지스터 개수는 이에 국한되지 않는다.
본 발명의 전계 효과 트랜지스터는 180 nm 공정 파라미터를 이용하여 약 0.5 V의 문턱 전압을 갖는다.
도 4는 본 발명에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 동작을 나타내는 순서도이다.
도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 동작을 개략적으로 설명하면 다음과 같다.
먼저, 전원부(400)가 스위칭부(200) 및 복수개의 과전압 방지부(500-1 내지 500-5)에 전원을 공급한다(S110).
복수개의 펄스 발생기(100)가 소정의 지연 시간을 갖는 펄스를 발생시키면(S120), 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5)가 상기 발생한 펄스에 응답하여 스위칭된다(S130).
복수개의 과전압 방지부(500-1 내지 500-5)가 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각에 병렬로 연결되어 전압을 균등하게 분배하고(S140), 균등하게 분배된 전압을 인가받아 증폭한다(S150).
이때, 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 중 소정의 지연 시간이 다른 트랜지스터와 상이한 일부 트랜지스터의 경우, 내압보다 큰 전압이 일부 트랜지스터에 일시적으로 가해짐으로 인해 발생하는 드레인 소스 전압의 급격한 증가 현상 및 출력 노드(No)에서의 펄스 파형의 상승 시간 지연 현상이 제거된다(S160).
복수개의 저항(300) 각각이 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각의 드레인 소스 전압을 강하한다(S170).
스위칭부(200)가 드레인 소스 전압의 급격한 증가 현상 및 출력 노드(No)에서의 펄스 파형의 상승 시간 지연 현상이 제거된 펄스 파형을 출력 노드(No)에서 출력한다(S180).
도 5는 본 발명에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로를 통하여 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치에서 발생하는 드레인 소스 전압의 급격한 증가 현상(a)이 본 발명에서 제거된 결과(b)를 시뮬레이션한 파형도이다.
도 6은 본 발명에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로를 통하여 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치에서 발생하는 출력 노드(No)에서의 펄스 파형의 상승 시간 지연 현상(a)이 본 발명에서 제거된 결과(b)를 시뮬레이션한 파형도이다.
도 3 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로의 동작을 세부적으로 설명하면 다음과 같다.
도 1에서와 마찬가지로, 제3 펄스 발생기(P3)를 통하여 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 중 제3 트랜지스터(T3)의 게이트 신호 위상을 다른 트랜지스터들(T1, T2, T4, T5)보다 소정 시간, 예를 들어 1 ns 더 지연시킨다.
그 상태에서 트랜지스터 스위치를 동작시키면, 전원부(400)로부터 전원 전압이 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5)에 공급되어 제3 트랜지스터(T3)를 제외한 나머지 트랜지스터들(T1, T2, T4, T5)은 턴 온되지만, 게이트 신호 위상이 소정 시간 인위적으로 지연된 제3 트랜지스터(T3)만 턴 오프된 상태를 유지한다.
그럼에도 불구하고, 복수개의 과전압 방지부(500-1 내지 500-5)는 다이오드 특성을 가지는 복수개의 전계 효과 트랜지스터가 병렬로 연결되어 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각에 병렬로 연결됨으로써 전압을 균등하게 분배하여 항복 전압을 크게 낮추는 제너 다이오드 기능을 수행한다.
이때, 제너 다이오드 기능은 ns 단위의 고속 동작으로 항복 전압을 제한하는 기능으로서, 연산 증폭기(Operational Amplifier, OP AMP)의 전파 지연으로 인해 고속 동작이 불가능한 한계를 극복한다.
즉, 본 발명에서 복수개의 과전압 방지부(500-1 내지 500-5)를 구성하는 다이오드 특성을 가지는 복수개의 전계 효과 트랜지스터는 문턱 전압을 넘어서는 순간 전류를 도통시키기 시작하는데, 병렬로 연결되는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각의 드레인 소스 전압을 감소시켜 순간적인 전압 상승의 폭을 제한함으로써 마치 제너 다이오드와 같은 전압 제한 소자처럼 동작한다.
여기에서, 다이오드 특성이라 함은 다이오드 PN 접합에서 역방향 전압을 계속 증가시키게 되면 특정한 전압에서 갑자기 역방향 전류가 증가하는 현상이 생기는데, 이와 같은 제너(zener) 현상 또는 아발란치(avalanche) 현상이 발생하는 특성을 의미한다.
즉, 본 발명의 도 3에서, 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각이 파괴 전압에 이르지 않도록 복수개의 과전압 방지부(500-1 내지 500-5) 각각을 병렬 연결하면 상기 다이오드 특성을 가지는 복수개의 과전압 방지부(500-1 내지 500-5) 내 각 병렬 전계 효과 트랜지스터에 흐르는 양단 전압은 더 증가하지 못하고 억제되고, 병렬 연결 되어 있는 스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각의 양단 간 전압 증가 역시 억제된다.
스위칭부(200)를 구성하는 복수개의 직렬 전계 효과 트랜지스터(T1 내지 T5) 각각은 병렬 연결된 복수개의 과전압 방지부(500-1 내지 500-5)를 구성하는 전계 효과 트랜지스터에 흐르는 전류량과 밀접한 관계가 있으므로, 과전압 방지부(500-1 내지 500-5)를 구성하는 전계 효과 트랜지스터의 개수가 많으면 과전압을 더욱 빠르게 방지할 수 있지만, 전계 효과 트랜지스터 자체의 특성에 의한 한계 속도 이상은 불가능하다.
이에 따라, 도 5(a)에서 보는 바와 같이, 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치의 제3 트랜지스터(T3)의 드레인 단자와 소스 단자 사이에 내압보다 큰 전압이 일시적으로 가해짐으로 인해 발생하는 드레인 소스 전압의 급격한 증가 현상이 도 5(b)에서 보는 바와 같이 제거되는 것을 확인할 수 있다.
이를 통하여, 복수개의 직렬 연결 방식의 트랜지스터 스위치는 단일 트랜지스터가 갖는 전기적 내압보다 수 배 내지 수십 배에 달하는 전압(수 KV 이상)을 스위칭하더라도, 늦게 켜지는 일부 트랜지스터에 내압보다 큰 전압이 일시적으로 가해지는 것이 방지되어 늦게 켜지는 일부 트랜지스터가 파괴되지 않아 스위치 회로를 보호할 수 있게 된다.
또한, 도 6(a)에서 보는 바와 같이, 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치의 제3 트랜지스터(T3)에 내압보다 큰 전압이 일시적으로 가해짐으로 인해 발생하는 출력 노드(No)에서의 펄스 파형의 상승 시간 지연 현상이 도 6(b)에서 보는 바와 같이 개선되어 제거됨으로써, 나노 초(ns) 단위의 고속 동작이 가능하게 되는 것을 확인할 수 있다.
이와 같이, 본 발명은 복수개의 직렬 연결 방식의 트랜지스터 스위치가 초 고전압을 스위칭하더라도 일부 트랜지스터에 큰 전압이 일시적으로 가해짐으로 인해 발생하는 드레인 소스 전압의 급격한 증가 현상을 방지하고, 출력 노드에서의 펄스 파형의 상승 시간을 향상시키는 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로를 제공한다.
이를 통하여, 복수개의 직렬 전계 효과 트랜지스터 스위치가 반도체 스위치 사용 한계를 벗어나는 초 고전압이나 설계 가능한 소자의 내압보다 훨씬 큰 전압을 스위칭 할 경우에도, 과전압 인가로 인한 트랜지스터의 파괴를 방지하여 스위칭 트랜지스터의 안정성 및 신뢰성을 향상시킬 수 있게 된다.
또한, 종래 기술에 따른 복수개의 직렬 연결 방식의 트랜지스터 스위치의 일부 트랜지스터에 내압보다 큰 전압이 일시적으로 가해짐으로 인해 발생하는 출력 노드에서의 펄스 파형의 상승 시간이 단축되어 제품의 성능이 향상된다.
이상, 일부 예를 들어서 본 발명의 바람직한 여러 가지 실시예에 대해서 설명하였지만, 본 "발명을 실시하기 위한 구체적인 내용" 항목에 기재된 여러 가지 다양한 실시예에 관한 설명은 예시적인 것에 불과한 것이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이상의 설명으로부터 본 발명을 다양하게 변형하여 실시하거나 본 발명과 균등한 실시를 행할 수 있다는 점을 잘 이해하고 있을 것이다.
또한, 본 발명은 다른 다양한 형태로 구현될 수 있기 때문에 본 발명은 상술한 설명에 의해서 한정되는 것이 아니며, 이상의 설명은 본 발명의 개시 내용이 완전해지도록 하기 위한 것으로 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이며, 본 발명은 청구범위의 각 청구항에 의해서 정의될 뿐임을 알아야 한다.
100: 복수개의 펄스 발생기
200: 스위칭부
300: 복수개의 저항
400: 전원부
500-1 내지 500-5: 복수개의 과전압 방지부

Claims (6)

  1. 복수개의 전계 효과 트랜지스터가 직렬로 연결된 스위칭부; 및
    상기 복수개의 전계 효과 트랜지스터 각각의 드레인 단자 및 소스 단자에 연결되어 상기 복수개의 전계 효과 트랜지스터로의 과전압 인가를 방지하는 복수개의 과전압 방지부;
    를 구비하고,
    상기 복수개의 과전압 방지부는 복수개의 전계 효과 트랜지스터의 병렬 연결인 것을 특징으로 하는,
    복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로.
  2. 제1항에 있어서,
    상기 복수개의 과전압 방지부는
    상기 병렬 연결된 복수개의 전계 효과 트랜지스터 각각의 게이트 단자가 드레인 단자에 연결되는 것을 특징으로 하는,
    복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로.
  3. 제2항에 있어서,
    상기 과전압 방지 회로는
    일측이 상기 스위칭부의 일측에 연결되고, 타측이 접지되어 상기 스위칭부 및 상기 복수개의 과전압 방지부에 전원을 공급하는 전원부;
    를 더 구비하는 것을 특징으로 하는,
    복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로.
  4. 제3항에 있어서,
    상기 복수개의 과전압 방지부는
    상기 병렬 연결된 복수개의 전계 효과 트랜지스터 각각의 게이트 단자 및 드레인 단자의 접점이 상기 전원부 방향에 위치하는 것을 특징으로 하는,
    복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로.
  5. 제1항에 있어서,
    상기 과전압 방지 회로는
    상기 스위칭부 내 복수개의 전계 효과 트랜지스터 각각의 드레인 단자와 소스 단자 사이에 연결되어 드레인 소스 전압을 강하시키는 복수개의 저항을 더 포함하는 것을 특징으로 하는,
    복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로.
  6. 제3항에 있어서,
    상기 스위칭부는
    일측이 상기 전원부의 일측에 연결되어 출력 노드를 형성하고, 타측이 접지되는 것을 특징으로 하는,
    복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로.
KR1020160123397A 2016-09-26 2016-09-26 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로 KR102007680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160123397A KR102007680B1 (ko) 2016-09-26 2016-09-26 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160123397A KR102007680B1 (ko) 2016-09-26 2016-09-26 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로

Publications (2)

Publication Number Publication Date
KR20180033879A true KR20180033879A (ko) 2018-04-04
KR102007680B1 KR102007680B1 (ko) 2019-08-06

Family

ID=61975300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160123397A KR102007680B1 (ko) 2016-09-26 2016-09-26 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로

Country Status (1)

Country Link
KR (1) KR102007680B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020005451A1 (en) * 2018-06-28 2020-01-02 Intel IP Corporation Apparatus and method for over-voltage protection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102571A (ja) * 1991-10-03 1993-04-23 Toshiba Corp 高電圧パルス発生装置
JPH0733461Y2 (ja) * 1988-09-30 1995-07-31 株式会社東芝 スイッチング回路
JP3030156B2 (ja) 1992-04-04 2000-04-10 三洋電機株式会社 過電圧防止回路を有する家庭用降圧装置
JP2009142140A (ja) * 2007-08-07 2009-06-25 Honeywell Internatl Inc Ｍｅｍｓベースのバッテリ監視
JP2011204939A (ja) * 2010-03-26 2011-10-13 On Semiconductor Trading Ltd 半導体集積回路
KR20120134434A (ko) * 2011-06-02 2012-12-12 현대모비스 주식회사 과전압 보호 회로 및 이를 갖는 ｍｄｐｓ ｅｃｕ
KR20150067615A (ko) * 2013-12-10 2015-06-18 삼성전기주식회사 과전압 보호기능을 갖는 고주파 스위치 회로

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0733461Y2 (ja) * 1988-09-30 1995-07-31 株式会社東芝 スイッチング回路
JPH05102571A (ja) * 1991-10-03 1993-04-23 Toshiba Corp 高電圧パルス発生装置
JP3030156B2 (ja) 1992-04-04 2000-04-10 三洋電機株式会社 過電圧防止回路を有する家庭用降圧装置
JP2009142140A (ja) * 2007-08-07 2009-06-25 Honeywell Internatl Inc Ｍｅｍｓベースのバッテリ監視
JP2011204939A (ja) * 2010-03-26 2011-10-13 On Semiconductor Trading Ltd 半導体集積回路
KR20120134434A (ko) * 2011-06-02 2012-12-12 현대모비스 주식회사 과전압 보호 회로 및 이를 갖는 ｍｄｐｓ ｅｃｕ
KR20150067615A (ko) * 2013-12-10 2015-06-18 삼성전기주식회사 과전압 보호기능을 갖는 고주파 스위치 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020005451A1 (en) * 2018-06-28 2020-01-02 Intel IP Corporation Apparatus and method for over-voltage protection
US10693450B2 (en) 2018-06-28 2020-06-23 Intel IP Corporation Apparatus and method for over-voltage protection

Also Published As

Publication number Publication date
KR102007680B1 (ko) 2019-08-06

Similar Documents

Publication Publication Date Title
US20190140630A1 (en) GaN TRANSISTOR WITH INTEGRATED DRAIN VOLTAGE SENSE FOR FAST OVERCURRENT AND SHORT CIRCUIT PROTECTION
CN106972836B (zh) 半导体器件和电路保护方法
US20160372920A1 (en) Integrated esd protection circuits in gan
US10367350B2 (en) Central combined active ESD clamp
EP3261121B1 (en) Surge protection circuit
US9595949B2 (en) Control of a clamp circuit during transient conditions
TWI780310B (zh) 具有從保護匯流排耦接至接地的場效電晶體裝置的保護電路
US20100254051A1 (en) Overvoltage Protection Circuits that Inhibit Electrostatic Discharge (ESD) and Electrical Overstress (EOS) Events from Damaging Integrated Circuit Devices
JP6271461B2 (ja) 半導体装置
CN104242282A (zh) 静电保护电路
Shen et al. Ultrafast autonomous solid state circuit breakers for shipboard DC power distribution
US8742826B2 (en) Active clamp circuit
US10243356B2 (en) Overvoltage protection device
US7768753B2 (en) Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges
CN110649915B (zh) 具有负栅极摆动能力的保护电路
US20160126233A1 (en) Method and circuitry for on-chip electro-static discharge protection scheme for low cost gate driver integrated circuit
JP2012186605A (ja) 電力用半導体素子の駆動保護回路
KR102007680B1 (ko) 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로
JP2006352931A (ja) スイッチング素子保護回路
JP6648895B2 (ja) 出力回路
US9407089B2 (en) Electrical discharge protection circuit and method of use
JP2005136942A (ja) 電界制御型半導体素子の駆動回路
CN110326216B (zh) 具有保护反馈电路的高功率放大器电路
US10469069B2 (en) Power semiconductor circuit
JP2018011096A (ja) 半導体装置のゲート駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant