JP2011204939A

JP2011204939A - 半導体集積回路

Info

Publication number: JP2011204939A
Application number: JP2010071309A
Authority: JP
Inventors: Kyoichi Kajima; 恭一鹿島; Keitaka Fukushima; 圭孝福島
Original assignee: On Semiconductor Trading Ltd
Current assignee: On Semiconductor Trading Ltd
Priority date: 2010-03-26
Filing date: 2010-03-26
Publication date: 2011-10-13
Anticipated expiration: 2030-03-26
Also published as: JP5634092B2

Abstract

【課題】隣接する端子間にサージ電圧が印加された場合に、隣接する端子の間に接続された回路素子をサージ電圧による静電破壊から保護する。
【解決手段】半導体集積回路１００は、端子Ｐ０〜Ｐ１４、ダイオード接続されたＭＯＳトランジスタＭＮ０〜ＭＮ１５、保護ダイオード回路ＨＤ０〜ＨＤ１４、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４、電池電圧検出制御回路１０及び過電圧保護用のクランプ回路２０を含んで構成される。そして、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４は、端子Ｐ０〜Ｐ１４の隣接する各端子間にそれぞれ接続されている。ダイオード接続されたＭＯＳトランジスタＭＮ１〜ＭＮ１４は、端子Ｐ０〜Ｐ１４の隣接する各端子間にそれぞれ接続される。
【選択図】図１

Description

本発明は、過電圧保護回路を備えた半導体集積回路に関する。

近年、リチウムイオン電池等の充電式電池を用いる各種の機器や充電器が開発されている。これに伴い、直列に接続された複数の電池の電圧を検出し、それに基づいて電池の電圧を制御する半導体集積回路が開発されている。

この種の半導体集積回路においては、入力端子に印加されるサージ電圧過電圧から内部回路を保護するための保護回路、及び電源線と接地との間にクランプ回路が設けられている。

特許文献１には、複数の入力端子により１つの保護回路を共用することにより、回路規模を低減した半導体集積回路が開示されている。特許文献２には、電源線と接地との間に設けられるクランプ回路の回路面積を削減した半導体集積回路が開示されている。

特開２００１−２６７４９６号公報特開２００９−１０４４５５号公報

しかしながら、上述の電池制御用の半導体集積回路においては、隣接する端子間に回路素子が接続されることがある。例えば、電池を放電させるために、隣接した２つの入力端子間にスイッチング素子が接続される。そして、スイッチング素子がオンすると、電池のプラス端子とマイナス端子が短絡されて、電池が放電され、電池の電圧が低下する。このような半導体集積回路において、入力端子間にサージ電圧が印加されると、スイッチング素子が破壊されるという問題があった。

本発明の半導体集積回路は、上述の課題に鑑みてなされたものであり、複数の端子を備え、隣接する端子間にそれぞれ電池が接続される半導体集積回路であって、隣接する端子の間に接続された回路素子と、隣接する端子の間に接続され、前記回路素子を隣接する端子間に印加される過電圧から保護する過電圧保護素子と、を備えることを特徴とするものである。

本発明の半導体集積回路によれば、隣接する端子間にサージ電圧が印加された場合に、隣接する端子の間に接続された回路素子をサージ電圧による静電破壊から保護することができる。

本発明の第１の実施形態による半導体集積回路の回路図である。クランプ回路の回路図である。本発明の第２の実施形態による半導体集積回路の回路図である。

［第１の実施形態］
本発明の第１の実施形態の半導体集積回路１００を図１及び図２に基づいて説明する。図示のように、半導体集積回路１００は、端子Ｐ０〜Ｐ１４、ダイオード接続されたＭＯＳトランジスタＭＮ０〜ＭＮ１５（「本発明の「過電圧保護素子」の一例」、保護ダイオード回路ＨＤ０〜ＨＤ１４、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４本発明の「回路素子」、「スイッチング素子」の一例、電池電圧検出制御回路１０及び過電圧保護用のクランプ回路２０を含んで構成される。なお、図１においては、便宜上、端子Ｐ２〜Ｐ１０とそれに対応する回路の図示を省略している。

半導体集積回路１００は、隣接する２つの端子（例えば端子Ｐ１４と端子Ｐ１３）に対応して形成された回路（ＭＯＳトランジスタＭＮ１４、電池放電用ＭＯＳトランジスタＴ１４等）が１つのセルを形成しており、このセルが繰り返し配置されている。

端子Ｐ０〜Ｐ１４の隣接する各端子間には、それぞれリチウムイオン電池等の電池ＢＶ１〜ＢＶ１４が接続される。つまり、端子Ｐ１４には電池ＢＶ１４のプラス端子が接続され、端子Ｐ１３には電池ＢＶ１４のマイナス端子が接続される。また、端子Ｐ１３には電池ＢＶ１３のプラス端子が接続され、端子Ｐ１２には電池ＢＶ１３のマイナス端子が接続される。このようにして、電池ＢＶ１〜ＢＶ１４は、半導体集積回路１００の外部に直列接続され、高電圧を生成することになる。

電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４は、端子Ｐ０〜Ｐ１４の隣接する各端子間に配線を介してそれぞれ接続されている。例えば、電池放電用ＭＯＳトランジスタＴ１４は端子Ｐ１４と端子Ｐ１３の間に接続され、電池放電用ＭＯＳトランジスタＴ１３は端子Ｐ１３と端子Ｐ１２の間に接続されている。

電池電圧検出制御回路１０は、端子Ｐ０〜Ｐ１４の隣接する各端子間の電圧を検出することにより、電池ＢＶ１〜ＢＶ１４の電圧を検出すると共に、その検出結果に応じて、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４のオンオフを制御するように構成された回路である。

即ち、電池電圧検出制御回路１０は、電池ＢＶ１〜ＢＶ１４の中、ある電池の電圧が他の電池より高いことを検出した時、対応する端子間に接続された電池放電用ＭＯＳトランジスタをオンする。これにより、その電池のプラス端子とマイナス端子は短絡されるので、その電池は放電され、電池の電圧は低下する。

例えば、電池電圧検出制御回路１０は、電池ＢＶ１４の電圧が電池ＢＶ１３の電圧より高いことを検出した時、端子Ｐ１４と端子Ｐ１３の間に接続された電池放電用ＭＯＳトランジスタ電池放電用ＭＯＳトランジスタＴ１４をオンする。これにより、電池ＢＶ１〜ＢＶ１４の各電圧を均一にすることができる。

ダイオード接続されたＭＯＳトランジスタＭＮ０〜ＭＮ１５は、ゲートＧ、ソースＳ、及びバックゲートが接続された低耐圧例えば、５Ｖ耐圧のＮチャネル型ＭＯＳトランジスタからなり、ソースＳをアノードとし、ドレインＤをカソードとするダイオードとして機能する。ＭＯＳトランジスタＭＮ１〜ＭＮ１４は、端子Ｐ０〜Ｐ１４の隣接する各端子間にそれぞれ配線を介して接続される。

例えば、ＭＯＳトランジスタＭＮ１４は、端子Ｐ１４と端子Ｐ１３の間に配線を介して接続され、ＭＯＳトランジスタＭＮ１３は端子Ｐ１３と端子Ｐ１２の間に配線を介して接続される。ＭＯＳトランジスタＭＮ０〜ＭＮ１５は、通常はオフしているが、対応する端子間にサージ電圧が印加されると導通して、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４を保護する。この場合、ＭＯＳトランジスタＭＮ０〜ＭＮ１５の代わりに、ダイオードや、Ｐチャネル型のＭＯＳトランジスタを用いることもできるが、ＭＯＳトランジスタＭＮ０〜ＭＮ１５の方が過電圧保護素子として好ましい。Ｎチャネル型のＭＯＳトランジスタＭＮ０〜ＭＮ１５は、電流駆動能力が高く、サージ電圧を高速に抜くのに適しているからである。

ＭＯＳトランジスタＭＮ１５は、端子Ｐ１４と電源線３０との間に接続されている。通常の使用においては、端子Ｐ１４と電源線３０とは、半導体集積回路１００の外部の配線を介して接続される。この場合、ＭＯＳトランジスタＭＮ１５は、半導体集積回路１００をパッケージに組み立てる時のサージによる静電破壊から半導体集積回路１００を保護するために用いられる。端子Ｐ１４と電源線３０とが接続により短絡された後は、ＭＯＳトランジスタＭＮ１５は静電破壊保護素子としては機能しない。

保護ダイオード回路ＨＤ０〜ＨＤ１４は、それぞれ端子Ｐ０〜Ｐ１４に配線を介して接続されている。保護ダイオード回路ＨＤ０〜ＨＤ１４は、端子ＰＸ（Ｘ＝０〜１４）と電源線３０との間に接続された第１のダイオードＤ１と、端子ＰＸと接地との間に接続された第２のダイオードＤ２を備える。この場合、直列接続された第１のダイオードＤ１及び第２のダイオードＤ２には、ＶＤＤＨという電圧が印加されるため、これに耐える高耐圧のダイオードである必要がある。

クランプ回路２０は、サージ電圧が印加された時に電源線３０の電位ＶＤＤＨをクランプする回路であり、例えば、図２に示すように、ゲート、ソース、及びバックゲートが短絡された８個の低耐圧のＭＯＳトランジスタＭＰ１〜ＭＰ８を直列接続して構成される。この場合、ＭＯＳトランジスタＭＰ１〜ＭＰ８は、ラッチアップ現象を防止するためにＰチャネル型で形成されることが好ましい。

以下、半導体集積回路１００にサージ電圧が印加された場合の保護動作について説明する。

（１）隣接する端子間にサージ電圧が印加された場合：
例えば、端子Ｐ１４と端子Ｐ１３の間にサージ電圧例えば、数１００Ｖが印加されたとする。この場合、サージ電圧の極性により、端子Ｐ１３が高電位、端子Ｐ１４が低電位となる場合は、ダイオード接続されたＭＯＳトランジスタＭＮ１４は順方向にオンする。逆に、端子Ｐ１３が低電位、端子Ｐ１４が高電位となる場合は、ＭＯＳトランジスタＭＮ１４には逆バイアスが印加されることになるので、ＭＯＳトランジスタＭＮ１４は、アバランシェ降伏によりオンする。

これにより、ＭＯＳトランジスタＭＮ１４にサージ電流が流れ、端子Ｐ１４と端子Ｐ１３の間のサージ電圧は急速に減衰されるので、端子Ｐ１４と端子Ｐ１３の間に接続された電池放電用ＭＯＳトランジスタＴ１４の静電破壊が防止される。他の隣接する端子間にサージ電圧が印加された場合も同様である。

（２）端子にサージ電圧が印加された場合：
（ａ）接地電位ＶＳＳを基準として各端子ＰＸに正（＋）のサージ電圧が印加された場合：例えば、端子Ｐ１４に接地電位ＶＳＳを基準として正のサージ電圧が印加された場合、端子Ｐ１４から保護ダイオード回路ＨＤ１４の第１のダイオードＤ１順方向バイアスを経由して、クランプ回路２０を通って接地に至るサージ電流パスが形成される。このサージ電流パスによりサージ電圧に伴うサージ電流が抜かれる。これにより、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４、電池電圧検出制御回路１０といった内部回路がサージ電圧による静電破壊から保護される。他の端子Ｐ０〜Ｐ１３についても同様である。

（ｂ）接地電位ＶＳＳを基準として各端子ＰＸに負（−）のサージ電圧が印加された場合：例えば、端子Ｐ１４に接地電位ＶＳＳを基準として負のサージ電圧が印加された場合、接地から保護ダイオード回路ＨＤ１４の第２のダイオードＤ２順方向バイアスを通って端子Ｐ１４に至るサージ電流パスが形成される。このサージ電流パスによりサージ電圧に伴うサージ電流が抜かれる。これにより、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４、電池電圧検出制御回路１０といった内部回路がサージ電圧による破壊から保護される。他の端子Ｐ０〜Ｐ１３についても同様である。

（ｃ）電源線３０の電位ＶＤＤＨを基準として各端子ＰＸに正（＋）のサージ電圧が印加された場合：例えば、端子Ｐ１４に電位ＶＤＤＨを基準として正（＋）のサージ電圧が印加された場合、端子Ｐ１４から保護ダイオード回路ＨＤ１４の第１のダイオードＤ１順方向バイアスを通って電源線３０に至るサージ電流パスが形成される。このサージ電流パスによりサージ電圧に伴うサージ電流が抜かれる。これにより、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４、電池電圧検出制御回路１０といった内部回路がサージ電圧による破壊から保護される。他の端子Ｐ０〜Ｐ１３についても同様である。

（ｄ）電源線３０の電位ＶＤＤＨを基準として各端子ＰＸに負（−）のサージ電圧が印加された場合：例えば、端子Ｐ１４に電位ＶＤＤＨを基準として負（−）のサージ電圧が印加された場合、電源線３０からクランプ回路２０を経由して、保護ダイオード回路ＨＤ１４の第２のダイオードＤ２順方向バイアスを通って端子Ｐ１４に至るサージ電流パスが形成される。このサージ電流パスによりサージ電圧に伴うサージ電流が抜かれる。

これにより、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４、電池電圧検出制御回路１０といった内部回路がサージ電圧による破壊から保護される。他の端子Ｐ０〜Ｐ１３についても同様である。

以上のように、半導体集積回路１００によれば、隣接する端子間にサージ電圧が印加された場合、また、各端子にサージ電圧が印加された場合に、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４等の内部回路の静電破壊を防止することができる。

なお、本実施形態では、半導体集積回路１００は、１４個の電池ＢＶ１〜ＢＶ１４を接続できるように１４個のセルで構成されているが、そのセル数は１個以上の範囲で適宜増減することができる。また、隣接する端子間に接続された電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４は、一例であって、その代わりに他の回路素子が接続されても良い。その場合でもダイオード接続されたＭＯＳトランジスタＭＮ０〜ＭＮ１５により、前記回路素子を保護することができる。

［第２の実施形態］
本発明の第２の実施形態の半導体集積回路２００を図３に基づいて説明する。なお、図３においては、便宜上、端子Ｐ３〜Ｐ９とそれに対応する回路の図示を省略している。

第１の実施形態の半導体集積回路１００においては、各端子Ｐ０〜Ｐ１４に保護ダイオード回路ＨＤ０〜ＨＤ１４が設けられており、更に、クランプ回路２０も設けられているので、保護回路の回路規模が大きい。

そこで、本実施形態の半導体集積回路２００においては、回路規模の削減のために、保護ダイオード回路ＨＤ０〜ＨＤ１４の中、奇数番目の端子（端子Ｐ１等）に対応したＨＤ１、ＨＤ３、ＨＤ５、ＨＤ７、ＨＦ９、ＨＤ１１、ＨＤ１３のみを残し、それ以外の端子端子Ｐ０等に対応したＨＤ０、ＨＤ２、ＨＤ４、ＨＤ６、ＨＦ８、ＨＤ１２、ＨＤ１４を削除している。つまり、保護ダイオード回路は端子１つ置きに設けられ、その数は、ほぼ半減されている。

また、クランプ回路２０を削除し、その代わりに、７個のダイオード接続されたＭＯＳトランジスタＭＰ１１〜ＭＰ１７を設けることにより、サージ電流パスを確保している。これにより、過電圧保護性能を確保しながら回路規模の削減を実現している。その他の回路構成は、第１の実施形態と同じである。

即ち、半導体集積回路２００は、端子Ｐ０〜Ｐ１４、ダイオード接続されたＭＯＳトランジスタＭＮ０〜ＭＮ１５（本発明の「過電圧保護素子」の一例）、保護ダイオード回路ＨＤ１、ＨＤ３、ＨＤ５、ＨＤ７、ＨＤ９、ＨＤ１１、ＨＤ１３、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４本発明の「回路素子」、「スイッチング素子」の一例、電池電圧検出制御回路１０、ダイオード接続されたＭＯＳトランジスタＭＰ１１〜ＭＰ１７を含んで構成される。

ダイオード接続されたＭＯＳトランジスタＭＰ１１〜ＭＰ１７は、２つのセルに１個ずつ設けられている。この場合、ＭＯＳトランジスタＭＰ１１〜ＭＰ１７は、ゲートＧ、ソースＳ、及びバックゲートが接続されたＰチャネル型ＭＯＳトランジスタからなり、ソースＳをカソードとし、ドレインＤをアノードとするダイオードとして機能する。

例えば、ＭＯＳトランジスタＭＰ１１は接地と端子Ｐ２の間に配線を介して接続される。ＭＯＳトランジスタＭＰ１６は端子Ｐ１０と端子Ｐ１２の間に配線を介して接続される。ＭＯＳトランジスタＭＰ１７は端子Ｐ１２と端子Ｐ１４の間に配線を介して接続される。全体として見ると、ＭＯＳトランジスタＭＰ１１〜ＭＰ１７は、端子Ｐ１４と接地の間に直列接続される。

電池ＢＶ１〜ＢＶ１４が半導体集積回路２００に接続された場合、ダイオード接続されたＭＯＳトランジスタＭＰ１１〜ＭＰ１７には、それぞれ直列電池２個分の電圧が逆バイアスとして印加されるので、ＭＯＳトランジスタＭＰ１１〜ＭＰ１７はこれに耐える耐圧を持っていることが必要である。そして、各端子にサージ電圧が印加された時には、そのサージ電圧の極性により、順方向バイアスの時は順方向にオンし、逆方向バイアスの時はアバランシェ降伏を起こすように構成されている。

ＭＯＳトランジスタＭＰ１１〜ＭＰ１７は、Ｎチャネル型で形成することもできるが、Ｐチャネル型で形成することにより、ラッチアップ現象を防止することができる。

以下、半導体集積回路２００にサージ電圧が印加された場合の保護動作について説明する。

（３）隣接する端子間にサージ電圧が印加された場合：
この場合は、第１の実施形態と同じある。即ち、隣接する端子間に、ダイオード接続されたＭＯＳトランジスタＭＮ１〜ＭＮ１４を設けたことにより、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４の静電破壊が防止される。

（４）端子にサージ電圧が印加された場合：
（ａ）接地電位ＶＳＳを基準として各端子ＰＸに正（＋）のサージ電圧が印加された場合：この場合は、全ての端子ＰＸにおいて、端子ＰＸから接地に向けてサージ電流パスが形成される。これにより、電池放電用ＭＯＳトランジスタＴ１〜Ｔ１４、電池電圧検出制御回路１０といった内部回路がサージ電圧による静電破壊から保護される。

例えば、端子Ｐ１４に接地電位ＶＳＳを基準として正（＋）のサージ電圧が印加された場合、端子Ｐ１４から７段のＭＯＳトランジスタＭＰ１１〜ＭＰ１７を通って接地に至るサージ電流パスが形成される。端子Ｐ１３については、端子Ｐ１３からＭＯＳトランジスタＭＮ１３を経由して、６段のＭＯＳトランジスタＭＰ１１〜ＭＰ１６を通って接地に至るサージ電流パスが形成される。

端子Ｐ１２については、端子Ｐ１２から６段のＭＯＳトランジスタＭＰ１１〜ＭＰ１６を通って接地に至るサージ電流パスが形成される。端子Ｐ１１については、端子Ｐ１１からＭＯＳトランジスタＭＮ１１を経由して、５段のＭＯＳトランジスタＭＰ１１〜ＭＰ１５を通って接地に至るサージ電流パスが形成される。

つまり、下の端子ほど低抵抗の短いサージ電流パスが形成され、過電圧保護静電破壊保護の点で有利になっている。また、全ての端子ＰＸにおいて第１の実施形態に比して有利になっている。

（ｂ）接地電位ＶＳＳを基準として各端子ＰＸに負（−）のサージ電圧が印加された場合：この場合は、端子Ｐ１、Ｐ３、Ｐ５、Ｐ７、Ｐ９、Ｐ１１、Ｐ１３については、それぞれ保護ダイオード回路ＨＤ１、ＨＤ３、ＨＤ５、ＨＤ７、ＨＤ９、ＨＤ１１、ＨＤ１３が設けられているので、第１の実施形態と同じである。例えば、端子Ｐ１３については、接地から第２のダイオードＤ２順方向バイアスを通って、端子Ｐ１３に至るサージ電流パスが形成される。このサージ電流パスによりサージ電圧に伴うサージ電流が抜かれる。

端子Ｐ１４については、保護ダイオード回路ＨＤ１３の第２のダイオードＤ２（順方向バイアス）からＭＯＳトランジスタＭＮ１４を通って端子Ｐ１４に至るサージ電流パスが形成される。端子Ｐ４、Ｐ６、Ｐ８、Ｐ１０、Ｐ１２についても同様である。このサージ電流パスは、例えば、ＭＯＳトランジスタＭＮ１４の分だけ、第１の実施形態に比して抵抗成分が大きくなっており過電圧保護の点で不利である。

しかし、これらの端子については、新たに付加されたＭＯＳトランジスタＭＰ１１〜ＭＰ１７によるサージ電流パスが前記サージ電流パスに並列に形成されるので、総合的には第１の実施形態と同等の過電圧保護性能を持っている。

例えば、端子Ｐ１４については、保護ダイオード回路ＨＤ１１の第２のダイオードＤ２（順方向バイアス）からＭＯＳトランジスタＭＮ１２、及びＭＯＳトランジスタＭＰ１７を通って端子Ｐ１４に至るサージ電流パスが並設される。また、接地から７段のＭＯＳトランジスタＭＰ１１〜ＭＰ１７を通って端子Ｐ１４に至るサージ電流パスが並設される。

端子Ｐ１２については、保護ダイオード回路ＨＤ１０の第２のダイオードＤ２（順方向バイアス）からＭＯＳトランジスタＭＮ１０、及びＭＯＳトランジスタＭＰ１６を通って、端子Ｐ１２に至るサージ電流パスが並設される。また、接地から６段のＭＯＳトランジスタＭＰ１１〜ＭＰ１６を通って端子Ｐ１２に至るサージ電流パスが並設される。

端子Ｐ２については、接地から１段のＭＯＳトランジスタＭＰ１１を通って端子Ｐ２に至るサージ電流パスが形成される。このサージ電流パスに、保護ダイオード回路ＨＤ１の第２のダイオードＤ２（順方向バイアス）からＭＯＳトランジスタＭＮ２を通って端子Ｐ２に至るサージ電流パスが並設されるので、第１の実施形態に比してむしろ有利な過電圧保護性能を持っている。

（ｃ）電源線３０の電位ＶＤＤＨを基準として各端子ＰＸに正（＋）のサージ電圧が印加された場合：この場合は、端子Ｐ１、Ｐ３、Ｐ５、Ｐ７、Ｐ９、Ｐ１１、Ｐ１３については、それぞれ保護ダイオード回路ＨＤ１、ＨＤ３、ＨＤ５、ＨＤ７、ＨＤ９、ＨＤ１１、ＨＤ１３が設けられているので、第１の実施形態と同じである。例えば、端子Ｐ１３については、端子Ｐ１３から第１のダイオードＤ１順方向バイアスを通って、電源線３０に至る電流パスが形成される。この電流パスによりサージ電圧に伴うサージ電流が抜かれる。

端子Ｐ１２については、ＭＯＳトランジスタＭＮ１３から保護ダイオード回路ＨＤ１３の第１のダイオードＤ１（順方向バイアス）を通って電源線３０に至るサージ電流パスが形成される。端子Ｐ２、Ｐ４、Ｐ６、Ｐ８、Ｐ１０についても同様である。

このサージ電流パスは、例えば、ＭＯＳトランジスタＭＮ１３の分だけ、第１の実施形態に比して抵抗成分が大きくなっており過電圧保護の点で不利である。しかし、これらの端子については、新たに付加されたＭＯＳトランジスタＭＰ１１〜ＭＰ１７による新たなサージ電流パスが前記サージ電流パスに並列に形成されるので、総合的には第１の実施形態と同等の過電圧保護性能を持っている。

例えば、端子Ｐ１２については、端子Ｐ１２からＭＯＳトランジスタＭＰ１７、ＭＯＳトランジスタＭＮ１５を通って電源線３０に至るサージ電流パスが並設される。

端子Ｐ１０については、ＭＯＳトランジスタＭＰ１６、ＭＰ１７及びＭＯＳトランジスタＭＮ１５を通って電源線３０に至るサージ電流パスと、ＭＯＳトランジスタＭＰ１６、ＭＯＳトランジスタＭＮ１３、保護ダイオード回路ＨＤ１３の第１のダイオードＤ１（順方向バイアス）を通って電源線３０に至るサージ電流パスが並設される。

また、端子Ｐ１４については、端子Ｐ１４から１個のＭＯＳトランジスタＭＮ１５を通って電源線３０に至るサージ電流パスが形成されるので、第１の実施形態に比してむしろ有利な過電圧保護性能を持っている。

（ｄ）電源線３０の電位ＶＤＤＨを基準として各端子ＰＸに負（−）のサージ電圧が印加された場合：この場合は、全ての端子ＰＸにおいて、図３の電源線３０から端子ＰＸに向かうサージ電流パスが形成される。例えば、端子Ｐ０に電位ＶＤＤＨを基準として負（−）のサージ電圧が印加された場合、電源線３０からＭＯＳトランジスタＭＮ１５逆方向バイアスを経由して、７段のＭＯＳトランジスタＭＰ１１〜ＭＰ１７逆方向バイアスを通って端子Ｐ０に至るサージ電流パスが形成される。

端子Ｐ１については、電源線３０からＭＯＳトランジスタＭＮ１５を経由して、６段のＭＯＳトランジスタＭＰ１２〜ＭＰ１７及びＭＯＳトランジスタＭＮ２を通って端子Ｐ１に至るサージ電流パスが形成される。端子Ｐ１２については、電源線３０からＭＯＳトランジスタＭＮ１５及びＭＯＳトランジスタＭＰ１７を通って端子Ｐ１２に至るサージ電流パスが形成される。端子Ｐ１３については、ＭＯＳトランジスタＭＮ１５及びＭＯＳトランジスタＭＮ１４を通って端子Ｐ１３に至るサージ電流パスが形成される。端子Ｐ１４については、ＭＯＳトランジスタＭＮ１５を通って端子Ｐ１４に至るサージ電流パスが形成される。

つまり、上の端子ほど低抵抗のサージ電流パスが形成され、過電圧保護の点で有利になっている。また、全ての端子ＰＸにおいて第１の実施形態に比して有利になっている。

なお、本実施形態では、半導体集積回路２００は、１４個の電池ＢＶ１〜ＢＶ１４を接続できるように１４個のセルで構成されているが、その数は２個以上の範囲で適宜増減することができる。

Ｐ０〜Ｐ１４端子
ＭＮ０〜ＭＮ１５ダイオード接続されたＭＯＳトランジスタ
ＭＰ１〜ＭＰ７、ＭＰ１１〜ＭＰ１７ダイオード接続されたＭＯＳトランジスタ
ＨＤ０〜ＨＤ１４保護ダイオード回路
Ｄ１第１のダイオード
Ｄ２第２のダイオード
Ｔ１〜Ｔ１４電池放電用ＭＯＳトランジスタ
１０電池電圧検出制御回路
２０クランプ回路
１００、２００半導体集積回路

Claims

複数の端子を備え、隣接する端子間にそれぞれ電池が接続される半導体集積回路であって、
隣接する端子の間に接続された回路素子と、
隣接する端子の間に接続され、前記回路素子を隣接する端子間に印加される過電圧から保護する過電圧保護素子と、を備えることを特徴とする半導体集積回路。
複数の端子を備え、隣接する端子間にそれぞれ電池が接続される半導体集積回路であって、
隣接する端子の間に接続されたスイッチング素子と、
隣接する端子の間に接続され、前記スイッチング素子を隣接する端子の間に印加される過電圧から保護する過電圧保護素子と、
隣接する端子に接続された電池の電圧を検出すると共に、電池の電圧の検出結果に応じて、前記スイッチング素子のオンオフを制御する電池電圧検出制御回路と、を備えることを特徴とする半導体集積回路。
前記過電圧保護素子は、ダイオード、又はゲートとソースが短絡されたＭＯＳトランジスタからなることを特徴とする請求項１又は２に記載の半導体集積回路。
前記複数の端子の中、高電位側の端子に接続された電源線と、
前記電源線と接地との間に接続され、前記電源線の電位をクランプするクランプ回路と、を備えることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体集積回路。
前記クランプ回路は、ゲートとソースが短絡された複数のＭＯＳトランジスタを直列接続してなることを特徴とする請求項４に記載の半導体集積回路。
前記複数の端子の中、高電位側の端子に接続された電源線と、
前記複数の端子にそれぞれ接続された保護ダイオード回路を備え、この保護ダイオード回路は、前記端子と前記電源線との間に接続された第１のダイオードと、前記端子と接地との間に接続された第２のダイオードを備えることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体集積回路。