KR102021364B1 - 이차전지 보호회로 - Google Patents

이차전지 보호회로 Download PDF

Info

Publication number
KR102021364B1
KR102021364B1 KR1020170086474A KR20170086474A KR102021364B1 KR 102021364 B1 KR102021364 B1 KR 102021364B1 KR 1020170086474 A KR1020170086474 A KR 1020170086474A KR 20170086474 A KR20170086474 A KR 20170086474A KR 102021364 B1 KR102021364 B1 KR 102021364B1
Authority
KR
South Korea
Prior art keywords
terminal
secondary battery
switch
mos transistor
circuit
Prior art date
Application number
KR1020170086474A
Other languages
English (en)
Other versions
KR20180006858A (ko
Inventor
아베 슈헤이
나혁휘
황호석
김영석
안상훈
Original Assignee
미쓰미덴기가부시기가이샤
주식회사 아이티엠반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤, 주식회사 아이티엠반도체 filed Critical 미쓰미덴기가부시기가이샤
Publication of KR20180006858A publication Critical patent/KR20180006858A/ko
Application granted granted Critical
Publication of KR102021364B1 publication Critical patent/KR102021364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H02J2007/0037—
    • H02J2007/004—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection

Abstract

이차 전지 보호 회로의 회로 면적의 증대를 억제한다.
이차 전지와 MOS 트랜지스터 사이에서 전원 경로에 접속되는 제1 단자, 부하와 상기 MOS 트랜지스터 사이에서 상기 전원 경로에 접속되는 제2 단자, 상기 MOS 트랜지스터의 게이트(gate)에 접속되는 제3 단자, 상기 MOS 트랜지스터의 백 게이트(back gate)에 접속되는 제4 단자, 상기 이차 전지의 이상 상태에 따라 상기 제4 단자와 상기 제1 단자를 접속하는 제1 스위치 및 상기 이차 전지의 이상 상태에 따라 상기 제4 단자와 상기 제2 단자를 접속하는 제2 스위치를 포함하며, 상기 제1 스위치를 통해 접속 된 상기 제4 단자와 상기 제1 단자 사이의 저항 값 및 상기 제2 스위치를 통해 접속 된 상기 제4 단자와 상기 제2 단자 사이의 저항 값은 상기 MOS 트랜지스터의 온(on) 저항값 보다 큰 이차 전지 보호 회로.

Description

이차전지 보호회로{SECONDARY BATTERY PROTECTION CIRCUIT}
본 발명은 이차전지 보호회로에 관한 것이다.
기존 이차 전지와 부하 사이의 전력 경로에 삽입 된 스위칭 소자를 오프(off)하여, 상기 이차 전지를 보호하는 보호 회로가 알려져있다. (예를 들면, 특허 문헌1을참조).
도 1은 특허 문헌1에 개시된 보호 회로(12)의 구성을 나타내는 도면이다. 이차 전지(11)가 충전기(15)에 접속되는 경우, 제어 회로(14)는 스위칭 소자(13)의 게이트 전압을 스위칭 소자(13)의 온(on)전압으로한다. 이 때, 도 1에 도시 된 바와 같이, 백 게이트 접촉(contact)(21)의 전위는 드레인 전위로된다.
이차 전지(11)의 전압이 최고 설정 전압보다 높아지면, 제어 회로(14)는 스위칭 소자(13)의 게이트 전압을 오프(off) 전압으로한다. 이에 따라 충전 전류는 스위칭 소자(13) 및 기생 다이오드(26)의 다이오드(26B) 의해 차단되고, 이차 전지(11)가 부하(16)에 접속되면, 방전 전류는 다이오드(26B)를 통해 흐른다.
한편, 이차 전지(11)의 전압이 최저 설정 전압보다 낮아지면 제어 회로(14)는 스위칭 소자(13)의 게이트 전압을 오프(off) 전압으로하고, 백 게이트 접촉(contact)(21)의 전위를 드레인 전위에서 소스 전위로 전환한다. 이에 따라 방전 전류는 스위칭 소자(13) 및 기생 다이오드(26)의 다이오드(26A)에 의해 차단되고, 이차 전지(11)가 충전기(15)에 접속되면 충전 전류는 다이오드(26A)를 통해 흐른다.
제어 회로(14)는 전환 스위치 SW를 Vss단자 측 또는 Vm1단자 측에 전환하여 백 게이트 접촉(contact)(21)의 전위를 스위칭 소자(13)의 소스 또는 드레인과 같은 전위로 한다.
[특허 문헌 1] 특허 제4522384 호 공보
도 1에 나타난 회로는 충전 전류가 스위칭 소자(13)에 의해 차단 된 상태에서의 방전 전류는 부하(16)의 음극 측 단자, Vm1 단자, 전환 스위치 SW, BG 터미널, 백 게이트 접촉(contact)(21), 다이오드(26B), 이차 전지(11)의 음극 단자의 순서로 흐른다. 한편, 방전 전류가 스위칭 소자(13)에 의해 차단 된 상태에서의 충전 전류는 이차 전지(11)의 음극 단자, Vss 단자, 전환 스위치 SW, BG 터미널, 백 게이트 접촉(contact)(21), 다이오드(26A), 충전기(15)의 음극 단자의 순서로 흐른다.
그러나 온(on) 저항 값이 수mΩ의 FET (field effect transistor)에 의해 전환 스위치(SW)가 구성되면 전환 스위치(SW)는 단지 수mm2 의 칩 면적만이 필요하며, 회로 면적이 증가 할 수 있다. 왜냐하면 FET의 크기는 온(on)저항 값이 작아 질수록 커지는 때문이다.
따라서 본 발명의 일 실시예는 이차 전지 보호 회로의 회로 면적의 증대를 억제하는 것을 목적으로한다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따르면, 이차 전지와 부하 사이의 전력 경로에 삽입 된 MOS 트랜지스터를 제어하여 상기 이차 전지를 보호하는 이차 전지 보호 회로에 있어서, 상기 이차 전지와 상기 MOS 트랜지스터 사이에서 상기 전원 경로에 접속되는 제1 단자, 상기 부하와 상기 MOS 트랜지스터 사이에서 상기 전원 경로에 접속되는 제2 단자, 상기 MOS 트랜지스터의 게이트(gate)에 접속되는 제3단자, 상기 MOS 트랜지스터의 백 게이트(back gate)에 접속되는 제4단자, 상기 이차 전지의 이상을 검출하는 이상 검출 회로, 상기 이차 전지의 이상 검출 결과에 따라 스위치 제어 신호를 출력하는 제어 회로 및 상기 제어 회로의 출력에 따라 상기 MOS 트랜지스터의 게이트를 제어하는 게이트 제어 신호를 상기 제 3 단자에 출력시키고 상기 제어 회로의 출력에 따라 상기 MOS 트랜지스터의 백 게이트 전위를 제어하는 백 게이트 제어 신호를 상기 제4 단자에 출력하는 스위치 제어 회로를 포함하고, 상기 스위치 제어 회로는 상기 이차 전지의 이상 상태에 따라 상기 제4 단자와 상기 제1 단자를 접속하는 제1 스위치 및 상기 이차 전지의 이상 상태에 따라 상기 제4 단자와 상기 제2 단자를 접속하는 제 2 스위치를 포함하며, 상기 제4 단자와 상기 제1 단자가 상기 제1 스위치를 통해 접속 된 상태에서 상기 제4 단자와 상기 제1 단자 사이의 저항 값 또는 상기 제4 단자와 상기 제2 단자가 상기 제2 스위치를 통해 접속 된 상태에서 상기 제4 단자와 상기 제2 단자 사이의 저항 값은 상기 MOS 트랜지스터의 온(on) 저항값 보다 큰 이차 전지 보호 회로가 제공된다.
본 발명의 일 실시예에 따르면 이차 전지 보호 회로의 회로 면적의 증대를 억제할 수 있다.
도1은 인용 문헌 1에 개시된 보호 회로의 구성을 나타내는 개략도이다.
도2는 전지 팩의 제 1의 구성 예를 나타내는 도면이다.
도3은 전지 팩의 제 2의 구성 예를 나타내는 도면이다.
도4는 전지 팩의 제 3의 구성 예를 나타내는 도면이다.
이하, 본 발명의 실시 예를 도면에 따라 설명한다. 본 실시 예에서, 이차 전지와 부하 사이의 전력 경로에 삽입 된 MOS 트랜지스터의 소스와 드레인은 서로 유사한 구조를 갖고 있으며, 이하에서는 이들을 각각 소스 혹은 드레인이라고 지정한다. 따라서, MOS 트랜지스터에서 소스와 드레인의 호칭이 서로 치환되어도 좋다.
도 2는 전지 팩(100)의 제1예가 있는 전지 팩(100)의 구성 예를 나타내는 도면이다. 전지 팩(100)은 이차 전지(200) 및 이차 전지 보호 장치(110)를 내장하고 갖춘다.
이차 전지(200)는 충방전 가능한 전지의 일 예시이다. 이차 전지(200)는 양극 단자(5)(P + 단자)와 음극 단자(6)(P- 단자)에 접속 된 부하(130)에 전력을 공급할 수 있다. 이차 전지(200)는 양극 단자(5)와 음극 단자(6)에 접속된 충전기(150)에 의해 충전되는 것이 가능하다. 이차 전지(200)의 구체적인 예로서 리튬 이온 전지와 리튬 폴리머 전지 등이있다. 부하(130)는 전지 팩(100)을 내장할 수 있고, 외부에 추가하여 있을 수도 있다.
부하(130)는 전지 팩(100)의 이차 전지(200)를 전원으로 하는 부하의 일 예시이다. 부하(130)의 구체적인 예로서 휴대 가능한 휴대 단말 장치와 같은 전자 기기들 일 수 있다. 휴대 단말 장치의 구체적인 예로서 휴대 전화, 스마트 폰, 태블릿 컴퓨터, 게임기, TV, 음악이나 영상 플레이어, 카메라 등과 같은 전자 기기들 일 수 있다.
이차 전지 보호 장치(110)는 이차 전지(200)를 전원으로 동작하여, 이차 전지(200)의 충방전을 제어함으로써 이차 전지 (200)를 과방전 등으로부터 보호하는 이차 전지 보호 장치의 일 예시이다. 이차 전지 보호 장치(110)는 충방전 제어 회로(140), 전지 양극 접속 단자(3)(B + 단자), 전지 음극 접속 단자(4)(B- 단자), 양극 단자(5) 및 음극 단자(6)를 갖춘다.
충방전 제어 회로(140)는 이차 전지(200)의 충방전을 제어함으로써 이차 전지(200)를 과방전 등으로부터 보호하는 충방전 제어 회로의 일 예시이다. 충 방전 제어 회로(140)는 MOS(Metal Oxide Semiconductor) 트랜지스터(17), 이차 전지 보호 집적 회로(120), 저항(1), 커패시터(2) 및 저항(9)을 갖춘다.
전지 양극 접속 단자(3)는 이차 전지(200)의 양극(201)에 접속되는 단자의 일 예시이다. 전지 음극 접속 단자(4)는 이차 전지(200)의 음극(202)에 접속되는 단자의 일 예시이다. 양극 단자(5)는 부하(130) 또는 충전기(150)의 양극 단자에 접속되는 단자의 일 예시이다. 음극 단자(6)는 부하(130) 또는 충전기(150)의 음극 단자에 접속되는 단자의 일 예시이다.
전지 양극 접속 단자(3)와 양극 단자(5)는 양극측 전원 경로(8)를 통해 접속되고, 전지 음극 접속 단자(4)와 음극 단자(6)는 음극측 전원 경로(7)를 통해 접속된다. 양극측 전원 경로(8)는 전지 양극 접속 단자(3)와 양극 단자(5)사이의 충방전 전류 경로의 일 예시이며, 음극측 전원 경로(7)은 전기 음극 접속 단자(4)와 음극 단자(6)사이의 충방전 전류 경로의 일 예시이다.
이차 전지 보호 장치(110)는 MOS 트랜지스터(17)를 갖춘다. MOS 트랜지스터(17)는 제 1음극 접속점(7a) 및 제 2음극 접속점(7b) 사이에서 음극측 전원 경로(7)에 직렬로 삽입(inserted) 된 MOS 전계 효과 트랜지스터의 일 예시이다. MOS 트랜지스터(17)를 오프(off)함으로써, 이차 전지(200)의 충전 전류 또는 방전 전류가 흐르는 음극측 전원 경로(7)가 차단된다. MOS 트랜지스터(17)는 N-채널 형 MOS 트랜지스터의 일 예시이다.
이차 전지 보호 장치(110)는 이차 전지 보호 집적 회로(120)를 갖춘다. 이차 전지 보호 집적 회로 (120)는 이차 전지(200)를 전원으로 동작하며, 이차 전지(200)의 충방전을 제어함으로써 이차 전지(200)를 과전류 등으로부터 보호하는 이차 전지 보호 회로의 일 예시이다. 이차 전지 보호 집적 회로(120)는 이차 전지(200)를 전원으로 동작하며, 이차 전지(200)를 보호한다.
이차 전지 보호 집적 회로(120)는, 예를 들면, 전원 단자(91), 접지 단자(92), 게이트 제어 단자(93), 바이어스(bias) 출력 단자(94) 및 검출 단자(95)를 갖춘 보호 IC (Integrated Circuit)의 일 예시이다.
전원 단자(91)는 제1양극 접속점(8a) 및 전지 양극 접속 단자(3)를 통해 이차 전지(200)의 양극(201)에 접속되는 양극 측 전원 단자이며, VDD 단자라고 할 수 있다. 전원 단자(91)는, 예를 들면, 양극측 전원 경로(8)에 일단이 접속되는 저항(1)의 반대 단과 음극측 전원 경로(7)에 일단이 접속되는 커패시터(2)의 반대단의 접속점에 접속된다. 커패시터(2)의 일 단은 전지 음극 접속 단자(4)와 MOS 트랜지스터(17) 사이의 음극측 전원 경로(7)와 접속된다.
접지 단자(92)는 제 1음극 접속점(7a) 및 전지 음극 접속 단자(4)를 통해 이차 전지(200)의 음극(202)에 접속되는 음극 측 전원 단자이며, VSS 단자라고 할 수 있다. 접지 단자(92)는 전지 음극 접속 단자(4)와 MOS 트랜지스터(17) 사이의 제 1음극 접속점(7a)에서 음극측 전원 경로(7)에 접속된다. 접지 단자(92)는 전지 측(side) 단자의 일 예시이다.
게이트 제어 단자(93)는 MOS 트랜지스터(17)의 게이트(G)에 접속되고, MOS 트랜지스터(17)의 게이트(G)를 제어하는 제어 신호를 출력하는 단자이다. 게이트 제어 단자(93)는 제 3 단자의 일 예시이다.
바이어스(bias) 출력 단자(94)는 MOS 트랜지스터(17)의 백 게이트(BG)에 접속되고, 백 게이트(BG)의 전위을 결정하기 위한 단자이다. 바이어스 출력 단자(94)는 제 4단자의 일 예시이다.
검출 단자(95)는 부하(130)의 그라운드(ground) 측 단자에 접속되는 음극 단자(6)에 접속되는 단자이며, V- 단자라고 할 수 있다. 검출 단자(95)는 음극 단자(6)와 MOS 트랜지스터(17) 사이의 제2 음극 접속점(7b)에서 음극측 전원 경로(7)에 저항(9)을 통해 접속된다. 검출 단자(95)는 제 2단자의 일 예시이다.
이차 전지 보호 집적 회로(120)는 MOS 트랜지스터(17)를 제어함으로써 이차 전지(200) 보호 동작을 실시한다. 이차 전지 보호 집적 회로(120)는 제1이상 검출 회로(22), 제2이상 검출 회로(23), 스위치(41 ~ 46), 저항 소자(31 ~ 34) 및 제어 회로(98)를 갖춘다.
제1이상 검출 회로(22) 및 제2이상 검출 회로(23)는 이차 전지(200)의 충전 또는 방전의 이상을 검출하는 수단이며, 예를 들면, 각각의 회로는 그 이상을 검출하는 비교기(comparator)를 가진다.
제어 회로(98)는 제1이상 검출 회로(22)와 제2이상 검출 회로(23)의 적어도 하나의 회로에 의한 이상 검출 결과에 따라 스위치 제어 회로(40)를 제어하는 스위치 제어 신호를 출력하고, 스위치 제어 회로(40)를 통해 MOS 트랜지스터(17)의 온/오프(on/off)를 제어한다. 제어 회로(98)는, 예를 들면, 이차 전지(200)의 충전 또는 방전의 이상을 검출하는 비교기(comparator)의 출력을 지연 회로를 통해 래치(latch)한다. 제어 회로(98)는, 예를 들면, 논리 회로로 구성된다. 도 2에서 스위치 제어 회로(40)는 스위치(41 ~ 45)과 저항 소자(31 ~ 34)를 포함한다.
스위치(41) 및 저항 소자(31)는 바이어스 출력 단자(94)와 접지 단자(92)를 이차 전지 보호 집적 회로(120) 내에서 연결하는 전류 경로에 직렬로 삽입(inserted)되어있다. 스위치(42) 및 저항 소자(32)는 바이어스 출력 단자(94)와 검출 단자(95)를 이차 전지 보호 집적 회로(120) 내에서 연결하는 전류 경로에 직렬로 삽입(inserted)되어있다. 바이어스 출력 단자(94)는 스위치(41) 및 스위치(42) 사이의 전류 경로에 이차 전지 보호 집적 회로(120) 내에서 접속되어있다.
스위치(43) 및 저항 소자(33)는 게이트 제어 단자(93)와 접지 단자(92)를 이차 전지 보호 집적 회로(120) 내에서 연결하는 전류 경로에 직렬로 삽입(inserted)되어있다. 스위치(44) 및 저항 소자(34)는 게이트 제어 단자(93)와 검출 단자(95)를 이차 전지 보호 집적 회로(120) 내에서 연결하는 전류 경로에 직렬로 삽입(inserted)되어있다. 게이트 제어 단자(93)는 스위치(43) 및 스위치(44) 사이의 전류 경로에 접속되고, 또한 이차 전지 보호 집적 회로(120) 내에서 스위치(45)를 통해 전원 단자(91)의 전위에 이차 전지 보호 집적 회로(120) 내에서 접속되어있다.
스위치(46)는 검출 단자(95) 및 전원 단자(91)를 이차 전지 보호 집적 회로(120) 내에서 연결하는 전류 경로에 직렬로 삽입(inserted)되어있다. 스위치(46)가 온(on) 될 때, 검출 단자(95)는 전원 단자(91)의 전위에 맞춰 풀업(pulled up)된다.
제1이상 검출 회로(22)는, 예를 들면, 전원 단자(91)와 접지 단자(92)사이의 전압을 검출하여 이차 전지(200)의 전지 전압(셀 전압, cell voltage)을 감시한다.
제1이상 검출 회로(22)는 소정의 과충전 검출 전압(Vdet1) 이상의 셀 전압(cell voltage)을 비교기를 통해 검출함으로써, 이차 전지(200)의 과충전이 검출되면서, 과충전 검출 신호를 출력한다. 이차 전지(200)의 과충전은 이차 전지(200)가 과도하게 충전 된 이상 상태(이차 전지(200)의 충전 이상 상태의 일 예시)를 나타낸다.
제 1 이상 검출 회로(22)는 소정의 과방전 검출 전압(Vdet2) 이하의 셀 전압(cell voltage)을 비교기를 통해 검출함으로써, 이차 전지(200)의 과방전이 검출되면서, 과방전 검출 신호를 출력한다. 이차 전지(200)의 과방전은 이차 전지(200)가 과도하게 방전 된 이상 상태(이차 전지(200)의 방전 이상 상태의 일 예시)를 나타낸다.
제 2이상 검출 회로(23)는, 예를 들면, 감지 단자(95)와 접지 단자(92) 사이의 전압을 검출하여 음극 단자(6)와 전지 음극 접속 단자(4) 사이의 전압(센스 전압, sense voltage)을 감시한다.
제 2이상 검출 회로(23)는 MOS 트랜지스터(17)의 온(on) 상태에서 소정의 방전 과전류 검출 전압(Vdet3) 이상의 센스 전압(sense voltage)을 비교기를 통해 검출함으로써, 이차 전지(200)의 방전 과전류가 검출되면서, 방전 과전류 검출 신호를 출력한다. 이차 전지(200)의 방전 과전류는 이차 전지(200)를 방전하는 방향으로 과도한 방전 전류가 흐르는 이상 상태(이차 전지(200)의 방전 이상 상태의 일 예시)를 나타낸다.
제 2이상 검출 회로(23)는 MOS 트랜지스터(17)의 온(on) 상태에서 소정의 충전 과전류 검출 전압(Vdet4) 이하의 센스 전압(sense voltage)을 비교기를 통해 검출함으로써, 이차 전지(200)의 충전 과전류가 검출되면서, 충전 과전류 검출 신호를 출력한다. 이차 전지(200)의 충전 과전류는 이차 전지(200)를 충전하는 방향으로 과도한 충전 전류가 흐르는 이상 상태(이차 전지(200)의 충전 이상 상태의 일 예시)를 나타낸다.
제어 회로(98)는 이차 전지(200)의 충전 이상 상태 및 방전 이상 상태가 제1이상 검출 회로(22) 및 제2이상 검출 회로(23)에 의해 감지되지 않으면, 스위치 제어 신호를 출력하여, 스위치(41)를 온(on), 스위치(42)를 오프(off), 스위치(43)를 오프(off), 스위치(44)를 오프(off), 스위치(45)를 온(on), 스위치(46)를 오프(off)시킨다. 이때, 제어 회로(98)는 스위치(45)와 MOS 트랜지스터(17)을 온(on)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(40)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 바이어스 출력 단자(94)를 검출 단자(95)와 접속하지 않고 접지 단자(92)와 이차 전지 보호 집적 회로(120) 내에서 접속시킨다.
즉, 제어 회로(98)는 이차 전지(200)의 충전 이상 상태 및 방전 이상 상태가 제1이상 검출 회로(22) 및 제2이상 검출 회로(23)에 의해 검출되지 않는 경우, MOS 트랜지스터(17)을 온(on)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(40)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 접지 단자(92)의 전위의 백 게이트 제어 신호를 스위치 제어 회로(40)를 통해 바이어스 출력 단자(94)에서 출력시킨다. 따라서 MOS 트랜지스터(17)는 온(on)되고, 또한, MOS 트랜지스터(17)의 백 게이트(BG)는 스위치(41) 및 접지 단자(92)를 통해 MOS 트랜지스터(17)의 드레인 (D)과 접속된다.
게이트 제어 신호는 MOS 트랜지스터(17)의 게이트(gate)를 제어한다. 백 게이트 제어 신호는 백 게이트(BG)의 전위를 제어한다. 백 게이트 제어 신호에 의해 백 게이트(BG)의 전위는 고정된다.
따라서, 이차 전지(200)를 충전하는 방향으로 흐르는 충전 전류는 충전기(150)가 접속되면 온(on) 상태의 MOS 트랜지스터(17)를 통해 흐른다. 한편, 이차 전지(200)를 방전하는 방향으로 흐르는 방전 전류는 부하(130)가 접속되면 온(on) 상태의 MOS 트랜지스터(17)를 통해 흐른다.
한편, 제어 회로(98)는 이차 전지(200)의 충전 이상 상태가 제1의 이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, 스위치 제어 신호를 출력하여 스위치(41)를 오프(off), 스위치(42)를 온(on), 스위치(43)를 오프(off), 스위치(44)를 온(on), 스위치(45)를 오프(off)시킨다. 이때, 제어 회로(98)는 MOS 트랜지스터(17)를 오프(off)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(40)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 바이어스 출력 단자(94)를 접지 단자(92)와 접속하지 않고 검출 단자(95)와 이차 전지 보호 집적 회로(120) 내에서 접속시킨다.
즉, 제어 회로(98)는 이차 전지(200)의 충전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, MOS 트랜지스터(17)를 오프(off)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(40)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 검출 단자(95)의 전위의 백 게이트 제어 신호를 스위치 제어 회로(40)를 통해 바이어스 출력 단자(94)에서 출력시킨다. 따라서 MOS 트랜지스터(17)는 오프(off)되고, 또한, MOS 트랜지스터(17)의 백 게이트(BG)는 스위치(42) 및 검출 단자(95)를 통해 MOS 트랜지스터(17)의 소스(S)와 접속된다.
따라서, 이차 전지(200)의 충전 이상 상태에서 이차 전지(200)를 충전하는 방향으로 흐르는 충전 전류는 충전기(150)가 접속 되어도 오프(off) 상태의 MOS 트랜지스터 (17) 및 기생 다이오드(18)에 의해 차단된다. 한편, 이차 전지(200)의 충전 이상 상태에서 이차 전지(200)를 방전하는 방향으로 흐르는 방전 전류는 부하(130)가 접속되면 음극 단자(6), 저항(9), 검출 단자(95), 저항 소자(32), 스위치(42), 바이어스 출력 단자(94), 백 게이트(BG), 기생 다이오드(18) 전지 음극 접속 단자(4)의 순서로 흐른다. 기생 다이오드(18)는 MOS 트랜지스터(17)의 백 게이트(BG)와 드레인(D)사이에 형성된다.
여기서, 이차 전지(200)의 충전 이상 상태에서의 방전 전류의 전류 값은 스위치(42)의 온(on)저항, 저항 소자(32) 및 저항(9)에 의해 제한된다. 그러나 MOS 트랜지스터(17)의 온(on)저항 값보다 제 1 제어 라인 (구체적으로는, 바이어스 출력 단자(94)와 검출 단자(95) 사이의 전류 경로)의 임피던스를 높여 칩 면적의 증대를 억제 할 수 있다. 또한, 스위치(42)를 구동하기 위한 드라이버 회로를 쉽게 설계 할 수 있게 된다. 예를 들면, MOS 트랜지스터(17)의 수 mΩ정도의 온(on)저항 값보다 큰 수 kΩ정도의 온(on)저항 값을 갖는 FET(field effect transistor)에 의해 스위치(42)가 구성 됨으로써, 스위치(42)의 구현에 필요한 칩 면적을 0.1mm2 정도로 억제 할 수 있다.
따라서, 이차 전지 보호 집적 회로(120)에서 바이어스 출력 단자(94)와 검출 단자(95)가 스위치(42)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 검출 단자(95) 사이의 저항 값은 MOS 트랜지스터(17)의 온(on)저항 값보다 크다. 따라서, 이차 전지 보호 집적 회로(120)의 회로 면적의 증대를 억제 할 수 있다.
또한, 저항 소자(32)가 바이어스 출력 단자(94)와 검출 단자(95) 사이의 전류 경로에 직렬로 삽입(inserted)되어있다. 따라서, 바이어스 출력 단자(94)와 검출 단자(95)가 스위치(42)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 검출 단자(95) 사이의 저항 값을 크게 설정하는 것이 저항 소자(32)의 저항 값에 의해 용이하게 된다.
또한, 제어 회로(98)는 이차 전지(200)의 과충전이 제1이상 검출 회로(22)에 의해 검출되는 경우, 스위치(46)를 온(on)시킬수 있다. 따라서, 과충전 상태의 이차 전지(200)는 충전 전원 단자(91), 온(on)상태의 스위치(46), 저항 소자(32), 온(on)상태의 스위치(42), 바이어스 출력 단자(94), 백 게이트(BG), 기생 다이오드(18)를 통해 전지 음극 접속 단자(4)에 방전된다. 따라서, 이차 전지(200)를 과충전 상태에서 신속하게 벗어날 수 있게 된다. 또한, 스위치(46)는 이차 전지(200)의 과충전이 검출되는 경우, 이차 전지(200)의 전하를 검출 단자(95)에 방전시키는 방전 회로의 일 예시이다.
한편, 제어 회로(98)는 이차 전지(200)의 방전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, 스위치 제어 신호를 출력하여 스위치(41)를 온(on), 스위치(42)를 오프(off), 스위치(43)를 온(on), 스위치(44)를 오프(off), 스위치(45)를 오프(off)시킨다. 이때, 제어 회로(98)는 MOS 트랜지스터(17)를 오프(off)시키는 논리(logic)의 제어 신호를 스위치 제어 회로(40)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 바이어스 출력 단자(94)를 검출 단자(95)와 접속시키지 않고 접지 단자(92)와 이차 전지 보호 집적 회로(120) 내에서 접속시킨다.
즉, 제어 회로(98)는 이차 전지(200)의 방전 이상 상태가 제1이상 검출 회로(22) 또는 제2 이상 검출 회로(23)에 의해 검출되는 경우, MOS 트랜지스터(17)를 오프(off)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(40)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 접지 단자(92)의 전위의 백 게이트 제어 신호를 바이어스 출력 단자(94)에서 출력시킨다. 따라서 MOS 트랜지스터(17)는 오프(off)되고, 또한, MOS 트랜지스터(17)의 백 게이트(BG)는 스위치(41) 및 접지 단자(92)를 통해 MOS 트랜지스터(17)의 드레인(D)과 접속된다.
따라서, 이차 전지(200)의 방전 이상 상태에서 이차 전지(200)를 방전하는 방향으로 흐르는 방전 전류는 부하(130)가 접속 되어도 오프(off) 상태의 MOS 트랜지스터(17) 및 기생 다이오드(19)에 의해 차단된다. 한편, 이차 전지(200)의 방전 이상 상태에서 이차 전지(200)를 충전하는 방향으로 흐르는 충전 전류는 충전기(150)가 접속되면 전지 음극 접속 단자(4), 접지 단자(92), 저항 소자(31) 스위치(41), 바이어스 출력 단자(94), 백 게이트(BG), 기생 다이오드(19), 음극 단자(6)의 순서로 흐른다. 기생 다이오드(19)는 MOS 트랜지스터 (17)의 백 게이트(BG)와 소스(S)사이에 형성된다.
여기서, 이차 전지(200)의 방전 이상 상태에서의 충전 전류의 전류 값은 스위치(41)의 온(on)저항 및 저항 소자(31)에 의해 제한된다. 그러나 MOS 트랜지스터(17)의 온(on)저항 값보다 제 2 제어 라인 (구체적으로는 바이어스 출력 단자(94)와 접지 단자(92) 사이의 전류 경로)의 임피던스를 높여 칩 면적의 증대를 억제 할 수 있다. 또한 스위치(41)를 구동하기 위한 드라이버 회로를 쉽게 설계 할 수 있게 된다. 예를 들면, MOS 트랜지스터(17)의 수 mΩ 정도의 온(on)저항 값보다 큰 수 kΩ 정도의 온(on)저항 값을 갖는 FET(field effect transistor)에 의해 스위치(41)가 구성 됨으로써, 스위치(41)의 구현에 필요한 칩 면적을 0.1mm2 정도로 억제 할 수 있다.
따라서, 이차 전지 보호 집적 회로(120)에서 바이어스 출력 단자(94)와 접지 단자(92)와 스위치(41)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 접지 단자(92) 사이의 저항 값은 MOS 트랜지스터(17)의 온(on)저항 값보다 크다. 따라서 이차 전지 보호 집적 회로(120)의 회로 면적의 증대를 억제 할 수있다.
또한 저항 소자(31)가 바이어스 출력 단자(94)와 접지 단자(92) 사이의 전류 경로에 직렬로 삽입(inserted)되어있다. 따라서 바이어스 출력 단자(94)와 접지 단자(92)와 스위치(41)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 접지 단자(92) 사이의 저항 값을 크게 설정하는 것이 저항 소자(31)의 저항 값에 의해 용이하게 된다.
도 3은 전지 팩(101)의 제2예가 있는 전지 팩(101)의 구성 예를 나타내는 도면이다. 도 2와 동일한 구성 및 효과에 대한 설명은 도 2에 대한 위의 설명을 원용하고, 생략 또는 간소화한다. 도 3의 구성은 양극측 전원 경로(8)에 직렬로 삽입(inserted) 된 P채널 형 MOS 트랜지스터로 이차 전지를 보호한다는 점에서 도 2의 구성과 다르다.
전지 팩(101)은 이차 전지(200) 및 이차 전지 보호 장치(111)를 내장하고 갖춘다. 이차 전지 보호 장치(111)는 이차 전지 (200)를 전원으로 동작하며, 이차 전지(200)의 충방전을 제어함으로써 이차 전지(200)를 과방전 등으로부터 보호하는 이차 전지 보호 장치의 일 예시이다. 이차 전지 보호 장치(111)는 충방전 제어 회로(141)와 전지 양극 접속 단자(3)(B + 단자), 전지 음극 접속 단자(4)(B- 단자), 양극 단자(5) 및 음극 단자(6)를 포함한다. 충방전 제어 회로(141)는 MOS 트랜지스터(57), 이차 전지 보호 집적 회로(121), 저항(1), 커패시터(2) 및 저항(10)을 갖춘다.
이차 전지 보호 장치(111)는 MOS 트랜지스터(57)를 갖춘다. MOS 트랜지스터(57)는 제1 양극 접속점(8a) 및 제2 양극 접속점(8b) 사이에서 양극측 전원 경로(8)에 직렬로 삽입(inserted) 된 MOS 전계 효과 트랜지스터의 일 예시이다. MOS 트랜지스터(57)를 오프(off)함으로써, 이차 전지(200)의 충전 전류 또는 방전 전류가 흐르는 양극측 전원 경로(8)가 차단된다. MOS 트랜지스터(57)는 P채널 형 MOS 트랜지스터의 일 예시이다.
이차 전지 보호 집적 회로(121)는, 예를 들면, 전원 단자(91), 접지 단자(92), 게이트 제어 단자(93), 바이어스(bias) 출력 단자(94) 및 검출 단자(96)를 갖춘 IC(Integrated Circuit)의 일 예시이다.
검출 단자(96)는 부하(130)의 양극 단자에 접속되는 양극 단자(5)에 접속되는 단자이며, V + 단자라고 할 수 있다. 검출 단자(96)는 양극 단자(5)와 MOS 트랜지스터(57) 사이의 제2양극 접속점(8b)에서 양극측 전원 경로(8)에 저항(10)을 통해 접속된다. 검출 단자(96)는 제 2단자의 일 예시이다.
이차 전지 보호 집적 회로(121)는 MOS 트랜지스터(57)를 제어함으로써 이차 전지(200) 보호 동작을 실시한다. 이차 전지 보호 집적 회로(121)는 제1 이상 검출 회로(22), 제2이상 검출 회로(23), 스위치(61 ~ 65), 저항 소자(51 ~ 54) 및 제어 회로(98)를 갖춘다.
제어 회로(98)는 제1이상 검출 회로(22)와 제2이상 검출 회로(23)의 적어도 하나의 회로에 의한 이상 검출 결과에 따라 스위치 제어 회로(60)를 제어하는 스위치 제어 신호를 출력하고, 스위치 제어 회로(60)를 통해(by) MOS 트랜지스터(57)의 온 또는 오프(on or off)를 제어한다. 제어 회로(98)는, 예를 들면, 이차 전지(200)의 충전 또는 방전의 이상을 검출하는 비교기(comparator)의 출력을 지연 회로를 통해 래치(latch)한다. 제어 회로(98)는, 예를 들면, 논리 회로로 구성된다. 도 3에서 스위치 제어 회로(60)는 스위치(61 ~ 65)과 저항 소자(51 ~ 54)를 포함한다.
스위치(61) 및 저항 소자(51)는 바이어스 출력 단자(94)와 전원 단자(91)를 이차 전지 보호 집적 회로(121) 내에서 연결하는 전류 경로에 직렬로 삽입(inserted)되어있다. 스위치(62) 및 저항 소자(52)는 바이어스 출력 단자(94)와 검출 단자(96)를 이차 전지 보호 집적 회로(121) 내에서 연결하는 전류 경로에 직렬로 삽입(inserted)되어있다. 바이어스 출력 단자(94)는 스위치(61) 및 스위치(62) 사이의 전류 경로에 이차 전지 보호 집적 회로(121) 내에서 접속되어있다.
스위치(63) 및 저항 소자(53)는 게이트 제어 단자(93)와 전원 단자(91)를 이차 전지 보호 집적 회로(121) 내에서 연결하는 전류 경로에 직렬로 삽입(inserted)되어있다. 스위치(64) 및 저항 소자(54)는 게이트 제어 단자(93)와 검출 단자(96)를 이차 전지 보호 집적 회로(121) 내에서 연결하는 전류 경로에 직렬로 삽입(inseted)되어있다. 게이트 제어 단자(93)는 스위치(63) 및 스위치(64) 사이의 전류 경로에 이차 전지 보호 집적 회로(121) 내에서 접속되고, 또한 스위치(65)를 통해 접지 단자(92)의 전위에 이차 전지 보호 집적 회로(121) 내에서 접속되어있다.
제1이상 검출 회로(22)는 도 2의 경우와 마찬가지로 전원 단자(91)와 접지 단자(92) 사이의 전압을 감지하여 이차 전지(200)의 과충전 또는 과방전을 검출한다.
제2이상 검출 회로(23)는, 예를 들면, 검출 단자(96)와 전원 단자(91) 사이의 전압을 검출하여 도 2의 경우와 마찬가지로, 이차 전지(200)의 방전 과전류 또는 충전 과전류를 검출한다.
제어 회로(98)는 이차 전지(200)의 충전 이상 상태 및 방전 이상 상태가 제1이상 검출 회로(22) 및 제2이상 검출 회로(23)에 의해 검출되지 않으면, 스위치 제어 신호를 출력하여, 스위치(61)를 온(on), 스위치(62)를 오프(off), 스위치(63)를 오프(off), 스위치(64)를 오프(off), 스위치(65)를 온(on)시킨다. 이때, 제어 회로(98)는 스위치(65)와 MOS 트랜지스터(57)를 온(on)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 바이어스 출력 단자(94)를 검출 단자(96)와 접속하지 않고 전원 단자(91)와 이차 전지 보호 집적 회로(121) 내에서 접속시킨다.
즉, 제어 회로(98)는 이차 전지(200)의 충전 이상 상태 및 방전 이상 상태가 제1이상 검출 회로(22) 및 제2이상 검출 회로(23)에 의해 검출되지 않는 경우, MOS 트랜지스터(57)를 온(on)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 전원 단자(91)의 전위의 백 게이트 제어 신호를 스위치 제어 회로(60)를 통해 바이어스 출력 단자(94)에서 출력시킨다. 따라서 MOS 트랜지스터(57)는 온(on)되고, 또한, MOS 트랜지스터(57)의 백 게이트(BG)는 스위치(61) 및 전원 단자(91)를 통해 MOS 트랜지스터(57)의 드레인(D)과 접속된다.
따라서, 이차 전지(200)를 충전하는 방향으로 흐르는 충전 전류는 충전기(150)가 접속되면 온(on)상태의 MOS 트랜지스터(57)를 통해 흐른다. 한편, 이차 전지(200)를 방전하는 방향으로 흐르는 방전 전류는 부하(130)가 접속되면 온(on)상태의 MOS 트랜지스터(57)를 통해 흐른다.
한편, 제어 회로(98)는 이차 전지(200)의 충전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, 스위치 제어 신호를 출력하여 스위치(61)를 오프(off), 스위치(62)를 온(on), 스위치(63)를 오프(off), 스위치(64)를 온(on), 스위치 (65)를 오프(off)시킨다. 이때, 제어 회로(98)는 MOS 트랜지스터(57)를 오프(off)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 바이어스 출력 단자(94)를 전원 단자(91)와 접속하지 않고 검출 단자(96)와 이차 전지 보호 집적 회로(121) 내에서 접속시킨다.
즉, 제어 회로(98)는 이차 전지(200)의 충전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, MOS 트랜지스터(57)를 오프(off)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 검출 단자(96)의 전위의 백 게이트 제어 신호를 스위치 제어 회로(60)를 통해 바이어스 출력 단자(94)에서 출력시킨다. 따라서 MOS 트랜지스터(57)는 오프(off)되고, 또한, MOS 트랜지스터(57)의 백 게이트(BG)는 스위치(62) 및 검출 단자(96)를 통해 MOS 트랜지스터(57)의 소스(S)와 접속된다.
따라서, 이차 전지(200)의 충전 이상 상태에서 이차 전지(200)를 충전하는 방향으로 흐르는 충전 전류는 충전기(150)가 접속 되어도 오프(off) 상태의 MOS 트랜지스터(57) 및 기생 다이오드(59)에 의해 차단된다. 한편, 이차 전지(200)의 충전 이상 상태에서 이차 전지(200)를 방전하는 방향으로 흐르는 방전 전류는 부하(130)가 접속되면 전지 양극 접속 단자(3), 기생 다이오드(59), 백 게이트(BG), 바이어스 출력 단자(94), 스위치(62), 저항 소자(52), 검출 단자(96), 저항(10), 양극 단자(5)의 순서로 흐른다. 기생 다이오드(59)는 MOS 트랜지스터(57)의 백 게이트(BG)와 드레인(D)사이에 형성된다.
여기서, 이차 전지(200)의 충전 이상 상태에서의 방전 전류의 전류 값은 스위치(62)의 온(on)저항, 저항 소자(52) 및 저항(10)에 의해 제한된다. 그러나 MOS 트랜지스터(57)의 온(on)저항 값보다 제 3의 제어 라인 (구체적으로는 바이어스 출력 단자(94)와 검출 단자(96) 사이의 전류 경로)의 임피던스를 높여 칩 면적의 증대를 억제 할 수 있다.
또한 스위치(62)를 구동하기 위한 드라이버 회로를 쉽게 설계 할 수 있게 된다. 예를 들면, MOS 트랜지스터(57)의 수 mΩ정도의 온(on)저항 값보다 큰 수 kΩ정도의 온(on)저항 값을 갖는 FET(field effect transistor)에 의해 스위치(62)가 구성 됨으로써, 스위치(62)의 구현에 필요한 칩 면적을 0.1mm2 정도로 억제 할 수 있다.
따라서, 이차 전지 보호 집적 회로(121)에서 바이어스 출력 단자(94)와 검출 단자(96)와 스위치(62)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 검출 단자(96) 사이의 저항 값은 MOS 트랜지스터(57)의 온(on)저항 값보다 크다. 따라서, 이차 전지 보호 집적 회로(121)의 회로 면적의 증대를 억제 할 수 있다.
또한 저항 소자(52)가 바이어스 출력 단자(94)와 검출 단자(96) 사이의 전류 경로에 직렬로 삽입(inserted)되어있다. 따라서, 바이어스 출력 단자(94)와 검출 단자(96)가 스위치(62)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 검출 단자(96) 사이의 저항 값을 크게 설정하는 것이 저항 소자(52)의 저항 값에 의해 용이하게 된다.
한편, 제어 회로(98)는 이차 전지(200)의 방전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, 스위치 제어 신호를 출력하여 스위치(61)를 온(on), 스위치(62)를 오프(off), 스위치(63)를 온(on), 스위치(64)를 오프(off), 스위치(65)를 오프(off)시킨다. 이때, 제어 회로(98)는 MOS 트랜지스터(57)를 오프(off)시키는 논리(logic)의 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 바이어스 출력 단자(94)를 검출 단자(96)와 접속시키지 않고 전원 단자(91)와 이차 전지 보호 집적 회로(120) 내에서 접속시킨다.
즉, 제어 회로(98)는 이차 전지(200)의 방전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, MOS 트랜지스터(57)를 오프(off)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 전원 단자(91)의 전위의 백 게이트 제어 신호를 바이어스 출력 단자(94)에서 출력시킨다. 따라서, MOS 트랜지스터(57)는 오프(off)되고, 또한, MOS 트랜지스터(57)의 백 게이트(BG)는 스위치(61) 및 전원 단자(91)를 통해 MOS 트랜지스터(57)의 드레인(D)과 접속된다.
따라서, 이차 전지(200)의 방전 이상 상태에서 이차 전지(200)를 방전하는 방향으로 흐르는 방전 전류는 부하(130)가 접속 되어도 오프(off) 상태의 MOS 트랜지스터(57) 및 기생 다이오드(58)에 의해 차단된다. 한편, 이차 전지(200)의 방전 이상 상태에서 이차 전지(200)를 충전하는 방향으로 흐르는 충전 전류는 충전기(150)가 접속되면 양극 단자(5), 기생 다이오드(58), 백 게이트(BG), 바이어스 출력 단자(94), 스위치(61), 저항 소자(51), 전원 단자(91), 저항(1), 전지 양극 접속 단자(3)의 순서로 흐른다. 기생 다이오드(58)는 MOS 트랜지스터(57)의 백 게이트(BG)와 소스(S)사이에 형성된다.
여기서, 이차 전지(200)의 방전 이상 상태에서의 충전 전류의 전류 값은 스위치(61)의 온(on)저항, 저항 소자(51) 및 저항(1)에 의해 제한된다. 그러나 MOS 트랜지스터(57)의 온(on)저항 값보다 제4제어 라인 (구체적으로는 바이어스 출력 단자(94)와 전원 단자(91) 사이의 전류 경로)의 임피던스를 높여 칩 면적의 증대를 억제 할 수 있다. 또한 스위치(61)를 구동하기 위한 드라이버 회로를 쉽게 설계 할 수 있게 된다. 예를 들면, MOS 트랜지스터(57)의 수 mΩ정도의 온(on)저항 값보다 큰 수 kΩ정도의 온(on)저항 값을 갖는 FET(field effect transistor)에 의해 스위치(61)가 구성 됨으로써, 스위치(61)의 구현에 필요한 칩 면적을 0.1mm2 정도로 억제 할 수 있다.
따라서, 이차 전지 보호 집적 회로(121)에서 바이어스 출력 단자(94)와 전원 단자(91)와 스위치(61)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 전원 단자(91) 사이의 저항 값은 MOS 트랜지스터(57)의 온(on)저항 값보다 크다. 따라서, 이차 전지 보호 집적 회로(121)의 회로 면적의 증대를 억제 할 수 있다.
또한, 저항 소자(51)가 바이어스 출력 단자(94)와 전원 단자(91) 사이의 전류 경로에 직렬로 삽입(inserted)되어있다. 따라서 바이어스 출력 단자(94)와 전원 단자(91)와 스위치(61)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 전원 단자(91) 사이의 저항 값을 크게 설정하는 것이 저항 소자(51)의 저항 값에 의해 용이하게 된다.
도4는 전지 팩(102)의 제3예가 있는 전지 팩(102)의 구성 예를 나타내는 도면이다. 도2 및 도3과 동일한 구성 및 효과의 설명은 도2 및 도3에 대한 위의 설명을 원용하고, 생략 또는 간소화한다. 도4의 구성은 양극측 전원 경로(8)에 직렬로 삽입(inserted) 된 N채널 형 MOS 트랜지스터로 이차 전지를 보호한다는 점에서 도2 및 도3의 구성과 다르다.
전지 팩(102)은 이차 전지(200) 및 이차 전지 보호 장치(112)를 내장하고 갖춘다. 이차 전지 보호 장치(112)는 이차 전지(200)를 전원으로 동작하며, 이차 전지(200)의 충방전을 제어함으로써 이차 전지(200)를 방전 등으로부터 보호하는 이차 전지 보호 장치의 일 예시이다. 이차 전지 보호 장치(112)는 충방전 제어 회로(142), 전지 양극 접속 단자(3)(B + 단자), 전지 음극 접속 단자(4)(B- 단자), 양극 단자(5) 및 음극 단자(6)를 갖춘다. 충방전 제어 회로(142)는 MOS 트랜지스터(157), 이차 전지 보호 집적 회로(122), 저항(1), 커패시터(2) 및 저항(10)을 갖춘다.
이차 전지 보호 장치(112)는 MOS 트랜지스터(157)를 갖춘다. MOS 트랜지스터(157)는 제1양극 접속점(8a) 및 제2양극 접속점(8b) 사이에서 양극측 전원 경로(8)에 직렬로 삽입(inserted) 된 MOS 전계 효과 트랜지스터의 일 예시이다. MOS 트랜지스터(157)를 오프(off)함으로써, 이차 전지(200)의 충전 전류 또는 방전 전류가 흐르는 양극측 전원 경로(8)가 차단된다. MOS 트랜지스터(157)는 N채널 형 MOS 트랜지스터의 일 예시이다.
이차 전지 보호 집적 회로(122)는, 예를 들면, 전원 단자(91), 접지 단자(92), 게이트 제어 단자(93), 바이어스(bias) 출력 단자(94), 검출 단자(96) 및 용량 접속 단자(90,97,99)를 갖춘 IC(Integrated Circuit)의 일 예시이다. 용량 접속 단자(90,97,99)는 각각 Vout 단자, CN 단자, CP 단자라고 할 수 있다. 용량 접속 단자(99)와 용량 접속 단자(97)사이에 커패시터(25)가 접속되고, 용량 접속 단자(90)와 접지 단자(92) 사이에 커패시터 (24)가 접속된다.
이차 전지 보호 집적 회로(122)는 MOS 트랜지스터(157)를 제어함으로써 이차 전지(200) 보호 동작을 실시한다. 이차 전지 보호 집적 회로(122)는 제1이상 검출 회로(22), 제2이상 검출 회로(23), 스위치(61 ~ 64,67), 저항 소자(51 ~ 54), 승압 회로(28), 드라이버 회로(27) 및 제어 회로(98)를 갖춘다. 도4에서 스위치 제어 회로(60)는 스위치(61 ~ 64,67)와 저항 소자(51 ~ 54)를 포함한다.
승압 회로(28)는 캐패시터(25)와 커패시터(24)에 의해 전압을 승압하는 차지(charge) 펌프 회로이다. 승압 회로(28)는 전원 단자(91)와 접지 단자(92) 사이의 전압보다 승압 기능을 통해 높은 승압 전압을 드라이버 회로(27)의 전원 전압으로 공급한다.
도3의 경우, 제어 회로(98)는 스위치(65)를 온(on)시킴으로써, P채널 형의 MOS 트랜지스터(57)를 온(on)시키는 낮은 수준(low level)의 게이트 제어 신호를 출력한다. 이에 대해 도4의 경우, 제어 회로(98)는 스위치(67)를 온(on)시킴으로써 N채널 형의 MOS 트랜지스터(157)를 온(on)시키는 높은 수준(high level)(승압 회로(28)에 의해 승압 된 전압 레벨)의 게이트 제어 신호를 출력한다.
도4의 제어 회로(98)는 이차 전지(200)의 충전 이상 상태 및 방전 이상 상태가 제1이상 검출 회로(22) 및 제2이상 검출 회로(23)에 의해 검출되지 않으면 스위치 제어 신호를 출력하여, 스위치(61)를 온(on), 스위치(62)를 오프(off), 스위치(63)를 오프(off), 스위치(64)를 오프(off), 스위치 (67)를 온(on)시킨다. 이때, 제어 회로(98)는 MOS 트랜지스터(157)를 온(on)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 바이어스 출력 단자(94)를 검출 단자(96)와 접속하지 않고 전원 단자(91)와 이차 전지 보호 집적 회로(121) 내에서 접속시킨다.
즉, 제어 회로(98)는 이차 전지(200)의 충전 이상 상태 및 방전 이상 상태가 제1이상 검출 회로(22) 및 제2이상 검출 회로(23)에 의해 검출되지 않은 경우, 승압 회로(28)에 의해 승압 된 전압 레벨의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 전원 단자(91)의 전위의 백 게이트 제어 신호를 스위치 제어 회로(60)를 통해 바이어스 출력 단자(94)에서 출력시킨다. 따라서, MOS 트랜지스터(157)는 온(on)되고, 또한, MOS 트랜지스터(157)의 백 게이트(BG)는 스위치(61) 및 전원 단자(91)를 통해 MOS 트랜지스터(157)의 드레인(D)과 접속된다.
따라서, 이차 전지(200)를 충전하는 방향으로 흐르는 충전 전류는 충전기(150)가 접속되면 온(on)상태의 MOS 트랜지스터(157)를 통해 흐른다. 한편, 이차 전지(200)를 방전하는 방향으로 흐르는 방전 전류는 부하(130)가 접속되면 온(on)상태의 MOS 트랜지스터(157)를 통해 흐른다.
한편, 제어 회로(98)는 이차 전지(200)의 충전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, 스위치 제어 신호를 출력하여 스위치(61)를 온(on), 스위치(62)를 오프(off), 스위치(63)를 온(on), 스위치(64)를 오프(off), 스위치 (67)를 오프(off)시킨다. 이때, 제어 회로(98)는 MOS 트랜지스터(157)를 오프(off)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 바이어스 출력 단자(94)를 이차 전지 보호 집적 회로(122) 내에서 검출 단자(96)와 접속하지 않고 전원 단자(91)와 접속시킨다.
즉, 제어 회로(98)는 이차 전지(200)의 충전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, MOS 트랜지스터(157)를 오프(off)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 전원 단자(91)의 전위의 백 게이트 제어 신호를 스위치 제어 회로(60)를 통해 바이어스 출력 단자(94)에서 출력시킨다. 따라서 MOS 트랜지스터(157)는 오프(off)되고, 또한, MOS 트랜지스터(157)의 백 게이트(BG)는 스위치(61) 및 전원 단자(91)와 저항(1)을 통해 MOS 트랜지스터(157)의 드레인(D)과 접속된다.
따라서, 이차 전지(200)의 충전 이상 상태에서 이차 전지(200)를 충전하는 방향으로 흐르는 충전 전류는 충전기(150)가 접속 되어도 오프(off) 상태의 MOS 트랜지스터(157) 및 기생 다이오드(158)에 의해 차단된다. 한편, 이차 전지(200)의 충전 이상 상태에서 이차 전지(200)를 방전하는 방향으로 흐르는 방전 전류는 부하(130)가 접속되면 전지 양극 접속 단자(3), 저항(1), 전원 단자(91), 저항 소자(51), 스위치(61), 바이어스 출력 단자(94), 백 게이트(BG), 기생 다이오드(158), 양극 단자(5)의 순서로 흐른다. 기생 다이오드(158)는 MOS 트랜지스터(157)의 백 게이트(BG)와 소스(S)사이에 형성된다.
한편, 제어 회로(98)는 이차 전지(200)의 방전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, 스위치 제어 신호를 출력하여 스위치(61)를 오프(off), 스위치(62)를 온(on), 스위치(63)를 오프(off), 스위치(64)를 온(on), 스위치(67)를 오프(off)시킨다. 이때, 제어 회로(98)는 MOS 트랜지스터(157)를 오프(off)시키는 논리(logic)의 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 바이어스 출력 단자(94)를 이차 전지 보호 집적 회로(122) 내에서 전원 단자(91)와 접속시키지 않고 검출 단자(96)와 접속시킨다.
즉, 제어 회로(98)는 이차 전지(200)의 방전 이상 상태가 제1이상 검출 회로(22) 또는 제2이상 검출 회로(23)에 의해 검출되는 경우, MOS 트랜지스터(157)를 오프(off)시키는 논리(logic)의 게이트 제어 신호를 스위치 제어 회로(60)를 통해 게이트 제어 단자(93)에서 출력시키고, 또한, 검출 단자(96)의 전위의 백 게이트 제어 신호를 바이어스 출력 단자(94)에서 출력시킨다. 따라서, MOS 트랜지스터(157)는 오프(off)되고, 또한, MOS 트랜지스터(157)의 백 게이트(BG)는 스위치(62), 검출 단자(96) 및 저항(10)을 통해 MOS 트랜지스터(157)의 소스(S)와 접속된다.
따라서, 이차 전지(200)의 방전 이상 상태에서 이차 전지(200)를 방전하는 방향으로 흐르는 방전 전류는 부하(130)가 접속 되어도 오프(off) 상태의 MOS 트랜지스터(157) 및 기생 다이오드(159)에 의해 차단된다. 한편, 이차 전지(200)의 방전 이상 상태에서 이차 전지(200)를 충전하는 방향으로 흐르는 충전 전류는 충전기(150)가 접속되면 양극 단자(5), 저항(10), 검출 단자(96), 저항 소자(52), 스위치(62), 바이어스 출력 단자(94), 백 게이트(BG), 기생 다이오드(159), 전지 양극 접속 단자(3)의 순서로 흐른다. 기생 다이오드(159)는 MOS 트랜지스터(157)의 백 게이트(BG)와 소스(S)사이에 형성된다.
이차 전지 보호 집적 회로(122)에서 바이어스 출력 단자(94)와 검출 단자(96)와 스위치(62)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 검출 단자(96) 사이의 저항 값은 MOS 트랜지스터(157) 온(on)저항 값보다 크다. 바이어스 출력 단자(94), 전원 단자(91) 및 스위치(61)를 통해 접속 된 상태에서의 바이어스 출력 단자(94)와 전원 단자(91) 사이의 저항 값은 MOS 트랜지스터(157)의 온(on)저항 값보다 크다. 따라서 도3의 경우와 같이, 이차 전지 보호 집적 회로(122)의 회로 면적의 증대를 억제 할 수 있다.
이상에서, 이차 전지 보호 회로, 이차 전지 보호 장치 및 전지 팩을 실시 예에 의해 설명 하였지만, 본 발명은 상기 실시 예에 한정되는 것은 아니다. 다른 실시 형태의 일부 또는 전부의 조합 및 치환 등의 다양한 변형 및 개량이 본 발명의 범위 내에서 가능하다.
5: 양극 단자
6: 음극 단자
7: 음극측 전원 경로
8: 양극측 전원 경로
22: 제 1 이상 검출 회로
23: 제 2 이상 검출 회로
91: 전원 단자
92: 접지 단자
93: 게이트 제어 단자
94: 바이어스 출력 단자
95, 96: 검출 단자
98: 제어 회로
100, 101, 102, 103: 전지 팩
110, 111, 112, 113: 이차 전지 보호 장치
120, 121, 122, 123: 이차 전지 보호 집적 회로
200: 이차 전지

Claims (5)

  1. 이차 전지와 부하 사이의 전원 경로에 삽입 된 MOS 트랜지스터를 제어하여 상기 이차 전지를 보호하는 이차 전지 보호 회로에 있어서,
    상기 이차 전지와 상기 MOS 트랜지스터 사이에서 상기 전원 경로에 접속되는 제1 단자;
    상기 부하와 상기 MOS 트랜지스터 사이에서 상기 전원 경로에 접속되는 제2 단자;
    상기 MOS 트랜지스터의 게이트(gate)에 접속되는 제3 단자;
    상기 MOS 트랜지스터의 백 게이트(back gate)에 접속되는 제4 단자;
    상기 이차 전지의 이상을 검출하는 이상 검출 회로;
    상기 이차 전지의 이상 검출 결과에 따라 스위치 제어 신호를 출력하는 제어 회로; 및,
    상기 제어 회로의 출력에 따라 상기 MOS 트랜지스터의 게이트를 제어하는 게이트 제어 신호를 상기 제3 단자에 출력시키고 상기 제어 회로의 출력에 따라 상기 MOS 트랜지스터의 백 게이트 전위를 제어하는 백 게이트 제어 신호를 상기 제4 단자에 출력하는 스위치 제어 회로를 포함하며,
    상기 스위치 제어 회로는, 상기 이차 전지의 이상 상태에 따라 상기 제4 단자와 상기 제1 단자를 접속하는 제1 스위치; 및 상기 이차 전지의 이상 상태에 따라 상기 제4 단자와 상기 제2 단자를 접속하는 제2 스위치; 를 포함하며,
    상기 제4 단자와 상기 제1 단자가 상기 제1 스위치를 통해 접속 된 상태에서 상기 제4 단자와 상기 제1 단자 사이의 저항 값 또는 상기 제4 단자와 상기 제2 단자가 상기 제2 스위치를 통해 접속 된 상태에서 상기 제4 단자와 상기 제2 단자 사이의 저항 값은 상기 MOS 트랜지스터의 온(on)저항값 보다 큰 이차 전지 보호 회로.
  2. 제1항에 있어서,
    상기 제4 단자는, 상기 이차 전지의 충전 이상이 검출되는 경우, 상기 제2 단자에 접속되며, 상기 이차 전지의 방전 이상이 검출되는 경우, 상기 제1 단자에 접속되는 이차 전지 보호 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 이차 전지의 과충전이 검출되는 경우, 상기 이차 전지의 전하를 상기 제4 단자에 방전시키는 방전 회로를 더 포함하는 이차 전지 보호 회로.
  4. 제1항 또는 제2항에 있어서,
    상기 제4 단자는 상기 제1 단자 또는 상기 제2 단자와 저항 소자를 통해 접속되는 이차 전지 보호 회로.
  5. 집적화(integrated) 된, 제1항 또는 제2항의 이차 전지 보호 회로.
KR1020170086474A 2016-07-11 2017-07-07 이차전지 보호회로 KR102021364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016137100A JP6038377B1 (ja) 2016-07-11 2016-07-11 二次電池保護回路
JPJP-P-2016-137100 2016-07-11

Publications (2)

Publication Number Publication Date
KR20180006858A KR20180006858A (ko) 2018-01-19
KR102021364B1 true KR102021364B1 (ko) 2019-09-16

Family

ID=57483175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170086474A KR102021364B1 (ko) 2016-07-11 2017-07-07 이차전지 보호회로

Country Status (4)

Country Link
US (1) US10090690B2 (ko)
JP (1) JP6038377B1 (ko)
KR (1) KR102021364B1 (ko)
CN (1) CN107611936B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6577916B2 (ja) * 2016-07-11 2019-09-18 ミツミ電機株式会社 保護ｉｃ
JP6903456B2 (ja) * 2017-03-15 2021-07-14 エイブリック株式会社 充放電制御回路およびバッテリ装置
CN108768361A (zh) * 2018-07-18 2018-11-06 深圳市富满电子集团股份有限公司 用于锂电池保护的衬底切换电路
JP7309717B2 (ja) * 2018-08-03 2023-07-18 株式会社半導体エネルギー研究所 二次電池の異常検知システム
US11114705B2 (en) * 2018-11-21 2021-09-07 Honeywell International Inc. Current measurement and voltage control approach
JP6799269B2 (ja) * 2018-12-05 2020-12-16 ミツミ電機株式会社 二次電池保護回路及び電池パック
CN111446765A (zh) * 2018-12-28 2020-07-24 远景能源（江苏）有限公司 一种电池充放电装置以及可再充电电源
JP6614388B1 (ja) * 2019-05-31 2019-12-04 ミツミ電機株式会社 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
US11733747B2 (en) * 2020-05-07 2023-08-22 Google Llc Multi-battery support for wearables

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008029067A (ja) 2006-07-19 2008-02-07 Elm Technology Corp ２次電池用保護回路を有するバッテリーパック

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710920B2 (ja) * 1997-06-09 2005-10-26 株式会社リコー 充放電保護回路及びバッテリーパック
EP1320168A1 (en) * 2001-12-12 2003-06-18 Dialog Semiconductor GmbH Power switch for battery protection
EP1498998A1 (en) * 2003-07-16 2005-01-19 Dialog Semiconductor GmbH Protection switch with reverse voltage protection
KR20050057693A (ko) * 2003-12-10 2005-06-16 주식회사 케이이씨 충방전 보호 회로
JP2006108568A (ja) * 2004-10-08 2006-04-20 Sanyo Electric Co Ltd スイッチング素子およびそれを用いた保護回路
JP4522384B2 (ja) * 2005-08-01 2010-08-11 三洋電機株式会社 保護回路を有する組電池
CN1909325A (zh) * 2005-08-01 2007-02-07 三洋电机株式会社 具有保护电路的电池组
US7626360B2 (en) * 2006-08-11 2009-12-01 Cirrus Logic, Inc. Charge-pump biased battery protection circuit
JP5194412B2 (ja) * 2006-09-19 2013-05-08 株式会社リコー バックゲート電圧生成回路、４端子バックゲート切り替えｆｅｔ、該ｆｅｔを用いた充放電保護回路、該充放電保護回路を組み込んだバッテリーパックおよび該バッテリーパックを用いた電子機器
JP4844468B2 (ja) * 2007-05-08 2011-12-28 富士電機株式会社 二次電池保護装置及び半導体集積回路装置
JP5217468B2 (ja) * 2008-02-01 2013-06-19 株式会社リコー 二次電池保護用半導体装置および該二次電池保護用半導体装置を用いた電池パック、ならびに該電池パックを用いた電子機器
JP5706649B2 (ja) * 2010-09-08 2015-04-22 セイコーインスツル株式会社 充放電制御回路及びバッテリ装置
JP2012060762A (ja) * 2010-09-08 2012-03-22 Seiko Instruments Inc 充放電制御回路及びバッテリ装置
JP5851821B2 (ja) * 2011-03-13 2016-02-03 セイコーインスツル株式会社 充放電制御回路及びバッテリ装置
JP2014161186A (ja) * 2013-02-20 2014-09-04 Seiko Instruments Inc スイッチ回路、半導体装置及びバッテリ装置
KR20150098849A (ko) * 2014-02-21 2015-08-31 정덕영 배터리의 0v 배터리 충전방지 제어회로
CN105227166B (zh) * 2014-05-26 2018-06-26 中航（重庆）微电子有限公司 一种mos管背栅电压控制电路
JP6041031B1 (ja) * 2015-10-02 2016-12-07 ミツミ電機株式会社 二次電池保護集積回路、二次電池保護装置及び電池パック

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008029067A (ja) 2006-07-19 2008-02-07 Elm Technology Corp ２次電池用保護回路を有するバッテリーパック

Also Published As

Publication number Publication date
CN107611936B (zh) 2019-06-07
KR20180006858A (ko) 2018-01-19
CN107611936A (zh) 2018-01-19
US20180013299A1 (en) 2018-01-11
US10090690B2 (en) 2018-10-02
JP6038377B1 (ja) 2016-12-07
JP2018011388A (ja) 2018-01-18

Similar Documents

Publication Publication Date Title
KR102021364B1 (ko) 이차전지 보호회로
KR101987352B1 (ko) 이차전지 보호 집적 회로, 이차전지 보호 장치 및 전지팩
US10516276B2 (en) Secondary battery protecting integrated circuit, secondary battery protecting circuit, charge control circuit, and battery pack
US11646569B2 (en) Secondary battery protection circuit, secondary battery protection apparatus and battery pack
US10790679B2 (en) Battery protection circuit and device, battery pack, and battery protection method
CN106169782B (zh) 电池保护集成电路、电池保护装置以及电池组
KR102147864B1 (ko) 보호 ic 및 반도체 집적 회로
US10749358B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
KR101162792B1 (ko) 충방전 보호 회로 및 전원 장치
US20120056592A1 (en) Charge/discharge control circuit and battery device
JP6263908B2 (ja) 電池保護回路、電池保護装置及び電池パック、並びに電池保護方法
KR102240177B1 (ko) 전지 보호 회로, 전지 보호 장치 및 전지팩 및 전지 보호 방법
JP2020198773A (ja) 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
JP2017070204A (ja) 二次電池保護集積回路、二次電池保護装置及び電池パック
KR20220153500A (ko) 이차전지 보호 회로, 전지 팩, 전지 시스템 및 이차전지 보호 방법
JP2012060733A (ja) 充電装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant