CN105659699A - 电路布置、发光二极管组装以及用于激励光电组件的方法 - Google Patents

电路布置、发光二极管组装以及用于激励光电组件的方法 Download PDF

Info

Publication number
CN105659699A
CN105659699A CN201480058558.3A CN201480058558A CN105659699A CN 105659699 A CN105659699 A CN 105659699A CN 201480058558 A CN201480058558 A CN 201480058558A CN 105659699 A CN105659699 A CN 105659699A
Authority
CN
China
Prior art keywords
node
circuit arrangement
photodiode
circuit
time point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480058558.3A
Other languages
English (en)
Other versions
CN105659699B (zh
Inventor
H.哈尔布里特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105659699A publication Critical patent/CN105659699A/zh
Application granted granted Critical
Publication of CN105659699B publication Critical patent/CN105659699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/501Structural aspects
    • H04B10/502LED transmitters

Abstract

本发明涉及一种用于激励包括第一节点、第二节点、第三节点和第四节点的光电组件的电路布置。供电电压可以连接在所述第一节点与所述第四节点之间。所述第一节点连接到所述第二节点。光电组件可以被布置在所述第二节点与所述第三节点之间。用于切换所述第三节点与所述第四节点之间的通道的第一晶体管被布置在所述第三节点与所述第四节点之间。具有第一电阻器和线圈的串联电路被布置在所述第一节点与所述第三节点之间。

Description

电路布置、发光二极管组装以及用于激励光电组件的方法
技术领域
本发明涉及如专利权利要求1中要求保护的电路布置、如专利权利要求7中要求保护的发光二极管组装以及如专利权利要求10中要求保护的用于借助于电路布置激励光电组件的方法。
本专利申请要求德国专利申请102013221753.6的优先权,其公开内容被通过引用合并到此。
背景技术
用于激励光电组件(诸如发光二极管和半导体激光器)的电路布置是从相关的技术已知的。在脉冲操作光电组件的情况下,短的切换时间在很多应用情况下是想要的。在相关技术中,当激励发光二极管时,通常得到比可使用激光二极管实现的切换时间显著更长的切换时间。这特别是应用于高功率发光二极管和针对发射红外谱范围中的电磁辐射提供的发光二极管。这造成发光二极管的潜在应用领域上的限制。
发明内容
本发明的一个目的是提供一种用于激励光电组件的电路布置。经由具有权利要求1的特征的电路布置来实现该目的。本发明的附加目的是提供一种发光二极管组装。经由具有权利要求7的特征的发光二极管组装来实现该目的。本发明的附加目的是提供一种用于借助于电路布置激励光电组件的方法。经由具有权利要求10的特征的方法来实现该目的。在从属权利要求中提供各种改良。
一种用于激励光电组件的电路布置,具有第一节点、第二节点、第三节点和第四节点。供给电压可以被应用在所述第一节点与所述第四节点之间。所述第一节点连接到所述第二节点。光电组件可以被布置在所述第二节点与所述第三节点之间。第一晶体管被布置在所述第三节点与所述第四节点之间,以用于切换所述第三节点与所述第四节点之间的通道。包括第一电阻器和线圈的串联电路被布置在所述第一节点与所述第三节点之间。该电路布置可以被用于激励被布置在所述第二节点与所述第三节点之间的光电组件。所述光电组件可以例如是发光二极管。所述电路布置的所述第一晶体管可以被用于切换所述光电组件。当借助于所述电路布置的所述第一晶体管关断所述光电组件时,在短暂的时间段内保持电流流动通过所述第一节点与所述第三节点之间的所述串联电路的线圈,电流流动在所述光电组件的操作期间逆着电流方向流入所述光电组件中,并且在所述光电组件处实现有源区中的电荷载流子的减少。结果,有利地实现所述光电组件的光学关断时间的显著缩短。
在所述电路布置的一个实施例中,布置在所述第一节点与所述第三节点之间的所述串联电路包括第二晶体管。所述第二晶体管可以在所述第一晶体管导通并且布置在所述电路布置的所述第二节点与所述第三节点之间的所述光电组件因此被接通的同时被关断。所述电路布置的所述串联电路中的所述第二晶体管可以仅在关断所述光电组件之前不久被接通,以便使得用于使所述光电组件放电的通过所述串联电路的电流流动成为可能。有利地,经由所述电路布置的所述串联电路的电流流动在此情况下仅在短的时间段期间发生;因此,所述电路布置的能量消耗被减少。
在所述电路布置的一个实施例中,所述第二晶体管被设计为常断p通道场效应晶体管。有利地,在此情况下不必将控制信号应用到所述第二晶体管以便将所述第二晶体管保持在非导通状态下。
在所述电路布置的一个实施例中,所述第一晶体管被设计为常断n通道场效应晶体管。有利地,同样在此情况下,不必将控制信号应用到所述第一晶体管以便保持所述第一晶体管断开。
在所述电路布置的一个实施例中,所述第一节点经由由第二电阻器和电容器构成的并联电路连接到所述第二节点。由所述第二电阻器和所述电容器构成的所述并联电路实现电流的过度增加,所述电流在所述第一晶体管切换到导通状态之后流入到布置在所述电路布置的所述第二节点与所述第三节点之间的光电组件。结果,所述光电组件在所述第一晶体管切换为导通状态之后被更快地接通,由此有利地缩短借助于所述电路布置激励的所述光电组件的光学上升时间。
在所述电路布置的一个实施例中,所述电路布置包括驱动器电路,用于激励所述第一晶体管。所述驱动器电路可以例如被设计为FET驱动器电路。
发光二极管组装包括前面提到的种类的电路布置以及被布置在所述电路布置的所述第二节点与所述第三节点之间的发光二极管。有利地,可以借助于所述发光二极管组装的所述电路布置来切换该发光二极管组装的发光二极管。有利地,因此可以实现所述发光二极管的短的光学上升时间和下降时间。
在所述发光二极管组装的一个实施例中,所述发光二极管被设计为发射红外谱范围中的光。所述发光二极管可以例如被设计为高功率发光二极管并且被提供多于1A的电流流动。有利地,所述发光二极管组装由此适合于在针对半导体激光器另外保留的应用领域中使用。所述发光二极管组装因此提供更低的成本、更低的对人的伤害风险以及简化的光构形的优点。
在所述发光二极管组装的一个实施例中,保护二极管被布置在所述第二节点与所述第三节点之间,与所述发光二极管反并联。有利地,所述保护二极管可以保护所述发光二极管组装的发光二极管免受归因于静电放电的损坏。所述保护二极管也可以保护所述发光二极管组装的发光二极管免受归因于在关断的情况下从所述电路布置的所述串联电路的所述线圈流入所述发光二极管中的放电电流的损坏。
当使用前面提到的种类的电路布置时,用于借助于电路布置激励光电组件的方法是有用的,其中,布置在所述第一节点与所述第三节点之间的串联电路包括第二晶体管。在这点上,所述方法包括:用于在第一时间点接通所述第一晶体管的步骤;用于在所述第一时间点之后的第二时间点接通第二晶体管的步骤;以及用于在所述第二时间点之后的第三时间点关断所述第一晶体管的步骤。在所述第二晶体管在所述第二时间点接通之后,得到通过包括所述第一电阻器和所述线圈的所述电路布置的串联电路的电流流动。即使在所述第一晶体管在所述第三时间点关断之后,该电流流动仍然保持在一定时间内通过所述线圈。所保持的电流于是在与在操作期间流过所述光电组件的电流相反的方向上流入所述光电组件中,并且在所述光电组件中实现所述光电组件的有源区中的电荷载流子的减少。结果,有利地缩短所述光电组件的光学关断时间。
在所述方法的一个实施例中,在所述第二时间点与所述第三时间点之间存在是由所述线圈的电感和所述第一电阻器的电阻的商确定的时间常数的至少三倍的时间间隔。有利地,在所述第二晶体管关断之后在所述第二时间点在所述串联电路中得到的电流流动于是在所述第三时间点已经达到最大值,由此在所述第一晶体管在所述第三时间点关断之后实现所述光电组件的有源区的特别有效的放电。
在所述方法的一个具体实施例中,所述方法包括用于在所述第三时间点之后的第四时间点关断所述第二晶体管的附加步骤。有利地,通过在所述第四时间点关断所述第二晶体管,所述电路布置的能量消耗被减少。
附图说明
与有关于附图更详细地解释的示例性实施例的以下描述有关地,以上所描述的本发明的特性、特征和优点以及实现它们的方式将变得更清楚并且是明确地可理解的。提供以下的示意性的描绘:
图1示出用于激励光电组件的电路布置;
图2示出由发光二极管和保护二极管构成的并联电路;
图3示出脉冲轮廓示图;
图4示出切换速度示图;
图5示出附加的电路布置的部分;以及
图6示出切换示图。
具体实施方式
图1示出用于激励光电组件的电路布置100的部分地示意性的描绘。电路布置100例如适合于激励发光二极管。电路布置100特别是适合于要被激励的光电组件的脉冲操作。电路布置100适合于例如在用于电子数据传输的装置中使用以及在3D相机中使用。
电路布置100包括第一节点101、第二节点102、第三节点103、第四节点104、第五节点105和第六节点106。电路布置100的节点101、102、103、104、105、106是电路布置100的电路节点。
要被经由电路布置100激励的光电组件(例如发光二极管110)可以被布置在电路布置100的第二节点102与第三节点103之间。发光二极管110可以例如被设计为发射红外谱范围中的光。发光二极管110可以被设计为高功率发光二极管并且被设计用于多于1A的电流流动。例如,发光二极管110可以被设计用于2A的电流流动。
发光二极管110可以以如下这样的方式被布置在第二节点102与第三节点103之间:发光二极管110的阳极111连接到电路布置100的第二节点102,并且发光二极管110的阴极112连接到电路布置100的第三节点103。
供给电压140可以被应用在电路布置100的第一节点101与第四节点104之间。电路布置100的第四节点104可以被连接到接地接触130。供给电压140是正电的DC电压,并且被用于供给发光二极管110。
第一晶体管120被布置在电路布置100的第三节点103与第四节点104之间,以用于切换发光二极管110。第一晶体管120可以例如被设计为常断n通道场效应晶体管。优选地,第一晶体管120是具有短的切换时间的晶体管。
第一晶体管120的漏极接触121连接到电路布置100的第三节点103。第一晶体管120的源极接触122连接到电路布置100的第四节点104。第一晶体管120的栅极接触123连接到电路布置100的第六节点106。
导电通道124可以借助于在第六节点106处应用到第一晶体管120的栅极接触123的控制信号而在第一晶体管120的漏极接触121与源极接触122之间切换;因此,导电连接可以在电路布置100的第三节点103与第四节点104之间切换。如果第一晶体管120切换到导电状态,则通过发光二极管110的电流流动是可能的,并且发光二极管110被接通。如果第一晶体管120被切换非导电状态,则没有电流能够流过发光二极管110,并且发光二极管110被关断。如果第一晶体管120被设计为常断晶体管,则若没有控制信号被应用到栅极接触123,那么第一晶体管120处于非导通状态下。
电路布置100包括驱动器电路400。驱动器电路400具有输入401和输出402。驱动器电路400的输出402连接到电路布置100的第六节点106。驱动器电压410可以被应用到驱动器电路400。驱动器电路400可以例如被设计为FET驱动器电路。
更进一步地,电路布置100包括脉冲发生器500。脉冲发生器500连接到驱动器电路400的输入401。脉冲发生器500被设计为生成短的电压脉冲。由脉冲发生器500生成的并且被应用到驱动器电路400的输入401的电压脉冲被驱动器电路400放大并且经由驱动器电路400的输出402作为控制信号应用到电路布置100的第一晶体管120的栅极接触123。由脉冲发生器500生成的电压脉冲可以例如具有几十ns的范围中的脉冲持续时间。
如果电路布置100的第一晶体管120从非导通状态切换到导通状态,则经过上升时间直到发光二极管110以完全的光强度发射电磁辐射。如果电路布置100的第一晶体管120从导通状态切换到非导通状态,则经过下降时间直到发光二极管110进行的电磁辐射的发射已经彻底消退。如果在没有附加的电路组件的情况下供给电压140经由串联电阻器连接到发光二极管110的阳极111,则用于流过发光二极管110的所提供的2A的电流强度的上升时间可能是例如10ns。在此情况下,下降时间可能是例如15ns。这些切换时间比半导体激光器二极管中的可能的切换时间长。对于各种应用情况而言,发光二极管110的更短的切换时间是想要的。
电路布置100包括放电电路200,以用于缩短发光二极管110的下降时间。提供放电电路200,以实现在第一晶体管120从导通状态切换到非导通状态之后加速减少发光二极管110的有源区中的自由电荷载流子,以便加速发光二极管110的关断。
放电电路200包括由第一电阻器210和线圈220构成的串联电路。第一电阻器210被布置在电路布置100的第一节点101与电路布置100的第五节点105之间。线圈220被布置在电路布置100的第五节点105与第三节点103之间。当然,形成放电电路200的串联电路中的第一电阻器210和线圈220的顺序可以交换。第一电阻器210可以例如具有2.2欧姆的电阻。线圈220可以例如具有10nH的电感。
如果电路布置100的第一晶体管120处于导通状态下,则电流经由放电电路200在电路布置100的第一节点101与第三节点103之间流动,通过第一电阻器210和线圈220。如果第一晶体管120从导电状态切换到非导通状态,则线圈220初始地实现保持流过线圈220的电流。由于该电流不再能够经由现在断开的第一晶体管120的通道124流动,因此经由放电电路200的线圈220所保持的电流在阻断方向上流动到发光二极管110中,并且实现发光二极管110中的有源区中的自由电荷载流子的减少。结果,非常快速地终止发光二极管110进行的电磁辐射的发射。放电电路200可以例如实现将发光二极管110的下降时间减少到小于5ns的值,特别是减少到小于4ns的值。
为了减少发光二极管110的上升时间,电路布置100包括过电流电路300。过电流电路300包括由第二电阻器310和电容器320构成的并联电路。形成过电流电路300的由第二电阻器310和电容器320构成的并联电路被布置在电路布置100的第一节点101与电路布置100的第二节点102之间。第二电阻器310可以例如具有2.7欧姆的电阻。电容器320可以例如具有2.2nF的电容。
如果电路布置100的第一晶体管120处于非导电状态下,则过电流电路300的电容器320放电。如果电路布置100的晶体管120从非导通状态切换到导通状态,则使得经由过电流电路300、发光二极管110和第一晶体管120的通道124的电流流动成为可能。在此情况下,经由第二电阻器310并且经由尚未完全充电的电容器320这两者在过电流电路300中电流流动是可能的。结果,在紧接第一晶体管120从非导通状态切换到导通状态之后的第一时间段期间,经由形成过电流电路300的由第二电阻器310和电容器320构成的并联电路,与在仅第二电阻器310出现的情况下将是可能的相比更高的电流流动是可能的。
一旦电容器320被完全充电,电流流动仅仅经由过电流电路300的第二电阻器310而本质上是仍然可能的。于是经由过电流电路300的第二电阻器310的电阻确定流过过电流电路300和发光二极管110的电流的量值。
经由过电流电路300而在晶体管120从非导通状态切换到导通状态之后的第一时间段中被使得可能的增加的电流流动实现加速充实发光二极管110的有源区中的自由电荷载流子,并且因此加速启动经由发光二极管110发射电磁辐射。结果,过电流电路300使得缩短发光二极管110的上升时间是可能的。例如,过电流电路300可以使得能够将发光二极管110的上升时间缩短为小于5ns的值,特别是缩短为小于4ns的值。
保护二极管115可以与布置在电路布置100的第二节点102与第三节点103之间的发光二极管110并联连接。这在图2中示出。保护二极管115具有阳极116和阴极117。保护二极管115被与发光二极管110反并联布置。因此,发光二极管110的阳极111连接到保护二极管115的阴极117以及电路布置100的第二节点102。发光二极管110的阴极112连接到保护二极管115的阳极116以及电路布置100的第三节点103。
保护二极管115用于保护发光二极管110。例如,保护二极管115可以保护发光二极管110免受归因于静电放电的损坏。保护二极管115也可以保护发光二极管110免受归因于在关断的情况下从放电电路200流入发光二极管110中的放电电流的损坏。
发光二极管110和保护二极管115可以被设计为集成电路组件。
图3示出示意性的脉冲轮廓示图600。时间610按ns绘制在脉冲轮廓示图的水平轴上。光强度620以任意单位绘制在脉冲轮廓示图600的垂直轴上。脉冲轮廓示图600示出在短的脉冲期间由发光二极管110所发射的电磁辐射的强度的时间强度轮廓630。
借助于图1的电路布置100激励发光二极管110。电路布置100的脉冲发生器500和驱动器电路400生成控制信号,以便将电路布置100的第一晶体管在脉冲的开始时从非导通状态切换到导通状态,并且在脉冲的结束时从导通状态切换到非导通状态。
在脉冲的开始时,由发光二极管110发射的电磁辐射的强度在强度轮廓630的上升边沿631上陡峭地增加。在脉冲的结束时,由发光二极管110发射的电磁辐射的强度在强度轮廓630的下降边沿632上陡峭地减小。上升边沿631的持续时间对应于发光二极管110的上升时间,并且可以短于5ns,优选地甚至短于4ns。强度轮廓630的下降边沿632的持续时间构成发光二极管110的下降时间,并且可以短于5ns,优选地甚至短于4ns。
图4示出用于图解在经由电路布置100激励发光二极管110的情况下在操作期间发光二极管110的切换时间对流过发光二极管110的电流的电流强度的依赖性的示意性的切换速度示图700。流过导通状态下的发光二极管110的电流的电流强度710按mA绘制在切换速度示图700的水平轴上。上升边沿631和下降边沿632的边沿持续时间720(即发光二极管110的上升时间和下降时间)被绘制在切换速度示图700的垂直轴上。
上升时间轮廓730图解上升时间对电流强度710的依赖性。下降时间轮廓740指示发光二极管110的下降时间对电流强度710的依赖性。发光二极管110的上升时间随着增加的电流强度710而减少。发光二极管110的下降时间随着增加的电流强度710而稍微增加。在2A的电流强度710的情况下,发光二极管110的上升时间和下降时间两者都小于5ns。
图5示出用于激励光电组件的电路布置800的部分的示意性的描绘。电路布置800很大程度上对应于图1的电路布置100。对应的组件在图1和图5中被提供有相同的参考标号并且以下不再详细描述。以下仅解释图5的电路布置800与图1的电路布置100之间的差异。
电路布置800与电路布置100不同在于:除了第一电阻器210和线圈220之外,布置在第一节点101与第三节点103之间并且形成放电电路200的串联电路还附加地包括第二晶体管230。第二晶体管230可以例如被设计为常断p通道场效应晶体管。第二晶体管230具有漏极接触231、源极接触232和栅极接触233。漏极接触231与源极接触232之间的通道可以借助于应用到栅极接触233的控制信号而在非导通状态与导电状态之间切换。
第二晶体管230的源极接触232连接到电路布置800的第一节点101。第二晶体管230的漏极接触231连接到电路布置800的第七节点107。电路布置800的放电电路200的第一电阻器210被布置在电路布置800的第七节点107与第五节点105之间。线圈220被布置在电路布置800的第五节点105与第三节点103之间。当然,也可以不同地选取形成电路布置800的放电电路200的串联电路中的第一电阻器210、线圈220和第二晶体管230的顺序。
关于图1的电路布置100附加的图5的电路布置800的放电电路200的第二晶体管230被用于相对于电路布置100的能量消耗减少电路布置800的能量消耗。电路布置800的放电电路200的第二晶体管230可以至少在电路布置800的第一晶体管120切换到导通状态并且发光二极管110接通的时间部分期间切换到非导通状态。因此,在该时间段期间,没有电流能够经由由形成放电电路200的第一电阻器210、线圈220和第二晶体管230构成的串联电路流动;因此,减少电路布置800的能量消耗。
在第一晶体管120从导通状态切换到非导通状态以便关断发光二极管110之前,电路布置800的放电电路200的第二晶体管230初始地从非导通状态切换到导通状态。结果,电流流动可以经由形成放电电路200的串联电路发展。在第一晶体管120从导通状态切换到非导通状态之后,该电流流动初始地被保持通过线圈220并且作为放电电流流入发光二极管110中,以便以已经描述的方式加速发光二极管110的关断。随后,放电电路200的第二晶体管230也可以被再次从导通状态切换到非导通状态。
图6示出用于图解所描述的切换信号顺序的示意性切换示图900。时间910绘制在切换示图900的水平轴上。应用到电路布置800的第一晶体管120的栅极接触123的驱动器信号920、应用到电路布置800的放电电路200的第二晶体管230的栅极接触233的放电信号930以及在电路布置800的放电电路200的线圈220中流动的放电电流940被分别以任意单位绘制在切换示图900的垂直轴上。
在第一时间点911,电路布置800的第一晶体管120借助于驱动器信号920从非导通状态切换到导通状态。结果,发光二极管110接通,并且发射电磁辐射。在随后于第一时间点911的第三时间点913,第一晶体管120借助于驱动器信号920再次从导通状态切换到非导通状态,以便关断发光二极管110并且终止发光二极管110进行的电磁辐射的发射。
为了将发光二极管110的关断设计为具有短的下降时间,电路布置800的放电电路200的第二晶体管230借助于放电信号930在第一时间点911与第三时间点913之间的第二时间点912从非导通状态切换到导通状态。结果,如在第二时间点912时,经由由第一电阻器210、线圈220和第二晶体管230形成的电路布置800的放电电路200的串联电路使得增加的放电电流940是可能的。
放电电流940按由线圈220的电感和第一电阻器210的电阻的商所确定的时间常数增加。如果第二时间点912与第三时间点913之间逝去的时间间隔915被选取为是该时间常数的至少三倍,则流过电路布置800的放电电路200的线圈220的放电电流940已经在第三时间点913达到本质上恒定的最大值。
在第一晶体管120在第三时间点913从导通状态切换到非导通状态之后,流过电路布置800的放电电路200的线圈220的放电电流940流入发光二极管110中,并且在发光二极管110处实现发光二极管110的有源区中的电荷载流子的快速减少,并且因此实现电磁辐射的发射的快速终止。
在放电电路200的线圈220中流动的放电电流940经时间910而消退。在时间上随后于第三时间点913的第四时间点914,电路布置800的放电电路200的第二晶体管230可以借助于放电信号930再次从导通状态转变到非导通状态。随后,基于切换示图900所解释的切换信号顺序可以再一次运行。
基于优选的示例性实施例更详细地图解并且描述了本发明。然而,本发明不限制于所公开的实施例。相反,在不脱离本发明的保护范围的情况下,本领域技术人员可以由此得到其它变化。
参考标号列表
100电路布置
101第一节点
102第二节点
103第三节点
104第四节点
105第五节点
106第六节点
107第七节点
110发光二极管
111阳极
112阴极
115保护二极管
116阳极
117阴极
120第一晶体管
121漏极接触
122源极接触
123栅极接触
124通道
130接地接触
140供给电压
200放电电路
210第一电阻器
220线圈
230第二晶体管
231漏极接触
232源极接触
233栅极接触
300过电流电路
310第二电阻器
320电容器
400驱动器电路
401输入
402输出
410驱动器电压
500脉冲发生器
600脉冲轮廓示图
610时间
620光强度
630强度轮廓
631上升边沿
632下降边沿
700切换速度示图
710电流强度
720边沿持续时间
730上升时间轮廓
740下降时间轮廓
800电路布置
900切换示图
910时间
911第一时间点
912第二时间点
913第三时间点
914第四时间点
915时间间隔
920驱动器信号
930放电信号
940放电电流。

Claims (12)

1.一种用于激励光电组件(110)的电路布置(100、800),
具有第一节点(101)、第二节点(102)、第三节点(103)以及第四节点(104),
其中,供给电压(140)可以被应用在所述第一节点(101)与所述第四节点(104)之间,其中,所述第一节点(101)连接到所述第二节点(102),
其中,光电组件(110)可以被布置在所述第二节点(102)与所述第三节点(103)之间,
其中,第一晶体管(120)被布置在所述第三节点(103)与所述第四节点(104)之间,以用于切换所述第三节点(103)与所述第四节点(104)之间的通道(124),
其中,包括第一电阻器(210)和线圈(220)的串联电路(200)被布置在所述第一节点(101)与所述第三节点(103)之间。
2.如权利要求1所述的电路布置(800),
其中,布置在所述第一节点(101)与所述第三节点(103)之间的所述串联电路(200)包括第二晶体管(230)。
3.如权利要求2所述的电路布置(800),
其中,所述第二晶体管(230)被设计为常断p通道场效应晶体管。
4.如前述权利要求之一所述的电路布置(100、800),
其中,所述第一晶体管(120)被设计为常断n通道场效应晶体管。
5.如前述权利要求之一所述的电路布置(100、800),
其中,所述第一节点(101)经由由第二电阻器(310)和电容器(320)构成的并联电路(300)连接到所述第二节点(102)。
6.如前述权利要求之一所述的电路布置(100、800),
其中,所述电路布置(100、800)包括驱动器电路(400),以用于激励所述第一晶体管(120)。
7.一种发光二极管组装,
包括如前述权利要求之一所述的电路布置(100、800),
以及发光二极管(110),其被布置在所述电路布置(100、800)的所述第二节点(102)与所述第三节点(103)之间。
8.如权利要求7所述的发光二极管组装,
其中,所述发光二极管(110)被设计为发射红外谱范围中的光。
9.如权利要求7和8之一所述的发光二极管组装,
其中,保护二极管(115)被布置在所述第二节点(102)与所述第三节点(103)之间,与所述发光二极管(110)反并联。
10.一种用于借助于如权利要求2所述的电路布置(800)激励光电组件的方法,
其中,所述方法包括以下步骤:
-在第一时间点(911)接通所述第一晶体管(120);
-在所述第一时间点(911)之后的第二时间点(912)接通所述第二晶体管(230);
-在所述第二时间点(912)之后的第三时间点(913)关断所述第一晶体管(120)。
11.如权利要求10所述的方法,
其中,在所述第二时间点(912)与所述第三时间点(913)之间存在是由所述线圈(220)的电感和所述第一电阻器(210)的电阻的商所确定的时间常数至少三倍的时间间隔(915)。
12.如权利要求10和11之一所述的方法,
其中,所述方法包括以下的附加的步骤:
-在所述第三时间点(913)之后的第四时间点(914)关断所述第二晶体管(230)。
CN201480058558.3A 2013-10-25 2014-10-22 电路布置、发光二极管组装以及用于激励光电组件的方法 Active CN105659699B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013221753.6 2013-10-25
DE102013221753.6A DE102013221753B4 (de) 2013-10-25 2013-10-25 Schaltungsanordnung, Leuchtdioden-Anordnung und Verfahren zum Ansteuern eines optoelektronischen Bauelements
PCT/EP2014/072674 WO2015059204A2 (de) 2013-10-25 2014-10-22 Schaltungsanordnung, leuchtdioden-anordnung und verfahren zum ansteuern eines optoelektronischen bauelements

Publications (2)

Publication Number Publication Date
CN105659699A true CN105659699A (zh) 2016-06-08
CN105659699B CN105659699B (zh) 2018-07-17

Family

ID=51753246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480058558.3A Active CN105659699B (zh) 2013-10-25 2014-10-22 电路布置、发光二极管组装以及用于激励光电组件的方法

Country Status (5)

Country Link
US (1) US10236987B2 (zh)
JP (1) JP6122552B2 (zh)
CN (1) CN105659699B (zh)
DE (1) DE102013221753B4 (zh)
WO (1) WO2015059204A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10484089B1 (en) 2018-04-27 2019-11-19 Hewlett Packard Enterprise Development Lp Driver assisted by charge sharing
US10491428B2 (en) 2018-04-27 2019-11-26 Hewlett Packard Enterprise Development Lp Current supply for an opto-electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864193A (en) * 1984-11-07 1989-09-05 Sumitomo Electric Industries, Ltd. Luminous element and driving circuit
US5140175A (en) * 1989-06-24 1992-08-18 Mitsubishi Rayon Co., Ltd. Light-emitting diode drive circuit with fast rise time and fall time
US6169765B1 (en) * 1997-05-28 2001-01-02 Integration Associates, Inc. Apparatus and method for output signal pulse width error correction in a communications receiver
WO2007141741A1 (en) * 2006-06-08 2007-12-13 Koninklijke Philips Electronics N.V. Circuitry for dimming led illumination devices
TW201103369A (en) * 2009-07-15 2011-01-16 Macroblock Inc Adjusting method with constant hysteresis frequency for brightness of illuminating module and circuit thereof
CN102246591A (zh) * 2008-08-15 2011-11-16 埃尔多实验室控股有限公司 Led组件驱动电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856271B2 (ja) * 1978-12-26 1983-12-14 富士通株式会社 発光ダイオ−ド駆動回路
JPS60161683A (ja) * 1984-02-02 1985-08-23 Sumitomo Electric Ind Ltd 発光ダイオ−ドの駆動回路
JPS60178735A (ja) * 1984-02-24 1985-09-12 Sumitomo Electric Ind Ltd 発光素子駆動回路
JPS6248084A (ja) * 1985-08-28 1987-03-02 Nec Corp Led駆動回路
JPH02205368A (ja) * 1989-02-03 1990-08-15 Sumitomo Electric Ind Ltd 発光素子駆動回路
US5919134A (en) * 1997-04-14 1999-07-06 Masimo Corp. Method and apparatus for demodulating signals in a pulse oximetry system
JP3769180B2 (ja) * 2000-09-26 2006-04-19 株式会社東芝 発光ダイオード駆動回路およびそれを用いた光送信モジュール
JP2004087595A (ja) * 2002-08-23 2004-03-18 Dainippon Screen Mfg Co Ltd 発光素子駆動回路
DE10241045B4 (de) * 2002-08-30 2006-07-20 Infineon Technologies Ag Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen
KR100628721B1 (ko) * 2005-06-22 2006-09-28 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP4848689B2 (ja) * 2005-07-11 2011-12-28 セイコーエプソン株式会社 半導体集積回路
US8148919B2 (en) * 2008-08-05 2012-04-03 O2Micro, Inc Circuits and methods for driving light sources
US8729870B2 (en) * 2008-08-15 2014-05-20 Analog Modules, Inc. Biphase laser diode driver and method
US20130069546A1 (en) * 2010-11-23 2013-03-21 O2Micro, Inc. Circuits and methods for driving light sources
US8791648B2 (en) * 2012-04-10 2014-07-29 Monolithic Power Systems, Inc. LED driver circuits with current envelope control
US9185762B2 (en) * 2013-04-19 2015-11-10 Infineon Technologies Ag Time of flight illumination circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864193A (en) * 1984-11-07 1989-09-05 Sumitomo Electric Industries, Ltd. Luminous element and driving circuit
US5140175A (en) * 1989-06-24 1992-08-18 Mitsubishi Rayon Co., Ltd. Light-emitting diode drive circuit with fast rise time and fall time
US6169765B1 (en) * 1997-05-28 2001-01-02 Integration Associates, Inc. Apparatus and method for output signal pulse width error correction in a communications receiver
WO2007141741A1 (en) * 2006-06-08 2007-12-13 Koninklijke Philips Electronics N.V. Circuitry for dimming led illumination devices
CN102246591A (zh) * 2008-08-15 2011-11-16 埃尔多实验室控股有限公司 Led组件驱动电路
TW201103369A (en) * 2009-07-15 2011-01-16 Macroblock Inc Adjusting method with constant hysteresis frequency for brightness of illuminating module and circuit thereof

Also Published As

Publication number Publication date
WO2015059204A3 (de) 2015-07-02
JP2016535443A (ja) 2016-11-10
US20160269120A1 (en) 2016-09-15
JP6122552B2 (ja) 2017-04-26
CN105659699B (zh) 2018-07-17
WO2015059204A2 (de) 2015-04-30
DE102013221753B4 (de) 2017-11-23
DE102013221753A1 (de) 2015-04-30
US10236987B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
CN205725692U (zh) 用于驱动功率开关的栅极驱动器电路
JP6607927B2 (ja) 高側ゲートドライバのための電力供給電圧の制御
US7898114B2 (en) Protective circuit device for a solar module
US6844779B2 (en) Optically isolated bias control circuit
US8030986B2 (en) Power transistor with turn off control and method for operating
KR20110076798A (ko) 전압 제한 역극성 직렬식 led장치
CN105493398A (zh) 绝缘单极性晶体管栅极驱动器
CN105659699A (zh) 电路布置、发光二极管组装以及用于激励光电组件的方法
US11676752B2 (en) Systems and methods to safely discharge inductors without energy limitations
JP6295268B2 (ja) 半導体駆動装置
US7800249B1 (en) Power supply system
CN220210238U (zh) 高边驱动电路及电子设备
CN104836558B (zh) 隔离的高速开关
CN109478780B (zh) 极性变换保护电路
JP5562690B2 (ja) 電源用逆流阻止回路
JPH11145810A (ja) ドライブ回路
WO2020108509A1 (en) Protection circuit, circuit and operation method therefor, and corresponding vehicle light and vehicle
CN108141033B (zh) 用于在“h桥”型装置中限制电流的方法
CN117239673B (zh) 一种打嗝式的保护电路设备与方法
CN106533146B (zh) 软启动开关电路及电子装置
KR100792579B1 (ko) 자동방전제어 기능을 가지는 제논 플래쉬 모듈
JP2009004522A (ja) 半導体リレー装置
US11139811B2 (en) Driver circuit, corresponding device and system
EP3270515A1 (fr) Commutateur ultra-rapide à haute tension
US20230198519A1 (en) Relay driving circuit and battery system having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant