JP2016533688A - 周波数変換することなく高感度選択的受信機として使用する対数検出増幅器システム - Google Patents

Abstract

対数検出増幅（ＬＤＡ）システムは、通信装置の受信チェーンにおいて低雑音増幅器のための高感度受信ブースタ又はその置き換えを使用するために提供される。ＬＤＡシステムは、第１の周波数を有する入力信号を受信し、入力信号に基づいて発振を発生するように構成された増幅回路と、増幅回路に接続され、発振を周期的にクランプして再起動するように所定のしきい値に基づいて発振を停止させることで発振及び入力信号により変調されたパルス列を発生するサンプリング回路と、増幅回路と接続され動作周波数を確立して第２の周波数を有する出力信号を発生するように構成された１つ又は複数の共振回路とを備え、第２の周波数は第１の周波数と実質的に同じである。

Description

本開示は、対数増幅器の分野に関する。

関連出願の相互参照
本願は、２０１３年９月１２日に出願された仮米国特許出願番号第６１／８７７２１８号の利益を主張する。

このような医用画像、セルラー通信、等の多くの電子機器において、ノイズ又は他の望ましくない信号のうち、低電力レベルで特定の信号を検出できることが望ましい。従来の解決法は、対数増幅器（「ログアンプ」）を含む。ログアンプの１つの特徴は、出力信号が入力信号の対数に比例する電圧であることであり、これにより、低レベルの入力信号を受信することができるログアンプを形成し、対数ノイズや他の不要な信号を増幅することなく、出力のためにそれらを増幅する。

米国特許第７９１１２３５号明細書

複数のログアンプの１つのクラスは複数の利得ブロックを有し、すなわち、増幅器は対数関係を達成するために直列にカスケード接続され、直列構造のため、個々のコンポーネントの性能の差は、ログアンプの総合的な性能に影響を与える傾向がある。例えば、ダイナミックレンジが制限され、このことは非常に高い又は非常に低い入力信号の電圧出力は対数関係に準拠しておらず、このことはこれらの極端な入力値に対する誤った出力をもたらす可能性がある。

通信装置の受信チェーンにおける低雑音増幅器のために、高感度のブースタ又はその置き換えとして用いられるための対数検出増幅（ＬＤＡ）システムについて説明する。ＬＤＡシステムは、
入力信号を受信して入力信号に基づいて発振を発生するように構成された増幅回路と、
増幅回路に接続され、発振を周期的にクランプして再起動するように所定のしきい値に基づいて発振を停止させることで上記発振により及び上記入力信号により変調されたパルス列を発生するサンプリング回路と、
増幅回路と接続され動作周波数を確立してＲＦ周波数を有する信号を出力するように構成された１つ又は複数の共振回路とを備える。

対数検出器の実施形態を示すブロック図である。 ＬＤＡシステムの実施形態を示すブロック図である。 ＬＤＡシステムの別の実施形態を示すブロック図である。 ＲＦ信号を送受信するための通信装置の第１の実施形態を示し、ここで、低雑音増幅器（ＬＮＡ）がＬＤＡシステムに置き換えられる。 ＬＤＡシステムの回路構成の一実施形態を示す。 ＬＤＡの特性に影響を与えることなく、ＲＦ信号を出力するための共振回路の実施形態を示す図である。 ＬＤＡの特性に影響を与えることなく、ＲＦ信号を出力するための共振回路の別の実施形態を示す。 差動入力及びＬＤＡの特性に影響を与えることなく、ＲＦ信号を出力する差動出力を有する共振回路の実施形態を示す図である。 ＬＤＡシステムの回路構成の別の実施形態を示し、共振回路はフィードバック回路としての増幅回路と並列に接続される。 ＬＤＡシステムの回路構成の別の実施形態を示し、共振回路は増幅回路の入力側において増幅回路と並列に接続される。 トポロジーの実施形態を示し、ＬＤＡシステムは位相同期ループ（ＰＬＬ）において実施される。

対数検出器の新しいタイプは本明細書に記載される。既存の対数検出器の構造及び実装の例としては２０１１年３月２２日に発行された特許文献１に記載され、これは参照により本明細書に組み込まれる。本明細書に開示された対数検出器についてさらに図１に示す実施形態を参照して説明する。

図１は、対数検出器１００の実施形態を示すブロック図である。本実施形態では、「入力」とラベル付けされた入力端子からの入力信号は増幅回路１０４によって受信される。増幅回路１０４は入力信号を増幅するように構成され、例えばオペアンプ、バイポーラ接合トランジスタ（ＢＪＴ）、電界効果トランジスタ（ＦＥＴ）、又は他のディスクリートトランジスタ、真空管、ＲＦアンプ等の任意の適切な増幅素子を含むことができる。発振は電気的ノイズ及び／又は所望の信号に応答して増幅回路１０４において開始する。当該発振は、入力信号の大きさに応じて、周期的に停止させる。フィードバック回路であるように構成される共振回路１０８は動作周波数を制御するために、増幅回路１０４と並列に接続される。図１の実施形態において、共振回路１０８は直列ＬＣ回路を含むことができ、ＬとＣの値は、対数検出器１００の動作周波数に対応する共振周波数を有するように選択されていてもよい。上記発振はＬとＣの値によって決定される周波数で増幅回路１０４に設定される。これにより、ＬＣ共振の外側のノイズは、ＬＣ回路の動作に最小限の影響を有する。ＬＣ共振の帯域内の入力信号は、より迅速に、単独でランダムノイズよりも発振を開始する。回路の評価係数又はＱ値は、共振回路１０８に使用される複数のコンポーネントによって主に決定される。高いＱ値を有する回路は、共振回路１０８において例えば水晶発振子を使用することによって達成することができる。周波数選択性、スカート比、全体のＬＤＡ再生、Ｑ値はまた、他の可能な複数のパラメータの中で、例えば瞬時利得、１サイクル消光利得、周波数Ｆ＿ｒｅｐ、図５のキャパシタＣ１、及び増幅器の入力バイアスレベル（電圧又は電流）などの他の複数のパラメータ依存する。

サンプリング回路１１２は増幅回路１０４に接続される。サンプリング回路１１２は増幅回路１０４への電圧供給ラインに流れる電流を効果的にサンプリングするように構成することができる。所定のしきい値に到達すると、サンプリング回路１１２は発振を停止するように動作する。すなわち、しきい値に達したとき毎に、サンプリング回路１１２は、周期的に発振を停止するために使用される。周波数／電圧変換器１１６は、サンプリング回路１１２に接続される。周波数／電圧変換器１１６への入力は、本明細書でさらに後述されるようにＦ＿ｒｅｐとして示される電圧スパイク列を含む。上記電圧スパイク列の周波数は、入力信号の電力の対数に従って実質的に変化する。周波数／電圧変換器１１６の出力は、例えば入力スパイクの周波数に比例するＤＣ電圧である。

入力信号が変調される場合には、周波数／電圧変換器１１６の出力は直流電圧成分と交流電圧成分を含むことができる。交流成分は入力された変調に対応し、事実上ベースバンドにおける復調された入力信号のコピーである。

対数検出器の実施形態は、上述の様々なエレクトロニクスのアプリケーションのために実装される様々な方法で適合させることができる。対数検出アンプ（ＬＤＡ）システムは、特定の基本的な特性を備えていてもよく、目標のアプリケーションで適切な性能の増大のために変形することができる。図２はＬＤＡシステムの実施形態２００を示すブロック図である。ＬＤＡシステム２００は、分離回路２０４と、マッチング回路網２０８と、ＬＤＡコア２１２と、ブースタ回路２１６と、周波数／電圧変換器２２０とを含む。出力１としてラベル付けされた出力は、この例では周波数／電圧変換器２２０に接続される。ブースタ回路２１６及び／又は周波数／電圧変換器２２０はオプションの素子であってもよく、それらの一方又は両方は対象アプリケーションに応じて省略することもできる。ＬＤＡシステム２００は、ブースタ回路２１６と周波数／電圧変換器２２０とを含まない場合、図２の出力２で表されるように、出力ポートはＬＤＡコア２１２から直接に設けてもよい。ＬＤＡコア２１２は、図１の対数検出器１００の増幅回路１０４、共振回路１０８及びサンプリング回路１１２と同様に動作して機能するように構成された、増幅回路２２４、共振回路２２８及びサンプリング回路２３２を含む。

分離回路２０４は、受信チェーンを保護して再生を最適化するために、特定のＴｘチェーンにおいて、ＬＤＡコア２１２からの電力漏洩及び複数の反射信号と、周囲の回路からの他の干渉効果をフィルタにより除去するために用いられる。特に、入力信号に対して未知の位相を有してＬＤＡコアから分離回路２０４に反射されて戻ってくる複数の信号は、再生ビルドアッププロセスが同期しているときに信号再生に有害な影響を与える。位相信号のうち入力信号と混合して反射される信号は所望に応じて再生処理を実現することができず、性能の低下が生じることがある。

漏洩された電力はまた、例えばアンテナのような受信機入力への経路において発見され、不要輻射及びＥＭＩとして放射される。分離回路２０４は、分離のためにサーキュレータを含むことができる。受信チェーンのサーキュレータは複数のＲｘ信号を通過するように、またグランドに対する不要な漏れ及び反射を短絡するように構成してもよい。典型的なサーキュレータはフェライトなどの強磁性素子を含み、非直線性を補正する。しかしながら、強磁性素子は一般的に大型で高価である。サーキュレータの他の種類は、大幅な小型化を可能にするナノ強磁性構造及びメタマテリアルを含んでもよい。サーキュレータの代わりに、分離回路２０４は（能動回路のための）増大利得、改良された分離、信号対雑音比及び帯域幅を提供する、低雑音増幅器（ＬＮＡ）又は任意の受動又は能動素子を有するように構成してもよい。もし入力信号及び／又は雑音指数の低減の減衰が許容される場合は、抵抗減衰器、抵抗性スプリッタ、ウィルキンソンスプリッタ、又はカプラを使用することができる。マッチング回路網２０８は、インピーダンス整合及び／又は位相補正のために使用することができる。図１を参照して説明したものと同様の機構に基づいて、ＬＤＡコア２１２は電圧スパイク列を出力し、その周波数Ｆ＿ｒｅｐは入力信号の電力の対数として実質的に変化する。信号Ｆ＿ｒｅｐは出力２から出力されて、もしくはブースタ回路２１６及び／又は周波数／電圧変換器２２０に送信することができ、さらに処理されて出力１から出力される。ブースタ回路２１６は、例えば約１００ｍＶから数Ｖまでの信号Ｆ＿ｒｅｐを増幅するために、１つ又は複数のトランジスタ又は任意の他の適切な増幅構成要素を含むことができる。ブースタ回路はさらに、増幅された信号Ｆ＿ｒｅｐをデジタル化してクリーンでシャープなスパイクを得るためにデジタルインバータとして、シュミットトリガ回路又は任意の簡単なデジタル回路を含むことができる。ブースタ回路２１６からの出力信号は、周波数／電圧変換器２２０を送信することができ、ここで、例えば可聴範囲のような信号は直流プラス交流電圧に変換されて出力１から出力される。

前述したように、ＬＤＡシステム２００は、目標のアプリケーションに適した性能の向上のごとく図１に示すように対数検出器の特定の基本的な特性を含む。例えば、動作周波数は共振回路におけるＬとＣの値を選択することによって決定することができる。従って、ＬＤＡコア増幅回路と接続させて、帯域外の大きな除去、高スカート比、高い信号対雑音比は、種々に変形されるように、ＬＤＡシステム２００を使用することによって達成することができる。すなわち、ＬＤＡシステム２００は高度な周波数選択的アプリケーションのために実装されてもよい。また、サンプリング回路は、しきい値に達したとき毎に、周期的に発振を停止するために使用することができ、自己消光及び時間依存サンプリング機能を提供する。このように、複数の発振の再生特性は、増幅回路の低瞬時再生利得及び複数の発振のクランプ及び再起動することによって向上させることができ、高いＲｘ感度を生じさせる。増幅回路の低瞬時再生利得は、実施形態において１〜５の範囲であってもよい。しかしながら、再生のサイクル全体にわたるＬＤＡ利得は、実質的により高くなる可能性がある。一般に低利得から高利得にすることができ、例えば−１０ｄＢから＋５０デシベルまでの範囲にある。典型的なＬＮＡと比較して、信号対雑音比を向上させることができ、受信した出力信号強度インジケータ（ＲＳＳＩ）レベルが高くなることがある。このことは、より小さい又はさらなる増幅が不要であることから、ＬＤＡシステム２００が使用される以下又は通信装置における複数の受信段階で有利である。ＬＤＡの受信感度は、ＬＤＡコアの周波数帯域幅を低減することによって増大させることができ、このことは共振回路に高Ｑ値部品を使用することによって達成することができ、ここで、共振回路としては、キャパシタ、インダクタ、ＳＡＷフィルタ、ＢＡＷフィルタ、セラミック発振子、メカニックの共振器などで構成される。複数のインダクタ及び複数のキャパシタのための高いＱ値は、複数の実施形態では２５〜２００の範囲であってもよい。特に、ＳＡＷフィルタ、ＢＡＷフィルタ、セラミックフィルタ、及び機械的フィルタのための高いＱ値は５００〜２０，０００の範囲であってもよい。

実施形態は、弱い受信信号を強い受信信号に再生することができ、通常、対数アンプに関連付けられる周波数の変換せずに、最小限のノイズを加えて選択的にそれを増幅する。

図３は、ＬＤＡシステムの別の実施形態３００を示すブロック図である。ＬＤＡシステム３００は、分離回路３０４と、マッチング回路網３０８、及びＬＤＡコア３１２を含む。ＬＤＡコア３１２は、図１の対数検出器１００の増幅回路１０４、共振回路１０８及びサンプリング回路１１２と同様に動作して機能するように構成される、増幅回路３２４、共振回路３２８、サンプリング回路３３２を含む。出力Ａは、図２の出力２に対応する。ここで、ＬＤＡコア３１２は電圧スパイク列Ｆ＿ｒｅｐを出力する。また、周波数Ｆ＿ｒｅｐが出力されず、ここで開いたままになることがある。ＬＤＡシステム３００の一例では、共振回路３２８は、出力Ｂを介して複数のＲＦ信号を出力するように構成される。出力Ｂの信号は、電力レベルが高いときに入力信号の実質的に再生されたコピーであるが、出力信号は消光周波数のレートで時間的にサンプリングされてもよいことを除いて、周波数が実質的に同じである。時間サンプリングのために、周波数スペクトルは繰り返して見える場合がある。いくつかのケースでは、クエンチ周波数のパルスは非常に小さいので、当該システムは、クエンチ周波数及び出力Ｂ上の出力信号が時間経過で連続して出現しないならば動作する。

分離回路３０４は、電力漏洩、複数の反射信号、周囲の回路からの信号と他の干渉の効果を除去するために使用することができ、特にＴｘチェーンにおいて、上述のようにＲｘチェーンを保護し、再生の効率性を軽減させることやＥＭＩとして放射される電力漏洩を回避するためである。分離回路３０４は分離のためにサーキュレータを含む。Ｒｘのチェーンにおけるサーキュレータは、受信信号をグランドに短絡し、不要な漏れや反射を通過させるように構成することができる。典型的なサーキュレータは、フェライト等の強磁性素子を含むことができ、非直線性を補正する。しかしながら、強磁性素子は、一般的に大型で高価である。サーキュレータの他の種類のサイズの大幅な削減を可能にするナノ強磁性構造とメタマテリアルを含むことができる。サーキュレータ代わりに、分離回路３０４はＬＮＡを有してもよく、もしくは（能動回路のために）増大利得、分離、信号対雑音比、及び帯域幅を提供するために任意の受動素子又は能動素子を有するように構成してもよい。

マッチング回路網３０８は、インピーダンス整合及び／又は位相補正のために使用することができる。図１を参照して上述したように同様の機構に基づいて、ＬＤＡコア３１２は、電圧スパイク列Ｆ＿ｒｅｐを出力する。ここで、Ｆ＿ｒｅｐは出力Ａから出力され、もしくは単に出力されずにオープン状態のままになる。

従って、出力Ｂを介してＲＦ信号を出力するように共振回路３２８を構成することにより、図３に示すように、ＬＤＡシステムは、様々なＲＦアプリケーション用に実装されるとともに、従来のＲＦ通信装置と比較して向上した性能レベルを提供する。図３の回路と図１の回路との間には以下のような実質的な違いがある。すなわち、図３の出力Ｂは、中心周波数の周りに実質的に同一の周波数スペクトルを（ほぼ０．０５％〜２０％の比率の範囲）を伝送し、入力信号に対して実質的に同じ中心周波数で伝送する。入力と出力Ｂとの間に周波数シフトは存在しないが、実質的に０．０１％から１０％の範囲内の周波数比で入力及び出力Ａの周波数との間に有意な差がある。しかしながら、出力Ａは、入力に対して中心周波数の周りに実質的に同一の周波数スペクトルを有していてもよいが、そのようなより低い中間周波数（ＩＦ）として異なる周波数において、周波数Ｆ＿ｒｅｐは、入力に対する出力Ａに実質的に同一である周波数スペクトルのためのために、入力周波数スペクトルよりも大きくする必要がある。例えば、入力周波数信号は５００ＭＨｚの正弦波とすることができ、当該正弦波は１．５ＭＨｚを占有する１ＭｂｐｓのＢＰＳＫ変調波を伝送する。ＬＤＡは、出力Ｂの５００メガヘルツの周波数を提供するように設計することができ、出力Ａは１．５ＭＨｚでのＢＳＰＫ変調を有する５ＭＨｚの繰り返し周波数Ｆ＿ｒｅｐを１．５ＭＨｚのＢＰＳＫ変調波を有して伝送する。図４は、ＲＦ信号を送受信する従来の通信装置の実施形態を示す図である。単一のアンテナ４０４は、両方の送信（Ｔｘ）及び受信（Ｒｘ）モードは、この実施形態で使用することができる。Ｔｘ／Ｒｘスイッチ４０８は時間間隔の間にモードに応じてＴｘチェーン又はＲｘチェーンのいずれかを選択するためにアンテナ４０４に接続されてもよい。Ｒｘチェーンは、典型的には、Ｒｘフィルタ４１２及びＬＮＡ４１６を有することができる。追加のＲｘフィルタは、フィルタリングレベル及び周波数範囲に依存してＬＮＡ４１６の前段又は後段に、または両方に追加してもよい。ＬＮＡは、一般に、感度を上げるためにできるだけ少ないノイズと歪みを添加しながら、受信信号を増幅するために使用される。Ｒｘ信号は、ＬＮＡ４１６から送受信機４２０に増幅して出力することができ、最終的にはモデムなどのベースバンド処理部４２４に到達する。Ｔｘチェーンは、電力増幅器（ＰＡ）４２８及び送信フィルタ４３２を有することができる。追加のＴｘフィルタは、フィルタリングレベル及び周波数範囲に応じて、ＰＡ４２８の前段又は後段のいずれか又は両方に追加することができる。送受信機４２０から出力された送信信号は、ＰＡ４２８に送信することができ、ここで、Ｔｘ信号は本実施形態に示すように増幅されてＴｘフィルタ４３２に出力され、さらにアンテナ４０４に送られる。送受信機４２０は、ＲＦ信号を処理するために、様々な回路を含んでもよい。これらの回路は、図４に示されるように、Ｒｘチェーンのための受信信号処理回路４３６、Ｔｘチェーンのための送信信号処理回路４４０とを含む。Ｒｘ信号処理回路４３６は、ダウン周波数変換のためのダウンコンバータと、変調された信号を復調する復調器と、ベースバンドプロセッサ４２４に入力されるデジタル信号を発生するアナログ／デジタル変換器と、時間的に遠隔の送信機から受信機とを有する受信シンボルデータストリームを同期させるための同期機能とを含む。

例えば、図４に示すような従来のＲＦ通信装置において、ＬＮＡ４１６は、一般的には可能な限り小さなノイズや歪みを追加して受信信号を増幅する。上述したように、ＬＤＡシステムは、不要なノイズを最小限に抑えながら複数の信号を増幅する。従って、増大された性能レベルとのＲＦ通信装置の新しいタイプは、図４の点線のボックスで示すようにＲＦ出力（出力Ｂ）を送受信機４２０に接続することでＬＮＡ４１６をＬＤＡシステム３００に置き換えることによって、ＬＤＡシステムは、増幅された信号を提供することができる。代替的に、ＬＤＡシステムはＬＮＡを相補（補完）するために、受信感度のブースタとしての最初の増幅段として追加してもよい。Ｒｘフィルタ４１２及び他のコンポーネントもＬＤＡシステムに含まれてもよい。実施形態において、Ｒｘフィルタ４１２は、削除又は大幅に緩和することができる（すなわちより次数の低いより少ない周波数帯域外を除去し、より手頃な価格となる）。ＬＤＡは、周波数選択的であり、高いスカート比のアクティブフィルタ装置として動作するためである。通信装置がＷｉＦｉシステムである場合には、約２．４ギガヘルツのＲＦ信号はＬＤＡシステム３００によって増幅され、送受信機４２０に出力される。ここで送受信機４２０はダウンコンバータを含む。典型的なダウンコンバータは、非常に低い周波数を中心とするベースバンド信号を中間周波数を中心とするデジタル化信号に変換する。そのため、ＬＤＡシステム３００の出力ＢであるＲＦ出力から約２．４ＧＨｚのＲＦ受信信号を得ることにより、ダウンコンバータを含む既存の送受信技術は変更なしに使用することができる。これにより、ベースバンドプロセッサ４２４に信号を送信する前において、ＷｉＦｉ（ＩＥＥＥ８０２．１１ｂから８０２．１１ｎ）のために２０ＭＨｚから４０ＭＨｚまでのオーダーでダウンコンバートされた信号を得る。

他のアプリケーションは、１６８ＭＨｚ、４３３ＭＨｚ又は８６８ＭＨｚで使用するためのサブ１ＧＨｚの狭帯域送受信機に関する。ここで、変調信号の帯域幅は、数ｋＨｚのように低くてもよい。

さらに他のアプリケーションは、例えば、１．５ＧＨｚでＧＰＳの衛星通信に関する。ここで、受信された無線信号は、非常に低い電力レベルであり、ＬＤＡは、非常に低い受信レベルと、比較的低いデータレートアプリケーションのための受信ブースタの候補であってもよい。

さらに他のアプリケーションは、６０ＧＨｚ帯のような非常に高い周波数に関する。ここで非常に高速なトランジスタを有する簡単な電子トポロジーが必要とされる。６０ＧＨｚのＣＭＯＳプロセスは、受信ブースタ又は非常に敏感な受信機を提供するためにＬＮＡ置換を設計するために使用されてもよい。

また他のアプリケーションは、例えばＩＥＥＥ８０２．１１ａ−ｃ（５〜６ＧＨｚにおいて２０Ｍｈｚから１６０ＭＨｚまでの帯域幅を有する）、ＢＬＵＥＴＯＯＴＨ、Ｚ−Ｗａｖｅ、Ｚｉｇｂｅｅ、ＤＥＣＴ、ＤＥＣＴ６．０、２．５ＧＨｚでのＤＥＣＴなどのＷＬＡＮ通信規格に関係する他のアプリケーションに関する。

さらに他のアプリケーションは以下のようなセルラー通信規格に関する。すなわち、ＡＭＰＳ、ＰＣＳ、モバイル通信用グローバルシステム（ＧＳＭ）、汎用パケット無線サービス（ＧＰＲＳ）、ＣＤＭＡ、ＩＳ−９５、ｃｄｍａＯｎｅ、ＣＤＭＡ２０００、エボリューション・データ最適化（ＥＶ−ＤＯ）、ＧＳＭ進化のための拡張データレート（ＥＤＧＥ）、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）、デジタルＡＭＰＳ（ＩＳ−１３６／ＴＤＭＡ）、統合デジタル拡張ネットワーク（ｉＤＥＮは）、３Ｇ、４Ｇ、ＷＩＭＡＸ、ＬＴＥなどであり、これらは数百ＭＨｚから数ＧＨｚまでの種々の周波数帯域幅を有する。

さらに他のアプリケーションは、ケーブル、電力線、電話線、光ファイバを介して無線又は有線システムから送信された様々な変調された通信信号に関する。ここで、搬送波電力及び／又は変調信号は高感度でかつ低い付加ノイズで増幅され、さらに受信機によって処理されることが所望される。

図３のＬＤＡシステムは、変調信号に従って、ＣＷ ＲＦ信号（非変調）又はＲＦ搬送波信号のいずれかを増幅することができる。変調信号はそれぞれ、ＡＭ、ＦＭ又はＰＭとして略語化されるアナログ振幅、周波数変調又は位相変調のいずれであってもよし、ＡＳＫ、ＯＯＫ、直交ｍ−ＡＭ、ＦＳＫ、ＭＳＫ、ＧＦＳＫ、ＧＭＳＫ、４−ＦＳＫ、４ＧＭＳＫ、Ｍ−ＦＳＫ、ＰＳＫ、ＱＰＳＫ、Ｍ−ＱＡＭのようなデジタル変調、これらの全ては、変調の異なるタイプのための当技術分野で公知の略語である。より複雑な変調を使用することができ、このような例として、ＢＰＳＫ、ＱＰＳＫ、Ｍ−ＱＡＭ、ＯＦＤＭ、ＦＨ−ＳＳ、ＤＳ−ＳＳ、ＯＦＤＭ、ＭＩＭＯ Ｎ×Ｎなどがあり、これらはまた当該分野で公知の略語である。一般的な意味で、図３に示すＬＤＡシステム３００はその再生周波数帯域内の入力からの入力信号を、高い受信感度及び低雑音係数で再生して増幅し、出力Ｂ上の周波数変換なしで（すなわち同じ周波数、同じスペクトルで）信号を出力する。これには、搬送波と変調波が含まれている。

前述したように、ＬＤＡシステム３００は、ＬＤＡ４１６を置き換えること無く、むしろ、ブロック４１２と４１６の間の受信パス内で相補形式でＬＤＡシステム３００に対して追加することにより受信ブースタとして図４の通信装置において実装することができる。この構成では、受信感度は、ＬＤＡの高感度、低ノイズ指数、及び増幅の特徴により増大させることができる。

別の実施形態において、ＬＤＡシステムは、増大するスカート比を有するパルス発振器と増幅器に起因する周波数選択回路とすることができるので、フィルタ４１２を除去することができる。このことはフィルタ４１２を置き換えて帯域外の除去性能を超えるように構成してもよい。

図５は、ＬＤＡシステム３００の回路構成の一実施形態を示す。分離回路は入力ポートに接続され、受信チェーンを保護するために、電力漏洩、複数の反射信号、周囲の回路からの他の干渉効果を除去するために用いられ、上述のように、ＥＭＩなどの再生効率の低下や放射電力の漏洩を回避することができる。分離回路は、分離の目的のためにサーキュレータを含むことができる。サーキュレータの古いタイプは大型化の傾向があり、高価な強磁性素子を含む。サーキュレータの新しいタイプは、サイズの大幅な削減を可能にするナノ強磁性構造とメタマテリアルを含むことができる。分離回路は、サーキュレータの代わりに、ＬＮＡを有するように構成され、もしくは、増大された利得（能動回路用）、分離、信号対雑音比、及び帯域幅を提供する任意の受動又は能動素子を有するように構成することができる。マッチング回路網は、インピーダンス整合及び／又は位相補正のために使用することができる。マッチング回路網は本実施形態においてキャパシタＣ２を介して、増幅回路の入力部に臨界的に接続されてもよい。不十分な入力エネルギーをＬＤＡに注入されるので、アンダー結合カップリングは再生処理に悪影響を与え得る。システムが過結合され、逆の場合には、再生にも影響を与えることがあり、あまりにも多くの入力エネルギーはＬＤＡに転送されるため、増幅回路は、入力信号を増幅するように構成されてもよく、例えばオペアンプ、ＢＪＴ、ＦＥＴ、ＲＦ増幅器、又は他のディスクリートトランジスタなどの任意の適切な増幅素子を含むことができる。

図１の対数検出器において、共振回路１０８は増幅回路１０４と並列に接続され、フィードバックループを形成する。対照的に、図５のＬＤＡシステムは、増幅回路の出力側の増幅回路と直列に接続された共振回路と、増幅回路と並列に接続されたキャパシタＣ１とを含む。とって代わって、共振回路は、増幅回路の入力側の増幅回路と直列に接続されてもよい。動作周波数は、共振回路におけるＬ値とＣ値を選択することによって設定することができる。複数の発振はそのように決定された周波数での増幅回路に設定することができる。サンプリング回路は、本実施形態におけるダイオードＤ１を介して増幅回路に接続されてもよい。サンプリング回路は、効果的に増幅回路への電圧供給ラインに流れる電流をサンプリングするように構成することができる。所定のしきい値に到達すると、サンプリング回路は発振を停止するように動作することができ、すなわち、サンプリング回路は発振をしきい値に達する毎に周期的に中止することで使用することができる。図１に示した対数検出器と同様に、サンプリング回路の出力は、電圧スパイク列Ｆ＿ｒｅｐであってもよい。ここで、Ｆ＿ｒｅｐは、出力Ａから出力されたか、単に出力されずに終端されることができる。

ＬＤＡシステムの特性に影響を与えることなくＲＦ周波数で複数の信号を出力するために、図３又は図５のＬＤＡシステムの共振回路は、図２におけるＬＤＡシステム２００の共振回路２２８とは異なるように構成することができる。ここで、この目標を達成するために使用することができる様々な技術が存在してもよい。図６は、ＬＤＡの特性に影響を与えることなく、ＲＦ信号を出力するための共振回路の実施形態を示す図である。この共振回路は、以下の２つの主要な部分を含んでもよい：直列共振回路部分と並列共振回路部分。この図において、ＶＣＣは直流電圧源を示し、共振回路の入力ポートには、増幅回路に接続されるように構成されてもよい。出力ポートは、複数のＲＦ信号を出力するための出力Ｂに接続されてもよい。直列共振部は、キャパシタＣＳとインダクタＬＳを含むことで直列共振を提供する。並列共振回路部分は、分割キャパシタＣＰ１とＣＰ２と並列に接続されたインダクタＬＰと、キャパシタＣＰ１、ＣＰ２の共通ノードに接続された第３のキャパシタＣＣとを含む。互いに臨界的に接続（結合）させかつ出力インピーダンスのために最適化するようにＣＰ１、ＣＰ２及びＣＣの値を決定することによって、ＲＦ信号は最適にタップ出力することができる。また、並列共振回路部分のインダクタとキャパシタのいくつかは、増大された感度で狭い帯域幅を持っているために、高いＱ値のインダクタと高いＱ値のキャパシタであるように構成することができる。帯域幅は１サイクルのクエンチ利得と同様に瞬時の増幅利得によってさらに決定することができる。増幅器の利得は、典型的には、図５のキャパシタＣ１と増幅器のバイアスレベル（電圧又は電流）を設定してもよい。

図７Ａは、ＬＤＡの特性に影響を与えることなく、ＲＦ信号を出力するための共振回路の別の実施形態を示す。この図において、ＶＣＣは直流電圧源を表し、共振回路の入力ポートには増幅回路に接続されるように構成されてもよく、出力ポートはＲＦ信号を出力するための出力Ｂに接続されてもよい。この共振回路は、ＶＣＣに接続されたインダクタＬ１と、出力Ｂ及び出力ブランチの共振器に接続されたキャパシタＣ１を含む。ここで、共振器は、ＲＦ周波数で信号を通過させるために、表面弾性波（ＳＡＷ）フィルタ、バルク弾性波（ＢＡＷ）フィルタ、又は水晶フィルタだけでなく、セラミックフィルタ、メカニカルフィルタ、ＬＣ共振器、アクティブＲＣ、ＲＣ又はＬＣの変形回路を含むことができる。ここで、Ｃは可変キャパシタ、又は可変容量を持つアクティブコンポーネントに置き換えられる。

図７Ｂは、ＬＤＡの特性に影響を与えることなく、ＲＦ信号を出力するための共振回路の別の実施形態を示し、差動入力／出力共振器が使用されていてもよい。この図において、ＶＣＣは直流電圧源を表す。共振回路の入力ポートの一方は、増幅回路、ＶＣＣに互いに接続されるように構成されてもよい。第２の出力は接地され、一方の出力ポートの１つは、ＲＦ信号を出力するための出力Ｂに接続されてもよい。この共振回路は、ＶＣＣに接続されたインダクタＬ１と、出力Ｂに接続されたキャパシタＣ１と、出力分岐上の差動入力／出力を有する共振器とを含む。

共振回路構成の３つの実施形態は図６、図７Ａ、及び図７Ｂに図示される。各構成では、出力ブランチはさらにアイソレータを含むことができ、すなわち、システムの分離を向上させるために例えば低い利得から中間の利得を有するＬＮＡを含むことができる。さらなる実施形態において、出力ブランチは５０Ωパッドを含むことができる。スプリットキャパシタＣＰ１、ＣＰ２の構成に代わる構成として、図６に示すように、インダクタＬＰをＬＰ１とＬＰ２に分割することができる。このことは相互インダクタンスとともに接続することができる。この構成では、ＲＦ出力信号は、ＬＰ２の一方の出力ノードにタップすることができる一方、第２のノードは、シングルエンド構成でグランドに接続される。これら及び他の方法のいくつかは、最適のＬＤＡの特性に影響を与えることなくＲＦ信号を出力するために、共振回路を構成するために組み合わされてもよい。

図５に戻って、ＬＤＡシステムは、増幅回路の出力側の増幅回路と直列に接続された共振回路を含んでもよい。なお、共振回路は、増幅回路の入力側の増幅回路と直列に接続することができる。図８は、ＬＤＡシステム３００の回路構成の別の実施形態を示す。ここで、共振回路はフィードバック回路としての増幅回路と並列に接続される。共振回路は、入力／出力シングルエンド又は差動であるように構成することができる。増幅回路の出力側には、チョークＬ１を介してＶＣＣに接続されてもよいし、キャパシタＣ１は出力Ｂに接続される。回路の残りの部分は、図５に示したものと同様であってもよい。共振回路は、ＲＦ周波数で信号を通過させるように、ＬＣフィルタ、ＳＡＷフィルタ、ＢＡＷ、水晶フィルタと、を含むことができる。図８の例では、ＶＣＣ、Ｌ１及びＣ１は共振回路に外付け素子として示される。

図９は、ＬＤＡシステムの回路構成の別の実施形態を示す。共振回路は、増幅回路の入力側の増幅回路と並列に接続されていてもよい。なお、共振回路は、増幅回路の出力側の増幅回路と並列に接続することができる。共振回路の他端はグランドに短絡される。共振回路は、シングルエンド又は差動入力／出力とすることができ、出力の一方は、回路をロードしないために開いた状態のままにすることができる。増幅回路の出力側には、チョークＬ１を介してＶＣＣに接続される。キャパシタＣ３は、出力Ｂに接続される。回路の残りの部分は、図５に示したものと同様である。図９の例では、ＶＣＣ、Ｌ１、及びＣ３は共振回路の外部の構成要素として示される。

１つ又は複数の共振回路は、本明細書に示さＬＤＡシステムで使用することができる。少なくとも１つの共振回路は、増幅回路の入力側又は出力側の増幅回路と直列に接続されてもよい。代替的に、少なくとも１つの共振回路は、増幅回路と並列に接続されてもよい。まだあるいは、少なくとも１つの共振回路は、増幅回路の入力側又は出力側の増幅回路と並列に接続されてもよい。また、直列、シャント、並列構成の組み合わせも同様に使用することができる。共振回路のそれぞれは以下に属するグループから選択された１つ又は複数のコンポーネントを含むように構成することができる。すなわち、ＳＡＷフィルタ、ＢＡＷフィルタ、水晶フィルタ、セラミックフィルタ、メカニカルフィルタ、ＬＣ共振器、アクティブＲＣ、又はＲＣ又はＬＣの変形回路からなるグループから選択される１つ又は複数のコンポーネントを含む。ここで、Ｃは、可変キャパシタに置き換えられる場合、例えば、バラクタダイオード、又は可変容量を持つアクティブコンポーネントである。さらに、マッチング回路網は、入力、ＲＦ出力、又はその両方に接続されるように構成されてもよく、又は省略することができる。同様に、分離回路は、入力、ＲＦ出力、又はその両方に接続されるように構成されてもよく、又は省略されてもよい。

図１０は、トポロジーの実施形態を示す。ここで、ＬＤＡシステムは、位相同期ループ（ＰＬＬ）で実施することができる。図１０では、図３の概略図が、例えば非常に狭い調整可能な捕捉周波数帯域として追加の特徴を提供するように修正される。ここで、使用する周波数帯域内の特定のチャネルとすることができる基準周波数に同期すること、もしくは、基準周波数は「キャリア抽出回路」（ここで図示せず）を用いて入力搬送波周波数から得られる。元の出力Ｂは電力スプリッタで以下の２つに分割される：１つは図１０の新しい出力Ｂであり、他方は第２の出力であって、第２の出力は、Ｎで除算されたデジタルプログラム可能な又は固定分周器に供給するために増幅器又は減衰器を介して出力信号を通過させる。Ｎごとにこの分周器は、周波数プリスケーラを含むことができ、ここで、最大周波数はマイクロ波周波数にスケールアップすることができる。結果として得られる信号は、位相／周波数比較器を用いて係数Ｍで除算した基準周波数Ｆ＿ｒｅｆｅｒｅｎｃｅと比較することができる。位相／周波数比較器は位相差は３ステートスイッチチャージポンプを介して低域通過フィルタに供給することができるアナログ又はデジタルであってもよい。その結果、スイッチが開いているとき、出力電圧はローパスフィルタで一定に保持される。スイッチが閉じているとき、チャージポンプは、低域通過フィルタの出力において電圧を減少又は増加する正又は負の電流パルスを注入する。フィルタの出力電圧は、ＬＤＡコア、ＶＴの入力を駆動することができ、これは、電圧制御発振モードで発振周波数を変えることができる。ここで、ＬＤＡの入力は、例えば直流電圧が発振周波数を変化させる共振回路又は別のＬＤＡ入力ノードにおいて、可変容量ダイオード又はバラクタダイオードであってもよい。ＬＤＡコアの入力マッチング回路と入力に絶縁回路を介して接続されてもよい。一方、デジタル整形回路とオプションの調整可能な遅延機能を通過した、出力Ａからの信号は位相比較器の３状態のスイッチを駆動する。分周比ＮとＭを調整することにより、ＰＬＬ及びＬＤＡの捕捉帯域幅は、変更して調整され、又はプログラムされてもよい。最低データレートよりも実質的に遅くなるように、ループ帯域幅を調整することができる。この構成では、ＰＬＬは、データレート対遅い反応時間を有しており、データレートは、位相と周波数差をバランスしようとするＰＬＬループに影響されない。変調された入力又はデータレートはそれに影響を与えることなく、ＰＬＬを通過することができ、ＰＬＬなしで再生することができる。再生処理はＰＬＬとは独立に維持されるから、ＬＤＡの受信高感度はＰＬＬによって影響されない。

ＬＤＡプラスＰＬＬの最初のアプリケーションは、例えば３〜１０個のチャンネルの間でチャンネルの場合に、キャプチャ周波数帯域幅を減少させ、使用の帯域の特定のチャネルに周波数帯域幅を低減することができる。このトポロジーは、調整可能な又は固定された帯域幅を有する電子的に調節可能なバンドパスフィルタの機能を提供する。ＬＤＡは、その高いスカート比（左と右の周波数エッジの鮮鋭度）と、受信機の選択と不要な干渉除去を高めるのに役立つ可能性があるという事実によりこのようなアプリケーションにおいて有用である。ＰＬＬにおいてＬＤＡをロックするとまた温度と周波数ドリフトを補正することを可能にすることができ、その結果、ＬＤＡコアのデフォルトの発振周波数が（Ｎ／Ｍ）×Ｆ＿ｒｅｆｅｒｅｎｃｅの関係を有する。

ＬＤＡ及びＰＬＬの他の構成は、追加の機能を提供するために考案されてもよい。ＰＬＬの位相比較器を駆動する基準周波数Ｆ＿ｒｅｆｅｒｅｎｃｅは、入力同期シンボルレートを有する同期信号を提供する回路から得られる。そうすることによって、ＬＤＡは、上記同期信号に同期して１シンボル当たり１クエンチ（消光）を提供する。このことは、周波数Ｆ＿ｒｅｐを、入力変調信号と同じ値に低減することを援助できる。逆の場合には、周波数Ｆ＿ｒｅｐはナイキスト基準を満たすために少なくとも２回の入力変調である必要がある。

この明細書では、多くの詳細を含んでいるが、これらは、本発明の範囲を限定するものとして解釈されるべきではなく、それらのいくつかはクレームにおいて請求するものであるが、むしろ、本開示の特定の実施形態に固有の機能の説明などを含む。個々の実施形態の文脈では、この明細書に記載される特定の機能はまた、単一の実施形態に組み合わせて実施することができる。逆に、単一の実施形態の文脈で説明される様々な特徴はまた、別々に複数の実施形態で、又は適切なサブコンビネーションで実施することができる。また、特徴が特定の組み合わせで動作し出願当初に請求項で記載され得るが、請求項の組み合わせからの１つ又は複数の特徴は、場合によっては、その組合せから行使することができる。そして、権利主張する組み合わせは、サブコンビネーション又はサブコンビネーションの変形を対象とすることができる。

Claims (21)

1. 通信装置の受信チェーンにおいて用いるためのシステムであって、
   上記システムは、
   第１の周波数を有するシステムの入力において入力信号を受信し、上記入力信号に基づいて発振を発生させるように構成された増幅回路と、
   上記増幅回路に接続され、発振を周期的にクランプして再起動するように所定のしきい値に基づいて上記発振を停止させることで電圧スパイク列を発生するサンプリング回路と、
   上記増幅回路に接続され、上記システムの動作周波数を確立するように構成され、第２の周波数を有するシステムの出力において出力信号を発生する１つ又は複数の共振回路とを備え、
   上記第２の周波数は上記第１の周波数と実質的に同じであるシステム。
2. 上記１つ又は複数の共振回路の少なくとも１つは、上記増幅回路の入力側又は出力側において上記増幅回路に直列に接続される請求項１記載のシステム。
3. 上記１つ又は複数の共振回路の少なくとも１つは、上記増幅回路の入力側又は出力側において上記増幅回路と並列に接続される請求項１記載のシステム。
4. 上記１つ又は複数の共振回路の少なくとも１つは、上記増幅回路に並列に接続される請求項１記載のシステム。
5. 上記１つ又は複数の共振回路は、
   インダクタと、
   並列に接続された２つのキャパシタと、
   上記２つのキャパシタの間の共通ノードに接続された第３のキャパシタとを備え、
   上記インダクタと上記各キャパシタの値は、ＲＦ周波数を有する信号を出力するように設定される請求項１記載のシステム。
6. 上記１つ又は複数の共振回路は複数のコンポーネントを備え、
   上記複数のコンポーネントのうちの１つ又は複数は高いＱ値を有するように構成される請求項１記載のシステム。
7. 上記１つ又は複数のコンポーネントは、ＳＡＷフィルタ、ＢＡＷフィルタ、水晶フィルタ、セラミックフィルタ、メカニカルフィルタ、ＬＣ共振器、アクティブＲＣ、ＲＣ又はＬＣの変形回路のうちの１つ又は複数であって、
   ここで、Ｃは可変キャパシタ、又は可変容量を有するアクティブコンポーネントに置き換えられる請求項６記載のシステム。
8. 上記増幅回路の入力側、出力側又はその両方に接続された分離回路を備え、
   上記分離回路は、他の複数回路からの、漏洩、反射及び他の干渉効果をフィルタリングする請求項１記載のシステム。
9. 上記分離回路は低雑音増幅器を含む請求項８記載のシステム。
10. 上記増幅回路の入力側、出力側又はその両方に接続され、インピーダンス整合を行うマッチング回路網をさらに備える請求項１記載のシステム。
11. 上記増幅回路の入力側、出力側又はその両方に接続され、位相補正を行うマッチング回路網をさらに備える請求項１記載のシステム。
12. 上記増幅回路の入力側に接続された、臨界的に結合された結合回路をさらに備える請求項１記載のシステム。
13. 上記１つ又は複数の共振回路は、上記システムの出力に接続された、臨界的に結合された結合回路をさらに備える請求項１記載のシステム。
14. 上記システムは、上記通信装置の受信チェーンにおける低雑音増幅器を置き換えて構成される請求項１記載のシステム。
15. 上記システムは、上記通信装置の受信チェーンにおける低雑音増幅器を相補するように構成され、上記低雑音増幅器の後段又は前段に配置される請求項１記載のシステム。
16. 上記システムは、
    第１の出力及び第２の出力に分割される出力を有する位相同期ループをさらに備え、
    上記第２の出力は、電圧範囲分周器に信号を供給する周波数／位相比較器に適合され、
    上記比較器は、係数Ｍによって除算された第２の入力信号Ｆ＿ｒｅｆｅｒｅｎｃｅを受信するように構成され、
    上記比較器の出力はスイッチを介して低域通過フィルタを駆動し、
    上記スイッチは、上記システムの第２の出力のデジタル的に波形整形された信号によりイネーブルされ、
    上記低域通過フィルタは上記システムの追加の入力を駆動する請求項１に記載のシステム。
17. 低雑音増幅器の相補回路として使用するためのシステムであって、通信装置の受信チェーンにおける上記低雑音増幅器の後段又は前段に配置されるように構成されたシステムであり、上記システムは、
    第１の周波数を有するシステムの入力において入力信号を受信し、入力信号に基づいて発振を発生するように構成された増幅回路と、
    上記増幅回路に接続され、上記発振を周期的にクランプして再起動するように所定のしきい値に基づいて発振を停止することで電圧スパイク列を発生するように構成されたサンプリング回路と、
    上記増幅回路に接続され、上記システムの動作周波数を確立して、第２の周波数を有するシステムの出力において出力信号を発生するように構成された１つ又は複数の共振回路とを備え、
    上記第２の周波数は上記第１の周波数と実質的に同じであるシステム。
18. 第１の出力及び第２の出力に分割された出力を有する位相同期ループをさらに備え、
    上記第２の出力は、電圧範囲分周器に信号を供給する周波数／位相比較器への入力として適合され、
    上記比較器は係数Ｍで除算された第２の入力信号Ｆ＿ｒｅｆｅｒｅｎｃｅを受信するように構成され、
    上記比較器の出力はスイッチを介して低域通過フィルタを駆動し、
    上記スイッチは上記システムの第２の出力のデジタル的に波形整形された信号によってイネーブルされ、
    上記低域通過フィルタは上記システムの追加の入力を駆動する請求項１７記載のシステム。
19. 上記位相同期ループの出力は、ウィルキンソンスプリッタ、抵抗スプリッタ、ハイブリッドマイクロストリップ又はメタマテリアルを用いて実現されたウィルキンソンスプリッタ、ＲＬＣコンポーネントの組み合わせを用いた集中定数素子スプリッタ、カプラ、対称スプリッタデバイス、非対称スプリッタ装置、又はデジタル分周器、のうちの１つ又は複数により分割され、
    第１の出力はＱ出力であり、第２の出力は反転されたＱバー出力である請求項１８記載のシステム。
20. 通信装置の受信チェーンにおいて受信感度を向上させる方法であって、
    上記方法は、
    受信入力信号を増幅して入力信号に基づいて発振を発生させることと、
    増幅された信号をサンプリングし、上記発振を周期的にクランプして再起動するように所定のしきい値に基づいて発振を停止させることで電圧スパイク列を発生する発振を発生することと、
    増幅する回路に接続され、動作周波数を確立してＲＦ周波数を有する信号を出力するように構成された１つ又は複数の共振回路を提供することとを含む方法。
21. 通信装置の受信チェーンにおいて用いるためのシステムであって、
    上記システムは、
    低い瞬間差異性利得を有する増幅回路であって、第１の周波数を有するシステムの入力において入力信号を受信して上記入力信号に基づいて発振を発生する増幅回路と、
    上記増幅回路に接続され、上記発振を周期的にクランプして再起動させるようにしきい値を用いて上記発振を自己停止させ、電圧スパイク列を発生する集積サンプリング回路と、
    増幅回路の出力に接続された共振回路とを備え、
    上記共振回路は、高いＱ値を有する少なくとも１つのサブ共振器を有し、並列に接続された少なくとも１つのサブ共振器を有し、上記システムの動作周波数を確立するように構成され、第２の周波数を有するシステムの出力において出力信号を発生し、
    上記第２の周波数は上記第１の周波数と実質的に同じであるシステム。

Images