JP2016532192A5 - - Google Patents

Download PDF

Info

Publication number
JP2016532192A5
JP2016532192A5 JP2016529874A JP2016529874A JP2016532192A5 JP 2016532192 A5 JP2016532192 A5 JP 2016532192A5 JP 2016529874 A JP2016529874 A JP 2016529874A JP 2016529874 A JP2016529874 A JP 2016529874A JP 2016532192 A5 JP2016532192 A5 JP 2016532192A5
Authority
JP
Japan
Prior art keywords
host
error
host controller
task
software
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016529874A
Other languages
English (en)
Other versions
JP6162336B2 (ja
JP2016532192A (ja
Filing date
Publication date
Priority claimed from US14/338,279 external-priority patent/US9442793B2/en
Application filed filed Critical
Publication of JP2016532192A publication Critical patent/JP2016532192A/ja
Publication of JP2016532192A5 publication Critical patent/JP2016532192A5/ja
Application granted granted Critical
Publication of JP6162336B2 publication Critical patent/JP6162336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (26)

  1. ホストコントローラであって、
    1つまたは複数のレジスタにアクセスするためのインターフェースと、
    記インターフェースに結合される処理回路であって、
    ストコントローラハードウェアによって、タスクの処理中にエラー条件を検出すると、エラーレジスタを設定し、
    ストコントローラハードウェアによって、タスクのタスク実行または処理を休止し、
    前記処理回路におけるホストソフトウェアによって前記エラー条件がクリアされたことを検出すると、前記ホストコントローラハードウェアによって、タスクの実行または処理を再開する
    うに構成される、処理回路と
    を備える、ホストコントローラ。
  2. 前記処理回路はさらに、
    タスクキューからの1つまたは複数のタスクを処理し、
    前記タスクを処理している間にエラー条件を監視する
    うに構成される、請求項1に記載のホストコントローラ。
  3. 前記処理回路はさらに、
    前記エラー条件が前記ホストコントローラソフトウェアによってクリアされたか否かを確認するために前記エラーレジスタをポーリングするように構成される、請求項1に記載のホストコントローラ。
  4. 前記ホストコントローラは、現在のタスク、現在のコマンドおよび現在の命令のうちの1つを終了すると、タスクの実行または処理を休止する、請求項1に記載のホストコントローラ。
  5. 前記エラーレジスタは、ホストコントローラの外部にあるエラーハンドリングソフトウェアにアクセス可能な共有レジスタ空間内に位置する、請求項1に記載のホストコントローラ。
  6. 前記エラー条件は、外部エラーハンドリングソフトウェアによってクリアされる、請求項1に記載のホストコントローラ。
  7. タスクのタスク実行または処理を休止することは、現在のタスク、現在のコマンドまたは現在の命令のうちの1つを終了すると、ハードウェア動作を既知の場所または状態において停止することを含む、請求項1に記載のホストコントローラ。
  8. ホストコントローラにおいて動作可能な方法であって、
    ホストコントローラハードウェアによって、処理回路によるタスクの処理中にエラー条件を検出すると、エラーレジスタを設定するステップと、
    前記ホストコントローラハードウェアによって、前記処理回路によるタスクのタスク実行または処理を休止するステップと、
    前記処理回路において動作するホストソフトウェアによって前記エラー条件がクリアされたことを検出すると、前記ホストコントローラハードウェアによって、タスクの実行または処理を再開するステップと
    含む、方法。
  9. タスクキューからの1つまたは複数のタスクを処理するステップと、
    前記タスクを処理している間にエラー条件を監視するステップと
    さらに含む、請求項8に記載の方法。
  10. 前記ホストコントローラソフトウェアによって前記エラー条件がクリアされたか否かを確認するために前記エラーレジスタをポーリングするステップをさらに含む、請求項8に記載の方法。
  11. 前記ホストコントローラは、現在のタスク、現在のコマンドおよび現在の命令のうちの1つを終了すると、タスクの実行または処理を休止する、請求項8に記載の方法。
  12. 前記エラーレジスタは、前記ホストコントローラの外部にあるエラーハンドリングソフトウェアにアクセス可能な共有レジスタ空間内に位置する、請求項8に記載の方法。
  13. 前記ホストコントローラが通信する外部ターゲットデバイスに、前記外部ターゲットデバイス内のいくつかまたはすべてのタスクをクリアするように指示するステップをさらに含む、請求項8に記載の方法。
  14. 1つまたは複数の命令を有する非一時的プロセッサ可読記憶媒体であって、少なくとも1つの処理回路によって実行されたときに、前記1つまたは複数の命令が、前記少なくとも1つの処理回路に、
    前記ホストコントローラハードウェアによって、前記処理回路によるタスクの処理中にエラー条件を検出すると、エラーレジスタを設定させ、
    前記ホストコントローラハードウェアによって、前記処理回路によるタスクのタスク実行または処理を休止させ、
    前記処理回路において動作するホストソフトウェアによって前記エラー条件がクリアされたことを検出すると、前記ホストコントローラハードウェアによって、タスクの実行または処理を再開させる、
    一時的プロセッサ可読記憶媒体。
  15. 前記1つまたは複数の命令は、前記少なくとも1つの処理回路にさらに、
    タスクキューからの1つまたは複数のタスクを処理させ、
    前記タスクを処理している間にエラー条件を監視させる、
    求項14に記載の記憶媒体。
  16. 前記1つまたは複数の命令は、前記少なくとも1つの処理回路にさらに、
    前記エラー条件がクリアされたか否かを確認するために前記エラーレジスタをポーリングさせる、請求項14に記載の記憶媒体。
  17. ホストデバイスであって、
    エラーレジスタを含む1つまたは複数のレジスタと、
    タスクのタスク実行または処理中にエラーを検出し、かつそのようなエラーが検出されるときに前記エラーレジスタを設定するように構成されるハードウェアを含むホストコントローラと、
    前記ホストコントローラおよび前記1つまたは複数のレジスタに結合され、かつホストソフトウェアを実行する処理回路とであって、前記ホストソフトウェアは、
    ラーが前記ホストコントローラによって設定されたか否かを確認するために、前記ホストソフトウェアによって、前記エラーレジスタをポーリングし、
    記エラーレジスタが設定されたことを検出すると、前記ホストソフトウェアによって、エラーハンドリングを実行し、
    ラーハンドリングが完了すると、前記ホストソフトウェアによって、前記エラーレジスタをクリアする
    とによって、前記ホストコントローラ上でエラーハンドリングを実行するように構成される、処理回路と
    を備える、ホストデバイス。
  18. 前記処理回路およびホストコントローラは、単一の半導体デバイスに集積される、請求項17に記載のホストデバイス。
  19. 前記ホストソフトウェアおよび前記ホストコントローラのうちの少なくとも1つがさらに、
    前記ホストデバイスのタスクキューにおいて未処理のすべてのタスクをクリアすることと、
    前記ホストデバイスの前記タスクキューにおいて未処理の特定のタスクをクリアすることと、
    前記ホストコントローラが通信する外部ターゲットデバイスに、前記外部ターゲットデバイス内のいくつかまたはすべてのタスクをクリアするように指示することと
    うちの少なくとも1つを実行する、請求項17に記載のホストデバイス。
  20. ホストデバイス上のホストソフトウェアによって実行される方法であって、
    エラーが、ホストコントローラの処理回路によって、ハードウェアレベルにおいて設定されたか否かを確認するために、前記ホストソフトウェアによって、エラーレジスタをポーリングするステップと、
    前記処理回路によって前記エラーレジスタが設定されたことを検出すると、前記ホストソフトウェアによって、エラーハンドリングを実行するステップと、
    前記処理回路によるエラーハンドリングが完了すると、前記ホストソフトウェアによって、前記エラーレジスタをクリアするステップと
    含む、方法。
  21. 前記ホストデバイスのタスクキューにおいて未処理のすべてのタスクをクリアするステップと、
    前記ホストデバイスの前記タスクキューにおいて未処理の特定のタスクをクリアするステップと、
    前記ホストコントローラが通信する外部ターゲットデバイスに、前記外部ターゲットデバイス内のいくつかまたはすべてのタスクをクリアするように指示するステップと
    さらに含む、請求項20に記載の方法。
  22. ホストデバイスであって、
    ホストソフトウェアを実行する処理回路と、
    前記処理回路に結合されるホストコントローラであって、前記ホストコントローラおよび前記ホストソフトウェアは、
    記ホストコントローラにおいて、ハードウェアレベルにおいて、エラー条件を検出し、
    記ホストコントローラによって、前記ハードウェアレベルにおいて、エラー割込みまたはレジスタを設定し、
    記ホストコントローラによってタスク実行または処理を休止し、
    記ホストコントローラが前記エラー割込みまたはレジスタを設定した結果として、前記ホストソフトウェアにおいてエラー条件を検出し、
    記ホストソフトウェアおよび前記ホストコントローラのうちの少なくとも1つによってエラーハンドリングを実行し、
    記ホストソフトウェアによって前記エラー条件をクリアし、
    記ホストソフトウェアによって前記エラー条件がクリアされたことを検出すると、前記ホストコントローラにおいてタスクの実行または処理を再開する
    ように構成される、処理回路と
    を備える、ホストデバイス。
  23. 前記ホストコントローラおよび前記ホストソフトウェアは、前記エラー割込みまたはレジスタを含む共有レジスタ空間にアクセスすることができる、請求項22に記載のホストデバイス。
  24. 前記エラー条件の詳細を確認するために、前記ホストソフトウェアによって、レジスタをチェックすることをさらに含む、請求項22に記載のホストデバイス。
  25. ホストデバイス上で動作可能な方法であって、
    処理回路によってホストコントローラにおいて、ハードウェアレベルにおいて、エラー条件を検出するステップと、
    前記処理回路によって前記ホストコントローラにおいて、前記ハードウェアレベルにおいて、エラー割込みまたはレジスタを設定するステップと、
    前記処理回路によって前記ホストコントローラにおいてタスク実行または処理を休止するステップと、
    前記ホストコントローラが前記エラー割込みまたはレジスタを設定した結果として、ホストソフトウェアにおいてエラー条件を検出するステップと、
    前記ホストソフトウェアおよび前記ホストコントローラのうちの少なくとも1つによってエラーハンドリングを実行するステップと、
    前記ホストソフトウェアによって前記エラー条件をクリアするステップと、
    前記ホストソフトウェアによって前記エラー条件がクリアされたことを検出すると、前記ホストコントローラにおいてタスクの実行または処理を再開するステップと
    含む、方法。
  26. 前記ホストソフトウェアおよび前記ホストコントローラのうちの少なくとも1つがさらに、
    前記ホストデバイスのタスクキューにおいて未処理のすべてのタスクをクリアするステップと、
    前記ホストデバイスの前記タスクキューにおいて未処理の特定のタスクをクリアするステップと、
    前記ホストコントローラが通信するターゲットデバイスに、前記ターゲットデバイス内のいくつかまたはすべてのタスクをクリアするように指示するステップと
    うちの少なくとも1つを実行する、請求項25に記載の方法。
JP2016529874A 2013-07-23 2014-07-23 ロバストハードウェア/ソフトウェアエラー回復システム Active JP6162336B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361857571P 2013-07-23 2013-07-23
US61/857,571 2013-07-23
US14/338,279 2014-07-22
US14/338,279 US9442793B2 (en) 2013-07-23 2014-07-22 Robust hardware/software error recovery system
PCT/US2014/047908 WO2015013460A1 (en) 2013-07-23 2014-07-23 Robust hardware/software error recovery system

Publications (3)

Publication Number Publication Date
JP2016532192A JP2016532192A (ja) 2016-10-13
JP2016532192A5 true JP2016532192A5 (ja) 2017-01-12
JP6162336B2 JP6162336B2 (ja) 2017-07-12

Family

ID=52391538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016529874A Active JP6162336B2 (ja) 2013-07-23 2014-07-23 ロバストハードウェア/ソフトウェアエラー回復システム

Country Status (18)

Country Link
US (1) US9442793B2 (ja)
EP (2) EP3985512B1 (ja)
JP (1) JP6162336B2 (ja)
KR (1) KR101770949B1 (ja)
CN (1) CN105408868B (ja)
AR (1) AR097140A1 (ja)
AU (1) AU2014293070A1 (ja)
BR (1) BR112016001232B1 (ja)
CA (1) CA2917578A1 (ja)
CL (1) CL2016000185A1 (ja)
HK (1) HK1219325A1 (ja)
MX (1) MX349374B (ja)
MY (1) MY182582A (ja)
PH (1) PH12016500030A1 (ja)
SA (1) SA516370444B1 (ja)
SG (1) SG11201510140PA (ja)
TW (1) TWI591478B (ja)
WO (1) WO2015013460A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9442793B2 (en) * 2013-07-23 2016-09-13 Qualcomm Incorporated Robust hardware/software error recovery system
US10007586B2 (en) 2016-01-08 2018-06-26 Microsoft Technology Licensing, Llc Deferred server recovery in computing systems
US10606678B2 (en) * 2017-11-17 2020-03-31 Tesla, Inc. System and method for handling errors in a vehicle neural network processor
US11307921B2 (en) 2017-12-08 2022-04-19 Apple Inc. Coordinated panic flow
US10860412B2 (en) * 2017-12-08 2020-12-08 Apple Inc. Coordinated panic flow
KR102429433B1 (ko) * 2018-01-18 2022-08-04 삼성전자주식회사 영상 표시 장치 및 그 구동 방법
CN109669802A (zh) * 2018-11-13 2019-04-23 北京时代民芯科技有限公司 一种用于edac验证的可配置存储器验证系统
CN115934389A (zh) * 2021-08-04 2023-04-07 三星电子株式会社 用于错误报告和处理的系统和方法
TWI789075B (zh) * 2021-10-26 2023-01-01 中華電信股份有限公司 偵測應用程式的異常執行的電子裝置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513346A (en) * 1993-10-21 1996-04-30 Intel Corporation Error condition detector for handling interrupt in integrated circuits having multiple processors
US6223299B1 (en) * 1998-05-04 2001-04-24 International Business Machines Corporation Enhanced error handling for I/O load/store operations to a PCI device via bad parity or zero byte enables
US6546482B1 (en) 1999-05-07 2003-04-08 Advanced Micro Devices, Inc. Invalid configuration detection resource
US6615374B1 (en) * 1999-08-30 2003-09-02 Intel Corporation First and next error identification for integrated circuit devices
US6594785B1 (en) 2000-04-28 2003-07-15 Unisys Corporation System and method for fault handling and recovery in a multi-processing system having hardware resources shared between multiple partitions
US6802039B1 (en) * 2000-06-30 2004-10-05 Intel Corporation Using hardware or firmware for cache tag and data ECC soft error correction
US6966042B2 (en) * 2003-03-13 2005-11-15 International Business Machine Corporation System for detecting and reporting defects in a chip
US7493513B2 (en) 2003-04-29 2009-02-17 International Business Machines Corporation Automatically freezing functionality of a computing entity responsive to an error
US20060277444A1 (en) * 2005-06-03 2006-12-07 Nicholas Holian Recordation of error information
CN101901177B (zh) * 2010-01-22 2012-11-21 威盛电子股份有限公司 多核微处理器及其除错方法
US8782461B2 (en) * 2010-09-24 2014-07-15 Intel Corporation Method and system of live error recovery
US8775863B2 (en) 2011-05-31 2014-07-08 Freescale Semiconductor, Inc. Cache locking control
US9442793B2 (en) * 2013-07-23 2016-09-13 Qualcomm Incorporated Robust hardware/software error recovery system

Similar Documents

Publication Publication Date Title
JP2016532192A5 (ja)
JP2015046192A5 (ja)
EP2393008A3 (en) Information processing apparatus and driver execution control method
JP6162336B2 (ja) ロバストハードウェア/ソフトウェアエラー回復システム
JP2013537656A5 (ja)
JP2016053768A5 (ja)
JP2016513324A5 (ja)
JP2014106835A5 (ja)
JP2016025647A5 (ja)
JP2015011557A5 (ja)
JP2017032844A5 (ja)
WO2017112361A3 (en) Method and apparatus for recovering from bad store-to-load forwarding in an out-of-order processor
WO2015079450A3 (en) Electronic device
JP2014026373A5 (ja)
JP2013080373A5 (ja)
JP2019165891A5 (ja)
JP2018072944A5 (ja)
MY188636A (en) Application program data processing method and device
JP2016207122A5 (ja)
JP2018072943A5 (ja) プログラム、システム及び情報処理方法
JP2008225807A (ja) 制御装置およびそのプログラム暴走監視方法
JP2019165892A5 (ja)
JP2015192242A5 (ja)
EP2784712A3 (en) Lock release device and method
JP2017134690A5 (ja)