CN101901177B

CN101901177B - 多核微处理器及其除错方法

Info

Publication number: CN101901177B
Application number: CN2010102435141A
Authority: CN
Inventors: G·葛兰·亨利; 陈巨轩
Original assignee: Via Technologies Inc
Current assignee: Via Technologies Inc
Priority date: 2010-01-22
Filing date: 2010-07-30
Publication date: 2012-11-21
Anticipated expiration: 2030-07-30
Also published as: CN101901177A

Abstract

一种多核微处理器及其除错方法。上述多核微处理器包括第一处理核、第二处理核以及耦接于第一处理核及第二处理核的总线。总线于第一处理核及第二处理核间传递信息。响应于所侦测到的既定事件，第一处理核停止执行使用者程序指令，并经由总线中断第二处理核。响应于被第一处理核所中断，第二处理核停止执行使用者程序指令。每一处理核在停止执行使用者程序指令之后，输出其状态。每一处理核等待直到经由总线接收到来自另一处理核的通知，开始提取并执行使用者程序指令，其中该通知由另一处理核已准备开始提取并执行使用者程序指令时作出。本发明的双核能在相同时间传送其状态检查点至存储器，并同时恢复使用者程序指令的执行。

Description

多核微处理器及其除错方法

技术领域

本发明有关于多核处理器，特别有关于多核处理器的除错(debug)。

背景技术

处理器包含一组微码程序(microcode routine)，其呈现休眠状态(dormant)直到被软件启动而写入至控制暂存器内(例如WRMSR指令)。微码程序以下称为追踪器(tracer)，其可当作一种进行处理器的除错与效能调校(tune)的工具。一旦追踪器被启动，则有各种的事件可将追踪器触发，使其收集处理器状态信息并将处理器状态信息写入至存储器中的指定地址。使用追踪器的方法之一是在规则性间隔中调用(invoke)追踪器。例如，每次当处理器执行并引退(retire)N个指令时(例如100000个指令，其数量由使用者所设定)，追踪器会传送(dump)处理器的状态至存储器。被传送的处理器状态以下将称为检查点(checkpoint)。在对处理器进行除错时，工程师可从检查点获得处理器状态，并将处理器状态输入至模拟器中进行模拟。

模拟器接收到来自检查点的处理器状态，以作为其输入的一部份。模拟器的输入为存储器的状态以及暂存器的状态(或是处理器的快取存储器)，其包括处理器所执行的程序。模拟器为一理想处理器的功能性模型。也就是说，模拟器以处理器的初始输入状态开始执行，并引退在存储器中程序的指令，以便产生符合目标处理器结构(例如x86结构)的处理器的正确的输出状态。接着，模拟器的输出状态会与实际处理器所产生的输出状态进行比较，其将有助于对设计上的错误进行除错。上述过程概括地描述如下：

1.处理器会执行与引退N个指令，以及追踪器会传送检查点的状态至存储器。

2.追踪器会重新开始执行被中止的处理器程序。(在一情况中，追踪器会重置处理器，而重置微码会从被传送至存储器的状态检查点来重新载入处理器的状态。)

3.步骤1与2会持续执行，直到使用者侦测到错误发生而停止循环，并将状态检查点储存于一文件中。

4.从上述文件回送第一状态检查点至模拟器。

5.模拟器会执行与引退N个指令。

6.将目前模拟的处理器状态与下一个状态检查点进行比较。如果不符合的话，逻辑设计工程师会使用这些信息对处理器进行除错。

7.否则，从上述文件回送下一个状态检查点至模拟器，并重复步骤5与6。

除了存储器的覆盖区(footprint)以及暂存器状态之外，回送至模拟器的输入亦包括关于由处理器外部的代理者(agent)所产生的事件出现的信息。例如，中断请求会发送至处理器。再者，系统内的其他代理者会对存储器进行读取以及写入，其中存储器由处理器以及其他代理者共同使用。其他代理者可以是输入装置与输出装置或是其他处理器。这些事件发生在由不同代理者所共同使用的结构处理器总线上，因此可由连接至上述总线的逻辑分析仪进行撷取且与在总线上传送至存储器的状态检查点的时间有关联。

在双核处理器的情况中，由一核所执行的动作可能会影响到另一核的功能。例如，一核对存储器进行存取时会影响到另一核的操作。尤其是，部分错误只会发生在两核之间的交互作用(interaction)期间。

在使用模拟器来对双核处理器进行除错的过程中，会侦测到一问题。具体地，实际处理器内的每一核会部分且独立地执行追踪器的停止、传送以及描述于前面步骤1与2的重新开始等程序。因此，在实际处理器的操作中由两核所产生的状态检查点并不需要彼此在时间上有关联。此外，由于追踪器的停止及重新开始等程序不能协调一致，因此部分核交互作用相关的错误很可能无法被复制。

发明内容

本发明提供一种多核微处理器。上述多核微处理器包括：一第一处理核以及一第二处理核；以及一总线，耦接于上述第一处理核及上述第二处理核，用以于上述第一处理核以及上述第二处理核之间传递信息。上述第一处理核以及上述第二处理核被配置为：响应于所侦测到的一既定事件，上述第一处理核停止执行使用者程序指令，并经由上述总线中断上述第二处理核；响应于被上述第一处理核所中断，上述第二处理核停止执行使用者程序指令；每一上述处理核在停止执行使用者程序指令之后，输出其状态；以及每一上述处理核等待直到经由上述总线接收到来自另一上述处理核的通知，开始提取并执行使用者程序指令，其中该通知由另一上述处理核已准备开始提取并执行使用者程序指令时作出。

再者，本发明提供一种除错方法，适用于一多核微处理器，其中上述多核微处理器包括一第一处理核、一第二处理核以及用以于上述第一处理核与上述第二处理核之间传递信息的一总线。上述除错方法包括：通过上述第一处理核，侦测一既定事件；响应于所侦测到的上述既定事件，通过上述第一处理核停止执行使用者程序指令；经由上述总线，通过上述第一处理核中断上述第二处理核；响应于被上述第一处理核所中断，通过上述第二处理核停止执行使用者程序指令；在每一上述处理核停止执行使用者程序指令之后，输出其状态；以及通过每一上述处理核，等待直到经由上述总线接收到来自另一上述处理核的通知，开始提取并执行使用者程序指令，其中该通知由另一上述处理核已准备开始提取并执行使用者程序指令时作出。

本发明所述的双核处理器能在相同时间传送其状态检查点至存储器，并同时恢复使用者程序指令的执行。

附图说明

图1是显示根据本发明一实施例所述的具有双核处理器的系统的电路图；

图2是显示图1中系统的操作流程图。

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

实施例：

为了解决上述问题，可修改双核处理器，使得当一核的追踪器触发时，其能中断另一处理器以便引起另一处理器内的追踪器来传送状态检查点。然后，两核能彼此进行通信(communicate)，使得两核能同时重新启动。

参考图1，图1是显示根据本发明一实施例所述的具有双核处理器108的系统100的电路图。系统100包括芯片组128，其中芯片组128经由处理器总线134耦接于双核处理器108。系统100亦包括系统存储器132，其耦接于芯片组128。双核处理器108包括两核，其可各自称为核0104A以及核1104B或可统称为核104。核0104A会将其状态158A写入至系统存储器132，而核1104B会将其状态158B写入至系统存储器132，其中核0104A的状态158A以及核1104B的状态158B可统称为核状态158。核状态158包含核104的多个暂存器与多个快取存储器的内容。在一实施例中，由于追踪器可执行一写回无效操作以强制快取数据写至存储器，使得存储器状态可以被撷取，于是快取存储器的内容不会包含在核状态158内。

每一核104A、104B包括指令快取存储器102以及指令翻译器112，其中指令翻译器112会将从指令快取存储器102所提取的指令转译成微指令(microinstruction)以提供至每一核104A、104B内的多个执行单元与存储器子系统122。每一核104A、104B亦包括总线接口单元126，其耦接于执行单元与存储器子系统122并介于及连接于(interface)核104与处理器总线134之间。

每一核104A、104B亦包括微码(microcode)单元118。微码单元118包括微定序器(microsequencer)(未显示)，其可从微码只读存储器(read only memory，ROM)(未显示)中提取多个指令。微码只读存储器用来储存微码指令。特别地，微码指令包含重置微码136以及追踪器微码142。

在核104被重置后，该核104能立刻开始提取并执行重置微码136。重置微码136会初始化核104，并在初始化程序的最后部分使得(cause)核104开始从存储器中提取使用者程序指令。具体而言，在追踪器微码142开始执行核104的重置程序之前，追踪器微码142会设定一旗标给重置微码136，以指示上述重置程序由追踪器微码142执行。上述旗标存在(reside)于非易失、非使用者可定址的储存元件。也就是说，在追踪器执行的重置程序之后上述旗标的值仍会被保留住，然而在电力开启重置(power-on reset)程序之后上述旗标的值将不会被保留，即上述旗标会响应于电力开启重置程序而被预设至既定值。此外，当追踪器微码142传送最新的检查点至一存储器时，追踪器微码142会储存在上述存储器对应位置的存储器地址至非易失储存元件。反之，当重置微码136被执行时，追踪器微码142会侦测到上述旗标被设定，并从储存在非易失储存元件的对应存储器位置中载入处理器的最新传送的状态。已复原的状态(restoredstate)包括程序的指令指针值，其中上述程序在追踪器微码142被触发时所执行。于是，当重置微码136使得(cause)核104开始来提取使用者程序指令时，核104将会恢复(resume)其在最新追踪器微码142状态检查点所停止的执行动作。根据本发明的实施例，重置微码136会等待直到侦测到另一核104亦准备进行相同程序，使该核104来恢复提取使用者程序码。根据本发明一实施例，总线接口单元126包括一控制暂存器，其可由追踪器微码142所程序化，以便请求上述重置程序。

核0104A以及核1104B经由核之间的通信总线(inter-corecommunication bus，IC CB)106互相传递信息。根据一实施例，核之间的通信总线106为串行总线，然而其他种类的总线亦可被使用。尤其是，当离开重置程序时，核104会经由通信总线106来进行通信以中断彼此(核0104A、核1104B)，而导致追踪器微码142被触发并在同时恢复提取使用者程序指令。通信总线106不同于处理器总线134。处理器总线134为双核处理器102的结构处理器总线，而通信总线106为非结构总线(non-architectural bus)。也就是说，使用者程序指令无法指示核104在通信总线106进行通信，而只有非使用者程序码(即在核104内所执行的重置微码136、追踪器微码142)才能指示核104在通信总线106进行通信。再者，只有在双核处理器108内的核104才能在通信总线106中进行通信。也就是说，没有其他位于双核处理器108外部的核或处理器能透过通信总线106进行通信。通信总线106设置在单一封装内，其中上述单一封装包括核104以及通信总线106。在一实施例中，双核处理器108为单一晶粒。在一实施例中，每一核104设置在不同晶粒中，而通信总线106会同时耦接于上述不同的晶粒。

参考图2，图2是显示图1中系统100的操作流程图。流程开始于步骤202。

在步骤202，追踪器微码142被核0104A所调用。例如，当核0104A侦测到从最后一个检查点以来已经有N个指令被核0104A所引退时，核0104A对应地调用其追踪器微码142，此时核0104A停止执行使用者程序指令。接着，流程进入步骤204。

在步骤204，于核0104A内所执行的追踪器微码142会经由通信总线106发送中断信息至核1104B，以通知核1104B必须调用其追踪器微码142。接着，核0104A会进入步骤206，而核1104B会进入步骤224。

在步骤206，于核0104A内所执行的追踪器微码142会传送核0104A的状态至系统存储器132，以作为核0的状态158A。接着，流程进入步骤208。

在步骤208，于核0104A内所执行的追踪器微码142会重置核0104A。如先前所描述，在重置核0104A之前，追踪器微码142会设定旗标并将核0的状态158A的地址储存在非易失储存元件。接着，流程进入步骤212。

在步骤212，核0104A被重置并开始执行其重置微码136。重置微码136会侦测到旗标已被设定，并对应地从系统存储器132重新载入核0的状态158A至核0104A，以作为其初始化功能的一部份。接着，流程进入步骤214。

在步骤214，于核0104A内所执行的重置微码136会经由通信总线106发送信息至核1104B，以询问核1104B是否已完成初始化程序，以及于核0104A内所执行的重置微码136会准备开始来提取及执行使用者程序指令。接着，流程进入步骤216。

在步骤216，于核0104A内所执行的重置微码136会判断是否已在通信总线106上接收到来自核1104B的信息，其指示核1104B已准备开始来提取及执行使用者程序指令。若是，则流程进入步骤218。否则，流程返回步骤214。在一实施例中，重置微码136会在步骤216的判断中循环(loops)一特定时间，以便在返回步骤214之前等待以接收来自核1104B的准备信息，以便传送其他准备信息。在一实施例中，重置微码136会在假设核1104B已无反应(dead)之前，维持其等待以接收来自核1104B的准备信息的循环次数，然后流程进入步骤218。

在步骤218，于核0104A内所执行的重置微码136会依据步骤212的核0状态158A所载入的指令指针值，使核0104A恢复提取以及执行使用者程序指令。接着，流程结束于步骤218。

在步骤224，核1104B接收来自核0104A的中断信息，其在步骤204所传送。响应于所接收的中断信息，核1104B会调用其追踪器微码142，此时核1104B停止执行使用者程序指令。接着，流程进入步骤226。

在步骤226，于核1104B内所执行的追踪器微码142会传送核1104B的状态至系统存储器132，以作为核1的状态158B。接着，流程进入步骤228。

在步骤228，于核1104B内所执行的追踪器微码142会重置核1104B。如先前所描述，在重置核1104B之前，追踪器微码142会设定旗标并将核1的状态158B的地址储存在非易失储存元件。接着，流程进入步骤232。

在步骤232，核1104B被重置并开始执行其重置微码136。重置微码136会侦测到旗标已被设定，并对应地从系统存储器132重新载入核1的状态158B至核1104B，以作为其初始化功能的一部份。接着，流程进入步骤234。

在步骤234，于核1104B内所执行的重置微码136会经由通信总线106发送信息至核0104A，以询问核0104A是否已完成初始化程序，以及于核1104B内所执行的重置微码136会准备开始来提取及执行使用者程序指令。接着，流程进入步骤236。

在步骤236，于核1104B内所执行的重置微码136会判断是否已在通信总线106上接收到来自核0104A的信息，其指示核0104A已准备开始来提取及执行使用者程序指令。若是，则流程进入步骤238。否则，流程返回步骤234。在一实施例中，重置微码136会在步骤236的判断中循环一特定时间，以便在返回步骤234之前等待以接收来自核0104A的准备信息，以便传送其他准备信息。在一实施例中，重置微码136会在假设核0104A已无反应之前，维持其等待以接收来自核0104A的准备信息的循环次数，然后流程进入步骤238。

在步骤238，于核1104B内所执行的重置微码136会依据步骤232的核1的状态158B所载入的指令指针值，使核1104B恢复提取以及执行使用者程序指令。接着，流程结束于步骤238。

因此，从图2可知，两核104能在相同时间传送其状态检查点至存储器，并同时恢复使用者程序指令的执行。在一实施例中，两核104能达到在彼此的一处理器总线时脉周期内实现恢复执行程序。

虽然双核处理器108描述具有两核的处理器，然而具有多于两核的多核处器108的其他实施例亦可被考虑，其中多核处器108的每一核能与其他核进行通信，以决定是否全部的核已准备好进行离开重置程序，使得全部的核能离开重置程序并能同时开始提取使用者程序码。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。例如，软件可致能如本发明所述的装置及方法的功能、制造、模型化、模拟、描述及/或测试，其能透过使用通用程序设计语言(例如C、C++)、包括Verilog、HDL、VHDL等的硬件描述语言(HDL)或其他可用的程序来实现。上述软件可设置在任何已知的计算机可用介质中，例如磁带、半导体、磁盘、光盘(如CD-ROM、DVD-ROM等)、网络、有线连线、无线或其他通讯介质。本发明的装置及方法的实施例可包含在知识产权核内，例如微处理器核(由HDL具体化)，并转换成集成电路的硬件产品。此外，本发明实施例所述的装置及方法可以硬件与软件的结合方式具体化。因此，本发明不应限定于已揭露的实施例，而应视前述的权利要求所界定者为准。具体而言，本发明可实施于微处理器装置中，其可被使用于通用计算机。最后，本领域技术人员，可基于本发明所揭露的概念以及特定实施例，在不脱离本发明的精神和范围内，可做些许更动与润饰以达到本发明的相同目的。

附图中符号的简单说明如下：

100：系统

102：指令快取存储器

104A：核0

104B：核1

106：核之间的通信总线

108：双核处理器

112：指令翻译器

118：微码单元

122：执行单元与存储器子系统

126：总线接口单元

128：芯片组

132：系统存储器

134：处理器总线

136：重置微码

142：追踪器微码

158A：核0状态

158B：核1状态

202-238：步骤。

Claims

1.一种多核微处理器，其特征在于，包括：

一第一处理核以及一第二处理核；以及

一总线，耦接于上述第一处理核及上述第二处理核，用以于上述第一处理核以及上述第二处理核之间传递信息；

其中上述第一处理核以及上述第二处理核被配置为：

响应于所侦测到的一既定事件，上述第一处理核停止执行使用者程序指令，并经由上述总线中断上述第二处理核；

响应于被上述第一处理核所中断，上述第二处理核停止执行使用者程序指令；

每一上述处理核在停止执行使用者程序指令之后，输出其状态；以及

每一上述处理核等待直到经由上述总线接收到来自另一上述处理核的通知，开始提取并执行使用者程序指令，其中该通知由另一上述处理核已准备开始提取并执行使用者程序指令时作出。

2.根据权利要求1所述的多核微处理器，其特征在于，上述既定事件包括以下之一：

侦测到上述第一处理核已引退一既定数量的指令；以及

由上述第一处理核调用一追踪器微码。

3.根据权利要求1所述的多核微处理器，其特征在于，上述第一处理核以及上述第二处理核还被配置为：

每一上述处理核在输出其状态之后进行重置，其中每一上述处理核在被重置之后，重新载入其状态。

4.根据权利要求3所述的多核微处理器，其特征在于，上述第一处理核以及上述第二处理核被配置，使得每一上述处理核输出其状态至上述多核微处理器外部的一存储器，以及在被重置之后每一上述处理核从上述存储器重新载入其状态。

5.根据权利要求1所述的多核微处理器，其特征在于，上述第一处理核以及上述第二处理核还被配置为：

每一上述处理核经由上述总线询问另一上述处理核，以决定另一上述处理核是否已准备开始提取并执行使用者程序指令。

6.根据权利要求1所述的多核微处理器，其特征在于，每一上述处理核内的一微码单元被配置为等待直到经由上述总线接收到来自另一上述处理核的通知，开始提取并执行使用者程序指令，其中该通知由另一上述处理核已准备开始提取并执行使用者程序指令时作出。

7.根据权利要求1所述的多核微处理器，其特征在于，每一上述处理核内的一微码单元被配置为输出其状态。

8.一种除错方法，其特征在于，适用于一多核微处理器，其中上述多核微处理器包括一第一处理核、一第二处理核以及用以于上述第一处理核与上述第二处理核之间传递信息的一总线，上述除错方法包括：

通过上述第一处理核，侦测一既定事件；

响应于所侦测到的上述既定事件，通过上述第一处理核停止执行使用者程序指令；

经由上述总线，通过上述第一处理核中断上述第二处理核；

响应于被上述第一处理核所中断，通过上述第二处理核停止执行使用者程序指令；

在每一上述处理核停止执行使用者程序指令之后，输出其状态；以及

通过每一上述处理核，等待直到经由上述总线接收到来自另一上述处理核的通知，开始提取并执行使用者程序指令，其中该通知由另一上述处理核已准备开始提取并执行使用者程序指令时作出。

9.根据权利要求8所述的除错方法，其特征在于，上述既定事件包括以下之一：

侦测到上述第一处理核已引退一既定数量的指令；以及

由上述第一处理核调用一追踪器微码。

10.根据权利要求8所述的除错方法，其特征在于，还包括：

在每一上述处理核输出其状态之后进行重置，其中在每一上述处理核被重置之后，重新载入其状态。

11.根据权利要求8所述的除错方法，其特征在于，还包括：

通过每一上述处理核，经由上述总线询问另一上述处理核，以决定另一上述处理核是否已准备开始提取并执行使用者程序指令。

12.根据权利要求8所述的除错方法，其特征在于，每一上述处理核内的一微码单元被配置为执行上述等待直到经由上述总线接收到来自另一上述处理核的通知，开始提取并执行使用者程序指令的步骤，其中该通知由另一上述处理核已准备开始提取并执行使用者程序指令时作出。

13.根据权利要求8所述的除错方法，其特征在于，每一上述处理核内的一微码单元被配置为执行输出其状态。