JP2016524252A - フェイルセーフな入力を有する安全開閉装置 - Google Patents

Abstract

【課題】第１および第２入力(30、30’)を備えた、技術的設備(12)をフェイルセーフに停止する安全開閉装置(10)を提供する。【解決手段】第１入力(30)は第１入力回路(32)によって第１入力信号(38)を受信し、第２入力(30’)は第２入力回路によって第２入力信号(38’)を受信する。第１および第２入力回路は、互いに直流電気的に分離された第１回路部（Ｉ）および第２回路部（ＩＩ）に分割されている。第１入力回路(32)の第１信号入力回路(40)、第１閾値要素(44)、および第１結合要素(42)と、第２入力回路の第２信号入力回路(40’)、第２閾値要素(44’)、および第２結合要素(42’)とは第１回路部（Ｉ）に配置され、第１回路部（Ｉ）は第３結合要素(48)を有する第１テスト装置(46)をさらに備える。第１テスト装置(46)は第１および第２閾値要素(44、44’)から接地端子(64)への電流経路を遮断するよう構成されている。第２回路部（ＩＩ）は、第２テスト装置(52)と、第１入力(30)の第１遷移回路(54)と、第３テスト装置(52’)と、第２入力(30’)の第２遷移回路(54’)とを備え、第１、第２および第３結合要素(42、42’、48)は第１回路部（Ｉ）および第２回路部（ＩＩ）を互いに接続している。【選択図】図４

Description

本発明は、技術的設備をフェイルセーフに停止するための安全開閉装置に関し、この安全開閉装置は、信号装置から入力信号を受信する第１および少なくとも１つの第２入力を備えている。

本発明はさらに、安全開閉装置の入力をテストする方法に関するものである。

本発明は一般に、例えば完全に自動化されたロボットといった自動的に機能する技術的設備または機械によってもたらされる危険から人および／または物的に価値のあるものを保護するという点から、機械安全の分野に関する。

この種の設備を安全にするために、例えば非常停止スイッチ、ポジションスイッチ、または光バリアや光アレイといった電気的検知保護装置など、種々の信号装置を使用することができ、それにより、設備へのアクセスを監視することと設備が安全に機能していることとを監視することができる。信号装置は、信号装置に基づいて技術的設備を安全な、危険でない状態、特に設備を停止させる状態、に移行することができる安全開閉装置に連結されている。したがって、信号装置によって送信される状態、特に設備を停止すべきオフ状態は、安全開閉装置によって正確に識別されることが非常に重要である。

不正確な入力がある場合に技術的設備をフェイルセーフに停止できるように、信号装置は、２つの入力を介して２チャンネルで冗長的に安全開閉装置に連結されることが多い。チャンネルの１つでエラーが発生した場合であっても冗長性によって確実に設備を停止する。この処置は、危険なエラーの影響を防止するが、危険なエラーを速やかに識別しない。換言すれば、設備の安全機能は確保されるが、チャンネルの１つにおけるエラーそのものは発見されない。

エラーの影響を防止するだけでなくエラーも識別するために、安全開閉装置の入力には自己診断機能が備えられている。それにより、安全開閉装置は個々の入力の検出能力をテストすることができる。この種の入力回路は、例えば特許文献１または特許文献２から知られている。

特許文献１は、信号入力回路と、結合部材によってオンにすることができる評価回路とを備えた、信号装置からの入力信号を読み込むための入力回路を開示している。結合部材は基準電圧源に接続され、入力信号が超えるべきスイッチング閾値を設定する。さらに、入力回路は、基準電圧源をテストするための第１テスト回路と、結合部材をテストするために電圧を信号入力回路へ注入することができる第２テスト回路とを備えている。

しかし、図示の入力回路は、信号入力回路とテストを開始する後続の論理演算装置との間に直流電気的分離を設けるために、テスト回路がそれぞれ、互いに直流電気的に分離された１つまたは２つの結合要素を有する点で不利である。この種の結合要素は、入力の他の部品に比して高価であり、莫大な設置空間を必要とし、故障率が高い。

特許文献２は、信号入力回路と、結合部材によってオンにすることができる評価回路とを有する別の入力回路を開示している。入力信号の電流または入力信号の電圧のいずれかによって安全な状態を検出することができるように追加のトランジスタ回路が結合部材の前に配置されている。スイッチング閾値は電圧基準によって設定される。特許文献１と同様に、２つのテスト回路が設けられている。第１テスト回路は結合部材とトランジスタをテストし、第２テスト回路は基準電圧をテストするために使用される。第１および第２テスト回路は、信号入力回路とその後ろに接続される論理演算装置との間に直流電気的分離を設けるための結合要素を備えている。合計で少なくとも３つの結合要素がテスト装置に必要とされる。図示の入力回路の利点は、たった１つの基準電圧源が必要であり、したがって、その基準電圧源のテスト回路が１つだけ必要となることである。

しかし、図示の回路におけるスイッチング閾値は電圧基準に依存しているだけでなく他の部品のパラメータ、特にその上流に接続されるトランジスタ回路のパラメータにも依存しているため、スイッチング閾値を設定するために使用されるすべてのパラメータが第２テスト回路によって完全にチェックされないことは不利である。

独国特許第１０ ２００６ ０３０ １１４ Ｂ４号明細書 独国特許出願公開第１０ ２０１１ ０１５ ４９８ Ａ１号明細書

以上のような背景の下、本発明の目的は、テスト能力を向上させ、費用対効果がより大きく、設置空間が小さい、冒頭で述べた安全開閉装置の代替入力回路を提供することである。

本発明の一態様によれば、前記目的は、第１入力および少なくとも１つの第２入力を備えた、技術的設備をフェイルセーフに停止するための安全開閉装置によって達成される。この装置は、第１入力回路によって第１入力信号を受信し、第２入力回路によって第２入力信号を受信する。前記第１および第２入力回路は、互いに直流電気的に分離された第１および第２回路部に分割され、前記第１入力回路の第１信号入力回路、第１閾値要素、および第１結合要素と、前記第２入力回路の第２信号入力回路、第２閾値要素、および第２結合要素とは前記第１回路部に配置されている。前記第１回路部は第３結合要素を有する第１テスト装置をさらに備え、前記第１テスト装置は前記第１および第２閾値要素から接地端子への電流経路を遮断するよう構成されている。前記第２回路部は、第２テスト装置と、前記第１入力の第１遷移回路と、第３テスト装置と、前記第２入力の第２遷移回路とを備え、前記第１、第２および第３結合要素は前記第１および第２回路部を互いに接続している。

本発明の別の態様によれば、前記目的は、安全開閉装置の第１入力および少なくとも１つの第２入力から２値状態をフェイルセーフに読み込む方法によって達成される。この方法によれば、前記第１入力は第１入力回路によって第１入力信号を受信し、前記第２入力は第２入力回路によって第２入力信号を受信する。前記第１および第２入力回路は、互いに直流電気的に分離された第１および第２回路部に分割され、前記第１入力回路の第１信号入力回路、第１閾値要素、および第１結合要素と、第２入力回路の第２信号入力回路、第２閾値要素、および第２結合要素とは前記第１回路部に配置されている。前記第１回路部は第３結合要素を有する第１テスト装置をさらに備え、前記第１テスト装置は前記第１および第２閾値要素から接地端子への電流経路を遮断するよう構成されている。前記第２回路部は、第２テスト装置と、前記第１入力の第１遷移回路と、第３テスト装置と、前記第２入力の第２遷移回路とを備え、前記第１、第２および第３結合要素は前記第１および第２回路部を互いに接続している。

したがって、本発明の思想は、１つの入力回路を、互いに直流電気的に分離され、結合要素によってできるだけ少ない規定箇所でのみ接続された２つの分離領域に分割することである。各領域は別個のテスト装置を備え、それにより、２段階テスト手順において一方では入力の検出能力をテストすることができ、他方では後続の冗長回路部におけるエラーの蓄積を検出することができる。

第１回路部は各入力に別個の信号入力回路と別個の閾値要素とを備えている。信号入力回路によって入力信号を受信し、入力信号が閾値要素によって設定された閾値を超えた場合に第１結合要素を介して第２回路部に送信される。換言すれば、第１回路部では入力状態の検出が行われ、入力信号が閾値を超えた場合は第１状態が検出され、入力信号が閾値を下回った場合は第２状態が検出される。

第１回路部は第１テスト装置をさらに備え、それにより、意図的に状態の変化を引き起こすために入力回路の閾値要素を作動させ、停止させることができる。この状態の変化を評価することで、閾値検出が正確に機能しているか否かを判断することができる。さらに、部品間の短絡を除外できるように、第１回路部は好ましくはディスクリートな個別部品から構成されているため、第１回路部の予想される個々のエラーのすべてを第１テスト装置によって検出することができる。特に、設備が安全でないまたは不明な状態にあることを示す状態であるオフ状態が確実に正確に検出される。

第１テスト装置が複数の入力の検出能力を同時にテストすることができ、すべての入力に対して第３結合要素が合計で１つだけ必要であることは特に有利である。これにより、一方では必要となる設置空間量が減り、他方では必要となる結合要素の数が有利にも低減される。

第２回路部は、入力の後ろに配置されかつさらに信号処理が行われる回路部への遷移を形成する。後ろの回路部は、好ましくはマイクロコントローラを有する論理演算装置であるが、信号間の短絡が除外できないように集積部品から構成されている。この回路部での短絡に起因するエラーを防止するために、これらの部では、信号はマルチチャンネルで冗長的に処理される。マルチチャンネルを設けることでエラーに対処することができるが、それでも個々のチャンネルがエラーフリーか否かを個々のチャンネルに対して判断することができない。したがって、個々のエラーが起きた場合、安全は確保されるが、エラーそのものは識別されない。これは第２テスト装置によって有利に達成される。このために第２テスト装置は第２回路部に配置され、テスト信号に基づいて信号の流れを遮断するよう構成されている。検出能力はすでに第１テスト装置によって確保されているため、第２テスト装置によって意図的に信号の流れを遮断することで、マルチチャンネル部におけるエラー、例えばＩＣの２つの入力間の短絡、を識別することができる。

好ましくは、第２テスト装置は第２回路部に配置され、よって印加される入力信号から完全に直流電気的に分離されている。直流電気的分離は有利にも入力で生じ得る過渡的過電圧およびコモンモード干渉パルスから第２回路部を保護する。したがって、第１テスト装置とは対照的に、第２テスト装置はテスト信号を受信するために論理演算装置に直接接続することができ、追加の結合要素を必要としない。結合要素、特にオプトカプラ、は高価であり、他の部品に比して大きな設置空間を必要とするため、これらの部品数の低減は、入力回路の物理的サイズおよび製造コストに対し有利な効果がある。

概して、必要な部品数は有利にも本発明の装置および２段階テスト手順によって低減することができる。同時に、特に後ろの回路部におけるエラーの蓄積に対して、エラーはより適切に検出される。

したがって、上述した目的は完全に達成される。

好適な実施形態において、第２テスト装置は第１スイッチング要素を備え、第３テスト装置は第２スイッチング要素を備えている。第１スイッチング要素は第１結合要素と第１遷移回路との間の電流経路に配置され、第２スイッチング要素は第２結合要素と第２遷移回路との間の電流経路に配置されている。

この実施形態において、第２および第３テスト装置は、閾値を検出する結合要素の２次側と遷移回路との間の電流経路を単一テスト信号または別個のテスト信号に基づいて遮断することができる。このように、後ろの２チャンネル信号処理ユニットをチャンネルでの個々のエラーに対して特に簡単にテストすることができる。

別の実施形態において、第１および第２信号入力回路は、少なくとも１つの電圧制限装置、特にツェナーダイオード、を有するＥＭＣ部品を備えている。

電圧制限装置によって、入力回路において電圧を最大値に制限することができる。有利にも、電圧制限装置に続く部品は、より低い電圧用に設計することができる。

別の実施形態において、第１および／または第２信号入力回路は、第１および／または第２入力回路への電流の流れを制限する電流制限装置を備えている。

電流制限装置は、好ましくはリニアレギュレータであるが、入力に流れ得る最大電流を規定する。入力電流を制限することで、入力での電力損失を減らすことができる。特に、複数の入力が接続されている場合、電力損失の合計は相当かつ無駄な消費電流量をもたらし得るが、これは、有利にもこの実施形態によって制限される。

別の実施形態において、第１および第２遷移回路は、次の２チャンネル冗長信号処理のためにそれぞれの入力信号を２つのチャンネルに分割する。

信号は遷移回路の後ろの回路部で好ましくは集積回路によって処理されるため、クロストークエラーがこれらの回路部で発生することが予想される。これらの回路部におけるエラーは２チャンネル信号処理によって対処することができる。

特に好適な実施形態において、遷移回路は各チャンネルに分離要素を備え、負のフィードバック効果を抑制する。

この実施形態では、２チャンネル信号処理の一方のチャンネル内でのエラーは他方のチャンネルに悪影響を及ぼすことがない。好ましくは、付加的に螺旋状にすることができる分離抵抗器を各チャンネルにおいて直列に配置する。

別の特に好適な実施形態において、信号は、互いに異なって具体化される別個のチャンネルで引き続き処理される。

この実施形態では、これらの回路部におけるフェイルセーフ面は、有利にも、冗長性に加えて個々のチャンネルのダイバーシチによってさらに増大する。

別の実施形態において、後ろの冗長回路部は第１および第２遷移回路の後ろに配置され、第１テスト装置は入力の検出能力をテストするよう構成され、第２および第３テスト装置は冗長回路部におけるエラーを識別し、それらの部におけるエラーの蓄積を制御するよう構成されている。

この実施形態では、第１テスト装置は、第２および第３テスト装置とは独立して異なる安全原則に従って入力をテストする。第１テスト装置は入力回路における個々のエラーに対して入力の検出能力をテストし、第２および第３テスト装置は、後ろの回路部におけるエラーを識別する。このエラーは、組み込みの冗長性の結果、それ自体はセーフティクリティカルではないが、エラーの蓄積が起きるとセーフティクリティカルになり得る。

別の実施形態において、第１および第２閾値要素は、特に２つのツェナーダイオードで冗長的に設計されている。

閾値要素の冗長設計は有利にも、閾値要素の値のドリフトを補償してもよい。

別の実施形態において、フィルタ要素を有する論理演算装置が第１および第２遷移回路の後ろに配置され、低速の干渉信号をフィルタ処理する。

入力の後ろに配置される論理演算装置はさらに入力信号を処理する。好ましくは論理演算装置のソフトウェアという形で実現されるフィルタによって特に低速の干渉信号が除去される。論理演算装置のフィルタは種々の干渉信号に対応するよう容易に適合させることができる。

言うまでもなく、上述した特徴およびこれから後述する特徴は、それぞれ言及した組み合わせで使用できるだけでなく、本発明の範囲から逸脱することなく、他の組み合わせまたは単独の特徴としても使用できる。

本発明の実施形態を図に示し、以下の明細書本文で詳細に説明する。

本発明の実施形態に係る安全開閉装置が使用される自動化設備を示す簡略図である。 安全開閉装置の入力回路を簡略化した模式図を示す。 実施される入力回路の一実施形態を示す。 ２つの入力を備えた入力回路が実施される別の実施形態を示す。 安全開閉装置の入力モジュールの斜視図を示す。

図１において、本発明の一実施形態に係る安全開閉装置が参照符号１０で示されている。一例として、安全開閉装置１０は、ここではロボット１４で示される自動化設備１２を保護するために使用される。ロボット１４のエンジンは２つの電気接触器１６、１８によって周知の方法で電源２０に接続されている。２つの電気接触器１６、１８の動作接点は電源の電流経路において互いに直列に配置され、冗長遮断手段を提供する。電気接触器１６、１８は、接続された信号装置が安全な状態を示している場合にのみコンタクタを作動させる安全開閉装置１０によって制御される。

この設備１２の信号装置２２として、強制開離（positively driven）非常停止スイッチ２２が、第１ライン２４によって安全開閉装置１０の出力２８と第２ライン２６によって入力３０とに接続されたブレーク接点とともに示されている。安全開閉装置１０は、非作動状態にある強制開離非常停止スイッチ２２によって入力３０にも印加される静止電圧（static potential）を出力２８に印加する。非常停止スイッチ２２が作動すると、ブレーク接点は物理的に開くため、出力２８と入力３０との間の接続は遮断される。入力３０に静止電圧がないことが安全開閉装置１０によって検出され、それにより電気接触器１６、１８が停止し、ロボット１４のエンジンへの電源が遮断される。電源を切断することでロボット１４は安全な状態に移される。

非常停止スイッチ２２の代わりに、他の信号装置、例えばポジションスイッチ、防護扉スイッチ、または光バリアや光アレイといった電気的検知保護装置を使用してもよい。同様に、安全機能は必ずしも電源を遮断することで実現しなくてもよい。場合によっては、制御された形で機械を停止させれば十分である。しかしながら、安全な状態を示す信号の欠如、換言すればオフ状態、が安全開閉装置１０によってフェイルセーフに確実に検出されることはすべての変形例の必要条件である。したがって、安全開閉装置１０の入力は非常に重要である。

図２および図３を参照して、まず、各新規な入力３０および関連する入力回路３２の動作モードを以下詳細に説明する。続いて、図４は、追加の第２入力３０’を有する、図２および図３の例示的実施形態を示す。

図２は、本発明の入力回路３２の実施形態を示す模式図である。入力回路の機能ユニットは機能ブロックで示されている。

入力回路３２は、結合要素によって互いに完全に直流電気的に分離された第１回路部（Ｉ）および第２回路部（ＩＩ）に分割されている。直流電気的分離３４が、オフ状態を検出した時に、過電圧およびそれに起因するエラーの結果、後続の部品が損傷するのを保護するのに使用される。直流電気的分離３４は図では破線で示されている。

入力３０の第１回路部（Ｉ）は入力回路３２の一次側を形成する。一次側には周辺端子３６があり、それを介して信号装置から入力信号３８を受信する。入力信号３８は、好ましくは、例えば２つの静止電圧によってもたらすことができるような２つの既定状態を有する２値信号である。状態は一般に異なる電圧レベルによって特徴付けられ、電圧が既定閾値を下回った場合に第１状態をとり、既定閾値を超えた場合に第２状態をとる。閾値は、以下に詳細に説明するように、結合要素４２と閾値要素４４とを用いて検出される。

入力信号３８はまず、電気的または電磁的な干渉効果を抑制する信号入力回路４０に供給される。信号入力回路４０は、例えば、電磁両立性の確保ならびに電圧制限および／または電流制限のための１または複数のフィルタ要素を備えることができる。干渉効果を「取り除かれ」た入力信号３８は続いて第１結合要素４２に供給される。

結合要素４２は２つの機能を呈する。一方では、入力信号３８が結合要素４２を介して第２回路部（ＩＩ）に送信され、他方では、後続の閾値要素４４を用いて閾値検出手順が実施される。電圧レベルが既定閾値を超える信号のみが第２回路部（ＩＩ）に送信される。閾値検出手順によって、入力信号３８はこの時点で第１または第２論理状態に割り当てられる。

閾値検出手順を実施するために、第１回路部（Ｉ）は第１結合要素４２に加えて、最も簡素な場合には電圧基準であり、例えばツェナーダイオードという形での閾値要素４４を備えている。閾値要素４４はさらに第１テスト装置４６に接続され、それにより、閾値検出手順をテストすることができる。第１テスト装置４６は好ましくは閾値要素４４と接地端子６４との間で第１回路部（Ｉ）に配置され、追加の第３結合要素４８を介して第２回路部（ＩＩ）に接続されている。第１テスト装置４６は、第３結合要素４８を介して第２回路部（ＩＩ）側からの制御信号によって動作させることができる。このために、好ましくは、第１テスト装置４６はグループ・テスト端子５０によって後続の論理演算装置３５に接続されている。

第１テスト装置４６は論理演算装置３５の制御信号に基づいて閾値要素４４を停止させるよう構成され、その結果、閾値が変化して、安全な状態を表す入力信号が存在する場合であってもオフ状態が示される。この意図的な状態変化が登録されれば、結合要素４２と閾値要素４４とは正確に機能していると判断できる。

プリント回路基板に固定して配線されるディスクリート部品を用いたスイッチング回路（Ｉ）の好ましいディスクリート構成の結果、入力間の短絡は除外できるため、危険をもたらす可能性がある予期される個々のエラーのすべてを第１テスト装置４６によって検出し、例えば設備１２を安全な状態に移すことで対処することができる。好ましくは、５００ｍｓより短い比較的短い間隔、例えば２００ｍｓの時間間隔でテストを実施する。特に好適な実施形態において、第１テスト装置４６は複数の結合要素と閾値要素とを同時にテストすることができる。

第２回路部（ＩＩ）は別個の第２テスト装置５２と遷移回路（transition circuit）５４とをさらに備えている。この場合、第２テスト装置５２は第１結合要素４２の二次側と遷移回路５４との間に配置されている。また、第２テスト装置５２は個別テスト端子５６によって論理演算装置３５に接続することができる。入力信号３８は、設定された閾値を超えると第１結合要素４２によって遷移回路５４に送信される。入力信号３８はさらなる信号処理のために遷移回路５４から後続の論理演算装置３５に伝えられる。

論理演算装置３５は、好ましくは集積半導体部品、特にマイクロコントローラ、ＡＳＩＣ、ＦＰＧＡ、または他の集積論理部品から成り、安全かつ確実に信号処理を確保するために２つのチャンネルで設計されている。さらに、好ましくは、２つのチャンネルは互いに異なって実施され、それにより、組み込みの冗長性に加えて、マルチチャンネル設計の結果として付加的なダイバーシチが実現される。ここでは追加のマイクロコントローラ３５’で示すように、ダイバーシチと冗長性はとりわけ、異なる製造者によって製造された機能的に同一の２つのマイクロコントローラによって実現してもよい。遷移回路５４は後続の装置に関係なく入力信号を２つのチャンネル５５、５５’に分割し、各チャンネルの２つの分離要素５８、５８’を使って、確実に一方のチャンネルが他方のチャンネルに悪影響を及ぼさないようにする。分離要素５８、５８’は好ましくは直列抵抗器として実施してもよい。

遷移回路５４の後ろに配置される回路部の組み込みの冗長性とダイバーシチは、ここで発生するいかなる個々のエラー、換言すればチャンネルの部品の入力内または入力でのエラー、に対処するには十分である。それは、それぞれの隣接するチャンネルは依然として信号を正確に検出するからである。

この文脈における「対処する」という用語は、一方のチャンネルでエラーが発生した場合、安全面に関する限りクリティカルなプロセスは、他方のチャンネルの信号を使用して安全かつ確実に制御することができることを意味する。したがって、安全開閉装置１０はその主タスクを実行することができ、設備は、個々のエラーにもかかわらず、依然として安全に機能する。２チャンネル設計はそれ自体、１つのエラーを１つのチャンネルに割り当てることを許さない。さらに、複数の個々のエラーの蓄積は、足し合わせると、設備をもはや安全に機能させなくする可能性がある（エラー蓄積の原理）。したがって、第２テスト装置５２は２チャンネル回路部における個々のエラーを識別するよう設計されている。

第２テスト装置５２は好ましくは、第１結合要素４２の二次側と遷移回路５４との間の電流経路にスイッチング要素を備えている。個別テスト端子５６におけるテスト信号に基づいて、第２テスト装置５２は第１結合要素４２と遷移回路５４との間の信号の流れを遮断することができる。閾値検出手順の間のエラーは第１テスト装置４６を用いて除外できるため、第１結合要素４２の後ろで閾値検出手順の後に信号の流れを意図的に遮断することで、冗長信号の流れのエラーを第２テスト装置５２によって検出することができる。

第２テスト装置５２は第２回路部（ＩＩ）に配置されているため、入力３０に印加される入力信号３８からすでに完全に直流電流的に分離されているので、さらなる結合要素は不要である。したがって、第２テスト装置５２は、好ましくは簡単なスイッチング要素を用いて特に簡単かつ費用対効果が大きい形で実施することができる。さらに、第２テスト装置５２は本質的にエラーの蓄積を検出するためにのみ使用され、安全機能の損失に直接つながるであろうエラーを識別するために使用されないため、個々のテストのテスト間隔は、第１テスト要素４６のテスト間隔に比してずっと長く、例えば数秒に、設定することができる。

概して、図２は、オフ状態の検出に関して高いフェイルセーフ性を有する好ましい入力回路３２を示している。安全機能のテストが２段階で行われ、第２テスト装置５２は結合要素を必要としないため、特に、使用する結合要素の数を最小限に抑えることができる。

図３を参照して、図２に示す回路の好ましい実装を以下にさらに説明する。同一の参照符号は同一の部品を示す。

第１回路部（Ｉ）および第２回路部（ＩＩ）は、ここでは破線３４で示すように互いに直流電気的に分離されている。直流電気的分離線３４は第１結合要素４２および第３結合要素４８を貫いている。２つの回路（Ｉ、ＩＩ）間に別の接続は設けていない。

入力信号３８は周辺端子３６を介して供給され、まず信号入力回路４０で処理される。信号入力回路４０は、第１の群のＥＭＣ部品６０と、電流制限器６２を形成する部品からなる第２の群とを備えている。ＥＭＣ部品６０はこの場合、コンデンサ、抵抗器、およびダイオードを備え、入力信号３８を平滑化しまたは規定入力電圧を制限する。電流制限装置６２はこの場合、入力３０への最大電流を設定するリニアレギュレータを備えている。

信号入力回路４０には、一次側に発光ダイオード回路７０と二次側にコレクタ・エミッタ回路７２とを有するオプトカプラである第１結合要素４２が続く。一次側７０と二次側７２とは互いに直流電気的に分離されている。入力信号３８は第１結合要素４２によって第２回路部（ＩＩ）に転送されるが、その入力信号３８が第２回路部（ＩＩ）に転送されるために超えなければならない既定閾値は、閾値要素４４によって設定される。したがって、結合要素４２と閾値要素４４とは入力信号３８のそれぞれの状態を「検出し」、その結果として、オフ状態の検出に対して大きな責任を負っている。

閾値要素４４はここでは、オプトカプラの発光ダイオード回路７０の出力に直接配置されたツェナーダイオードという形での簡単な電圧基準であり、これにより（発光ダイオード７０のダイオード電圧に加えて）規定電圧レベルが点６７で閾値として設定される。入力信号３８がこの電圧レベルを超えた場合のみオプトカプラの発光ダイオード７０に電流が流れてオプトカプラのコレクタ・エミッタ経路７２が導通する。

さらに、閾値要素４４は第１テスト装置４６を介して接地端子６４に接続されている。好ましくは、接地端子６４は安全開閉装置１０のハウジング上の接続端子（この場合図示せず）に直流電気的に接続され、グランド電位も「外部から」入手できる。好適な実施形態において、接続６４のグランド電位は、入力３０に入力信号を供給する信号装置のグランド電位でもある。

第１テスト装置４６は別のオプトカプラ４８を備え、そのオプトカプラの一次側７４は、第２回路部（ＩＩ）に配置され、グループ・テスト端子５０に接続されて制御信号を受信する。二次側７６のコレクタ・エミッタ経路は閾値要素４４と接地端子６４との間の電流経路に配置されている。

信号がグループ・テスト端子５０に供給されると、ここでは閾値要素４４として使用されているツェナーダイオードは接続６４で大地に接続され、対応する閾値がポイント６７で設定される。対照的に、コレクタ・エミッタ経路７６が遮断されて電流が第１結合要素４２のオプトカプラ内の発光ダイオード７０を流れないと、閾値要素４４は停止する。したがって、制御信号をグループ・テスト端子５０に印加することで、第１結合要素４２と閾値要素４４とによって検出能力をテストすることができる。

参照符号６６はここでは供給端子を示し、それにより別の入力の別の閾値要素４４を第１テスト装置４６に接続することができる。このように、図４を参照して以下に詳細に説明するように、複数の入力を１つの第１テスト装置４６によって操作することができる。

入力信号のさらなる信号処理が第２回路部（ＩＩ）で行われる。このためにオプトカプラ４２の二次側７２のコレクタは、安全開閉装置１０の内部供給電圧に対応する電圧供給ユニット６５に接続され、エミッタは第２テスト装置５２を介して遷移回路５４に接続されている。電流がオプトカプラ４２の一次側７０を流れている場合、電流は電圧供給ユニット６５から遷移回路５４にも流れている。入力信号はこのようにして第１回路部（Ｉ）から第２回路部（ＩＩ）に転送される。遷移回路５４において信号は２つのチャンネル５５、５５’に分割され、続いて論理演算装置３５によってさらに処理される。したがって、入力信号は、遷移回路５４の後で、２チャンネルで冗長的にさらに処理される。一方のチャンネル５５’が他方のチャンネル５５に負のフィードバック効果を及ぼさないように、分離要素５８、５８’が各チャンネルにおいて直列で遷移回路５４に配置されている。２チャンネル処理は例えば第２マイクロコントローラ３５’によって実現できる。

第２テスト装置５２は結合要素４２と遷移回路５４との間に配置されている。第２テスト装置５２はここでは、オプトカプラの二次側７２と遷移回路５４との間の電流経路に配置されたスイッチング要素６８を備えている。スイッチング要素６８は個別テスト端子５６における制御信号によって操作することができるため、電流経路を要望通り開閉することができる。

好適な実施形態において、論理演算装置３５は個別テスト端子５６において制御信号を生成する。遷移回路５４に続く２チャンネル信号処理でのエラーは、第２テスト装置５２を使用して、第１テスト装置４６に対して非同期で入力信号の電流経路を遮断することで識別される。第２テスト装置５２はとりわけエラーの蓄積を識別するためにのみ使用され、よって、安全機能の損失に直接つながるであろうエラーを検出するための第２テスト装置５２によるテストは実施されないため、好ましくは、第２テスト装置５２は第１テスト装置４６に比して長い時間間隔で操作される。好適な実施形態において、テストサイクルは２００ｍｓよりずっと長く、その結果、論理演算装置３５、３５’に負荷がかかりにくい。

図４を参照して、第１テスト要素４６を用いて同時にまたは共通のテストサイクルで複数の入力の検出能力をテストする方法をさらに説明する。図４は、この関連で、別の入力信号３８’を受信する別の入力３０’を有する図３に示した実施形態を示している。

第２入力３０’は、ＥＭＣ部品６０’と電流制限装置６２’とを有する自身の専用信号入力回路４０’を備えている。さらに、第２入力３０’は既述したように第２結合要素４２’を介して遷移回路５４’に接続されている。入力信号３８’は遷移回路５４’で２つのチャンネルに分割され、続いて冗長的にさらに処理される。第２テスト装置５２’が第２結合要素４２’と第２遷移回路５４’との間に配置され、それを介して冗長回路部３５、３５’を既述した形でテストすることができる。

第２結合要素４２’は第２閾値要素４４’を備えている。第１および第２入力３０、３０’の閾値要素４４、４４’は共通の接続６６によって第１テスト装置４６に接続され、第１テスト装置４６は第１閾値要素４４と第２閾値要素４４’とを作動させ、停止させるよう構成されている。

したがって、第１および第２入力３０、３０’の検出能力をテストするのに１つのテスト装置４６のみが必要となる。その結果、特に入力３０、３０’で必要となる結合要素の数を減らすことができる。

図５は、好適な実施形態に関連して、本発明の入力を安全開閉装置１０の入力モジュール７８に結合する方法を示している。

入力モジュール７８は、互いに接続することができる３つのモジュール部８０、８２、８４を備えている。第１モジュール部８０は入力信号３８、３８’を受信する接続端子８６を有する接続モジュール部である。第２モジュール部８２は論理モジュールで、信号が処理される。第３モジュール部８４はいわゆるバックプレーンモジュールで、それを介して入力モジュール７８を近接する入力モジュールおよび／または安全開閉装置の他の部品に接続することができる。

第１モジュール部８０は、８種類の入力信号を受信する合計８つの接続端子８６を有する端子盤を備えている。第１モジュール部８０は他の電子部品を備えていない。モジュール部８０は外部の入力信号を受信するために使用されるだけで、好ましくは信号処理が行われる論理モジュール部８２にプラグ接続を介して接続される。接続モジュール部と論理モジュール部とを分離することで、特に事前に構成されたケーブルハーネスを入力モジュール７８に接続することができ、その結果、安全開閉装置１０の信号装置２２またはアクチュエータ１６、１８との連結を特に簡単に実現することができる。

論理モジュール部８２は、第１モジュール部８０の接続端子で受信した入力信号を評価する既述した入力回路３２を備えている。入力回路３２の有利かつ特に省スペースの構成は、モジュール幅ｄに対して、入力モジュール７８の特に幅狭構造を可能にする。さらに、論理演算装置３５は、技術的設備１２を制御するために入力信号に基づいて１または複数の出力信号を生成する論理モジュール８２に配置されている。

出力信号は好ましくは別の出力モジュール（ここでは図示せず）によってそれぞれのアクチュエータ１６、１８、例えば、技術的設備１２の電源２０における電気接触器に供給される。入力モジュールから出力モジュールへの信号の送信はここでは第３モジュール部８４によって扱われる。第３モジュール部８４は、直列配置される別の第３モジュール部とともにいわゆるバックプレーンを形成する。各第３モジュール部８４はこのために、前と後ろの第３モジュール部のバス要素に接続されるバス要素を備え、第３モジュール部の間にバス構造を形成してデータバスを伝送する。個々の論理モジュール部がデータバスで互いに通信できるように、論理モジュールは第３モジュール部にプラグ接続され、データバスに接続されている。

出力信号はこのようにして入力モジュールから出力モジュールに送信することができる。あるいは、出力は論理モジュールに直接配置してもよい。さらに、出力信号を特別な通信モジュールを介して他の安全開閉装置に送信してその信号をさらに処理することが可能である。これは、複数の個別設備を備えた大型の自動化設備を制御するのに特に有利である。

特にそのような大型の自動化設備に対して、できるだけ小型のモジュールを安全開閉装置に設けるのが好都合である。本明細書に開示した入力回路の薄い実施形態はこれに有利に貢献する。

Claims (12)

1. 技術的設備（１２）をフェイルセーフに停止する、安全開閉装置（１０）であって、
   第１入力および少なくとも１つの第２入力（３０、３０’）を備え、前記第１入力（３０）は第１入力回路（３２）によって第１入力信号（３８）を受信し、前記第２入力（３０’）は第２入力回路によって第２入力信号（３８’）を受信し、前記第１および第２入力回路は、互いに直流電気的に分離された第１回路部（Ｉ）および第２回路部（ＩＩ）に分割され、前記第１入力回路（３２）の第１信号入力回路（４０）、第１閾値要素（４４）、および第１結合要素（４２）と、前記第２入力回路の第２信号入力回路（４０’）、第２閾値要素（４４’）、および第２結合要素（４２’）とは前記第１回路部（Ｉ）に配置され、前記第１回路部（Ｉ）は第３結合要素（４８）を有する第１テスト装置（４６）をさらに備え、前記第１テスト装置（４６）は前記第１および第２閾値要素（４４、４４’）から接地端子（６４）への電流経路を遮断するよう構成され、前記第２回路部（ＩＩ）は、第２テスト装置（５２）と、前記第１入力（３０）の第１遷移回路（５４）と、第３テスト装置（５２’）と、前記第２入力（３０’）の第２遷移回路（５４’）とを備え、前記第１、第２および第３結合要素（４２、４２’、４８）は前記第１回路部（Ｉ）および第２回路部（ＩＩ）を互いに接続する、安全開閉装置（１０）。
2. 前記第２テスト装置（５２）は第１スイッチング要素（６８）を備え、前記第３テスト装置（５２’）は第２スイッチング要素を備え、前記第１スイッチング要素（６８）は前記第１結合要素（４２）と前記第１遷移回路（５４）との間の電流経路に配置され、前記第２スイッチング要素は前記第２結合要素（４２’）と前記第２遷移回路（５４’）との間の電流経路に配置されている、請求項１に記載の装置。
3. 前記第１および第２信号入力回路（４０、４０’）は、少なくとも１つの電圧制限装置、特にツェナーダイオードを備えたＥＭＣ部品（６０、６０’）を備える、請求項１または請求項２に記載の装置。
4. 前記第１および第２信号入力回路（４０、４０’）は、前記第１および第２入力回路（３０、３０’）への電流の流れを制限する電流制限部品を備える、請求項１〜請求項３のいずれか１項に記載の装置。
5. 前記第１および第２遷移回路（５４、５４’）は、その後の２チャンネル冗長信号処理手順のために、前記それぞれの入力信号（３８、３８’）を２つのチャンネルに分割するよう構成される、請求項１〜請求項４のいずれか１項に記載の装置。
6. 前記遷移回路（５４、５４’）は、各チャンネルに分離要素（５８、５８’）を備え、負のフィードバック効果を抑制する、請求項５に記載の装置。
7. 前記その後の信号処理手順の２つのチャンネルは異なった態様で具体化される、請求項５または請求項６に記載の装置。
8. 前記第１テスト装置（４６）は、前記第２テスト装置および第３テスト装置（５２、５２’）に対して非同期に機能するよう構成される、請求項１〜請求項７のいずれか１項に記載の装置。
9. 前記第１および第２遷移回路（５４、５４’）には、後続の冗長な回路部が続き、前記第１テスト装置（４６）は前記入力（３０、３０’）の検出能力をテストするよう構成され、前記第２および第３テスト装置（５２、５２’）は前記冗長な回路部（３５）におけるエラーを識別してエラーの蓄積を制御するよう構成される、請求項１〜請求項８のいずれか１項に記載の装置。
10. 前記第１および第２閾値要素（４４）は、特に２つのツェナーダイオードで冗長的に設計されている、請求項１〜請求項９のいずれか１項に記載の装置。
11. フィルタ要素を有する論理演算装置（３５）が前記第１および第２遷移回路（５４、５４’）に続いて配置され、低速の干渉信号をフィルタ処理する、請求項１〜請求項１０のいずれか１項に記載の装置。
12. 安全開閉装置（１０）の第１および少なくとも１つの第２入力（３０、３０’）において２値状態をフェイルセーフに読み込む方法であって、
    前記第１入力（３０）は第１入力回路（３２）によって第１入力信号（３８）を受信し、前記第２入力（３０’）は第２入力回路によって第２入力信号（３８’）を受信し、前記第１および第２入力回路は、互いに直流電気的に分離された第１回路部（Ｉ）および第２回路部（ＩＩ）に分割され、前記第１入力回路（３２）の第１信号入力回路（４０）、第１閾値要素（４４）、および第１結合要素（４２）と、前記第２入力回路の第２信号入力回路（４０’）、第２閾値要素（４４’）、および第２結合要素（４２’）とは前記第１回路部（Ｉ）に配置され、前記第１回路部（Ｉ）は第３結合要素（４８）を有する第１テスト装置（４６）をさらに備え、前記第１テスト装置（４６）は前記第１および第２閾値要素から接地端子（６４）への電流経路を遮断するよう構成され、前記第２回路部（ＩＩ）は、第２テスト装置（５２）と、前記第１入力（３０）の第１遷移回路（５４）と、第３テスト装置（５２’）と、前記第２入力（３０’）の第２遷移回路（５４’）とを備え、前記第１、第２および第３結合要素（４２、４２’、４８）は前記第１回路部（Ｉ）および第２回路部（ＩＩ）を互いに接続している、方法。

Images