JP2016510195A - 効率的なｎ階乗差動シグナリング終端ネットワーク - Google Patents

効率的なｎ階乗差動シグナリング終端ネットワーク Download PDF

Info

Publication number
JP2016510195A
JP2016510195A JP2015561733A JP2015561733A JP2016510195A JP 2016510195 A JP2016510195 A JP 2016510195A JP 2015561733 A JP2015561733 A JP 2015561733A JP 2015561733 A JP2015561733 A JP 2015561733A JP 2016510195 A JP2016510195 A JP 2016510195A
Authority
JP
Japan
Prior art keywords
current
driver
termination network
differential
switchable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015561733A
Other languages
English (en)
Other versions
JP2016510195A5 (ja
Inventor
祥一郎 仙石
祥一郎 仙石
ジョージ・アラン・ウィリー
チュルキュ・イ
ジョセフ・チュン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/199,898 external-priority patent/US9337997B2/en
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016510195A publication Critical patent/JP2016510195A/ja
Publication of JP2016510195A5 publication Critical patent/JP2016510195A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2/00—Networks using elements or techniques not provided for in groups H03H3/00 - H03H21/00
    • H03H2/005—Coupling circuits between transmission lines or antennas and transmitters, receivers or amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

差動信号送信機のための終端ネットワーク回路が、複数n個の抵抗素子と、複数の差動信号ドライバとを備える。抵抗素子の各抵抗素子の第1の端部は共通ノードにおいて結合される。ここで、nは整数値であり、複数の差動信号を伝送するのに用いられる導体数である。各差動信号ドライバは正端子ドライバおよび負端子ドライバを備えることができる。正端子ドライバは第1の抵抗素子の第2の端部に結合される一方で、負端子ドライバは第2の抵抗素子の第2の端部に結合される。正端子ドライバおよび負端子ドライバは、大きさおよび方向を有する電流を提供するように、別個にかつ独立して切り替え可能である。伝送サイクル中、抵抗素子の各々が、他の抵抗素子と異なる大きさおよび/または方向の電流を有する。

Description

本開示は、複数の導体にわたって差動信号を伝送するための電力効率の良い終端ネットワーク(termination network)に関する。
多重信号データ転送において、差動シグナリング(differential signaling)を用いて、2つの対となった線/導体において相補信号を送信することによって情報を伝送する場合がある。この場合、情報は対となった線/導体間の差によって伝達される。
図1は、通常の差動シグナリングシステムを示す。送信機デバイス102は複数のドライバ108を備えることができ、各ドライバ108は線対/導体対106a/106b、106c/106dおよび106e/106fに結合される。受信機デバイス104は複数の受信機110を備えることができ、各受信機110は、線対/導体対106a/106b、106c/106dおよび106e/106fのうちの1つに結合される。各線対/導体対106a/106b、106c/106dおよび106e/106f間に抵抗R120が存在することができる。送信機デバイス102は、入力ビット118を受信し、それらの入力ビットを符号化して差動信号にし、それらの差動信号を、各線対/導体対106a/106b、106c/106dおよび106e/106fを介して受信機デバイス104に送信する。受信機デバイス104は各線対/導体対106a/106b、106c/106dおよび106e/106fを介して差動信号を受信し、これらの差動信号を復号し、出力ビット120をもたらす。この通常の差動シグナリングシステムでは、n本の線およびn/2個のドライバ/受信機が用いられ、これらは1サイクルあたり最大で2(n/2)個の状態(またはn/2ビット)を表すことが可能である。
図2は、図1の線対/導体対106a/106b、106c/106dおよび106e/106fにわたる差動信号の伝送をさらに示す。理解することができるように、この従来の差動シグナリングシステムの下では、6本の線を用いて合計で8個の状態202が可能であり得る。
しかしながら、従来の差動シグナリング手法を改善して、差動シグナリングシステムを用いて線あたりのさらに多くの状態をもたらす一方で、可能な場合は節電も行うことが望ましい。
第1の態様が、差動信号送信機のための終端ネットワーク回路を提供する。終端ネットワーク回路は、複数n個の抵抗素子と、複数の差動信号ドライバとを備える。抵抗素子の各抵抗素子の第1の端部は共通ノードにおいて結合される。ここで、nは整数値(たとえば、n≧3)であり、また、複数の差動信号を伝送するのに用いられる導体数である。1つの例において、すべての抵抗素子は同じ抵抗値を有する。
各差動信号ドライバは正端子ドライバおよび負端子ドライバを備えることができる。正端子ドライバは第1の抵抗素子の第2の端部に結合することができる一方で、負端子ドライバは第2の抵抗素子の第2の端部に結合することができる。正端子ドライバおよび負端子ドライバは、大きさおよび方向を有する電流を提供するように、別個にかつ独立して切り替え可能である。1つの例では、複数の差動信号ドライバ間の唯一の電気経路は、複数n個の抵抗素子および共通ノードを通る。
1つの実施形態では、複数の差動信号の伝送サイクル中、n個の抵抗素子の各々が、他の抵抗素子と異なる大きさおよび/または方向の電流を有する。伝送サイクル中のn個の抵抗素子にわたるすべての差動信号の組合せは非ゼロ電圧差を有する。
1つの例では、差動信号は、複数の可能な未加工シンボルから選択される未加工シンボルのサブセットから生成することができる。未加工シンボルのサブセットは、終端ネットワーク回路における非ゼロ電圧差を生成するn!個の状態に等しい。
1つの特徴によれば、正端子ドライバおよび負端子ドライバのうちの一方は、抵抗素子にわたる電流相殺を除去するように選択的に遮断される。
幾つかの実施形態では、正/負端子ドライバの各々は、複数の切り替え可能な回路を備え、各切り替え可能な回路は、同じ正/負端子ドライバにおける他の切り替え可能な回路から独立して制御される。
各切り替え可能な回路は、電流を対応する正/負端子ドライバから流れさせる第1のスイッチと、電流を対応する正/負端子ドライバに流れさせる第2のスイッチとを備える。
1つの例では、複数の切り替え可能な回路は、対応する端子への/からの第1の電流を提供する第1の切り替え可能な回路と、対応する端子への/からの第2の電流を提供する第2の切り替え可能な回路とを備える。第2の電流は第1の電流と異なる大きさであるが同じ方向とすることができる。第2の電流は、第1の電流の整数倍とすることができる。複数の切り替え可能な回路は、対応する端子への/からの第3の電流を提供する第3の切り替え可能な回路をさらに備えることができ、第2の電流は第1の電流からの固定増分であり、第3の電流は第2の電流からの同じ固定増分である。幾つかの例では、切り替え可能な回路の大きさおよび/または数は、用いられる導体数の関数とすることができる。
別の態様は、差動シグナリングのための終端ネットワークにおいて節電を行う方法を提供する。複数n個の抵抗素子の第1の端部は共通ノードにおいて合わせて結合される。ここで、nは整数値(たとえば、n≧3)であり、また、複数の差動信号を伝送するのに用いられる導体数である。複数の差動信号ドライバの各々を、正端子ドライバおよび負端子ドライバに分割することができる。正端子ドライバは、第1の抵抗素子の第2の端部に結合される。負端子ドライバは、第2の抵抗素子の第2の端部に結合される。正端子ドライバおよび負端子ドライバは、大きさおよび方向を有する電流をもたらすように別個にかつ独立して切り替え可能である。幾つかの例では、すべての抵抗素子が同じ抵抗値を有することができる。複数の差動信号の伝送サイクル中、n個の抵抗素子の各々が、他の抵抗素子と異なる大きさおよび/または方向の電流を有する。さらに、伝送サイクル中のn個の抵抗素子にわたるすべての差動信号の組合せは非ゼロ電圧差を有する。1つの例では、差動信号は、複数の可能な未加工シンボルから選択される未加工シンボルのサブセットから生成され、該未加工シンボルのサブセットは、終端ネットワーク回路における非ゼロ電圧差を生成するn!個の状態に等しい。
1つの特徴によれば、正端子ドライバおよび負端子ドライバのうちの一方は、抵抗素子にわたる電流相殺を除去するように選択的に遮断される。幾つかの例では、複数の差動信号ドライバ間の唯一の電気経路は、複数n個の抵抗素子および共通ノードを通る。
幾つかの実施形態では、正/負端子ドライバの各々は、複数の切り替え可能な回路を備えることができ、各切り替え可能な回路は、同じ正/負端子ドライバにおける他の切り替え可能な回路から独立して制御される。各切り替え可能な回路は、電流を対応する正/負端子ドライバから流れさせる第1のスイッチと、電流を対応する正/負端子ドライバに流れさせる第2のスイッチとを備えることができる。複数の切り替え可能な回路は、対応する端子への/からの第1の電流を提供する第1の切り替え可能な回路と、対応する端子への/からの第2の電流を提供する第2の切り替え可能な回路とを備えることができる。第2の電流は第1の電流と異なる大きさであるが同じ方向とすることができる。複数の切り替え可能な回路は、対応する端子への/からの第3の電流を提供する第3の切り替え可能な回路をさらに備えることができる。第2の電流は第1の電流からの固定増分であり、第3の電流は第2の電流からの同じ固定増分である。
以下で述べる詳細な説明を図面と併せて読むとき、この詳細な説明から様々な特徴、特性および利点が明らかとなり得る。図面において、類似の参照符号は全体を通じて対応するものを識別する。
通常の差動シグナリングシステムを示す図である。 図1の線対/導体対にわたる差動信号の伝送をさらに示す図である。 N階乗差動シグナリングシステムを示す図である。 6線/導体の従来の差動シグナリングシステムを、三角形終端ネットワークを用いることによって3線/導体システムに漸進的に適合させることを示す図である。 三角形終端ネットワークについて等価抵抗「r」をどのように得ることができるかを示す図である。 三角形状の終端回路から等価なスター型終端ネットワークをどのように得ることができるかを示す図である。 図4の終端ネットワークと等価なスター型終端ネットワークを示す図である。 伝送ドライバにおける入力に応じて様々な信号状態を生成するための、図7のスター型終端ネットワークの動作を示す図である。 図7の3線スター型終端ネットワークを4線四面体終端ネットワークにどのように拡張することができるかを示す図である。 図9の四面体終端ネットワークの差動ドライバごとに、様々なノードおよび抵抗間の単位電流の可能な流れを示す図である。 図9の四面体終端ネットワークの各終端抵抗Rにわたる可能な単位電流フローの表を示す図である。 4線四面体終端ネットワークについて、未加工シンボルと、ゼロ差動電圧を有するシンボルとの様々な組合せを示す表である。 4線四面体終端ネットワークについて、未加工シンボルと、ゼロ差動電圧を有するシンボルとの様々な組合せを示す表である。 図12の表からの、4線四面体終端ネットワークについて非ゼロ差動電圧を有する有効未加工シンボルを示す表である。 従来の差動シグナリング手法を用いて情報を伝送することができる効率と、N階乗差動シグナリング手法を用いて情報を伝送することができる効率とを比較する2つの表である。 三角形終端ネットワーク1502(たとえば、n=3)について、2つのドライバ間の電流相互作用を示す図である。 図15の三角形終端ネットワークであるがドライバが節電のために自身の端子のうちの1つを選択的にオフにするように構成されている三角形終端ネットワークについて、2つのドライバ間の電流相互作用を示す図である。 通常の差動ドライバ回路を示す図である。 図17の差動ドライバを、端子(たとえば、正端子および負端子)ごとにどのように別個の駆動回路に分割することができるかを示す図である。 電力効率を改善するための、終端ネットワークのためのドライバ回路の変形を示す図である。 正端子ドライバおよび負端子ドライバの異なる対の各々をどのように1つのドライバに組合せることができるかを示す図である。 ドライバ回路部分を組合されたドライバ終端回路に変換することによってどのように節電が行われるかを示す図である。 差動シグナリングのための四面体終端ネットワークを示す図である。 図9の四面体終端ネットワークと等価に組合されたドライバ終端ネットワークを示す図である。 図23の組合されたドライバに対する代替形態を示す図である。 図23の組合されたドライバに対する別の代替形態を示す図である。 5階乗差動シグナリング終端ネットワークにおける組合されたドライバの使用を示す図である。 6階乗差動シグナリング終端ネットワークにおける組合されたドライバの使用を示す図である。 様々なN階乗終端ネットワークについて、正/負終端ドライバの様々な例を示す図である。 N階乗終端ネットワークについて、正/負終端ドライバの一般的な手法を示す図である。 様々なN階乗終端ネットワークについて、正/負終端ドライバの様々な例を示す図である。 偶数および奇数のn(たとえば、用いられる線/導体の数)のN階乗終端ネットワークについて、正/負終端ドライバの一般的な手法を示す図である。 差動シグナリングのための終端ネットワークにおいて節電を行う方法を示す流れ図である。
以下の説明において、実施形態の完全な理解を提供するための特定の詳細が与えられる。しかしながら、当業者であれば、これらの実施形態はこれらの特定の詳細なしで実施することができることを理解するであろう。たとえば、不要な詳細において実施形態を曖昧にしないようにするために、回路がブロック図で示される場合がある。他の例では、実施形態を曖昧にしないようにするために、既知の回路、構造および技法は詳細に示されない場合がある。
概観
差動シグナリングシステムのための電力効率の良い終端ネットワークが提供される。差動信号送信機および/または受信機のためのn階乗終端ネットワークが、送信機デバイスの差動ドライバ間で生じる場合がある不要な電流フローをなくすように最適化される。1つの例では、そのような最適化は、差動ドライバを正端子ドライバおよび負端子ドライバに分割し、その後、異なる差動ドライバからの正端子ドライバおよび負端子ドライバを組合せることを含むことができる。そのような組合せにより、n階乗終端ネットワーク内の不要な電流フローをなくすことができる。
N階乗差動シグナリング
図3は、N階乗差動シグナリングシステムを示す。送信機デバイス302は、d対nインターフェース312に結合された複数の差動ドライバ308を備えることができる。d対nインターフェース312は複数の線/導体306a、306b、306cおよび306dに結合されている。受信機デバイス304は、複数の線/導体306a、306b、306cおよび306dと、複数の差動受信機310とに結合されたn対dインターフェース314を備えることができる。この手法では、送信機デバイス302におけるドライバ308およびd対nインターフェース312と、受信機デバイス304におけるn対dインターフェース314および受信機と310によって、nxR終端ネットワーク316を実装し、線/導体306a、306b、306cおよび306dにわたってより効率的に差動信号を伝送することができる。本明細書において用いられ、記載されるとき、「終端ネットワーク」という用語は、ドライバおよび/または受信機間の抵抗素子の配置および/または構成を指し、この「終端ネットワーク」は信号反射を回避/最小化するために導体/線に沿って用いられる場合がある導体/線および/または整合終端の特性インピーダンスとは別のものであることに留意されたい。したがって、「終端ネットワーク」は、導体/線側ではなくドライバ/受信機側に存在する。
送信機デバイス302は、未加工シンボル入力318を受信し、それらの未加工シンボル入力を符号化して差動信号にし、それらの差動信号を、線/導体306a、306b、306cおよび306dの組合せを介して受信機デバイス304に送信する。受信機デバイス304は、線/導体306a、306b、306cおよび306dを介して差動信号を受信し、これらの差動信号を復号し、未加工シンボル出力320をもたらす。
この終端ネットワーク316差動シグナリングシステムにおいて、n本の線が用いられ、1サイクルあたり最大でn!個の状態(またはlog2 n!ビット)を伝送することが可能である。これは、図1および図2の通常の差動シグナリングシステムよりも大幅に効率的である。たとえば、6導体システムの場合、図1および図2の通常の差動シグナリングシステムは、1サイクルあたり6/2=3ビットを伝送することができる一方で、図3のスター型端子ネットワーク差動シグナリングシステムは、1サイクルあたりlog2(6!)=9.49ビットを伝送することができる。
図4は、6線/導体の従来の差動シグナリングシステム402を、三角形終端ネットワーク406を用いることによって3線/導体システムに漸進的に適合させることを示す。従来の差動シグナリングシステム402から開始して、異なる差動対からの導体を組合せて、用いられる線/導体全体を低減する。組合せ/短絡回路404に示されるそのような組合せは、1つの差動対からの線/導体を、別の差動対からの線/導体と結合するかまたは短絡させること(404)によって行うことができる。結果として得られる組合せ/短絡回路404を三角形終端ネットワーク406内に引き直すことができる。一方、ここで、異なる差動対の抵抗R410a、410bおよび410cは、組合せ/短絡回路404および三角形終端ネットワーク406内の等価抵抗「r」408a、408bおよび408cと置き換えられる。
図5は、三角形終端ネットワーク406について等価抵抗「r」をどのように得ることができるかを示す。第1の回路502は、終端ネットワーク406の三角形ドライバ終端回路部分を示す。第2の回路504は、ドライバY308bおよびZ308cが除去または開放された第1の回路502を示す。第3の回路506は、第1の抵抗r408aが直列抵抗408bおよび408cと並列にある、引き直された第2の回路504を示す。第4の回路508は、単一の等価抵抗2/3 r510を有する引き直された第3の回路506を示す。
図6は、三角形状の終端回路602から等価なスター型終端ネットワーク612をどのように得ることができるかを示す。三角形状の終端回路602は第1の回路502(図5)および三角形終端ネットワーク406(図4)の三角形終端回路部分と等価である。回路602、604、606および608間の変換は、図5の回路502、504、506および508間の変換と等価である。2/3 r=2Rまたはr=3Rである場合、第4の回路508および回路608は同じであることは明らかである。ドライバY308bおよびZ308cを除去または開放することによって、スター型終端ネットワーク612を第2のスター型終端回路610に変換することができる。
図7は、図4の終端ネットワーク406と等価なスター型終端ネットワーク702を示す。図5および図6に示す回路等価性から、図4の終端ネットワーク406を等価なスター型終端ネットワーク702として引き直すことができる。3つの差動ドライバ308a、308bおよび308cの各々について、(ドライバX308aにおける)ビット1、(ドライバY308bにおける)0、および(ドライバZ308cにおける)0の伝送が、共通モード電圧-2、0および+2について示される。
図8は、伝送ドライバにおける入力に応じて様々な信号状態を生成するための、図7のスター型終端ネットワーク702の動作を示す。状態図804に示すように、ドライバX308a、Y308bおよびZ308cへの入力の各組合せによって、すべての入力が000または111であるときを除いて、一意の差動信号組が生成される。入力の組合せ000または111は、ゼロ電圧差を生じ、受信機において互いに区別することができないので、無効であると見なされる。入力の残りの組合せは、表806に示すように、状態+x、+y、+z、-x、-yおよび-zと呼ぶことができる。
スター型終端ネットワーク702は、全部で6つの状態、すなわち、001(+z)、010(+y)、100(+x)、110(-z)、101(-y)、011(-x)を用いることができ、これを3本のみの線/導体を用いて転送することができる。これは、1サイクルあたりlog26=2.58ビットの情報と等価である。これと比較して、従来の差動シグナリングは、4本の線/導体を介して4つの状態、すなわち00、01、10、11しか送ることができない。これは、1サイクルあたりlog24=2ビットの情報と等価である。結果として、スター型終端ネットワーク702は、用いられる線/導体あたりの送信される情報量を増大させる。
図9は、図7の3線スター型終端ネットワーク702を4線四面体終端ネットワーク902にどのように拡張することができるかを示す。四面体終端ネットワーク902は、4つの頂点A、B、CおよびDを用いて示すことができ、各頂点は、終端抵抗R906a、906b、906cおよび906dの一端を接続し、すべての終端抵抗Rの他端はノードOにおいて合わせて結合される。四面体終端ネットワーク902の6つのエッジは、頂点間の線(vertices lines)AB、CD、AC、AD、CBおよびDBから規定することができる。これらのエッジの各々が1つの差動ドライバ908a、908b、908c、908d、908eおよび908f(差動送信機またはドライバと差動受信機またはシンクとを備える)を有する。各終端抵抗Rは、差動ドライバのうちの3つに結合される。
図10は、四面体終端ネットワーク902の差動ドライバ908a、908b、908c、908d、908eおよび908fごとに、様々なノードおよび抵抗間の単位電流の可能な流れを示す。
図11は、図9の四面体終端ネットワーク902の各終端抵抗Rにわたる可能な単位電流フローの表1102を示す。四面体終端ネットワーク902から観察することができるように、各終端抵抗Rは3つのドライバ/シンクに結合される。各ドライバ/シンクからの+1または-1の単位電流を仮定して、その後、表1102は、終端抵抗Rごとの可能な正味電流フロー、すなわち、+3、+1、-1、-3を示す。
図9の四面体終端ネットワーク902の差動ドライバ908a、908b、908c、908d、908eおよび908fへの入力信号は、64個の可能な状態(すなわち、6つのドライバおよび26個の状態)を有することができる。一方、図12を参照してさらに説明されるように、64個の可能な状態のうち、40個が、(図12Aおよび図12Bに示すように)結果としてゼロ差動電圧をもたらすので不正状態であると見なされる場合がある。1つの例では、差動ドライバ908aの差動電圧は、2つの抵抗器906aおよび906bが同じ大きさおよび同じ方向(たとえば、AからOおよびBからO、またはOからAおよびBからB)の電流を有するとき、ゼロとなる。
図12(図12Aおよび図12Bを含む)は、4線四面体終端ネットワーク902について、未加工シンボルと、ゼロ差動電圧を有するシンボルとの様々な組合せを示す表である。この表は、図9および図10の4線四面体終端ネットワークに関して解釈することができる。ここで、未加工シンボル(Sraw)は、図10において、CD、DB、AD、AC、CBおよびABにおける差動信号によって形成される未加工シンボルを指す。各抵抗Rにおける電圧は、図9の四面体終端ネットワーク902における中央ノードOと各ノードA、B、CまたはD間の各抵抗Rにかかる電圧を指す。この例では、単位抵抗(unitary resistance)Rを仮定すると、各抵抗Rtermにかかる電圧は、図11の表1102における可能な電流のように+3、+1、-1または-3として与えられる。各抵抗Rにかかるこれらの電圧の結果として、(DB、CD、AD、AC、CDおよびABから)各差動ドライバにかかる差動電圧を、図9の四面体終端ネットワーク902において確認することができる。幾つかの場合、所与の差動ドライバ(送信機/受信機)について2つの抵抗Rにかかる電圧は互いに相殺され、結果として「0」差動電圧となる。結果として、そのような条件は互いに区別不可能である。そのような条件が生じる場合、差動信号は復号不可能/区別不可能であり、「不正」と見なされ、用いられない。
図13は、図12の表からの、4線四面体終端ネットワーク902について非ゼロ差動電圧(non-zero voltage differential)を有する有効未加工シンボルを示す表である。
本明細書において、このタイプの終端ネットワークは「N階乗」と呼ばれ、ここで、四面体終端ネットワーク902の場合、n=4である。図11および図12の表から理解することができるように、2つの抵抗Rが同じ大きさおよび方向を有するときはいつでも、それらの差動電圧はゼロになり、不正状態と見なされる(たとえば、そのような不正状態が生じる対応する未加工シンボルは用いることができない)。たとえば、図12Aにおいて、未加工シンボル「000001」の場合、DOおよびBOについて抵抗Rにかかる電圧降下は1に等しく(単位電流および単位抵抗を仮定する)、COおよびAOについて抵抗Rは-1に等しい。この結果、差動電圧がゼロになる。結果として、いずれの2つの抵抗も同じ大きさおよび方向の電流を有しない場合に有効/正当な状態が見られる。4本の線/導体が用いられる場合(n=4)、4つの抵抗Rおよび4つの可能な電流の大きさ/方向(+1/+1、+1/-1、-1/+1、-1/-1)が存在する。正当な状態は、可能な4つの異なる電流サイズ{-3、-1、+1、+3}の各々が4つの抵抗R{DO、CO、BO、AO}の各々に割り当てられるときに達成される。n=4の場合、正当/有効である(非ゼロ差動電圧)状態の総数は4!=24個である。
このN階乗終端ネットワークは、任意の数の線/導体に拡張することができる。一般に、n本の線/導体について、n個の抵抗Rおよびn個の可能な電流の大きさ/方向が存在する。正当/有効状態は、可能なn個の異なる電流の大きさの各々が、n個の抵抗Rの各々に割り当てられるときに達成される。結果として、n本の線/導体について、正当/有効(非ゼロ差動電圧)である状態の総数はn!個である。
図14は、従来の差動シグナリング手法を用いて情報を伝送することができる効率と、N階乗差動シグナリング手法を用いて情報を伝送することができる効率とを比較する2つの表である。たとえば、第1の表1402において、(図1および図2のような)従来の差動シグナリング手法は、1サイクルあたり8つの状態を用いる6本の線/導体と、1つの差動電圧レベルと、3つのドライバ/受信機とを用いて、1サイクルあたり3ビットを伝送することができる。対照的に第2の表はN階乗差動シグナリング手法を示す。N階乗差動シグナリング手法では、たとえば、n=6本の線/導体の場合、1サイクルあたり720個の状態、5つの差動電圧レベル、および15個のドライバ/受信機を用いて、1サイクルあたり9.49ビットを伝送することができる。結果として、従来の差動シグナリング手法と比較して、1サイクルあたり同じ数の線/導体を通じて大幅に多くの情報を伝送することができる。
節電を行うN階乗終端ネットワーク
終端ネットワーク702(図7)および902(図9)から理解することができるように、すべての抵抗Rが共通ノードOにおいて合わせて結合される。この結果、終端ネットワークにわたって相互作用する2つ以上の異なるドライバ(送信機)からの電流が生じる場合がある。たとえば、図9において、抵抗906aは、3つのドライバ908a、908eおよび908fからの電流を有する場合がある。これらの電流は、(同じ方向に抵抗を通って流れる場合)加法性である場合もあるし、(反対方向に抵抗を通って流れる場合)相殺する場合もある。
図15は、三角形終端ネットワーク1502(たとえば、n=3)について、2つのドライバ間の電流相互作用を示す。ここで理解することができるように、第1のドライバZ1508cは、第1の電流1504を、第1の抵抗R1512(AO)を通り、第2の抵抗R1514(CO)を通って、第1のドライバZ1508cに戻るように駆動することができる。同様に、第2のドライバY1508bは、第2の電流1506を、第2の抵抗R1514(CO)を通り、第3の抵抗R1516(BO)を通って、第2のドライバY1508bに戻るように駆動することができる。一方、第2の抵抗器R1514(CO)を通る反対の電流(第1の電流1504および第2の電流1506)は実際には互いに相殺される。組合された電流は、ドライバZ1508cからドライバY1508bへの第1の電流1518a、およびドライバY1508bからドライバZ1508cへの第2の電流1518bとして最も良好に特徴付けることができる。一方、第2の電流1518bは、情報を伝達しないため浪費されることが明らかである。
図16は、図15の三角形終端ネットワーク1502であるがドライバが節電のために自身の端子のうちの1つを選択的にオフにするように構成されている三角形終端ネットワークについて、2つのドライバ間の電流相互作用を示す。ここで示されるように、第1のドライバ1508cは自身の正端子を遮断しており、第2のドライバ1508bは自身の負端子を遮断しており、これによって第2の電流1518bが生じるのを防ぐ。
図17は、通常の差動ドライバ回路を示す。差動ドライバ1702は通常、正端子1704と、負端子1706とを備える。差動ドライバ1702は、電流モード差動ドライバ1708または電圧モード差動ドライバ1710とすることができる。一方、正端子1704および負端子1706は、所望の電流に応じて高または低(すなわち、押または引)に切り替えられる別個の駆動回路である。
図18は、図17の差動ドライバを、端子(たとえば、正端子および負端子)ごとにどのように別個の駆動回路に分割することができるかを示す。たとえば、電流モード差動ドライバ1708は、正端子電流モードドライバ1808aおよび負端子電流モードドライバ1808bに分割することができる。同様に、電圧モード差動ドライバ1710は、正端子電圧モードドライバ1810aおよび負端子電圧モードドライバ1810bに分割することができる。結果として、差動ドライバの様々な端子をその差動ドライバの他の端子と無関係に遮断するかまたはオンにすることができる。
図19は、電力効率を改善するための、終端ネットワークのためのドライバ回路の変形を示す。終端回路1502のドライバ回路部分1902が、まず、ドライバX1508a、Y1508bおよびZ1508cごとに正端子ドライバおよび負端子ドライバを分離して別個の端子ドライバ回路にすることによって変形される。次に、別個の正端子ドライバX+、Y+およびZ+1906と、負端子ドライバX-、Y-およびZ-1908とにより、等価ドライバ終端回路1904を得ることができる。結果として、正端子ドライバを負端子ドライバと対にする、すなわちX+&Z-、Z+&Y-およびX-&Y+にすることができる。
図20は、正端子ドライバおよび負端子ドライバの異なる対の各々をどのように1つのドライバに組合せることができるかを示す。等価ドライバ終端回路1904は組合されたドライバ終端回路2002に変換することができ、組合されたドライバ終端回路2002において、組合されたドライバA2004、B2006およびC2008はそれぞれ、対にされた正端子ドライバおよび負端子ドライバ、すなわちX+&Z-、Z+&Y-およびX-&Y+を組み合わせる。
図21は、ドライバ回路部分1902を組合されたドライバ終端回路2002に変換することによってどのように節電が行われるかを示す。この例では、組合されたドライバA2004および組合されたドライバB2006を切り替えて、組合されたドライバC2008が使用不能な間、電流2108を生じさせる。等価ドライバ終端回路1902によって消費される電力は、
P1=2×I×(Vcc-Vod)+1×I×Vccであり、式中、Vccは供給電圧であり、Vod=R×I×4(A-B差動電圧)であり、
一方、組合されたドライバ終端回路2002によって消費される電力は、
P2=2×I×(Vcc-Vod)であり、これによって1×I×Vccの節電が行われる。
図22は、差動シグナリングのための四面体終端ネットワークを示す。この例では、図9の四面体終端ネットワークが様々な例示的な電流と共に示される。様々な電流によって消費される総電力は以下の式によって与えられる。
P1=1×I×(Vcc-Vod6)(ABの場合)
+2×I×(Vcc-Vod4)(AD、CBの場合)
+3×I×(Vcc-Vod2)(CD、AC、DBの場合)
+2×I×Vcc(C、D)
式中、
Vod6=R×I×6
Vod4=R×I×4
Vod2=R×I×2
である。
一方、第1の抵抗R906cおよび第2の抵抗R906dを通る電流は互いに相殺される。結果として、DからCに流れる電流は浪費される。
図23は、図9の四面体終端ネットワークと等価な組合されたドライバ終端ネットワーク2302を示す。図21の差動ドライバについて説明したように、組合されたドライバ終端ネットワーク2302における各組合されたドライバ2306、2308、2310および2312は、図9の四面体終端ネットワーク902からの正終端ドライバおよび負終端ドライバを組合せる。各組合されたドライバ2306、2308、2310および2312は、所望の電流を達成するために個々にオフ/オンにすることができる複数の別個に切り替え可能な回路を備えることができる。1つの例では、第1の組合されたドライバ2304は、それぞれ単位電流Iを提供する3つの切り替え可能な回路2316a、2316bおよび2316cを備えることができる。
切り替え可能な回路2316a、2316bおよび2316cはそれぞれ、任意の1つのサイクルにおいて第1の組合されたドライバ2304内の0、1、2または3つの切り替え可能な回路が動作することができるように独立して制御することができる。切り替え可能な回路2316cは、電流源ドライバ2322aと、第1のスイッチ2320aと、電流シンク2322bと、第2のスイッチ2320bとを備えることができる。第1のスイッチ2320aが閉じているとき、第2のスイッチ2320bは開いており、電流が電流源ドライバ2322aから第1のスイッチ2320aを通って端子2324の外に流れる。第2のスイッチ2320bが閉じているとき、第1のスイッチ2320aは開いており、電流が端子2324から第2のスイッチ2320bを介して電流シンク2322b内に流れる。切り替え可能な回路2316a、2316bおよび2316cのすべてのスイッチが開いているとき、端子2324の内外に電流は流れない。
図24は、図23の組合されたドライバに対する代替形態を示す。この例では、図23の3つの単位電流回路2316a、2316bおよび2316cが、単位電流Iをもたらす第1の切り替え可能な回路2416aと、2xIの電流をもたらす第2の切り替え可能な回路2416bとを備えるドライバ2404に置き換えられている。これによって、1xIまたは3xIの電流を依然として提供しながら、用いられる回路の数を低減することを可能にすることができる。切り替え可能な回路によってもたらされる電流の実際の大きさは、各実施形態に固有とすることができる。
図25は、図23の組合されたドライバに対する別の代替形態を示す。この例では、図23の3つの単位電流回路2316a、2316bおよび2316cが、単位電流Iをもたらす第1の切り替え可能な回路2516aと、3xIの電流をもたらす第2の切り替え可能な回路2516bとを備えるドライバ2504に置き換えられている。この場合、両方の回路を(図24に示すように)3xIの電流をもたらすようにオンにしなくてはならないのではなく、第2の切り替え可能な回路2516bのみをオンにすることができる一方で、第1の切り替え可能な回路2516aをオフにすることができる。
図26は、5階乗差動シグナリング終端ネットワーク2602における組合されたドライバ2604の使用を示す。
図27は、6階乗差動シグナリング終端ネットワーク2702における組合されたドライバ2704の使用を示す。
図28は、様々なN階乗終端ネットワークについて、正/負終端ドライバの様々な例を示す。たとえば、3階乗差動シグナリングシステムと共に第1のドライバ回路2802を用いることができる。たとえば、4階乗差動シグナリングシステムと共に第2のドライバ回路2804を用いることができる。たとえば、5階乗差動シグナリングシステムと共に第3のドライバ回路2806を用いることができる。たとえば、6階乗差動シグナリングシステムと共に第4のドライバ回路2808を用いることができる。たとえば、7階乗差動シグナリングシステムと共に第5のドライバ回路2810を用いることができる。たとえば、8階乗差動シグナリングシステムと共に第6のドライバ回路2812を用いることができる。たとえば、9階乗差動シグナリングシステムと共に第7のドライバ回路2814を用いることができる。これらの例示的なドライバ回路では、偶数n階乗ドライバは1つの1xIの電流回路と1つまたは複数の2xIの電流回路とを用いる一方で、奇数n階乗ドライバは、1つまたは複数の2xIの電流回路を用いる。
図29は、N階乗終端ネットワークについて、正/負終端ドライバの一般的な手法を示す。この例示的な実施形態では、任意のN階乗差動シグナリングシステムについて、ドライバ回路は、1xIの電流をもたらす第1の切り替え可能なドライバ回路2902、および/または2xIの電流をもたらす1つもしくは複数の第2の切り替え可能なドライバ回路2904を備えることができる。第1の切り替え可能なドライバ回路2902がドライバ回路に含まれるか否かは、Nが奇数であるかまたは偶数であるかに依拠する。Nが奇数(たとえば、3、5、7、…)である場合、第1の切り替え可能なドライバ回路2902は含まれない。
図30は、様々なN階乗終端ネットワークについて、正/負終端ドライバの様々な例を示す。これらの例では、各正/負終端ドライバは、様々な増大する電流値の複数の切り替え可能な回路を備える。たとえば、3階乗差動シグナリングシステムと共に第1のドライバ回路3002を用いることができる。たとえば、4階乗差動シグナリングシステムと共に第2のドライバ回路3004を用いることができる。たとえば、5階乗差動シグナリングシステムと共に第3のドライバ回路3006を用いることができる。たとえば、6階乗差動シグナリングシステムと共に第4のドライバ回路3008を用いることができる。たとえば、7階乗差動シグナリングシステムと共に第5のドライバ回路3010を用いることができる。たとえば、8階乗差動シグナリングシステムと共に第6のドライバ回路3012を用いることができる。たとえば、9階乗差動シグナリングシステムと共に第7のドライバ回路3014を用いることができる。これらの例示的なドライバ回路では、偶数n階乗ドライバは1つの1xIの電流回路と、増分電流の大きさが奇数値の1つまたは複数の電流回路とを用いる一方で、奇数n階乗ドライバは、1つまたは複数の2xIの電流回路と、増分電流の大きさが偶数値の1つまたは複数の電流回路とを用いる。
図31は、偶数および奇数のn(たとえば、用いられる線/導体の数)のN階乗終端ネットワークについて、正/負終端ドライバの一般的な手法を示す。この例示的な実施形態では、Nが偶数の任意のN階乗差動シグナリングシステムについて、ドライバ回路3102は、1xIの電流をもたらす切り替え可能なドライバ回路、および/または増分電流の大きさが奇数値で増大する電流をもたらす1つまたは複数の他の切り替え可能なドライバ回路を備えることができる。Nが奇数の任意のN階乗差動シグナリングシステムについて、ドライバ回路3104は、2xIの電流をもたらす切り替え可能なドライバ回路、および/または増分電流の大きさが偶数値で増大する電流をもたらす1つまたは複数の他の切り替え可能なドライバ回路を備えることができる。
図32は、差動シグナリングのための終端ネットワークにおいて節電を行う方法を示す流れ図である。複数n個の抵抗素子の第1の端部は、共通ノードにおいて合わせて結合される。ここで、nは整数値であり、複数の差動信号を伝送するのに用いられる導体数でもある(3202)。複数の差動信号ドライバの各々を、正端子ドライバおよび負端子ドライバに分割することができる(3204)。正端子ドライバは、第1の抵抗素子の第2の端部に結合することができる(3206)。負端子ドライバは、第2の抵抗素子の第2の端部に結合することができる(3208)。正端子ドライバおよび負端子ドライバは、大きさおよび方向を有する電流をもたらすように別個にかつ独立して切り替え可能である。1つの例では、すべての抵抗素子が同じ抵抗値を有する。複数の差動信号の伝送サイクル中、n個の抵抗素子の各々が、他の抵抗素子と異なる大きさおよび/または方向の電流を有することができる。
図に示す構成要素、ステップ、特徴および/または機能のうちの1つまたは複数を再構成し、かつ/または組合せて、単一の構成要素、ステップ、特徴または機能にすることもできるし、それらを幾つかの構成要素、ステップまたは機能において実現することもできる。本明細書において開示される新規の特徴から逸脱することなく、さらなる要素、構成要素、ステップおよび/または機能も加えることができる。図に示す装置、デバイスおよび/または構成要素は、図に示す方法、特徴またはステップのうちの1つまたは複数を実行するように構成することができる。本明細書に記載の新規のアルゴリズムも効果的にはソフトウェアで実施し、および/またはハードウェアに埋め込むことができる。
また、実施形態は、フローチャート、流れ図、構造図またはブロック図として表されるプロセスとして記載される場合があることに留意されたい。フローチャートは、動作を連続プロセスとして記載する場合があるが、動作のうちの多くは並列にまたは同時に行うことができる。さらに、動作の順序を再構成することができる。プロセスは、そのプロセスの動作が完了すると終了する。プロセスは、方法、関数、プロシージャ、サブルーチン、サブプログラム等に対応する場合がある。プロセスが関数に対応するとき、プロセスの終了は、関数が呼び出し関数または主関数に戻ることに対応する。
さらに、記憶媒体は、読出し専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスおよび/または情報を記憶するための他の機械可読媒体を含む、データを記憶するための1つまたは複数のデバイスを表すことができる。「機械可読媒体」という用語は、限定ではないが、携帯用記憶デバイスまたは固定記憶デバイス、光記憶デバイス、ワイヤレスチャネル、ならびに命令および/またはデータを記憶、含有もしくは搬送することが可能な様々な他の媒体を含む。
さらに、実施形態は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコードまたはそれらの任意の組合せによって実装することができる。ソフトウェア、ファームウェア、ミドルウェアまたはマイクロコードにおいて実装されるとき、必要なタスクを行うためのプログラムコードまたはコードセグメントは、記憶媒体または他の記憶装置等の機械可読媒体内に記憶することができる。プロセッサは必要なタスクを実行することができる。コードセグメントは、プロシージャ、関数、サブプログラム、プログラム、ルーチン、サブルーチン、モジュール、ソフトウェアパッケージ、クラス、または命令、データ構造もしくはプログラムステートメントの任意の組合せを表すことができる。コードセグメントは、情報、データ、引数、パラメーターまたはメモリコンテンツを受渡しおよび/または受信することによって、別のコードセグメントまたはハードウェア回路に結合することができる。情報、引数、パラメーター、データ等は、メモリ共有、メッセージの受渡し、トークンの受渡し、ネットワーク伝送等を備える任意の適切な手段を介して、受渡し、転送または伝送することができる。
本明細書において開示された例と関連して説明される様々な例示的な論理ブロック、モジュール、回路、素子および/またはコンポーネントは、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートウェイ(FPGA)または他のプログラム可能論理コンポーネント、個別ゲートもしくはトランジスタロジック、個別ハードウェアコンポーネント、または本明細書に記載の機能を実行するように設計されたそれらの任意の組合せと共に実施または実行することができる。汎用プロセッサは、マイクロプロセッサとすることができるが、代替形態では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラまたは状態マシンとすることができる。プロセッサは、計算コンポーネントの組合せ、たとえば、DSPおよびマイクロプロセッサ、複数のマイクロプロセッサ、DSPコアと併せた1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装することができる。
本明細書に開示される例に関連して記載される方法またはアルゴリズムは、ハードウェアで直接、プロセッサによって実行可能なソフトウェアモジュールで、または両方の組合せで、処理ユニット、プログラミング命令または他の指示の形態で実現することもできるし、単一のデバイスに含めることも、複数のデバイスにわたって分散させることもできる。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、取外し可能ディスク、CD-ROM、または当該技術分野において既知の任意の他の形態の記憶媒体に存在することができる。記憶媒体は、プロセッサが記憶媒体から情報を読み出すことができ、記憶媒体に情報を書き込むことができるようにプロセッサに結合することができる。代替形態では、記憶媒体はプロセッサと一体にすることができる。
当業者であれば、本明細書に開示される実施形態に関連して記載される様々な例示的な論理ブロック、モジュール、回路およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェアまたは両方の組合せとして実装することができることをさらに理解するであろう。これを明確に説明するために、ハードウェアおよびソフトウェア、様々な例示的なコンポーネント、ブロック、モジュール、回路およびステップの交換可能性は、概してそれらの機能の観点で説明されてきた。そのような機能がハードウェアとして実装されるかまたはソフトウェアとして実装されるかは、特定の用途、およびシステム全体に課される設計制約に依拠する。
本明細書に記載される本発明の様々な特徴は、本発明から逸脱することなく様々なシステムにおいて実施することができる。上記の実施形態は例にすぎず、本発明を限定するものとして解釈されないことに留意するべきである。実施形態の記載は、説明を意図し、特許請求の範囲の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、多くの代替形態、変更形態および変形形態は当業者に明らかであろう。
102 送信機デバイス
104 受信機デバイス
118 入力ビット
120 出力ビット
202 状態
302 送信機デバイス
304 受信機デバイス
312 d対nインターフェース
314 n対dインターフェース
316 nxR終端ネットワーク
318 未加工シンボル入力
320 未加工シンボル出力
1708 電流モード差動ドライバ
1710 電圧モード差動ドライバ
1808a、1808b 電流モードドライバ
1810a、1810b 電圧モードドライバ
1906 正端子ドライバ
1908 負端子ドライバ

Claims (36)

  1. 差動信号送信機のための終端ネットワーク回路であって、
    複数n個の抵抗素子であって、前記抵抗素子の各抵抗素子の第1の端部は共通ノードにおいて結合され、nは整数値であり、複数の差動信号を伝送するのに用いられる導体数でもある、複数n個の抵抗素子と、
    複数の差動信号ドライバであって、各差動信号ドライバは正端子ドライバおよび負端子ドライバを備え、前記正端子ドライバは第1の抵抗素子の第2の端部に結合される一方で、前記負端子ドライバは第2の抵抗素子の第2の端部に結合され、前記正端子ドライバおよび前記負端子ドライバは、大きさおよび方向を有する電流を提供するように、別個にかつ独立して切り替え可能である、複数の差動信号ドライバと
    を備える、終端ネットワーク回路。
  2. すべての抵抗素子が同じ抵抗値を有する、請求項1に記載の終端ネットワーク回路。
  3. 前記複数の差動信号の伝送サイクル中、前記n個の抵抗素子の各々が、他の抵抗素子と異なる大きさおよび/または方向の電流を有する、請求項1に記載の終端ネットワーク回路。
  4. 伝送サイクル中の前記n個の抵抗素子にわたるすべての差動信号の組合せは非ゼロ電圧差を有する、請求項1に記載の終端ネットワーク回路。
  5. n≧3である、請求項1に記載の終端ネットワーク回路。
  6. 前記差動信号は、複数の可能な未加工シンボルから選択される未加工シンボルのサブセットから生成され、前記未加工シンボルのサブセットは、前記終端ネットワーク回路における非ゼロ電圧差を生成するn!個の状態に等しい、請求項1に記載の終端ネットワーク回路。
  7. 前記正端子ドライバおよび負端子ドライバのうちの一方は、抵抗素子にわたる電流相殺を除去するように選択的に遮断される、請求項1に記載の終端ネットワーク回路。
  8. 前記複数の差動信号ドライバ間の唯一の電気経路は、前記複数n個の抵抗素子および前記共通ノードを通る、請求項1に記載の終端ネットワーク回路。
  9. n=3個の導体の場合、3つの差動信号ドライバが用いられ、1サイクルあたり6つの状態を伝送するのに2つの差動電圧レベルが用いられる、請求項1に記載の終端ネットワーク回路。
  10. n=4個の導体の場合、6つの差動信号ドライバが用いられ、1サイクルあたり24個のシンボルを伝送するのに3つの差動電圧レベルが用いられる、請求項1に記載の終端ネットワーク回路。
  11. n=5個の導体の場合、10個の差動信号ドライバが用いられ、1サイクルあたり120個の状態を伝送するのに4つの差動電圧レベルが用いられる、請求項1に記載の終端ネットワーク回路。
  12. n=6個の導体の場合、15個の差動信号ドライバが用いられ、1サイクルあたり720個の状態を伝送するのに5つの差動電圧レベルが用いられる、請求項1に記載の終端ネットワーク回路。
  13. 前記正/負端子ドライバの各々は、複数の切り替え可能な回路を備え、各切り替え可能な回路は、同じ正/負端子ドライバにおける他の切り替え可能な回路から独立して制御される、請求項1に記載の終端ネットワーク回路。
  14. 各切り替え可能な回路は、電流を対応する正/負端子ドライバから流れさせる第1のスイッチと、電流を前記対応する正/負端子ドライバに流れさせる第2のスイッチとを備える、請求項1に記載の終端ネットワーク回路。
  15. 前記複数の切り替え可能な回路は、前記対応する端子への/からの第1の電流を提供する第1の切り替え可能な回路と、前記対応する端子への/からの第2の電流を提供する第2の切り替え可能な回路とを備える、請求項1に記載の終端ネットワーク回路。
  16. 前記第2の電流は前記第1の電流と異なる大きさであるが同じ方向である、請求項15に記載の終端ネットワーク回路。
  17. 前記第2の電流は、前記第1の電流の整数倍である、請求項15に記載の終端ネットワーク回路。
  18. 前記複数の切り替え可能な回路は、前記対応する端子への/からの第3の電流を提供する第3の切り替え可能な回路をさらに備え、前記第2の電流は前記第1の電流からの固定増分であり、前記第3の電流は前記第2の電流からの同じ固定増分である、請求項15に記載の終端ネットワーク回路。
  19. 前記切り替え可能な回路の大きさおよび/または数は、前記用いられる導体数の関数である、請求項15に記載の終端ネットワーク回路。
  20. 差動シグナリングのための終端ネットワークにおいて節電を行う方法であって、
    複数n個の抵抗素子の第1の端部を、共通ノードにおいて合わせて結合するステップであって、nは整数値であり、複数の差動信号を伝送するのに用いられる導体数でもある、ステップと、
    複数の差動信号ドライバの各々を、正端子ドライバおよび負端子ドライバに分割するステップと、
    前記正端子ドライバを、第1の抵抗素子の第2の端部に結合するステップと、
    前記負端子ドライバを、第2の抵抗素子の第2の端部に結合するステップと、
    を含み、前記正端子ドライバおよび前記負端子ドライバは、大きさおよび方向を有する電流をもたらすように別個にかつ独立して切り替え可能である、方法。
  21. すべての抵抗素子が同じ抵抗値を有する、請求項20に記載の方法。
  22. 前記複数の差動信号の伝送サイクル中、前記n個の抵抗素子の各々が、他の抵抗素子と異なる大きさおよび/または方向の電流を有する、請求項20に記載の方法。
  23. 伝送サイクル中の前記n個の抵抗素子にわたるすべての差動信号の組合せは非ゼロ電圧差を有する、請求項20に記載の方法。
  24. n≧3である、請求項20に記載の方法。
  25. 前記差動信号は、複数の可能な未加工シンボルから選択される未加工シンボルのサブセットから生成され、前記未加工シンボルのサブセットは、前記終端ネットワーク回路における非ゼロ電圧差を生成するn!個の状態に等しい、請求項20に記載の方法。
  26. 前記正端子ドライバおよび負端子ドライバのうちの一方は、抵抗素子にわたる電流相殺を除去するように選択的に遮断される、請求項20に記載の方法。
  27. 前記複数の差動信号ドライバ間の唯一の電気経路は、前記複数n個の抵抗素子および前記共通ノードを通る、請求項20に記載の方法。
  28. n=3個の導体の場合、3つの差動信号ドライバが用いられ、1サイクルあたり6つの状態を伝送するのに2つの差動電圧レベルが用いられる、請求項20に記載の方法。
  29. n=4個の導体の場合、6つの差動信号ドライバが用いられ、1サイクルあたり24個のシンボルを伝送するのに3つの差動電圧レベルが用いられる、請求項20に記載の方法。
  30. n=5個の導体の場合、10個の差動信号ドライバが用いられ、1サイクルあたり120個の状態を伝送するのに4つの差動電圧レベルが用いられる、請求項20に記載の方法。
  31. n=6個の導体の場合、15個の差動信号ドライバが用いられ、1サイクルあたり720個の状態を伝送するのに5つの差動電圧レベルが用いられる、請求項20に記載の方法。
  32. 前記正/負端子ドライバの各々は、複数の切り替え可能な回路を備え、各切り替え可能な回路は、同じ正/負端子ドライバにおける他の切り替え可能な回路から独立して制御される、請求項20に記載の方法。
  33. 各切り替え可能な回路は、電流を対応する正/負端子ドライバから流れさせる第1のスイッチと、電流を対応する正/負端子ドライバに流れさせる第2のスイッチとを備える、請求項20に記載の方法。
  34. 前記複数の切り替え可能な回路は、前記対応する端子への/からの第1の電流を提供する第1の切り替え可能な回路と、前記対応する端子への/からの第2の電流を提供する第2の切り替え可能な回路とを備える、請求項20に記載の方法。
  35. 前記第2の電流は前記第1の電流と異なる大きさであるが同じ方向である、請求項34に記載の方法。
  36. 前記複数の切り替え可能な回路は、前記対応する端子への/からの第3の電流を提供する第3の切り替え可能な回路をさらに備え、前記第2の電流は前記第1の電流からの固定増分であり、前記第3の電流は前記第2の電流からの同じ固定増分である、請求項34に記載の方法。
JP2015561733A 2013-03-07 2014-03-07 効率的なｎ階乗差動シグナリング終端ネットワーク Pending JP2016510195A (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201361774408P 2013-03-07 2013-03-07
US61/774,408 2013-03-07
US201361778768P 2013-03-13 2013-03-13
US61/778,768 2013-03-13
US13/832,990 US9071220B2 (en) 2013-03-07 2013-03-15 Efficient N-factorial differential signaling termination network
US13/832,990 2013-03-15
US14/199,898 US9337997B2 (en) 2013-03-07 2014-03-06 Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US14/199,898 2014-03-06
PCT/US2014/022031 WO2014138658A1 (en) 2013-03-07 2014-03-07 Efficient n-factorial differential signaling termination network

Publications (2)

Publication Number Publication Date
JP2016510195A true JP2016510195A (ja) 2016-04-04
JP2016510195A5 JP2016510195A5 (ja) 2017-03-30

Family

ID=51487797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015561733A Pending JP2016510195A (ja) 2013-03-07 2014-03-07 効率的なｎ階乗差動シグナリング終端ネットワーク

Country Status (6)

Country Link
US (1) US9071220B2 (ja)
EP (1) EP2965480B1 (ja)
JP (1) JP2016510195A (ja)
KR (1) KR101668576B1 (ja)
CN (1) CN105009533B (ja)
WO (1) WO2014138658A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337997B2 (en) 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US9313058B2 (en) 2013-03-07 2016-04-12 Qualcomm Incorporated Compact and fast N-factorial single data rate clock and data recovery circuits
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
EP2816765B1 (en) * 2013-06-17 2016-10-12 ST-Ericsson SA Three-wire three-level digital interface
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9735948B2 (en) 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9710412B2 (en) * 2014-05-15 2017-07-18 Qualcomm Incorporated N-factorial voltage mode driver
CN108964691A (zh) * 2017-05-26 2018-12-07 聚晶半导体股份有限公司 数据传输系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002199032A (ja) * 2000-11-17 2002-07-12 Texas Instruments Inc データ伝送システムにおける又は関する改善

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556628B1 (en) * 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
US6320406B1 (en) * 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
KR20020054053A (ko) * 2000-12-27 2002-07-06 엘지전자 주식회사 동기식 전송 모드의 랜덤 패턴을 고려한 프레임 검출 장치및 그 방법
JP2003258844A (ja) * 2002-03-01 2003-09-12 Fujitsu Ltd インターネットプロトコルネットワークの網終端装置及びその冗長系運転方法
US7199681B2 (en) * 2002-04-19 2007-04-03 Intel Corporation Interconnecting of digital devices
US7358869B1 (en) 2003-08-20 2008-04-15 University Of Pittsburgh Power efficient, high bandwidth communication using multi-signal-differential channels
JP2005086662A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 半導体装置
ATE474308T1 (de) * 2003-10-22 2010-07-15 Nxp Bv Verfahren und einrichtung zum senden von daten über mehrere übertragungsleitungen
US7061266B2 (en) * 2004-07-06 2006-06-13 Intel Corporation Methods and apparatus for improving impedance tolerance of on-die termination elements
US8222917B2 (en) * 2005-11-03 2012-07-17 Agate Logic, Inc. Impedance matching and trimming apparatuses and methods using programmable resistance devices
US7746937B2 (en) * 2006-04-14 2010-06-29 Formfactor, Inc. Efficient wired interface for differential signals
WO2007125963A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
US7541838B2 (en) * 2007-03-27 2009-06-02 Intel Corporation Transmitter swing control circuit and method
JP5180634B2 (ja) * 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路
US8649460B2 (en) 2007-06-05 2014-02-11 Rambus Inc. Techniques for multi-wire encoding with an embedded clock
JP2009021978A (ja) * 2007-06-11 2009-01-29 Panasonic Corp 伝送ケーブル
US8848810B2 (en) * 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
US7710144B2 (en) * 2008-07-01 2010-05-04 International Business Machines Corporation Controlling for variable impedance and voltage in a memory system
KR101079603B1 (ko) * 2009-08-11 2011-11-03 주식회사 티엘아이 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법
KR101668858B1 (ko) * 2014-04-28 2016-10-24 주식회사 이타기술 다채널 비디오 스트림 전송 방법, 그리고 이를 이용한 관제 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002199032A (ja) * 2000-11-17 2002-07-12 Texas Instruments Inc データ伝送システムにおける又は関する改善

Also Published As

Publication number Publication date
EP2965480A1 (en) 2016-01-13
WO2014138658A1 (en) 2014-09-12
KR20150130335A (ko) 2015-11-23
CN105009533B (zh) 2018-03-16
US20140254711A1 (en) 2014-09-11
KR101668576B1 (ko) 2016-10-21
EP2965480B1 (en) 2017-02-08
US9071220B2 (en) 2015-06-30
CN105009533A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
JP2016510195A (ja) 効率的なｎ階乗差動シグナリング終端ネットワーク
JP7198219B2 (ja) 適応型コモンモード調光器
US20080034378A1 (en) Hybrid output driver for high-speed communications interfaces
WO2014138644A1 (en) Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
CN104471859B (zh) 用于对总线进行偏置的系统和方法
CN107070826B (zh) 数据发射装置、数据接收装置、数据发射和接收系统
US8970248B2 (en) Sharing hardware resources between D-PHY and N-factorial termination networks
JP2009118480A (ja) オンダイターミネーション装置及びこれを備える半導体メモリ装置
KR20130109916A (ko) 파워 오버 이더넷 시스템들에서의 저 주파수 잡음 간섭 방지
KR102582152B1 (ko) Pam 3 신호를이용한 데이터 반전 회로
JP2017503377A (ja) 瞬時電流と信号遷移の両方を制限するためにデータ反転を容易にするためのデバイスおよび方法
TWI664824B (zh) 發射器及通信系統
JP2002199032A (ja) データ伝送システムにおける又は関する改善
KR100763533B1 (ko) 버스 인버팅 코드 생성 장치 및 이를 이용한 버스 인버팅코드 생성 방법
US6968413B2 (en) Method and system for configuring terminators in a serial communication system
JP5788604B2 (ja) プッシュプルソース直列終端送信装置、方法、及びシステム
CN102638232B (zh) 微控制器中端口可复用的运算放大器
KR101841382B1 (ko) 중첩을 통한 버스 상의 주파수 제어를 위한 시스템들 및 방법들
JP7091456B2 (ja) 車載電子制御装置
CN101800651B (zh) 一种1000Base-T千兆以太网端口互联通信的电路和交换机
WO2014174743A1 (ja) 信号伝送装置、信号伝送システム、信号伝送方法及びコンピュータ装置
JP2013009157A (ja) 情報処理装置および情報処理装置の制御方法
JP5799704B2 (ja) 信号伝送回路及び信号伝送方法
CN110417391A (zh) 有线传输设备的线路驱动器
RU2348971C1 (ru) Высокоскоростное многоканальное устройство для передачи данных между компьютером и периферийными устройствами, выполненное в виде универсальной последовательной шины

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190311