KR20150130335A - 효율적인 n-계승 차동 시그널링 종단 네트워크 - Google Patents
효율적인 n-계승 차동 시그널링 종단 네트워크 Download PDFInfo
- Publication number
- KR20150130335A KR20150130335A KR1020157026950A KR20157026950A KR20150130335A KR 20150130335 A KR20150130335 A KR 20150130335A KR 1020157026950 A KR1020157026950 A KR 1020157026950A KR 20157026950 A KR20157026950 A KR 20157026950A KR 20150130335 A KR20150130335 A KR 20150130335A
- Authority
- KR
- South Korea
- Prior art keywords
- driver
- differential
- current flow
- switchable
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000011664 signaling Effects 0.000 title claims description 54
- 239000004020 conductor Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 52
- 230000005540 biological transmission Effects 0.000 claims description 13
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000013459 approach Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H2/00—Networks using elements or techniques not provided for in groups H03H3/00 - H03H21/00
- H03H2/005—Coupling circuits between transmission lines or antennas and transmitters, receivers or amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
차동 신호 송신기를 위한 종단 네트워크 회로는 복수의 n 개 저항 엘리먼트들 및 복수의 차동 신호 드라이버들을 포함한다. 저항 엘리먼트들의 각각의 제 1 단부는 공통 노드에 커플링되고, 여기서 n 은 정수 값이고, 복수의 차동 신호들을 송신하는데 사용되는 컨덕터들의 개수이다. 각각의 차동 신호 드라이버는 양극 단자 드라이버 및 음극 단자 드라이버를 포함할 수도 있다. 양극 단자 드라이버는 제 1 저항 엘리먼트의 제 2 단부에 커플링되는 반면, 음극 단자 드라이버는 제 2 저항 엘리먼트의 제 2 단부에 커플링된다. 양극 단자 드라이버 및 음극 단자 드라이버는 크기 및 방향을 갖는 전류를 제공하도록 개별적이고 독립적으로 스위칭가능하다. 송신 사이클 동안, 저항 엘리먼트들의 각각은 다른 저항 엘리먼트들과 상이한 크기 및/또는 방향의 전류를 갖는다.
Description
본 개시물은 복수의 컨덕터들을 통해 차동 신호들을 송신하기 위한 전력 효율적인 종단 네트워크들에 관한 것이다.
다중 신호 데이터 전송에 있어서, 차동 시그널링은 때때로, 2 개의 쌍을 이룬 와이어들/컨덕터들을 통해 상보적인 신호들을 전송함으로써 정보를 송신하는데 사용되며, 여기서 그 정보는 쌍을 이룬 와이어들/컨덕터들 간의 차이에 의해 전달된다.
도 1 은 통상적인 차동 시그널링 시스템을 도시한다. 송신기 디바이스 (102) 는 복수의 드라이버들 (108) 을 포함할 수도 있고, 각각의 드라이버 (108) 는 와이어들/컨덕터들 (106a/106b, 106c/106d, 및 106e/106f) 의 쌍에 커플링된다. 수신기 디바이스 (104) 는 복수의 수신기들 (110) 을 포함할 수도 있고, 각각의 수신기 (110) 는 와이어들/컨덕터들 (106a/106b, 106c/106d, 및 106e/106f) 의 쌍 중 하나에 커플링된다. 저항 R (120) 은 와이어들/컨덕터들 (106a/106b, 106c/106d, 및 106e/106f) 의 각 쌍 사이에 존재할 수도 있다. 송신기 디바이스 (102) 는 입력 비트들 (118) 을 수신하여 차동 신호들로 인코딩하며, 차동 신호들을 와이어들/컨덕터들 (106a/106b, 106c/106d, 및 106e/106f) 의 각각의 쌍을 통해 수신기 디바이스 (104) 에 송신한다. 수신기 디바이스 (104) 는 와이어들/컨덕터들 (106a/106b, 106c/106d, 및 106e/106f) 의 각각의 쌍을 통해 차동 신호들을 수신하고, 차동 신호들을 디코딩하며, 출력 비트들 (120) 을 제공한다. 이러한 통상적인 차동 시그널링 시스템에서, n 와이어들 및 n/2 드라이버들/수신기들이 사용되며, 사이클 당 2(n/2) 상태들 (또는 n/2 비트들) 까지 나타낼 수 있다.
도 2 는 추가로, 도 1 의 와이어들/컨덕터들 (106a/106b, 106c/106d, 및 106e/106f) 의 쌍에 걸친 차동 신호들의 송신을 도시한다. 인식될 수 있는 것과 같이, 이러한 종래의 차동 시그널링 시스템 하의 6 개의 와이어들을 사용하여, 총 8 개의 상태들 (202) 이 가능할 수도 있다.
그러나, 차동 시그널링 시스템을 사용하여 라인 당 훨씬 더 많은 상태들을 제공하면서, 또한 가능한 경우 전력을 보존하도록 종래의 차동 시그널링 접근방식을 개선시키는 것이 바람직할 것이다.
제 1 양태는 차동 신호 송신기를 위한 종단 네트워크 회로를 제공한다. 종단 네트워크 회로는 복수의 저항 엘리먼트들 및 복수의 차동 신호 드라이버들을 포함한다. 저항 엘리먼트들의 각각의 제 1 단부는 공통 노드에 커플링되고, 여기서 n 은 정수 값이고 (예컨대, n => 3), 또한 복수의 차동 신호들을 송신하는데 사용되는 컨덕터들의 개수이다. 일 실시예에서, 모든 저항 엘리먼트들은 동일한 저항 값을 갖는다.
각각의 차동 신호 드라이버는 양극 단자 드라이버 및 음극 단자 드라이버를 포함할 수도 있다. 양극 단자 드라이버는 제 1 저항 엘리먼트의 제 2 단부에 커플링될 수도 있는 반면, 음극 단자 드라이버는 제 2 저항 엘리먼트의 제 2 단부에 커플링될 수도 있다. 양극 단자 드라이버 및 음극 단자 드라이버는 크기 및 방향을 갖는 전류를 제공하도록 개별적이고 독립적으로 스위칭가능하다. 일 실시예에서, 복수의 차동 신호 드라이버들 간의 오직 전기 경로만이 복수의 n 개 저항 엘리먼트들 및 공통 노드를 통과한다.
일 구현에서, 복수의 차동 신호들의 송신 사이클 동안, n 개 저항 엘리먼트들의 각각은 다른 저항 엘리먼트들과 상이한 크기 및/또는 방향의 전류를 갖는다. 송신 사이클 동안 n 개 저항 엘리먼트들에 걸친 모든 차동 신호들의 조합은 비-제로 전압 차이를 갖는다.
일 실시예에서, 차동 신호들은 복수의 가능한 원시 심볼들로부터 선택된 원시 심볼들의 서브세트로부터 생성될 수도 있고, 그 원시 심볼의 서브세트는 상기 종단 네트워크 회로에서 비-제로 전압 차이를 생성하는 n! 상태들과 동일하다.
일 특징에 따르면, 양극 단자 드라이버와 음극 단자 드라이버 중 하나는 저항 엘리먼트에 걸친 전류 상쇄들을 제거하기 위해 선택적으로 셧 오프된다.
일부 구현들에서, 양극/음극 단자 드라이버 각각은 복수의 스위칭가능 회로들을 포함하며, 각각의 스위칭가능 회로는 동일한 양극/음극 단자 드라이버에서의 다른 스위칭가능 회로들로부터 독립적으로 제어된다.
각각의 스위칭가능 회로는 전류가 대응하는 양극/음극 단자 드라이버로부터 흘러나가게 하는 제 1 스위치, 및 전류가 대응하는 양극/음극 단자 드라이버로 흘러들어가게 하는 제 2 스위치를 포함한다.
일 실시예에서, 복수의 스위칭가능 회로들은 대응하는 단자로/단자로부터의 제 1 전류 흐름을 제공하는 제 1 스위칭가능 회로 및 대응하는 단자로/단자로부터의 제 2 전류 흐름을 제공하는 제 2 스위칭가능 회로를 포함할 수도 있다. 제 2 전류 흐름은 제 1 전류 흐름과 상이한 크기이지만 동일한 방향일 수도 있다. 제 2 전류 흐름은 제 1 전류 흐름의 정수 배일 수도 있다. 복수의 스위칭가능 회로들은 대응하는 단자로/단자로부터의 제 3 전류 흐름을 제공하는 제 3 스위칭가능 회로를 더 포함할 수도 있고, 여기서 제 2 전류 흐름은 제 1 전류 흐름으로부터의 고정된 증분이고, 제 3 전류 흐름은 제 2 전류 흐름으로부터의 동일한 고정된 증분이다. 일부 경우에, 스위칭가능 회로들의 크기 및/또는 개수는 사용된 컨덕터들의 개수의 함수일 수도 있다.
다른 양태는 차동 시그널링을 위해 종단 네트워크에서 전력을 보존하는 방법을 제공한다. 복수의 n 개 저항 엘리먼트들의 제 1 단부는 함께 공통 노드에 커플링되고, 여기서 n 은 정수 값이고 (예컨대, n => 3), 또한 복수의 차동 신호들을 송신하는데 사용되는 컨덕터들의 개수이다. 복수의 차동 신호 드라이버들의 각각은 양극 단자 드라이버 및 음극 단자 드라이버로 분할될 수도 있다. 양극 단자 드라이버는 제 1 저항 엘리먼트의 제 2 단부에 커플링된다. 음극 단자 드라이버는 제 2 저항 엘리먼트의 제 2 단부에 커플링되고, 여기서 양극 단자 드라이버 및 음극 단자 드라이버는 크기 및 방향을 갖는 전류를 제공하도록 개별적이고 독립적으로 스위칭가능하다. 일부 실시예들에서, 모든 저항 엘리먼트들은 동일한 저항 값을 갖는다. 복수의 차동 신호들의 송신 사이클 동안, n 개 저항 엘리먼트들의 각각은 다른 저항 엘리먼트들과 상이한 크기 및/또는 방향의 전류를 갖는다. 추가로, 송신 사이클 동안 n 개 저항 엘리먼트들에 걸친 모든 차동 신호들의 조합은 비-제로 전압 차이를 갖는다. 일 실시예에서, 차동 신호들은 복수의 가능한 원시 심볼들로부터 선택된 원시 심볼들의 서브세트로부터 생성되고, 그 원시 심볼의 서브세트는 상기 종단 네트워크 회로에서 비-제로 전압 차이를 생성하는 n! 상태들과 동일하다.
일 특징에 따르면, 양극 단자 드라이버와 음극 단자 드라이버 중 하나는 저항 엘리먼트에 걸친 전류 상쇄들을 제거하기 위해 선택적으로 셧 오프된다. 일부 경우들에서, 복수의 차동 신호 드라이버들 간의 오직 전기 경로만이 복수의 n 개 저항 엘리먼트들 및 공통 노드를 통과한다.
일부 구현들에서, 양극/음극 단자 드라이버 각각은 복수의 스위칭가능 회로들을 포함할 수도 있으며, 각각의 스위칭가능 회로는 동일한 양극/음극 단자 드라이버에서의 다른 스위칭가능 회로들로부터 독립적으로 제어된다. 각각의 스위칭가능 회로는 전류가 대응하는 양극/음극 단자 드라이버로부터 흘러나가게 하는 제 1 스위치, 및 전류가 대응하는 양극/음극 단자 드라이버로 흘러들어가게 하는 제 2 스위치를 포함할 수도 있다. 복수의 스위칭가능 회로들은 대응하는 단자로/단자로부터의 제 1 전류 흐름을 제공하는 제 1 스위칭가능 회로 및 대응하는 단자로/단자로부터의 제 2 전류 흐름을 제공하는 제 2 스위칭가능 회로를 포함할 수도 있다. 제 2 전류 흐름은 제 1 전류 흐름과 상이한 크기이지만 동일한 방향일 수도 있다. 복수의 스위칭가능 회로들은 대응하는 단자로/단자로부터의 제 3 전류 흐름을 제공하는 제 3 스위칭가능 회로를 더 포함할 수도 있고, 여기서 제 2 전류 흐름은 제 1 전류 흐름으로부터의 고정된 증분이고, 제 3 전류 흐름은 제 2 전류 흐름으로부터의 동일한 고정된 증분이다.
다양한 특징들, 특성, 및 이점들은 도면들과 함께 취해질 경우에 하기에 기재된 상세한 설명으로부터 더 명백하게 될 수도 있으며, 도면들에 있어서 동일한 참조 부호들은 전반에 걸쳐 대응하게 식별한다.
도 1 은 통상적인 차동 시그널링 시스템을 도시한다.
도 2 는 추가로, 도 1 의 와이어들/컨덕터들의 쌍에 걸친 차동 신호들의 송신을 도시한다.
도 3 은 N-계승 차동 시그널링 시스템을 도시한다.
도 4 는 삼각형 종단 네트워크를 사용함으로써, 6 개 와이어/컨덕터의 종래의 차동 시그널링 시스템의 3 개 와이어/컨덕터 시스템으로의 점진적인 적응을 도시한다.
도 5 는 등가 저항 "r" 이 어떻게 삼각형 종단 네트워크에 대하여 획득될 수도 있는지를 도시한다.
도 6 은 등가의 성형 (star) 종단 네트워크가 어떻게 삼각형 종단 회로로부터 획득될 수도 있는지를 도시한다.
도 7 은 도 4 의 종단 네트워크와 등가인 성형 종단 네트워크를 도시한다.
도 8 은 송신 드라이버들의 입력들에 의존하여 다양한 신호 상태들을 생성하기 위한 도 7 의 성형 종단 네트워크의 동작을 도시한다.
도 9 는 도 7 의 3-와이어 성형 종단 네트워크가 어떻게 4-와이어 사면체 종단 네트워크로 확장될 수 있는지를 도시한다.
도 10 은 도 9 의 사면체 종단 네트워크의 각각의 차동 드라이버에 대한 상이한 노드들 및 저항들 중에서 단일 전류의 가능한 흐름을 도시한다.
도 11 은 도 9 의 사면체 종단 네트워크의 각각의 종단 저항 R 에 걸친 가능한 단일 전류 흐름들의 표를 도시한다.
(도 12a 및 도 12b 를 포함하는) 도 12 는 4-와이어 사면체 종단 네트워크에 대하여 원시 심볼들과 0 의 차동 전압을 갖는 심볼들의 다양한 조합들을 도시하는 표이다.
도 13 은 4-상 사면체 종단 네트워크에 대하여 비-제로 차동 전압을 갖는, 도 12 의 표에서 유효한 원시 심볼들을 도시하는 표이다.
도 14 는 종래의 차동 시그널링 접근방식 및 N-계승 차동 시그널링 접근방식을 사용하여 정보가 송신될 수도 있는 효율성을 비교하는 2 개의 표들이다.
도 15 는 삼각형 종단 네트워크 (1502) (예컨대, n = 3) 에 대한 2 개의 드라이버들 간의 전류 인터랙션들을 도시한다.
도 16 은 도 15 의 삼각형 종단 네트워크에 대한 2 개의 드라이버들 간의 전류 인터랙션들을 도시하지만, 여기서 드라이버들은 전력을 보존하기 위해 그들의 단자들 중 하나를 선택적으로 턴 오프하도록 구성된다.
도 17 은 통상의 차동 드라이버 회로들을 도시한다.
도 18 은 도 17 의 차동 드라이버가 어떻게 각각의 단자 (예컨대, 양극 단자와 음극 단자) 에 대하여 개별적인 구동 회로들로 분할될 수도 있는지를 도시한다.
도 19 는 개선된 전력 효율을 위한 종단 네트워크의 드라이버 회로의 변환을 도시한다.
도 20 은 양극 및 음극 단자 드라이버들의 상이한 쌍들 각각이 어떻게 하나의 드라이버로 결합될 수도 있는지를 도시한다.
도 21 은 드라이버 회로 부분을 결합된 드라이버 종단 회로로 변환함으로써 전력이 어떻게 절약되는지를 도시한다.
도 22 는 차동 시그널링을 위한 사면체 종단 네트워크를 도시한다.
도 23 은 도 9 의 사면체 종단 네트워크와 등가인 결합된 드라이버 종단 네트워크를 도시한다.
도 24 는 도 23 의 결합된 드라이버들에 대한 대안을 도시한다.
도 25 는 도 23 의 결합된 드라이버들에 대한 다른 대안을 도시한다.
도 26 은 5-계승 차동 시그널링 종단 네트워크에서 결합된 드라이버들의 사용을 도시한다.
도 27 은 6-계승 차동 시그널링 종단 네트워크에서 결합된 드라이버들의 사용을 도시한다.
도 28 은 다양한 N-계승 종단 네트워크들에 대하여 양극/음극 종단 드라이버들의 다양한 실시예들을 도시한다.
도 29 는 N-계승 종단 네트워크들에 대하여 양극/음극 종단 드라이버들의 일반적인 접근 방식을 도시한다.
도 30 은 다양한 N-계승 종단 네트워크들에 대하여 양극/음극 종단 드라이버들의 다양한 실시예들을 도시한다.
도 31 은 홀수 및 짝수 n (예컨대, 사용된 와이어들/컨덕터들의 개수) 에 대하여 N-계승 종단 네트워크들에 대한 양극/음극 종단 드라이버들의 일반적인 접근 방식을 도시한다.
도 32 는 차동 시그널링을 위해 종단 네트워크에서 전력을 보존하는 방법을 도시하는 흐름도이다.
도 1 은 통상적인 차동 시그널링 시스템을 도시한다.
도 2 는 추가로, 도 1 의 와이어들/컨덕터들의 쌍에 걸친 차동 신호들의 송신을 도시한다.
도 3 은 N-계승 차동 시그널링 시스템을 도시한다.
도 4 는 삼각형 종단 네트워크를 사용함으로써, 6 개 와이어/컨덕터의 종래의 차동 시그널링 시스템의 3 개 와이어/컨덕터 시스템으로의 점진적인 적응을 도시한다.
도 5 는 등가 저항 "r" 이 어떻게 삼각형 종단 네트워크에 대하여 획득될 수도 있는지를 도시한다.
도 6 은 등가의 성형 (star) 종단 네트워크가 어떻게 삼각형 종단 회로로부터 획득될 수도 있는지를 도시한다.
도 7 은 도 4 의 종단 네트워크와 등가인 성형 종단 네트워크를 도시한다.
도 8 은 송신 드라이버들의 입력들에 의존하여 다양한 신호 상태들을 생성하기 위한 도 7 의 성형 종단 네트워크의 동작을 도시한다.
도 9 는 도 7 의 3-와이어 성형 종단 네트워크가 어떻게 4-와이어 사면체 종단 네트워크로 확장될 수 있는지를 도시한다.
도 10 은 도 9 의 사면체 종단 네트워크의 각각의 차동 드라이버에 대한 상이한 노드들 및 저항들 중에서 단일 전류의 가능한 흐름을 도시한다.
도 11 은 도 9 의 사면체 종단 네트워크의 각각의 종단 저항 R 에 걸친 가능한 단일 전류 흐름들의 표를 도시한다.
(도 12a 및 도 12b 를 포함하는) 도 12 는 4-와이어 사면체 종단 네트워크에 대하여 원시 심볼들과 0 의 차동 전압을 갖는 심볼들의 다양한 조합들을 도시하는 표이다.
도 13 은 4-상 사면체 종단 네트워크에 대하여 비-제로 차동 전압을 갖는, 도 12 의 표에서 유효한 원시 심볼들을 도시하는 표이다.
도 14 는 종래의 차동 시그널링 접근방식 및 N-계승 차동 시그널링 접근방식을 사용하여 정보가 송신될 수도 있는 효율성을 비교하는 2 개의 표들이다.
도 15 는 삼각형 종단 네트워크 (1502) (예컨대, n = 3) 에 대한 2 개의 드라이버들 간의 전류 인터랙션들을 도시한다.
도 16 은 도 15 의 삼각형 종단 네트워크에 대한 2 개의 드라이버들 간의 전류 인터랙션들을 도시하지만, 여기서 드라이버들은 전력을 보존하기 위해 그들의 단자들 중 하나를 선택적으로 턴 오프하도록 구성된다.
도 17 은 통상의 차동 드라이버 회로들을 도시한다.
도 18 은 도 17 의 차동 드라이버가 어떻게 각각의 단자 (예컨대, 양극 단자와 음극 단자) 에 대하여 개별적인 구동 회로들로 분할될 수도 있는지를 도시한다.
도 19 는 개선된 전력 효율을 위한 종단 네트워크의 드라이버 회로의 변환을 도시한다.
도 20 은 양극 및 음극 단자 드라이버들의 상이한 쌍들 각각이 어떻게 하나의 드라이버로 결합될 수도 있는지를 도시한다.
도 21 은 드라이버 회로 부분을 결합된 드라이버 종단 회로로 변환함으로써 전력이 어떻게 절약되는지를 도시한다.
도 22 는 차동 시그널링을 위한 사면체 종단 네트워크를 도시한다.
도 23 은 도 9 의 사면체 종단 네트워크와 등가인 결합된 드라이버 종단 네트워크를 도시한다.
도 24 는 도 23 의 결합된 드라이버들에 대한 대안을 도시한다.
도 25 는 도 23 의 결합된 드라이버들에 대한 다른 대안을 도시한다.
도 26 은 5-계승 차동 시그널링 종단 네트워크에서 결합된 드라이버들의 사용을 도시한다.
도 27 은 6-계승 차동 시그널링 종단 네트워크에서 결합된 드라이버들의 사용을 도시한다.
도 28 은 다양한 N-계승 종단 네트워크들에 대하여 양극/음극 종단 드라이버들의 다양한 실시예들을 도시한다.
도 29 는 N-계승 종단 네트워크들에 대하여 양극/음극 종단 드라이버들의 일반적인 접근 방식을 도시한다.
도 30 은 다양한 N-계승 종단 네트워크들에 대하여 양극/음극 종단 드라이버들의 다양한 실시예들을 도시한다.
도 31 은 홀수 및 짝수 n (예컨대, 사용된 와이어들/컨덕터들의 개수) 에 대하여 N-계승 종단 네트워크들에 대한 양극/음극 종단 드라이버들의 일반적인 접근 방식을 도시한다.
도 32 는 차동 시그널링을 위해 종단 네트워크에서 전력을 보존하는 방법을 도시하는 흐름도이다.
다음의 설명에서, 실시형태들에 대한 완전한 이해를 제공하기 위해 특정 세부사항들이 주어진다. 그러나, 실시형태들은 이러한 특정 세부사항 없이 실시될 수도 있음이 당업자에 의해 이해될 것이다. 예를 들면, 실시형태들을 불필요한 세부사항으로 모호하게 하지 않기 위해 회로들을 블록 다이어그램들로 도시할 수도 있다. 다른 경우들에서, 실시형태들을 모호하게 하지 않기 위해, 잘 알려진 회로들, 구조들 및 기술들이 상세히 도시되지 않을 수도 있다.
개관
차동 시그널링 시스템을 위한 전력 효율적인 종단 네트워크가 제공된다. 차동 신호 송신기 및/또는 수신기에 대한 n-계승 종단 네트워크는 송신기 디바이스의 차동 드라이버들 간에 발생할 수도 있는 불필요한 전류 흐름들을 제거하도록 최적화된다. 일 실시예에서, 그러한 최적화는 차동 드라이버를 양극 및 음극 단자 드라이버들로 분할하고, 그 후에 상이한 차동 드라이버들로부터 양극 단자 드라이버와 음극 단자 드라이버를 결합하는 것을 수반할 수도 있다. 그러한 결합으로 인해, n-계승 종단 네트워크 내의 불필요한 전류 흐름들이 제거될 수도 있다.
N-계승 차동 시그널링
도 3 은 N-계승 차동 시그널링 시스템을 도시한다. 송신기 디바이스 (302) 는 d 대 n 인터페이스 (312) 에 커플링된 복수의 차동 드라이버들 (308) 을 포함할 수도 있고, d 대 n 인터페이스 (312) 는 복수의 와이어들/컨덕터들 (306a, 306b, 306c, 및 306d) 에 커플링된다. 수신기 디바이스 (304) 는 복수의 와이어들/컨덕터들 (306a, 306b, 306c, 및 306d) 에 커플링된 n 대 d 인터페이스 (314), 및 복수의 차동 수신기들 (310) 을 포함할 수도 있다. 이러한 접근방식에서, n×R 종단 네트워크 (316) 는 와이어들/컨덕터들 (306a, 306b, 306c, 및 306d) 에 걸쳐 차동 신호들을 더 효율적으로 송신하기 위해, 송신기 디바이스 (302) 에서 드라이버들 (308) 및 d 대 n 인터페이스 (312) 및 수신기 디바이스 (304) 에서 n 대 d 인터페이스 (314) 및 수신기들 (310) 에 의해 구현될 수도 있다. 본원에서 사용되고 설명되는 것과 같이, 용어 "종단 네트워크" 는 드라이버들 및/또는 수신기들 간에 저항 엘리먼트들의 배열 및/또는 구성을 지칭하며, 이러한 "종단 네트워크" 는 컨덕터/와이어의 특성 임피던스와 별개이고 및/또는 때대로 신호 반사들을 회피/최소화하기 위해 컨덕터/와이어를 따라 사용되는 종단에 매칭한다. 따라서, "종단 네트워크" 는 컨덕터/와이어 측보다는 드라이버/수신기 측에 존재한다.
송신기 디바이스 (302) 는 원시 심볼 입력들 (318) 을 수신하여 차동 신호들로 인코딩하고, 차동 신호들을 와이어들/컨덕터들 (306a, 306b, 306c, 및 306d) 의 조합을 통해 수신기 디바이스 (304) 에 송신한다. 수신기 디바이스들 (304) 은 와이어들/컨덕터들 (306a, 306b, 306c, 및 306d) 을 통해 차동 신호들을 수신하고, 차동 신호들을 디코딩하며, 원시 심볼 출력들 (320) 을 제공한다.
이러한 종단 네트워크 (316) 차동 시그널링 시스템에서, n 개 와이어들이 사용되고 사이클 당 n! 상태들 (또는 log2 n! 비트들) 까지 송신할 수 있다. 이는 도 1 및 도 2 의 통상의 차동 시그널링 시스템보다 상당히 더 효율적이다. 예를 들어, 6 컨덕터 시스템에 대하여, 도 1 및 도 2 의 통상의 차동 시그널링 시스템은 사이클 당 6/2 = 3 비트들을 송신할 수 있는 반면, 도 3 의 성형 단자 네트워크 차동 시그널링 시스템은 사이클 당 log2 (6!) 9.49 비트들을 송신할 수도 있다.
도 4 는 삼각형 종단 네트워크 (406) 를 사용함으로써, 6 개 와이어/컨덕터의 종래의 차동 시그널링 시스템 (402) 의 3 개 와이어/컨덕터 시스템으로의 점진적인 적응을 도시한다. 종래의 차동 시그널링 시스템 (402) 에서 시작하여, 상이한 차동 쌍들로부터의 컨덕터들은 사용되는 전체 와이어들/컨덕터들을 감소시키도록 결합된다. 결합된/쇼트된 회로 (404) 에 도시된 그러한 결합은, 하나의 차동 쌍으로부터의 와이어/컨덕터와 다른 차동 쌍으로부터의 와이어/컨덕터를 커플링하거나 쇼트함으로써 (404) 수행될 수도 있다. 결과적인 결합된/쇼트된 회로 (404) 는 삼각형 종단 네트워크 (406) 로 변경될 수도 있다. 그러나, 상이한 차동 쌍들에 대한 저항들 R (410a, 410b, 및 410c) 은 지금부터, 결합된/쇼트된 회로 (404) 및 삼각형 종단 네트워크 (406) 에서의 등가 저항들 "r" (408a, 408b, 및 408c) 로 대체된다.
도 5 는 등가 저항 "r" 이 어떻게 삼각형 종단 네트워크 (406) 에 대하여 획득될 수도 있는지를 도시한다. 제 1 회로 (502) 는 종단 네트워크 (406) 의 삼각형 드라이버 종단 회로 부분을 도시한다. 제 2 회로 (504) 는, 드라이버들 Y (308b) 및 Z (308c) 이 제거되거나 오픈된, 제 1 회로 (402) 를 도시한다. 제 3 회로 (506) 는, 제 1 저항 r (408a) 과 병렬의 직렬 저항들 (408b 및 408c) 을 갖는, 변경된 제 2 회로 (504) 를 도시한다. 제 4 회로 (508) 는 단일의 등가 저항 2/3 r (510) 을 갖는, 변경된 제 3 회로 (506) 를 도시한다.
도 6 은 등가의 성형 (star) 종단 네트워크 (612) 가 어떻게 삼각형 종단 회로 (602) 로부터 획득될 수도 있는지를 도시한다. 삼각형 종단 회로 (602) 는 제 1 회로 (502; 도 5), 및 삼각형 종단 네트워크 (406; 도 4) 의 삼각형 종단 회로 부분과 등가이다. 회로들 (602, 604, 606, 및 608) 간의 변환은 도 5 의 회로들 (502, 504, 506, 및 508) 간의 변환과 등가이다. 제 4 회로 (508) 및 회로 (608) 는, 2/3 r = 2R 또는 r = 3R 일 경우, 동일한 것이 명백하다. 성형 종단 네트워크 (612) 는, 드라이버들 Y (308b) 및 Z (308c) 을 제거하거나 오픈함으로써, 제 2 성형 종단 회로 (610) 로 변환될 수도 있다.
도 7 은 도 4 의 종단 네트워크 (406) 와 등가인 성형 종단 네트워크 (702) 를 도시한다. 도 5 및 도 6 에 도시된 회로 등가물로부터, 도 4 의 종단 네트워크 (406) 는 등가의 성형 종단 네트워크 (702) 로 변경될 수 있다. 3 개의 차동 드라이버들 (308a, 308b, 및 308c) 의 각각에 대하여, (드라이버 X (308a) 에서) 1, (드라이버 Y (308b) 에서) 0, 및 (드라이버 Z (308c) 에서) 0 의 비트들의 송신은 공통 모드 전압들 -2, 0, 및 +2 에 대하여 도시된다.
도 8 은 송신 드라이버들의 입력들에 의존하여 다양한 신호 상태들을 생성하기 위한 도 7 의 성형 종단 네트워크 (702) 의 동작을 도시한다. 상태 다이어그램 (804) 에 도시된 것과 같이, 드라이버들 X (308a), Y (308b), Z (308c) 로의 입력들의 각각의 조합은 모든 입력들이 000 또는 111 일 경우를 제외하고, 차동 신호들의 고유한 세트를 생성한다. 입력 조합들 000 또는 111 이 0 의 전압 차이를 생성하고 수신기에서 서로 구별될 수 없기 때문에, 입력 조합들 000 또는 111 은 무효한 것으로 고려된다. 입력들의 나머지 조합들은 표 (806) 에 도시된 것과 같은 상태들 +x, +y, +z, -x, -y, 및 -z 로 지칭될 수도 있다.
성형 종단 네트워크 (702) 는 오직 3 개의 와이어들/컨덕터들로 전송될 수 있는, 총 6 개의 상태들 : 001 (+z), 010 (+y), 100 (+x), 110 (-z), 101 (-y), 011 (-x) 을 사용할 수 있다. 이는 log26 = 2.58 비트의, 사이클 당 정보와 등가이다. 비교하면, 종래의 차동 시그널링은 4 개의 와이어들/컨덕터들에 걸쳐 오직 4 개의 상태들 : 00, 01, 10, 11 을 전송할 수 있다. 이는 log24 = 2 비트의, 사이클 당 정보와 등가이다. 결과적으로, 성형 종단 네트워크 (702) 는 사용된 와이어/컨덕터 마다 송신되는 정보의 양을 증가시킨다.
도 9 는 도 7 의 3-와이어 성형 종단 네트워크 (702) 가 어떻게 4-와이어 사면체 종단 네트워크 (902) 로 확장될 수 있는지를 도시한다. 사면체 종단 네트워크 (902) 는 4 개의 꼭짓점들 A, B, C, 및 D 과 함께 도시될 수도 있고, 각각의 꼭짓점은 종단 저항 R (906a, 906b, 906c, 및 906d) 의 일 단부를 접속하고, 모든 종단 저항들 R 의 다른 단부는 노드 O 에서 함께 커플링된다. 사면체 종단 네트워크 (902) 의 6 개의 에지들은 꼭짓점 라인들 AB, CD, AC, AD, CB, 및 DB 로부터 정의될 수도 있다. 이들 에지들 각각은 (차동 송신기 또는 드라이버와 차동 수신기 또는 싱크를 포함하는) 하나의 차동 드라이버 (908a, 908b, 908c, 908d, 908e, 및 908f) 를 갖는다. 각각의 종단 저항 R 은 3 개의 차동 드라이버들에 커플링된다.
도 10 은 사면체 종단 네트워크 (902) 의 각각의 차동 드라이버 (908a, 908b, 908c, 908d, 908e, 및 908f) 에 대한 상이한 노드들 및 저항들 중에서 단일 전류의 가능한 흐름을 도시한다.
도 11 은 도 9 의 사면체 종단 네트워크 (902) 의 각각의 종단 저항 R 에 걸친 가능한 단일 전류 흐름들의 표 (1102) 를 도시한다. 사면체 종단 네트워크 (902) 로부터 관찰될 수 있는 것과 같이, 각각의 종단 저항 R 은 3 개의 드라이버들/싱크들에 커플링된다. 각각의 드라이버/싱크로부터 +1 또는 -1 의 단일 전류를 가정하면, 표 (1102) 는 각각의 종단 저항 R : +3, +1, -1, -3 에 대한 가능한 순 (net) 전류 흐름들을 도시한다.
도 9 의 사면체 종단 네트워크 (902) 의 차동 드라이버들 (908a, 908b, 908c, 908d, 908e, 및 908f) 로의 입력 신호들은 64 개의 가능한 상태들 (즉, 6 개의 드라이버들 및 2^6 상태들) 을 가질 수도 있다. 그러나, 64 개의 가능한 상태들의 도 12 를 참조하여 추가로 설명되는 것과 같이, 40 개의 불법의 상태들이 고려될 수도 있는데, 이는 그 상태들이 (도 12a 및 도 12b 에 도시된 것과 같은) 제로 차동 전압들을 발생하기 때문이다. 일 실시예에서, 차동 드라이버 (908a) 의 차동 전압은, 2 개의 저항기들 (906a 및 906b) 이 (예컨대, A 부터 O 까지 및 B 부터 O 까지, 또는 O 부터 A 까지 및 B 부터 B 까지) 동일한 사이즈와 동일한 방향의 전류들을 가질 경우, 0 이 된다.
(도 12a 및 도 12b 를 포함하는) 도 12 는 4-와이어 사면체 종단 네트워크 (902) 에 대하여 원시 심볼들과 0 의 차동 전압을 갖는 심볼들의 다양한 조합들을 도시하는 표이다. 이러한 표는 도 9 및 도 10 의 4-와이어 사면체 종단 네트워크와 관련하여 해석될 수도 있다. 여기서 원시 신호들 Sraw 은 도 10 의 CD, DB, AD, AC, CB, 및 AB 에서의 차동 신호들에 의해 형성된 원시 심볼들을 지칭한다. 각각의 저항 R 에서의 전압은 도 9 의 사면체 종단 네트워크 (902) 에서 중앙 노드 O 와 각각의 노드 A, B, C, 및 D 사이의 각각의 저항 R 에 걸친 전압을 지칭한다. 이러한 실시예에서, 단일 저항 R 을 가정할 때, 각각의 저항 Rterm 에 걸친 전압은 도 11 의 표 (1102) 에서의 가능한 전류들에서와 같이 +3, +1, -1, 또는 -3 으로 제공된다. 각각의 저항 R 에 걸친 이들 전압들의 결과로서, (DB, CD, AD, AC, CD, 및 AB 로부터의) 각각의 차동 드라이버에 걸친 차동 전압은 도 9 의 사면체 종단 네트워크 (902) 에서 확인될 수 있다. 일부 경우들에서, 소정의 차동 드라이버 (송신기/수신기) 에 대하여 2 개의 저항들 R 에 걸친 전압은 서로를 상쇄하여 "0" 의 차동 전압을 발생한다. 결과적으로, 그러한 조건들은 서로 구별하기 어렵다. 그러한 조건들이 발생할 경우, 차동 신호들은 디코딩 불가능/구별 불가능하고, "불법" 인 것으로 고려되며, 사용되지 않는다.
도 13 은 4-상 사면체 종단 네트워크 (902) 에 대하여 비-제로 차동 전압을 갖는, 도 12 의 표에서 유효한 원시 심볼들을 도시하는 표이다.
이러한 타입의 종단 네트워크는 본원에서 "N-계승" 으로 지칭되고, 여기서 사면체 종단 네트워크 (902) 의 경우 n = 4 이다. 도 11 및 도 12 의 표들에서 인식될 수 있는 것과 같이, 임의의 시기에 2 개의 저항들 R 은 동일한 크기와 방향을 가지며, 그들의 차동 전압은 0 이 되고 불법의 상태 (예컨대, 그러한 불법의 상태가 발생하는 대응하는 원시 심볼은 사용될 수 없음) 로 고려된다. 예를 들어, 도 12a 에서, 원시 심볼 "000001" 에 대하여, DO 및 BO 에 대한 저항들 R 에 걸친 전압 강하는 (단일 전류 및 저항을 가정할 때) 1 과 동일하고, CO 및 AO 에 대한 저항들 R 은 -1 과 동일하다. 이는 0 의 차동 전압을 발생한다. 결과적으로, 유효한/합법의 상태들이 발견되고, 여기서 어떤 2 개의 저항들 R 도 동일한 크기와 방향의 전류들을 가지지 않는다. 4 개의 와이어들/컨덕터들이 사용되는 경우 (n = 4) 에 대하여, 4 개의 저항들 및 4 개의 가능한 전류 크기들/방향들 (+1/+1, +1/-1, -1/+1, -1/-1) 이 존재한다. 합법의 상태는, 가능한 4 개의 상이한 전류 사이즈들 {-3, -1, +1, +3} 각각이 4 개의 저항들 R들 {DO, CO, BO, AO} 의 각각에 할당될 경우, 달성된다. n = 4 인 경우에, 합법인/유효한 (0 의 차동 전압이 아닌) 상태들의 총 개수는 4! = 24 이다.
이러한 N-계승 종단 네트워크는 임의의 수의 와이어들/컨덕터들로 확장될 수 있다. 일반적으로, n 개의 와이어들/컨덕터들에 대하여, n 개의 저항들 R 및 n 개의 가능한 전류 크기들/방향들이 존재한다. 합법의/유효한 상태는, 가능한 n 개의 상이한 전류 크기들의 각각이 n 개의 저항들 R 의 각각에 할당될 경우, 달성된다. 결과적으로, n 개의 와이어들/컨덕터들에 대하여 합법적인/유효한 (0 의 차동 전압이 없는) 상태들의 전체 개수는 n! 이다.
도 14 는 종래의 차동 시그널링 접근방식 및 N-계승 차동 시그널링 접근방식을 사용하여 정보가 송신될 수도 있는 효율성을 비교하는 2 개의 표들이다. 예를 들어, 제 1 표 (1402) 에서 (도 1 및 도 2 에서와 같은) 종래의 차동 시그널링 방식은 사이클 당 8 개의 상태들, 하나의 차동 전압 레벨 및 3 개의 드라이버들/수신기들을 사용하는 6 개의 와이어들/컨덕터들을 사용하여 사이클 당 3 비트를 송신할 수도 있다. 대조적으로, 제 2 표는 N-계승 차동 시그널링 접근 방식을 도시하며, 여기서 예컨대 n = 6 와이어들/컨덕터들일 경우, 사이클 당 9.49 비트들이 사이클 당 720 개의 상태들, 5 개의 차동 전압 레벨들, 및 15 개의 드라이버들/수신기들을 사용하여 송신될 수 있다. 결과적으로, 종래의 차동 시그널링 접근방식에 비해 상당히 많은 정보가 동일한 수의 사이클 당 와이어들/컨덕터들을 통해 송신될 수도 있다.
전력-보존 n-계승 종단 네트워크
종단 네트워크들 (702; 도 7 및 902; 도 9) 로부터 인식될 수 있는 것과 같이, 모든 저항들 R 은 함께 공통 노드 O 에 커플링된다. 이는 종단 네트워크에 걸쳐 상호작용하는 2 이상의 상이한 드라이버들 (송신기들) 로부터의 전류들을 발생할 수도 있다. 예를 들어, 도 9 에서, 저항 (906a) 은 3 개의 드라이버들 (908a, 908e 및 908f) 로부터의 전류를 가질 수도 있다. 이들 전류들은 (그들이 저항을 지나 동일한 방향으로 흐를 경우) 가산되거나 (그들이 저항을 지나 상반된 방향들로 흐르는 경우) 상쇄될 수도 있다.
도 15 는 삼각형 종단 네트워크 (1502) (예컨대, n = 3) 에 대한 2 개의 드라이버들 간의 전류 인터랙션들을 도시한다. 여기서 인식될 수 있는 것과 같이, 제 1 드라이버 Z (1508c) 는 제 1 전류 (1504) 를, 제 1 저항 R (1512; AO) 을 통해, 제 2 저항 R (1514; CO) 을 통해, 다시 제 1 드라이버 Z (1508c) 로 구동할 수도 있다. 유사하게, 제 2 드라이버 Y (1508b) 는 제 2 전류 (1506) 를, 제 2 저항 R (1514; CO) 을 통해, 제 3 저항 R (1516; BO) 을 통해, 다시 제 2 드라이버 Y (1508b) 로 구동할 수도 있다. 그러나, 제 2 저항 R (1514; CO) 을 통한 상반된 전류들 (제 1 전류 (1504) 및 제 2 전류 (1506)) 는 실질적으로 서로 상쇄하고 있다. 결합된 전류 흐름들은 드라이버 Z (1508c) 로부터 드라이버 Y (1508b) 로의 제 1 전류 흐름 (1518a) 및 드라이버 Y (1508b) 로부터 드라이버 Z (1508c) 로의 제 2 전류 흐름 (1518b) 을 가장 특징으로 할 수도 있다. 그러나, 제 2 전류 흐름 (1518b) 이 어떤 정보도 전달하지 않기 때문에, 제 2 전류 흐름 (1518b) 은 낭비되는 것이 명백하다.
도 16 은 도 15 의 삼각형 종단 네트워크 (1502) 에 대한 2 개의 드라이버들 간의 전류 인터랙션들을 도시하지만, 여기서 드라이버들은 전력을 보존하기 위해 그들의 단자들 중 하나를 선택적으로 턴 오프하도록 구성된다. 여기서 도시된 것과 같이, 제 1 드라이버 (1508c) 는 양극 단자를 셧 오프하고 제 2 드라이버 (1508b) 는 음극 단자를 셧 오프 하였으며, 따라서 제 2 전류 흐름 (1518b) 이 발생하는 것을 방지한다.
도 17 은 통상의 차동 드라이버 회로들을 도시한다. 차동 드라이버 (1702) 는 통상적으로 양극 단자 (1704) 및 음극 단자 (1706) 를 포함한다. 차동 드라이버 (1702) 는 전류 모드 차동 드라이버 (1708) 또는 전압 모드 차동 드라이버 (1710) 일 수도 있다. 그러나, 양극 단자 (1704) 및 음극 단자 (1706) 는 요구되는 전류 흐름에 의존하여 하이 또는 로우 (즉, 푸시 또는 풀) 로 스위칭되는 개별 구동 회로들이다.
도 18 은 도 17 의 차동 드라이버가 어떻게 각각의 단자 (예컨대, 양극 단자와 음극 단자) 에 대하여 개별적인 구동 회로들로 분할될 수도 있는지를 도시한다. 예를 들어, 전류 모드 차동 드라이버 (1708) 는 양극 단자 전류 모드 드라이버 (1808a) 및 음극 단자 전류 모드 드라이버 (1808b) 로 분할될 수도 있다. 유사하게, 전압 모드 차동 드라이버 (1710) 는 양극 단자 전압 모드 드라이버 (1810a) 및 음극 단자 전압 모드 드라이버 (1810b) 로 분할될 수도 있다. 결과적으로, 차동 드라이버의 상이한 단자들은 다른 단자와 독립적으로 셧 오프 또는 셧 온될 수 있다.
도 19 는 개선된 전력 효율을 위한 종단 네트워크의 드라이버 회로의 변환을 도시한다. 종단 회로 (1502) 의 드라이버 회로 부분 (1902) 은 각각의 드라이버 X (1508a), Y (1508b), 및 Z (1508c) 에 대한 양극 단자 드라이버와 음극 단자 드라이버를 개별 단자 드라이버 회로들로 제 1 분리함으로써 변환된다. 등가의 드라이버 종단 회로 (1904) 는 그 후에, 개별 양극 단자 드라이버들 X+, Y+, 및 Z+ (1906) 과 음극 단자 드라이버들 X-, Y-, 및 Z- (1908) 로 획득될 수도 있다. 결과적으로, 양극 단자 드라이버들은 음극 단자 드라이버들과 쌍을 이룰 수도 있다: X+ 와 Z-, Z+ 와 Y-, 및 X- 와 Y+.
도 20 은 양극 및 음극 단자 드라이버들의 상이한 쌍들 각각이 어떻게 하나의 드라이버로 결합될 수도 있는지를 도시한다. 등가의 드라이버 종단 회로 (1904) 는, 결합된 드라이버들 A (2004), B (2006) 및 C (2008) 각각이 쌍을 이루는 양극 및 음극 단자 드라이버들: X+ 와 Z-, Z+ 와 Y-, 및 X- 와 Y+ 을 결합하는, 결합된 드라이버 종단 회로 (2002) 로 변환될 수도 있다.
도 21 은 드라이버 회로 부분 (1902) 을 결합된 드라이버 종단 회로 (2002) 로 변환함으로써 전력이 어떻게 절약되는지를 도시한다. 이러한 실시예에서, 결합된 드라이버 A (2004) 와 결합된 드라이버 B (2006) 는 전류 흐름 (2108) 을 발생하도록 스위칭되고, 결합된 드라이버 C (2008) 는 디스에이블된다. 등가의 드라이버 종단 회로 (1902) 에 의해 소비되는 전력은:
P1 = 2×I×(Vcc-Vod)+1×I×Vcc, 여기서 Vcc 는 공급 전압이고, Vod = R×I×4 (A-B 차동 전압) 이지만,
결합된 드라이버 종단 회로 (2002) 에 의해 소비되는 전력은:
P2 = 2×I×(Vcc-Vod) 이고, 따라서 전력을 1×I×Vcc 절약한다.
도 22 는 차동 시그널링을 위한 사면체 종단 네트워크를 도시한다. 이러한 실시예에서, 도 9 의 사면체 종단 네트워크는 다양한 예시적인 전류 흐름들로 도시된다. 다양한 전류 흐름들에 의해 소비되는 전체 전력은 다음에 의해 제공된다:
P1 = 1×I×(Vcc-Vod6) (AB 에 대하여)
+ 2×I×(Vcc-Vod4) (AD, CB 에 대하여)
+ 3×I×(Vcc-Vod2) (CD, AC, DB 에 대하여)
+ 2×I×Vcc (C, D 에서),
여기서
Vod6 = R×I×6
Vod4 = R×I×4
Vod2 = R×I×2.
그러나, 제 1 저항 R (906c) 과 제 2 저항 R (906d) 을 통한 전류 흐름들은 서로를 상쇄한다. 결과적으로, D 부터 C 까지의 전류 흐름은 낭비된다.
도 23 은 도 9 의 사면체 종단 네트워크와 등가인 결합된 드라이버 종단 네트워크 (2302) 를 도시한다. 도 21 의 차동 드라이버들로 수행되는 것과 같이, 결합된 드라이버 종단 네트워크 (2302) 에서 각각의 결합된 드라이버 (2306, 2308, 2310, 및 2312) 는 도 9 의 사면체 종단 네트워크 (902) 로부터의 양극 종단 드라이버 및 음극 종단 드라이버를 결합한다. 각각의 결합된 드라이버 (2306, 2308, 2310, 및 2312) 는 요구되는 전류 흐름을 달성하기 위해 개별적으로 턴 오프/온 될 수 있는 복수의 개별적으로 스위칭가능한 회로들을 포함할 수도 있다. 일 실시예에서, 제 1 결합된 드라이버 (2304) 는 각각 단일 전류 I 를 제공하는 3 개의 스위칭가능 회로들 (2316a, 2316b, 및 2316c) 을 포함할 수도 있다.
스위칭가능 회로들 (2316a, 2316b, 및 2316c) 각각은, 제 1 결합된 드라이버 (2304) 내의 0, 1, 2, 또는 3 개의 스위칭 가능 회로들이 임의의 하나의 사이클에서 동작가능할 수도 있도록, 독립적으로 제어될 수도 있다. 스위칭가능 회로 (2316c) 는 전류 소스 드라이버 (2322a), 제 1 스위치 (2320a), 전류 싱크 (2322b), 및 제 2 스위치 (2320b) 를 포함할 수도 있다. 제 1 스위치 (2320a) 가 클로징될 경우, 제 2 스위치 (2320b) 는 오픈되고 전류는 전류 소스 드라이버 (2322a) 로부터 제 1 스위치 (2320a) 를 통해 단자 (2324) 외부로 흐른다. 제 2 스위치 (2320b) 가 클로징될 경우, 제 1 스위치 (2320a) 는 오픈되고 전류는 단자 (2324) 로부터 제 2 스위치 (2320b) 를 통해 전류 싱크 (2322b) 내로 흐른다. 스위칭가능 회로들 (2316a, 2316b, 및 2316c) 의 모든 스위치들이 오픈될 경우, 어떤 전류도 단자 (2324) 내로 또는 외부로 흐르지 않는다.
도 24 는 도 23 의 결합된 드라이버들에 대한 대안을 도시한다. 이러한 실시예에서, 도 23 의 3 개의 단일 전류 회로들 (2316a, 2316b, 및 2316c) 은 단일 전류 I 를 제공하는 제 1 스위칭가능 회로 (2416a) 및 2×I 전류를 제공하는 제 2 스위칭가능 회로 (2416b) 를 포함하는 드라이버 (2404) 로 대체된다. 이는 사용되는 회로들의 개수를 감소시키면서 여전히 1×I 또는 3×I 의 전류 흐름들을 제공하는 것을 허용할 수도 있다. 스위칭가능 회로에 의해 제공된 전류 흐름들의 실제 크기들은 각각의 구현에 특정될 수도 있다.
도 25 는 도 23 의 결합된 드라이버들에 대한 다른 대안을 도시한다. 이러한 실시예에서, 도 23 의 3 개의 단일 전류 회로들 (2316a, 2316b, 및 2316c) 은 단일 전류 I 를 제공하는 제 1 스위칭가능 회로 (2516a) 및 3×I 전류를 제공하는 제 2 스위칭가능 회로 (2516b) 를 포함하는 드라이버 (2504) 로 대체된다. 이 경우, (도 24 에서와 같이) 양자의 회로들을 턴 온하여 3×I 의 전류 흐름을 제공해야하는 것보다, 제 2 스위칭가능 회로 (2516b) 만이 턴 온될 수 있고 제 2 스위칭가능 회로 (2516a) 는 턴 오프될 수 있다.
도 26 은 5-계승 차동 시그널링 종단 네트워크 (2602) 에서 결합된 드라이버들 (2604) 의 사용을 도시한다.
도 27 은 6-계승 차동 시그널링 종단 네트워크 (2702) 에서 결합된 드라이버들 (2704) 의 사용을 도시한다.
도 28 은 다양한 N-계승 종단 네트워크들에 대하여 양극/음극 종단 드라이버들의 다양한 실시예들을 도시한다. 제 1 드라이버 회로 (2802) 는 예컨대, 3-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 2 드라이버 회로 (2804) 는 예컨대, 4-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 3 드라이버 회로 (2806) 는 예컨대, 5-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 4 드라이버 회로 (2808) 는 예컨대, 6-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 5 드라이버 회로 (2810) 는 예컨대, 7-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 2 드라이버 회로 (2812) 는 예컨대, 8-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 7 드라이버 회로 (2814) 는 예컨대, 9-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 이들 예시적인 드라이버 회로들에서, 짝수의 n-계승 드라이버들은 1×I 전류 흐름 회로 및 하나 이상의 2×I 전류 흐름 회로들을 사용하고, 홀수의 n-계승 드라이버들은 하나 이상의 2×I 전류 흐름 회로들을 사용한다.
도 29 는 N-계승 종단 네트워크들에 대하여 양극/음극 종단 드라이버들의 일반적인 접근 방식을 도시한다. 상기 예시적인 구현에서, 임의의 N-계승 차동 시그널링 시스템에 대하여, 드라이버 회로는 1×I 전류 흐름을 제공하는 제 1 스위칭가능 드라이버 회로 (2902) 및/또는 2×I 전류 흐름을 제공하는 하나 이상의 제 2 스위칭가능 드라이버 회로 (2904) 를 포함할 수도 있다. 제 1 스위칭가능 드라이버 회로 (2902) 가 드라이버 회로에 포함되는지 여부는, N 이 짝수인지 또는 홀수인지 여부에 의존한다. N 이 홀수 (예컨대, 3, 5, 7, ...) 이면, 제 1 스위칭가능 드라이버 회로 (2902) 가 포함되지 않는다.
도 30 은 다양한 N-계승 종단 네트워크들에 대하여 양극/음극 종단 드라이버들의 다양한 실시예들을 도시한다. 이들 실시예들에서, 각각의 양극/음극 종단 드라이버는 다양한 증가하는 전류 값들의 다수의 스위칭가능 회로들을 포함한다. 제 1 드라이버 회로 (3002) 는 예컨대, 3-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 2 드라이버 회로 (3004) 는 예컨대, 4-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 3 드라이버 회로 (3006) 는 예컨대, 5-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 4 드라이버 회로 (3008) 는 예컨대, 6-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 5 드라이버 회로 (3010) 는 예컨대, 7-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 6 드라이버 회로 (3012) 는 예컨대, 8-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 제 7 드라이버 회로 (3014) 는 예컨대, 9-계승 차동 시그널링 시스템들과 함께 사용될 수도 있다. 이들 예시적인 드라이버 회로들에서, 짝수의 n-계승 드라이버들은 홀수 값의 증분 전류 흐름 크기들의 하나 이상의 전류 흐름 회로들 및 1×I 전류 흐름 회로를 사용하고, 홀수의 n-계승 드라이버들은 짝수 값의 증분 전류 흐름 크기들의 하나 이상의 전류 흐름 회로들 및 하나 이상의 2×I 전류 흐름 회로들을 사용한다.
도 31 은 홀수 및 짝수 n (예컨대, 사용된 와이어들/컨덕터들의 개수) 에 대하여 N-계승 종단 네트워크들에 대한 양극/음극 종단 드라이버들의 일반적인 접근 방식을 도시한다. 이러한 예시적인 구현에서, N 이 짝수인 임의의 N-계승 차동 시그널링 시스템에 대하여, 드라이버 회로 (3102) 는 1×I 전류 흐름을 제공하는 제 1 스위칭가능 드라이버 회로 및/또는 홀수 값의 증분 전류 흐름 크기들만큼 증가하는 전류 흐름들을 제공하는 하나 이상의 다른 스위칭가능 드라이버 회로들을 포함할 수도 있다. N 이 홀수인 임의의 N-계승 차동 시그널링 시스템에 대하여, 드라이버 회로 (3104) 는 2×I 전류 흐름을 제공하는 스위칭가능 드라이버 회로 및/또는 짝수 값의 증분 전류 흐름 크기들만큼 증가하는 전류 흐름들을 제공하는 하나 이상의 다른 스위칭가능 드라이버 회로들을 포함할 수도 있다.
도 32 는 차동 시그널링을 위해 종단 네트워크에서 전력을 보존하는 방법을 도시하는 흐름도이다. 복수의 n 개 저항 엘리먼트들의 제 1 단부는 공통 노드에서 함께 커플링되고, 여기서 n 은 정수 값이고, 또한 복수의 차동 신호들을 송신하는데 사용되는 컨덕터들의 개수이다 (3202). 복수의 차동 신호 드라이버들의 각각은 양극 단자 드라이버 및 음극 단자 드라이버로 분할될 수도 있다 (3204). 양극 단자 드라이버는 제 1 저항 엘리먼트의 제 2 단부에 커플링된다 (3206). 음극 단자 드라이버는 제 2 저항 엘리먼트의 제 2 단부에 커플링된다 (3208). 양극 단자 드라이버 및 음극 단자 드라이버는 크기 및 방향을 갖는 전류를 제공하도록 개별적이고 독립적으로 스위칭가능하다. 일 실시예에서, 모든 저항 엘리먼트들은 동일한 저항 값을 갖는다. 복수의 차동 신호들의 송신 사이클 동안, n 개 저항 엘리먼트들의 각각은 다른 저항 엘리먼트들과 상이한 크기 및/또는 방향의 전류를 가질 수도 있다.
도면들에 예시된 컴포넌트들, 단계들, 특징들 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 단계, 특징 또는 기능으로 재배열 및/또는 결합될 수도 있고, 또는 여러 컴포넌트들, 단계들, 또는 기능들에서 구현될 수도 있다. 추가의 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들이 또한, 본원에 개시된 신규한 특징들으로부터 일탈함없이 부가될 수도 있다. 도면들에 예시된 장치, 디바이스들, 및/또는 컴포넌트들은 도면들에서 설명된 방법들, 특징들, 또는 단계들 중 하나 이상을 수행하도록 구성될 수도 있다. 본 명세서에서 설명된 신규한 알고리즘들은 또한 소프트웨어에서 효율적으로 구현되고/되거나 하드웨어에 내장될 수도 있다.
또한, 실시형태들은 흐름도, 순서도, 구조도, 또는 블록도로서 도시된 프로세스로서 설명되었음을 유의한다. 플로우차트가 동작들을 순차적인 프로세스로서 기술할 수도 있지만, 동작들 중 다수는 병렬로 또는 동시에 수행될 수 있다. 부가적으로, 동작들의 순서가 재배열될 수도 있다. 프로세스는 그 동작들이 완료될 경우에 종료된다. 프로세스는 방법, 함수, 절차, 서브루틴, 서브프로그램 등에 대응할 수도 있다. 프로세스가 함수에 대응할 경우, 그 종료는 그 함수의 호출 함수 또는 메인 함수로의 리턴에 대응한다.
더욱이, 저장 매체는 판독 전용 메모리 (ROM), 랜덤 액세스 메모리 (RAM), 자기 디스크 저장 매체들, 광학 저장 매체들, 플래시 메모리 디바이스들 및/또는 정보를 저장하기 위한 다른 머신 판독가능 매체들을 포함하여 데이터를 저장하기 위한 하나 이상의 디바이스들을 나타낼 수도 있다. 용어 "머신 판독가능 매체" 는 휴대용 또는 고정식 저장 디바이스들, 광학 저장 디바이스들, 무선 채널들, 및 명령(들) 및/또는 데이터를 저장, 포함, 또는 수록할 수 있는 다양한 다른 매체들을 포함하지만 이에 한정되지 않는다.
추가로, 실시형태들은 하드웨어, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 또는 이들의 임의의 조합일 수도 있다. 소프트웨어, 펌웨어, 미들웨어 또는 마이크로코드에서 구현되면, 필요한 작업들을 수행하는 프로그램 코드 또는 코드 세그먼트들은 저장 매체 또는 다른 스토리지(들)와 같은 머신 판독가능 매체에 저장될 수도 있다. 프로세서는 필요한 작업들을 수행할 수도 있다. 코드 세그먼트는 절차, 함수, 서브프로그램, 프로그램, 루틴, 서브루틴, 모듈, 소프트웨어 패키지, 클래스, 또는 명령들, 데이터 구조들, 또는 프로그램 상태문들의 임의의 조합을 나타낼 수도 있다. 코드 세그먼트는, 정보, 데이터, 인수들(arguments), 파라미터들, 또는 메모리 컨텐츠를 전달 및/또는 수신함으로써 다른 코드 세그먼트 또는 하드웨어 회로에 커플링될 수도 있다. 정보, 인수들, 파라미터들, 데이터 등은 메모리 공유, 메시지 전달, 토큰 전달, 네트워크 송신 등을 포함하는 임의의 적절한 수단을 통해 전달되거나, 포워딩되거나, 또는 전송될 수도 있다.
본원에서 개시된 실시예들과 연계하여 설명된 여러가지 예시적인 논리 블록들, 모듈들, 및 회로들은 본원에서 개시된 기능들을 수행하도록 디자인된 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 반도체 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA) 또는 다른 프로그래머블 로직 컴포넌트, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 이들의 임의의 조합에 의해 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 그 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 컴포넌트들의 조합, 예를 들면, DSP와 마이크로프로세서의 조합, 다수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로 구현될 수도 있다.
본원에서 개시된 실시예들과 연계하여 설명된 방법들 또는 알고리즘들은, 하드웨어에서 직접적으로, 프로세서에 의해 실행가능한 소프트웨어 모듈에서, 또는 이들 양자의 조합에서, 프로세싱 유닛, 프로그래밍 명령들, 또는 다른 지령들의 형태로 구현될 수도 있으며, 단일의 디바이스에 포함되거나 또는 복수의 디바이스들에 걸쳐 분산될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 착탈가능 디스크, CD-ROM, 또는 당업계에 공지된 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체로 정보를 저장할 수 있도록 프로세서에 커플링될 수도 있다. 대안에서, 저장 매체는 프로세서에 통합될 수도 있다.
당업자라면, 본원에서 개시된 실시형태들과 연계하여 설명된 여러 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어 또는 이들 양자의 조합으로서 구현될 수도 있음을 또한 알 수 있을 것이다. 하드웨어 및 소프트웨어의 이러한 상호 교환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지의 여부는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 따라 달라진다.
본 명세서에서 설명되는 발명의 다양한 특징들은 본 발명으로부터 벗어나는 일 없이 상이한 시스템들에서 구현될 수 있다. 전술한 실시형태들은 단지 예들일 뿐이고 본 발명을 제한하는 것으로 해석되지 않음에 유의해야 한다. 실시형태들의 설명은 예시적인 것으로 의도된 것이며, 특허청구범위의 범위를 제한하는 것으로 의도된 것은 아니다. 이와 같이, 본 교시는 다른 타입들의 장치들에 쉽게 적용될 수 있으며, 많은 대안예들, 수정예들, 변경예들이 당업자에게는 명확할 것이다.
Claims (36)
- 종단 네트워크 회로로서,
복수의 n 개 저항 엘리먼트들로서, 상기 저항 엘리먼트들의 각각의 제 1 단부는 공통 노드에 커플링되고, 상기 n 은 정수 값이고, 또한 복수의 차동 신호들을 송신하는데 사용되는 컨덕터들의 개수인, 상기 복수의 n 개 저항 엘리먼트들; 및
양극 단자 드라이버 및 음극 단자 드라이버를 각각 포함하는 복수의 차동 신호 드라이버들로서, 상기 양극 단자 드라이버는 제 1 저항 엘리먼트의 제 2 단부에 커플링되는 반면, 상기 음극 단자 드라이버는 제 2 저항 엘리먼트의 제 2 단부에 커플링되고, 상기 양극 단자 드라이버 및 상기 음극 단자 드라이버는 크기 및 방향을 갖는 전류를 제공하도록 개별적이고 독립적으로 스위칭가능한, 상기 복수의 차동 신호 드라이버들을 포함하는, 종단 네트워크 회로. - 제 1 항에 있어서,
모든 상기 저항 엘리먼트들은 동일한 저항 값을 가지는, 종단 네트워크 회로. - 제 1 항에 있어서,
상기 복수의 차동 신호들의 송신 사이클 동안, 상기 n 개 저항 엘리먼트들의 각각은 다른 저항 엘리먼트들과 상이한 크기 및/또는 방향의 전류를 가지는, 종단 네트워크 회로. - 제 1 항에 있어서,
송신 사이클 동안 상기 n 개 저항 엘리먼트들에 걸친 모든 차동 신호들의 조합은 비-제로 전압 차이를 가지는, 종단 네트워크 회로. - 제 1 항에 있어서,
상기 n => 3 인, 종단 네트워크 회로. - 제 1 항에 있어서,
상기 차동 신호들은 복수의 가능한 원시 심볼들로부터 선택된 원시 심볼들의 서브세트로부터 생성되고,
상기 원시 심볼의 서브세트는 상기 종단 네트워크 회로에서 비-제로 전압 차이를 생성하는 n! 상태들과 동일한, 종단 네트워크 회로. - 제 1 항에 있어서,
상기 양극 단자 드라이버와 음극 단자 드라이버 중 하나는 저항 엘리먼트에 걸친 전류 상쇄들을 제거하기 위해 선택적으로 셧 오프되는, 종단 네트워크 회로. - 제 1 항에 있어서,
상기 복수의 차동 신호 드라이버들 간의 오직 전기 경로만이 상기 복수의 n 개 저항 엘리먼트들 및 상기 공통 노드를 통과하는, 종단 네트워크 회로. - 제 1 항에 있어서,
n = 3 개의 컨덕터들에 대하여, 사이클 당 6 개 상태들을 송신하기 위해 3 개의 차동 신호 드라이버들이 사용되고 2 개의 차동 전압 레벨들이 사용되는, 종단 네트워크 회로. - 제 1 항에 있어서,
n = 4 개의 컨덕터들에 대하여, 사이클 당 24 개 심볼들을 송신하기 위해 6 개의 차동 신호 드라이버들이 사용되고 3 개의 차동 전압 레벨들이 사용되는, 종단 네트워크 회로. - 제 1 항에 있어서,
n = 5 개의 컨덕터들에 대하여, 사이클 당 120 개 상태들을 송신하기 위해 10 개의 차동 신호 드라이버들이 사용되고 4 개의 차동 전압 레벨들이 사용되는, 종단 네트워크 회로. - 제 1 항에 있어서,
n = 6 개의 컨덕터들에 대하여, 사이클 당 720 개 상태들을 송신하기 위해 15 개의 차동 신호 드라이버들이 사용되고 5 개의 차동 전압 레벨들이 사용되는, 종단 네트워크 회로. - 제 1 항에 있어서,
양극/음극 단자 드라이버 각각은 복수의 스위칭가능 회로들을 포함하며,
각각의 스위칭가능 회로는 동일한 상기 양극/음극 단자 드라이버에서의 다른 스위칭가능 회로들로부터 독립적으로 제어되는, 종단 네트워크 회로. - 제 1 항에 있어서,
각각의 스위칭가능 회로는 전류가 대응하는 양극/음극 단자 드라이버로부터 흘러나가게 하는 제 1 스위치, 및 전류가 상기 대응하는 양극/음극 단자 드라이버로 흘러들어가게 하는 제 2 스위치를 포함하는, 종단 네트워크 회로. - 제 1 항에 있어서,
복수의 스위칭가능 회로들은 대응하는 단자로/단자로부터의 제 1 전류 흐름을 제공하는 제 1 스위칭가능 회로 및 상기 대응하는 단자로/단자로부터의 제 2 전류 흐름을 제공하는 제 2 스위칭가능 회로를 포함하는, 종단 네트워크 회로. - 제 15 항에 있어서,
상기 제 2 전류 흐름은 상기 제 1 전류 흐름과 상이한 크기이지만 동일한 방향인, 종단 네트워크 회로. - 제 15 항에 있어서,
상기 제 2 전류 흐름은 상기 제 1 전류 흐름의 정수배인, 종단 네트워크 회로. - 제 15 항에 있어서,
상기 복수의 스위칭가능 회로들은 상기 대응하는 단자로/단자로부터의 제 3 전류 흐름을 제공하는 제 3 스위칭가능 회로를 더 포함하고,
상기 제 2 전류 흐름은 상기 제 1 전류 흐름으로부터의 고정된 증분이며, 그리고
상기 제 3 전류 흐름은 상기 제 2 전류 흐름으로부터의 동일한 고정된 증분인, 종단 네트워크 회로. - 제 15 항에 있어서,
상기 스위칭가능 회로들의 크기 및/또는 개수는 사용된 컨덕터들의 개수의 함수인, 종단 네트워크 회로. - 차동 시그널링을 위해 종단 네트워크에서 전력을 보존하는 방법으로서,
복수의 n 개 저항 엘리먼트들의 제 1 단부를 함께 공통 노드에서 커플링하는 단계로서, 상기 n 은 정수 값이고, 또한 복수의 차동 신호들을 송신하는데 사용되는 컨덕터들의 개수인, 상기 커플링하는 단계;
복수의 차동 신호 드라이버들의 각각을 양극 단자 드라이버 및 음극 단자 드라이버로 분할하는 단계;
상기 양극 단자 드라이버를 제 1 저항 엘리먼트의 제 2 단부에 커플링하는 단계; 및
상기 음극 단자 드라이버를 제 2 저항 엘리먼트의 제 2 단부에 커플링하는 단계로서, 상기 양극 단자 드라이버 및 상기 음극 단자 드라이버는 크기 및 방향을 갖는 전류를 제공하도록 개별적이고 독립적으로 스위칭가능한, 상기 음극 단자 드라이버를 커플링하는 단계를 포함하는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
모든 상기 저항 엘리먼트들은 동일한 저항 값을 가지는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
상기 복수의 차동 신호들의 송신 사이클 동안, 상기 n 개 저항 엘리먼트들의 각각은 다른 저항 엘리먼트들과 상이한 크기 및/또는 방향의 전류를 가지는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
송신 사이클 동안 상기 n 개 저항 엘리먼트들에 걸친 모든 차동 신호들의 조합은 비-제로 전압 차이를 가지는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
상기 n => 3 인, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
상기 차동 신호들은 복수의 가능한 원시 심볼들로부터 선택된 원시 심볼들의 서브세트로부터 생성되고,
상기 원시 심볼의 서브세트는 상기 종단 네트워크 회로에서 비-제로 전압 차이를 생성하는 n! 상태들과 동일한, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
상기 양극 단자 드라이버와 음극 단자 드라이버 중 하나는 저항 엘리먼트에 걸친 전류 상쇄들을 제거하기 위해 선택적으로 셧 오프되는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
상기 복수의 차동 신호 드라이버들 간의 오직 전기 경로만이 상기 복수의 n 개 저항 엘리먼트들 및 상기 공통 노드를 통과하는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
n = 3 개의 컨덕터들에 대하여, 사이클 당 6 개 상태들을 송신하기 위해 3 개의 차동 신호 드라이버들이 사용되고 2 개의 차동 전압 레벨들이 사용되는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
n = 4 개의 컨덕터들에 대하여, 사이클 당 24 개 심볼들을 송신하기 위해 6 개의 차동 신호 드라이버들이 사용되고 3 개의 차동 전압 레벨들이 사용되는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
n = 5 개의 컨덕터들에 대하여, 사이클 당 120 개 상태들을 송신하기 위해 10 개의 차동 신호 드라이버들이 사용되고 4 개의 차동 전압 레벨들이 사용되는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
n = 6 개의 컨덕터들에 대하여, 사이클 당 720 개 상태들을 송신하기 위해 15 개의 차동 신호 드라이버들이 사용되고 5 개의 차동 전압 레벨들이 사용되는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
양극/음극 단자 드라이버 각각은 복수의 스위칭가능 회로들을 포함하며,
각각의 스위칭가능 회로는 동일한 상기 양극/음극 단자 드라이버에서의 다른 스위칭가능 회로로부터 독립적으로 제어되는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
각각의 스위칭가능 회로는 전류가 대응하는 양극/음극 단자 드라이버로부터 흘러나가게 하는 제 1 스위치, 및 전류가 상기 대응하는 양극/음극 단자 드라이버로 흘러들어가게 하는 제 2 스위치를 포함하는, 종단 네트워크에서 전력을 보존하는 방법. - 제 20 항에 있어서,
복수의 스위칭가능 회로들은 대응하는 단자로/단자로부터의 제 1 전류 흐름을 제공하는 제 1 스위칭가능 회로 및 상기 대응하는 단자로/단자로부터의 제 2 전류 흐름을 제공하는 제 2 스위칭가능 회로를 포함하는, 종단 네트워크에서 전력을 보존하는 방법. - 제 34 항에 있어서,
상기 제 2 전류 흐름은 상기 제 1 전류 흐름과 상이한 크기이지만 동일한 방향인, 종단 네트워크에서 전력을 보존하는 방법. - 제 34 항에 있어서,
상기 복수의 스위칭가능 회로들은 상기 대응하는 단자로/단자로부터의 제 3 전류 흐름을 제공하는 제 3 스위칭가능 회로를 더 포함하고,
상기 제 2 전류 흐름은 상기 제 1 전류 흐름으로부터의 고정된 증분이며, 그리고
상기 제 3 전류 흐름은 상기 제 2 전류 흐름으로부터의 동일한 고정된 증분인, 종단 네트워크에서 전력을 보존하는 방법.
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361774408P | 2013-03-07 | 2013-03-07 | |
| US61/774,408 | 2013-03-07 | ||
| US201361778768P | 2013-03-13 | 2013-03-13 | |
| US61/778,768 | 2013-03-13 | ||
| US13/832,990 | 2013-03-15 | ||
| US13/832,990 US9071220B2 (en) | 2013-03-07 | 2013-03-15 | Efficient N-factorial differential signaling termination network |
| US14/199,898 | 2014-03-06 | ||
| US14/199,898 US9337997B2 (en) | 2013-03-07 | 2014-03-06 | Transcoding method for multi-wire signaling that embeds clock information in transition of signal state |
| PCT/US2014/022031 WO2014138658A1 (en) | 2013-03-07 | 2014-03-07 | Efficient n-factorial differential signaling termination network |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150130335A true KR20150130335A (ko) | 2015-11-23 |
| KR101668576B1 KR101668576B1 (ko) | 2016-10-21 |
Family
ID=51487797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157026950A Expired - Fee Related KR101668576B1 (ko) | 2013-03-07 | 2014-03-07 | 효율적인 n-계승 차동 시그널링 종단 네트워크 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9071220B2 (ko) |
| EP (1) | EP2965480B1 (ko) |
| JP (1) | JP2016510195A (ko) |
| KR (1) | KR101668576B1 (ko) |
| CN (1) | CN105009533B (ko) |
| WO (1) | WO2014138658A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9313058B2 (en) | 2013-03-07 | 2016-04-12 | Qualcomm Incorporated | Compact and fast N-factorial single data rate clock and data recovery circuits |
| US9337997B2 (en) | 2013-03-07 | 2016-05-10 | Qualcomm Incorporated | Transcoding method for multi-wire signaling that embeds clock information in transition of signal state |
| US9374216B2 (en) | 2013-03-20 | 2016-06-21 | Qualcomm Incorporated | Multi-wire open-drain link with data symbol transition based clocking |
| EP2816765B1 (en) * | 2013-06-17 | 2016-10-12 | ST-Ericsson SA | Three-wire three-level digital interface |
| US9203599B2 (en) | 2014-04-10 | 2015-12-01 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
| US9735948B2 (en) | 2013-10-03 | 2017-08-15 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
| US9755818B2 (en) | 2013-10-03 | 2017-09-05 | Qualcomm Incorporated | Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes |
| US9710412B2 (en) * | 2014-05-15 | 2017-07-18 | Qualcomm Incorporated | N-factorial voltage mode driver |
| CN108964691A (zh) * | 2017-05-26 | 2018-12-07 | 聚晶半导体股份有限公司 | 数据传输系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020054053A (ko) * | 2000-12-27 | 2002-07-06 | 엘지전자 주식회사 | 동기식 전송 모드의 랜덤 패턴을 고려한 프레임 검출 장치및 그 방법 |
| JP2003258844A (ja) * | 2002-03-01 | 2003-09-12 | Fujitsu Ltd | インターネットプロトコルネットワークの網終端装置及びその冗長系運転方法 |
| KR20150124409A (ko) * | 2014-04-28 | 2015-11-05 | 주식회사 이타기술 | 다채널 비디오 스트림 전송 방법, 그리고 이를 이용한 관제 시스템 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6556628B1 (en) * | 1999-04-29 | 2003-04-29 | The University Of North Carolina At Chapel Hill | Methods and systems for transmitting and receiving differential signals over a plurality of conductors |
| US6320406B1 (en) * | 1999-10-04 | 2001-11-20 | Texas Instruments Incorporated | Methods and apparatus for a terminated fail-safe circuit |
| JP4234337B2 (ja) * | 2000-11-17 | 2009-03-04 | テキサス インスツルメンツ インコーポレイテッド | データ伝送システムにおける又は関する改善 |
| US7199681B2 (en) * | 2002-04-19 | 2007-04-03 | Intel Corporation | Interconnecting of digital devices |
| US7358869B1 (en) | 2003-08-20 | 2008-04-15 | University Of Pittsburgh | Power efficient, high bandwidth communication using multi-signal-differential channels |
| JP2005086662A (ja) * | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 半導体装置 |
| US7339502B2 (en) * | 2003-10-22 | 2008-03-04 | Nxp B.V. | Method and device for transmitting data over a plurality of transmission lines |
| US7061266B2 (en) * | 2004-07-06 | 2006-06-13 | Intel Corporation | Methods and apparatus for improving impedance tolerance of on-die termination elements |
| US8222917B2 (en) * | 2005-11-03 | 2012-07-17 | Agate Logic, Inc. | Impedance matching and trimming apparatuses and methods using programmable resistance devices |
| US7746937B2 (en) * | 2006-04-14 | 2010-06-29 | Formfactor, Inc. | Efficient wired interface for differential signals |
| WO2007125963A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 多重差動伝送システム |
| US7541838B2 (en) * | 2007-03-27 | 2009-06-02 | Intel Corporation | Transmitter swing control circuit and method |
| JP5180634B2 (ja) * | 2007-04-24 | 2013-04-10 | パナソニック株式会社 | 差動伝送線路 |
| US8649460B2 (en) | 2007-06-05 | 2014-02-11 | Rambus Inc. | Techniques for multi-wire encoding with an embedded clock |
| JP2009021978A (ja) * | 2007-06-11 | 2009-01-29 | Panasonic Corp | 伝送ケーブル |
| US8848810B2 (en) * | 2008-03-05 | 2014-09-30 | Qualcomm Incorporated | Multiple transmitter system and method |
| US7710144B2 (en) * | 2008-07-01 | 2010-05-04 | International Business Machines Corporation | Controlling for variable impedance and voltage in a memory system |
| KR101079603B1 (ko) * | 2009-08-11 | 2011-11-03 | 주식회사 티엘아이 | 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법 |
-
2013
- 2013-03-15 US US13/832,990 patent/US9071220B2/en active Active
-
2014
- 2014-03-07 JP JP2015561733A patent/JP2016510195A/ja active Pending
- 2014-03-07 KR KR1020157026950A patent/KR101668576B1/ko not_active Expired - Fee Related
- 2014-03-07 EP EP14713723.6A patent/EP2965480B1/en not_active Not-in-force
- 2014-03-07 CN CN201480012481.6A patent/CN105009533B/zh not_active Expired - Fee Related
- 2014-03-07 WO PCT/US2014/022031 patent/WO2014138658A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020054053A (ko) * | 2000-12-27 | 2002-07-06 | 엘지전자 주식회사 | 동기식 전송 모드의 랜덤 패턴을 고려한 프레임 검출 장치및 그 방법 |
| JP2003258844A (ja) * | 2002-03-01 | 2003-09-12 | Fujitsu Ltd | インターネットプロトコルネットワークの網終端装置及びその冗長系運転方法 |
| KR20150124409A (ko) * | 2014-04-28 | 2015-11-05 | 주식회사 이타기술 | 다채널 비디오 스트림 전송 방법, 그리고 이를 이용한 관제 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105009533B (zh) | 2018-03-16 |
| JP2016510195A (ja) | 2016-04-04 |
| WO2014138658A1 (en) | 2014-09-12 |
| KR101668576B1 (ko) | 2016-10-21 |
| EP2965480A1 (en) | 2016-01-13 |
| US9071220B2 (en) | 2015-06-30 |
| CN105009533A (zh) | 2015-10-28 |
| US20140254711A1 (en) | 2014-09-11 |
| EP2965480B1 (en) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101668576B1 (ko) | 효율적인 n-계승 차동 시그널링 종단 네트워크 | |
| CN104184423B (zh) | 切换式功率放大器与用来控制该切换式功率放大器的方法 | |
| US8581755B2 (en) | Multiple word data bus inversion | |
| US8510490B2 (en) | Encoding data using combined data mask and data bus inversion | |
| US9024838B2 (en) | Multi-throw antenna switch with off-state capacitance reduction | |
| JP2015529067A (ja) | フロントエンド並列共振スイッチ | |
| US20190393904A1 (en) | Multipath switch circuit, chip and communication terminal | |
| KR20170035027A (ko) | 데이터 송신장치, 데이터 수신장치, 데이터 송수신 시스템 | |
| CN106464613A (zh) | 发送器及通信系统 | |
| CN110730148A (zh) | 支持ask调制的发射电路及其控制方法、芯片和电子设备 | |
| KR101588489B1 (ko) | 차동 입력 방식 통신의 종단 저항 발생 장치 및 차동 입력 방식 통신 장치 | |
| CN104579318A (zh) | 一种多路时钟缓冲器 | |
| JP2014530561A (ja) | プッシュプルソース直列終端送信装置、方法、及びシステム | |
| JP4876254B2 (ja) | 回路装置 | |
| US8384422B2 (en) | Terminal resistance device, semiconductor device, and control method for terminal resistance | |
| US20130279550A1 (en) | Capacitive isolated voltage domains | |
| US10284398B2 (en) | Transmission device, transmission method, and communication system | |
| CN117879648A (zh) | 电流模发送电路 | |
| US10868528B2 (en) | Signal output device | |
| KR20110108983A (ko) | Ｌｖｄｓ 송신기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20150930 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20160308 Comment text: Request for Examination of Application |
|
| PA0302 | Request for accelerated examination |
Patent event date: 20160308 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160401 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160801 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20161017 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20161017 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190924 Start annual number: 4 End annual number: 4 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20220728 |