WO2014174743A1

WO2014174743A1 - 信号伝送装置、信号伝送システム、信号伝送方法及びコンピュータ装置

Info

Publication number: WO2014174743A1
Application number: PCT/JP2014/000893
Authority: WO
Inventors: 寛末永; 田口　豊; 新海　淳; 吉田　貴治; 柴田　修; 智江佐々木
Original assignee: パナソニックＩｐマネジメント株式会社
Priority date: 2013-04-26
Filing date: 2014-02-21
Publication date: 2014-10-30
Also published as: US9093733B2; JPWO2014174743A1; JP5966159B2; US20150162654A1; CN104380676B; CN104380676A

Abstract

信号伝送装置（１）は、差動ドライバ（２０）と、第１及び第２のシングルエンドドライバ回路ブロック（３０，３１）と、制御回路（１００）と、コモンモードフィルタ（４０）とを備え、第１及び第２のシングルエンドドライバ回路ブロック（３０，３１）を用いてシングルエンド２チャンネル伝送を行う場合、制御回路（１００）は、第１及び第２のシングルエンドドライバ回路ブロック（３０，３１）の出力信号の論理値の変化の組み合わせに応じて、第１及び第２のシングルエンドドライバ回路ブロック（３０，３１）の各々の駆動能力を制御する。

Description

信号伝送装置、信号伝送システム、信号伝送方法及びコンピュータ装置

　本開示は、差動伝送とシングルエンド伝送とで伝送線路を共用する信号インターフェースにおいて、両伝送時の信号波形品質を好適に維持し得る信号伝送装置に関するものである。

　特許文献１には、２本の伝送線路に差動ドライバと２つのシングルエンドドライバとが接続する構成が開示されている。

　特許文献２には、信号レベルの遷移期間、すなわち信号の立ち上がりや立ち下がりの期間において信号の駆動能力を強めるプリエンファシス技術が開示されている。

米国特許第６８３６２９０号明細書日本特許第３７３０６０７号公報

　本開示は、差動ドライバとシングルエンドドライバ回路ブロックとが伝送線路を共有し、かつ伝送線路にコモンモードフィルタを具備した信号伝送装置に係り、シングルエンド信号の品質劣化を抑制する技術を提供する。

　本開示の一態様では、第１及び第２の伝送線路と、差動ドライバと、第１及び第２のシングルエンドドライバ回路ブロックと、制御回路と、コモンモードフィルタとを備えた信号伝送装置において、差動ドライバの正相出力端子と、第１のシングルエンドドライバ回路ブロックの出力端子とが、コモンモードフィルタを介して第１の伝送線路に接続され、差動ドライバの逆相出力端子と、第２のシングルエンドドライバ回路ブロックの出力端子とが、コモンモードフィルタを介して第２の伝送線路に接続され、第１及び第２のシングルエンドドライバ回路ブロックを用いてシングルエンド２チャンネル伝送を行う場合、制御回路は、第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値の変化の組み合わせに応じて、第１及び第２のシングルエンドドライバ回路ブロックの各々の駆動能力を制御する構成をとる。

　本開示によれば、差動伝送とシングルエンド伝送とで伝送線路を共有し、かつコモンモードフィルタを具備する場合において、差動伝送における信号波形品質の維持と不要電磁輻射の抑制とを図るとともに、シングルエンド２チャンネル伝送における信号波形品質を良好に保つことができる。

図１は、実施の形態１に係る信号伝送装置の構成図である。図２は、図１中のシングルエンドドライバ回路ブロックの駆動能力を制御する制御回路の動作条件の一例を示す図である。図３は、図１中のシングルエンドドライバ回路ブロックの一例を示す回路図である。図４は、図１中のシングルエンドドライバ回路ブロックの他の例を示す回路図である。図５は、図１の信号伝送装置が伝送線路にコモンモードフィルタを備えない場合のシングルエンド信号の波形例を示す図である。図６は、伝送線路にコモンモードフィルタを備えた図１の信号伝送装置がシングルエンドドライバの駆動能力制御機能を有しない場合にシングルエンド信号の波形が劣化することを示す波形図である。図７は、伝送線路にコモンモードフィルタを備えた図１の信号伝送装置がシングルエンドドライバの駆動能力制御機能を有することにより、シングルエンド信号の波形品質改善効果が得られることを示す波形図である。図８は、各々図１の基本構成を有する２台の信号伝送装置により構成された信号伝送システムの構成図である。図９は、図８の信号伝送システムにおけるインターフェースの選択手順の一例を示すフローチャートである。図１０は、実施の形態２に係る信号伝送装置の構成図である。図１１は、実施の形態２に係るフィルタ部品の構成図である。図１２は、実施の形態１及び２に係る信号伝送装置の応用例であるコンピュータ装置の外観を示す図である。図１３は、図１２中のスマートフォンにおけるＳＤカードインターフェース部分を示すブロック図である。

　本願発明者は、差動ドライバとシングルエンドドライバ回路ブロックとが伝送線路を共有する構成において、伝送線路にコモンモードフィルタを実装すると、シングルエンドドライバ回路ブロックが伝送線路を駆動する際の信号波形に新たな課題が発生することを見出した。

　コモンモードフィルタは、差動信号の主成分であるディファレンシャル成分の伝送にはほとんど影響を与えず、不要電磁輻射の要因となるコモンモード成分の伝送を抑制するものであるため、差動伝送に対して効果を発揮するフィルタ部品である。しかし、コモンモードフィルタに２つのシングルエンド信号が入力する場合、当該２つのシングルエンド信号は常に逆相の関係の信号波形になるとは限らない。つまり、２つのシングルエンド信号がともに変化しない場合と、２つのシングルエンド信号が互いに逆相の関係で変化する場合と、一方のシングルエンド信号は変化なく他方のシングルエンド信号のみ変化する場合と、２つのシングルエンド信号が同相の関係で変化する場合とが考えられる。

　コモンモードフィルタが２つのシングルエンド信号に与える影響の度合いは、これらそれぞれの場合で違ってくる。本開示は、この点に着目したものである。

　本開示に係る第１形態は、第１及び第２の伝送線路と、差動ドライバと、第１及び第２のシングルエンドドライバ回路ブロックと、制御回路と、コモンモードフィルタとを備え、差動ドライバの正相出力端子と、第１のシングルエンドドライバ回路ブロックの出力端子とが、コモンモードフィルタを介して第１の伝送線路に接続され、差動ドライバの逆相出力端子と、第２のシングルエンドドライバ回路ブロックの出力端子とが、コモンモードフィルタを介して第２の伝送線路に接続され、第１及び第２のシングルエンドドライバ回路ブロックを用いてシングルエンド２チャンネル伝送を行う場合、制御回路は、第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値の変化の組み合わせに応じて、第１及び第２のシングルエンドドライバ回路ブロックの各々の駆動能力を制御する。

　この形態によると、差動伝送における信号波形品質の維持と不要電磁輻射の抑制とを図るとともに、シングルエンド２チャンネル伝送における信号波形品質を良好に保つことができる。

　本開示に係る第２形態では、第１形態において、制御回路は、第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値がともに変化しない場合、及び、第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値の変化が互いに逆相の関係にある場合に比べ、第１及び第２のシングルエンドドライバ回路ブロックのうちの一方のシングルエンドドライバ回路ブロックの出力信号の論理値が変化し、かつ他方のシングルエンドドライバ回路ブロックの出力信号の論理値が変化しない場合には、出力信号の論理値が変化する側のシングルエンドドライバ回路ブロックの駆動能力を強め、かつ、第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値の変化が同相の関係にある場合には、第1及び第２のシングルエンドドライバ回路ブロックの双方の駆動能力を更に強める。

　この形態によると、コモンモードフィルタが２つのシングルエンド信号に与える影響の度合いに応じて、第1及び第２のシングルエンドドライバ回路ブロックの各々の駆動能力が適切に制御される。

　本開示に係る第３形態では、第１又は第２形態において、第１及び第２のシングルエンドドライバ回路ブロックは、互いに異なる駆動能力を有する複数のシングルエンドドライバをそれぞれ備え、制御回路の制御に応じて駆動するシングルエンドドライバが選択される。

　この形態によると、シングルエンドドライバの駆動能力の選択により、第１及び第２のシングルエンドドライバ回路ブロックの各々の駆動能力が制御される。

　本開示に係る第４形態では、第１又は第２形態において、第１及び第２のシングルエンドドライバ回路ブロックは、シングルエンドドライバと、当該シングルエンドドライバの出力端子に接続された互いに異なる抵抗値を有する複数の抵抗回路とをそれぞれ備え、制御回路の制御に応じて駆動する抵抗回路が選択される。

　この形態によると、抵抗回路の抵抗値の選択により、第１及び第２のシングルエンドドライバ回路ブロックの各々の駆動能力が制御される。

　本開示に係る第５形態は、第１～第４形態のいずれかの信号伝送装置であるマスター装置と、第１及び第２の伝送線路を介して当該マスター装置に接続されたスレーブ装置とを備えた信号伝送システムであって、マスター装置は、スレーブ装置からマスター装置への第１及び第２の伝送線路を介したシングルエンド２チャンネル伝送を実行する前に、スレーブ装置が各チャンネルに出力するシングルエンド信号の論理値の変化の組み合わせに応じてスレーブ装置が各チャンネルのドライバの駆動能力を制御するように、スレーブ装置に対して指示する。

　この形態によると、マスター装置からスレーブ装置へのシングルエンド２チャンネル伝送の場合と同様の効果を、スレーブ装置からマスター装置へのシングルエンド２チャンネル伝送でも得ることができる。

　本開示に係る第６形態は、第１～第４形態のいずれかの信号伝送装置を用いてデータの授受を行うコンピュータ装置である。

　この形態によると、コンピュータ装置のデータ授受における信号波形の品質が改善される。

　本開示に係る第７形態は、第１及び第２の伝送線路と、差動ドライバと、第１及び第２のシングルエンドドライバ回路ブロックと、制御回路と、コモンモードフィルタとを備え、差動ドライバの正相出力端子と、第１のシングルエンドドライバ回路ブロックの出力端子とが、コモンモードフィルタを介して第１の伝送線路に接続され、差動ドライバの逆相出力端子と、第２のシングルエンドドライバ回路ブロックの出力端子とが、コモンモードフィルタを介して第２の伝送線路に接続された信号伝送装置における信号伝送方法であって、制御回路が、第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値の変化の組み合わせに応じて、第１及び第２のシングルエンドドライバ回路ブロックの各々の駆動能力を制御し、第１及び第２のシングルエンドドライバ回路ブロックを用いてシングルエンド２チャンネル伝送を行う。

　以下、実施の形態について、図面を参照しながら説明する。

　（実施の形態１）
　図１は、実施の形態１に係る信号伝送装置１の構成図である。図１において、コネクタ６０に接続された２本の伝送線路１０，１１にコモンモードフィルタ４０が実装され、更に、差動ドライバ２０の正相出力端子、逆相出力端子がそれぞれ伝送線路１０，１１にコモンモードフィルタ４０を介して接続している。また、第１及び第２のシングルエンドドライバ回路ブロック３０，３１がそれぞれ、差動ドライバ２０の正相出力端子、逆相出力端子と伝送線路１０，１１を共有している。

　第１のシングルエンドドライバ回路ブロック３０の入力端子側にはフリップフロップ等で構成されるデータ保持回路２０１，２０２が接続されている。データ保持回路２０１，２０２には、出力データに基づくＨ、Ｌの信号が入力され、保持される。データ保持回路２０１，２０２に保持されたＨ、Ｌの信号は、クロック信号ＣＬＫに同期して第１のシングルエンドドライバ回路ブロック３０に伝えられ、Ｈ、Ｌに応じた出力信号が第１のシングルエンドドライバ回路ブロック３０から伝送線路１０に出力される。第２のシングルエンドドライバ回路ブロック３１及びその前段のデータ保持回路２１１，２１２についても同様の構成、動作である。ここで、両シングルエンドドライバ回路ブロック３０，３１の出力駆動能力は、制御回路１００によって制御される。

　制御回路１００内の論理回路１０１は、例えば、図２に示すような条件に従い、各シングルエンドドライバ回路ブロック３０，３１の出力駆動能力の制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２を決める。

　詳細には、２つのシングルエンド信号が同相の関係でＨからＬへ又はＬからＨへ変化する場合には、各々２ビットの制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２をともに１０ｂとする（ｂは２進数表記であることを表す）。すなわち、データ保持回路２０１（ＦＦ_Ａ１）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２１１（ＦＦ_Ｂ１）が保持する信号の値（Ｈ／Ｌ）が同じ（ＦＦ_Ａ１＝ＦＦ_Ｂ１）、かつ、データ保持回路２０２（ＦＦ_Ａ２）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２１２（ＦＦ_Ｂ２）が保持する信号の値（Ｈ／Ｌ）が同じ（ＦＦ_Ａ２＝ＦＦ_Ｂ２）、かつ、データ保持回路２０１（ＦＦ_Ａ１）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２０２（ＦＦ_Ａ２）が保持する信号の値（Ｈ／Ｌ）が異なる（ＦＦ_Ａ１≠ＦＦ_Ａ２）場合は、制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２をともに１０ｂとする。

　また、第２のシングルエンド信号は変化なく第１のシングルエンド信号のみ変化する場合には、第１の制御信号ＤｒｖＳｔｒ１を０１ｂとし、第２の制御信号ＤｒｖＳｔｒ２を００ｂとする。すなわち、データ保持回路２０１（ＦＦ_Ａ１）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２０２（ＦＦ_Ａ２）が保持する信号の値（Ｈ／Ｌ）が異なり（ＦＦ_Ａ１≠ＦＦ_Ａ２）、かつ、データ保持回路２１１（ＦＦ_Ｂ１）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２１２（ＦＦ_Ｂ２）が保持する信号の値（Ｈ／Ｌ）が同じ（ＦＦ_Ｂ１＝ＦＦ_Ｂ２）場合は、第１の制御信号ＤｒｖＳｔｒ１を０１ｂとし、第２の制御信号ＤｒｖＳｔｒ２を００ｂとする。

　また、第１のシングルエンド信号は変化なく第２のシングルエンド信号のみ変化する場合には、第１の制御信号ＤｒｖＳｔｒ１を００ｂとし、第２の制御信号ＤｒｖＳｔｒ２を０１ｂとする。すなわち、データ保持回路２０１（ＦＦ_Ａ１）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２０２（ＦＦ_Ａ２）が保持する信号の値（Ｈ／Ｌ）が同じ（ＦＦ_Ａ１＝ＦＦ_Ａ２）、かつ、データ保持回路２１１（ＦＦ_Ｂ１）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２１２（ＦＦ_Ｂ２）が保持する信号の値（Ｈ／Ｌ）が異なる（ＦＦ_Ｂ１≠ＦＦ_Ｂ２）場合は、第１の制御信号ＤｒｖＳｔｒ１を００ｂとし、第２の制御信号ＤｒｖＳｔｒ２を０１ｂとする。

　また、２つのシングルエンド信号が互いに逆相の関係で変化する場合、又は、２つのシングルエンド信号がともに変化しない場合には、各々２ビットの制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２をともに００ｂとする。すなわち、データ保持回路２０１（ＦＦ_Ａ１）の値とデータ保持回路２０２（ＦＦ_Ａ２）の値が異なり（ＦＦ_Ａ１≠ＦＦ_Ａ２）、かつ、データ保持回路２１１（ＦＦ_Ｂ１）の値とデータ保持回路２１２（ＦＦ_Ｂ２）の値が異なり（ＦＦ_Ｂ１≠ＦＦ_Ｂ２）、かつ、データ保持回路２０１（ＦＦ_Ａ１）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２１１（ＦＦ_Ｂ１）が保持する信号の値（Ｈ／Ｌ）が異なる（ＦＦ_Ａ１≠ＦＦ_Ｂ１）場合は、第１の制御信号ＤｒｖＳｔｒ１を００ｂとし、第２の制御信号ＤｒｖＳｔｒ２を００ｂとする。また、データ保持回路２０１（ＦＦ_Ａ１）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２０２（ＦＦ_Ａ２）が保持する信号の値（Ｈ／Ｌ）が同じ（ＦＦ_Ａ１＝ＦＦ_Ａ２）、かつ、データ保持回路２１１（ＦＦ_Ｂ１）が保持する信号の値（Ｈ／Ｌ）とデータ保持回路２１２（ＦＦ_Ｂ２）が保持する信号の値（Ｈ／Ｌ）が同じ（ＦＦ_Ａ１＝ＦＦ_Ｂ２）場合も、第１の制御信号ＤｒｖＳｔｒ１を００ｂとし、第２の制御信号ＤｒｖＳｔｒ２を００ｂとする。

　以上のとおり、制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２の各々が取り得る値として、００ｂ、０１ｂ、１０ｂがある。００ｂは低い出力駆動能力を、０１ｂはそれよりも高い出力駆動能力を、１０ｂは更に高い出力駆動能力をそれぞれ意味する。

　また、制御回路１００は、各シングルエンドドライバ回路ブロック３０，３１の出力信号の変化時に、意図する出力駆動能力を実現するために、データ保持回路（ＦＦｄ）１１０，１１１においてクロック信号ＣＬＫの立ち下がりで制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２を保持するような構成としている。これによりシングルエンドドライバ回路ブロック３０，３１の出力信号の変化タイミングに比べて、半周期早く出力駆動能力を変更でき、出力信号の変化タイミングにおいて確実に意図した出力駆動能力で信号を出力することができる。

　両シングルエンドドライバ回路ブロック３０，３１は、例えば図３のような構成をとり、第１又は第２の制御信号制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２に応じてシングルエンドドライバ８０，８１，８２の駆動能力を動的に切り替える。詳細には、第１又は第２の制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２が１０ｂの場合、第１のイネーブル信号ＥＮＨがＨとなり、最大の出力駆動能力を持つシングルエンドドライバ８０が選択される。また、第１又は第２の制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２が０１ｂの場合、第２のイネーブル信号ＥＮＭがＨとなり、中程度の出力駆動能力を持つシングルエンドドライバ８１が選択される。また、第１又は第２の制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２が００ｂの場合、第３のイネーブル信号ＥＮＬがＨとなり、最小の出力駆動能力を持つシングルエンドドライバ８２が選択される。

　両シングルエンドドライバ回路ブロック３０，３１は、図４に示すような構成でもよい。すなわち、図３の構成では、駆動能力の異なる複数のシングルエンドドライバ８０～８２を動的に制御していたのに対し、図４の構成では、シングルエンドドライバ９０の出力段に配置した、抵抗値の異なる複数の抵抗回路９１，９２，９３を動的に選択する。詳細には、第１又は第２の制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２が１０ｂの場合、第１のイネーブル信号ＥＮＨがＨとなり、最小の抵抗値を持つ抵抗回路９１が選択される。また、第１又は第２の制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２が０１ｂの場合、第２のイネーブル信号ＥＮＭがＨとなり、中程度の抵抗値を持つ抵抗回路９２が選択される。また、第１又は第２の制御信号ＤｒｖＳｔｒ１，ＤｒｖＳｔｒ２が００ｂの場合、第３のイネーブル信号ＥＮＬがＨとなり、最大の抵抗値をもつ抵抗回路９３が選択される。図４の抵抗回路９１，９２，９３は、例えば、ポリシリコン抵抗やトランジスタのオン抵抗等で実現し、イネーブル信号によりその機能をＯＮ／ＯＦＦできる。

　図５は、２つのシングルエンド信号ＤＡＴ１，ＤＡＴ２がクロック信号ＣＬＫの立ち上がりに同期し、コモンモードフィルタ４０を経由せずに伝送する場合の伝送波形を示している。コモンモードフィルタ４０を用いていないため、２つのシングルエンド信号ＤＡＴ１，ＤＡＴ２の各々の立ち上がり、立ち下がり時の傾きは、他方のシングルエンド信号の変化に依存しない。

　図６は、２つのシングルエンド信号ＤＡＴ１，ＤＡＴ２の伝送線路１０，１１にコモンモードフィルタ４０を備えた場合の信号波形である。ただし、シングルエンドドライバの駆動能力制御は行われないものとする。この場合、２つのシングルエンド信号ＤＡＴ１，ＤＡＴ２が互いに逆相の関係で変化するとき（ｔ０、ｔ１）は、コモンモードフィルタ４０は大きなインピーダンスを発生しないため、２つのシングルエンド信号ＤＡＴ１，ＤＡＴ２の立ち上がり及び立ち下がり波形は鈍らない。しかし、一方の信号のみ変化するとき（ｔ２）においては、コモンモードフィルタ４０は変化する信号に対してインピーダンスを発生するため、その信号の立ち上がり又は立ち下がりが鈍る。更に、両方の信号が同相の関係で変化する場合（ｔ３、ｔ５）では、コモンモードフィルタ４０が発生するインピーダンスは更に高くなるため、２つのシングルエンド信号ＤＡＴ１，ＤＡＴ２の立ち上がり、立ち下がりは更に鈍る。このため、２つのシングルエンド信号ＤＡＴ１，ＤＡＴ２を受信するレシーバにとっては、２つのシングルエンド信号ＤＡＴ１，ＤＡＴ２の変化の組み合わせによって、受け取る信号の立ち上がり、立ち下がり波形の鈍り方が異なるため、信号波形に乗るジッタ成分が多くなり、レシーバでの信号受信が困難になるという課題が発生する。

　ところが、図７に示すように、本開示の構成によれば、２チャンネルのシングルエンド信号ＤＡＴ１，ＤＡＴ２の変化の組み合わせに応じて第１及び第２のシングルエンドドライバ回路ブロック３０，３１の出力駆動能力が変更されるため、コモンモードフィルタ４０による信号の立ち上がり、立ち下がり時の鈍りを補正することができる。

　図８に示すように、本開示の信号伝送装置１をマスターとして、別の信号伝送装置（スレーブ）２とともに信号伝送システムを構成することも可能である。マスタ側の信号伝送装置１が有する差動ドライバ２０に対応して、スレーブ側の信号伝送装置２は差動レシーバ２１を有する。また、両信号伝送装置１，２はいずれも、２チャンネルのシングルエンドレシーバ３２，３３を有する。

　通信確立時に、マスタ側の信号伝送装置１からスレーブ側の信号伝送装置２へ、例えば図９に示すフローで、信号伝送に使用するインターフェースを選択することができる。詳細には、まず、両信号伝送装置１及び２の電源がオンとなり、制御線が接続される。次に、マスタ側の信号伝送装置１は、接続された制御線を用いてスレーブ側の信号伝送装置２に対し、使用するインターフェースとして差動伝送又はシングルエンド伝送のいずれを選択するかを問い合わせる（Ｓ９１）。この問合せを受けたスレーブ側の信号伝送装置２は、差動伝送又はシングルエンド伝送のいずれを選択するかの回答をマスタ側の信号伝送装置１に送信する（Ｓ９２）。マスタ側の信号伝送装置１は、この回答に基づき、差動伝送が選択されたかシングルエンド伝送が選択されたかを判定する（Ｓ９３）。シングルエンド伝送が選択された場合、マスタ側の信号伝送装置１は、スレーブ側の信号伝送装置２がシングルエンドドライバの出力駆動能力を制御する仕組みを備えているか否かを問い合わせる（Ｓ９４）。スレーブ側の信号伝送装置２は、この問合せに対する回答をマスタ側の信号伝送装置１に送信する（Ｓ９５）。マスタ側の信号伝送装置１は、この回答に基づき、スレーブ側の信号伝送装置２がシングルエンドドライバの出力駆動能力を制御する仕組みを備えているか否かを判定する（Ｓ９６）。図８に示すようにスレーブ側の信号伝送装置２もシングルエンドドライバの出力駆動能力を制御する仕組みを備えている（ＹＥＳ）と判定された場合、マスタ側の信号伝送装置１は、スレーブ側の信号伝送装置２からマスタ側の信号伝送装置１へシングルエンド２チャンネル伝送で通信すべき旨、及びスレーブ側の信号伝送装置２が各チャンネルに出力するシングルエンド信号の論理値の変化の組み合わせに応じてスレーブ側の信号伝送装置２が各チャンネルのドライバの駆動能力を制御すべき旨を、スレーブ側の信号伝送装置２に対して指示する（Ｓ９７）。

　これにより、マスター側の信号伝送装置１がスレーブ側の信号伝送装置２へ送信するシングルエンド信号だけでなく、スレーブ側の信号伝送装置２がマスター側の信号伝送装置１へ送信するシングルエンド信号についても、コモンモードフィルタ４０による波形鈍りが補正された状態で受信することができるため、送信・受信信号ともに信号波形の品質が良好に保たれる。

　また、ステップＳ９６において、スレーブ側の信号伝送装置２がシングルエンドドライバの出力駆動能力を制御する仕組みを備えていない（ＮＯ）と判定された場合、マスタ側の信号伝送装置１は、スレーブ側の信号伝送装置２からマスタ側の信号伝送装置１へシングルエンド２チャンネル伝送で通信すべき旨を、スレーブ側の信号伝送装置２に対して指示する（Ｓ９８）。

　また、ステップＳ９３で差動伝送が選択された場合、マスタ側の信号伝送装置１は、スレーブ側の信号伝送装置２からマスタ側の信号伝送装置１へ差動伝送で通信すべき旨を、スレーブ側の信号伝送装置２に対して指示する（Ｓ１００）。

　スレーブ側の信号伝送装置２は、これらの指示を受け、その指示で指定されたインターフェース回路をウェイクアップさせる（Ｓ１０１）。その後、スレーブ側の信号伝送装置２は、通信の準備が完了したか否かを判定し（Ｓ１０２）、準備が完了していれば（ＹＥＳ）、その旨の回答をマスタ側の信号伝送装置１へ送信する（Ｓ１０３）。これにより、指定されたインターフェースによる信号伝送装置１，２間の通信が開始される（Ｓ１０６）。ステップＳ１０２で通信の準備に問題がある場合は（ＮＯ）、その旨の回答をマスタ側の信号伝送装置１へ送信する（Ｓ１０５）。この場合、処理はステップＳ９１に戻る。

　（実施の形態２）
　図１０は、実施の形態２に係る信号伝送装置１の構成図である。図１０において、２本の伝送線路１０，１１にコモンモードフィルタ４０が実装され、また、コモンモードフィルタ４０の２つの入出力端子対には、ダイオード素子７０と７２、ダイオード素子７１と７３がそれぞれ並列接続し、更に、差動ドライバ２０の正相出力端子、逆相出力端子がそれぞれ伝送線路１０，１１にコモンモードフィルタ４０を介して接続している。また、シングルエンドドライバ１５０，１５１はそれぞれ、差動ドライバ２０の正相出力端子、逆相出力端子と伝送線路１０，１１を共有している。

　ここで、ダイオード素子７０と７２はアノードとカソードの方向が互い違いになるように接続する。ダイオード素子７１と７３の接続も同様である。また、ダイオード素子７０～７３としては、順方向電圧の閾値が差動ドライバ２０が出力する信号振幅よりも高く、かつシングルエンドドライバ１５０，１５１が出力する信号振幅よりも低いダイオード素子を用いる。

　このようなダイオード素子７０～７３とコモンモードフィルタ４０とを上述の構成で接続することで、信号伝送装置１がシングルエンド伝送を行う場合、信号レベル遷移時（ＬからＨへ、又はＨからＬへ）はダイオード素子７０～７３のいずれかが導通するため、コモンモードフィルタ４０によるシングルエンド信号の品質劣化を抑制することができる。

　また、信号伝送装置１が差動伝送を行う場合、差動ドライバ２０の信号振幅はダイオード素子７０～７３の順方向電圧の閾値より小さいため、差動信号はダイオード素子７０～７３には流れず本来意図したコモンモードフィルタ４０を流れることができる。

　以下、シングルエンドドライバ１５０を例に動作を詳細に説明する。

　まず、シングルエンドドライバ１５０の出力がＬからＨに変化する場合、伝送線路１０の電位はＬの状態においてシングルエンドドライバ１５０がその出力状態をＬからＨに変更する。このときダイオード素子７０のアノード側がＨ電位になり、カソード側はＬ電位のままである。ここで、上述の通りＨ－Ｌの電位差はダイオード素子７０の順方向電圧の閾値よりも高いため、ダイオード素子７０は導通する。したがって、シングルエンド信号はダイオード素子７０を通過するため、コモンモードフィルタ４０による信号波形の立ち上がり部分の鈍りを軽減することができる。

　次に、シングルエンドドライバ１５０の出力がＨからＬに変化する場合、伝送線路１０の電位はＨの状態においてシングルエンドドライバ１５０がその出力状態をＨからＬに変更する。このときダイオード素子７２のカソード側がＬ電位になり、アノード側はＨ電位のままである。ここで、上述の通りＨ－Ｌの電位差はダイオード素子７２の順方向電圧の閾値よりも高いため、ダイオード素子７２は導通する。したがって、シングルエンド信号はダイオード素子７２を通過するため、コモンモードフィルタ４０による信号波形の立ち下がり部分の鈍りを軽減することができる。

　シングルエンドドライバ１５１、ダイオード素子７１及び７３の動作も、上述したシングルエンドドライバ１５０、ダイオード素子７０及び７２の動作と同様である。

　以上の構成により、当該信号伝送装置１が２チャンネルのシングルエンド伝送をする場合、シングルエンド信号の信号レベルの遷移時の電流はダイオード素子７０～７３のいずれかを流れるため、コモンモードフィルタ４０による信号の立ち上がり、立ち下がり時の鈍りを抑制することができる。

　図１１に示すように、コモンモードフィルタ４０とダイオード素子７０～７３とを１つのフィルタ部品４０１として構成してもよい。これにより、プリント基板上の分岐配線を最小にすることができるため、配線分岐部における信号の反射を抑制することができる。また、１つのフィルタ部品４０１として構成することで、プリント基板上のレイアウト面積を小さくすることができる。

　以上のとおり、実施の形態２によれば、第１及び第２の伝送線路と、差動ドライバと、第１及び第２のシングルエンドドライバと、第１、第２、第３及び第４のダイオード素子と、コモンモードフィルタとを備え、差動ドライバの正相出力端子と、第１のシングルエンドドライバの出力端子とが、第１及び第３のダイオード素子とコモンモードフィルタとを介して第１の伝送線路に接続され、差動ドライバの逆相出力端子と、第２のシングルエンドドライバの出力端子とが、第２及び第４のダイオード素子とコモンモードフィルタを介して第２の伝送線路に接続され、第１及び第３のダイオード素子は、互いに逆並列に、かつコモンモードフィルタに対して並列に接続され、第２及び第４のダイオード素子は、互いに逆並列に、かつコモンモードフィルタに対して並列に接続され、第１、第２、第３及び第４のダイオード素子の各々の順方向電圧の閾値は、差動ドライバが出力する信号振幅よりも高く、かつ第１及び第２のシングルエンドドライバが出力する信号振幅よりも低いことを特徴とする信号伝送装置の構成を採用したので、差動伝送時の不要電磁輻射の抑制と信号品質を良好に保つことができ、かつシングルエンド伝送時の信号品質も良好に保つことができる。

　（応用例）
　図１２は、実施の形態１及び２に係る信号伝送装置１の応用例であるコンピュータ装置の外観を示す。図１２のコンピュータ装置は、例えばスマートフォン３００である。スマートフォン３００には、メモリカードが装着される。メモリカードは、例えばＳＤカード３０１である。

　図１３は、図１２中のスマートフォン３００におけるＳＤカードインターフェース部分を示す。当該部分は、制御部３０２と前述の信号伝送装置１とを備える。信号伝送装置１は、ＳＤカード３０１との間のデータのやりとりをするインターフェースを構成する。制御部３０２は、信号伝送装置１を介してデータを送受信する。図１３中の信号伝送装置１は、例えば、差動クロック信号の伝送と、２つのシングルエンド・データ信号の伝送とで２本の伝送線路を共用する。

　なお、本開示の応用例に係るコンピュータ装置は、スマートフォン、タブレット端末等の携帯機器のほか、パーソナルコンピュータ、カーナビゲーション装置等を含む。

　本開示に係る信号伝送装置は、差動伝送とシングルエンド伝送とで伝送線路を共有し、かつコモンモードフィルタを具備する場合において、差動伝送時の不要電磁輻射の抑制と良好な信号品質の維持とを図ることができ、かつシングルエンド伝送時の信号品質も良好に保つことができる。

１，２　　　信号伝送装置
１０，１１　伝送線路
２０　　　　差動ドライバ
２１　　　　差動レシーバ
３０，３１　シングルエンドドライバ回路ブロック
３２，３３　シングルエンドレシーバ
４０　　　　コモンモードフィルタ
６０　　　　コネクタ
７０，７１，７２，７３　ダイオード素子
８０，８１，８２，９０　シングルエンドドライバ
９１，９２，９３　　　　抵抗回路
１００　　　制御回路
１５０，１５１　シングルエンドドライバ
２０１，２０２，２１１，２１２　データ保持回路
３００　　　スマートフォン
３０１　　　ＳＤカード
３０２　　　制御部
４０１　　　コモンモードフィルタとダイオード素子とにより構成されたフィルタ部品

Claims

　第１及び第２の伝送線路と、差動ドライバと、第１及び第２のシングルエンドドライバ回路ブロックと、制御回路と、コモンモードフィルタとを備え、
　前記差動ドライバの正相出力端子と、前記第１のシングルエンドドライバ回路ブロックの出力端子とが、前記コモンモードフィルタを介して前記第１の伝送線路に接続され、
　前記差動ドライバの逆相出力端子と、前記第２のシングルエンドドライバ回路ブロックの出力端子とが、前記コモンモードフィルタを介して前記第２の伝送線路に接続され、
　前記第１及び第２のシングルエンドドライバ回路ブロックを用いてシングルエンド２チャンネル伝送を行う場合、前記制御回路は、前記第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値の変化の組み合わせに応じて、前記第１及び第２のシングルエンドドライバ回路ブロックの各々の駆動能力を制御する信号伝送装置。
　請求項１記載の信号伝送装置において、
　前記制御回路は、
　前記第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値がともに変化しない場合、及び、前記第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値の変化が互いに逆相の関係にある場合に比べ、
　前記第１及び第２のシングルエンドドライバ回路ブロックのうちの一方のシングルエンドドライバ回路ブロックの出力信号の論理値が変化し、かつ他方のシングルエンドドライバ回路ブロックの出力信号の論理値が変化しない場合には、出力信号の論理値が変化する側のシングルエンドドライバ回路ブロックの駆動能力を強め、かつ、
　前記第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値の変化が同相の関係にある場合には、前記第1及び第２のシングルエンドドライバ回路ブロックの双方の駆動能力を更に強める信号伝送装置。
　請求項１又は２に記載の信号伝送装置において、
　前記第１及び第２のシングルエンドドライバ回路ブロックは、互いに異なる駆動能力を有する複数のシングルエンドドライバをそれぞれ備え、前記制御回路の制御に応じて駆動するシングルエンドドライバが選択される信号伝送装置。
　請求項１又は２に記載の信号伝送装置において、
　前記第１及び第２のシングルエンドドライバ回路ブロックは、シングルエンドドライバと、当該シングルエンドドライバの出力端子に接続された互いに異なる抵抗値を有する複数の抵抗回路とをそれぞれ備え、前記制御回路の制御に応じて駆動する抵抗回路が選択される信号伝送装置。
　請求項１～４のいずれか１項に記載の信号伝送装置であるマスター装置と、前記第１及び第２の伝送線路を介して前記マスター装置に接続されたスレーブ装置とを備えた信号伝送システムであって、
　前記マスター装置は、前記スレーブ装置から前記マスター装置への前記第１及び第２の伝送線路を介したシングルエンド２チャンネル伝送を実行する前に、前記スレーブ装置が各チャンネルに出力するシングルエンド信号の論理値の変化の組み合わせに応じて前記スレーブ装置が各チャンネルのドライバの駆動能力を制御するように、前記スレーブ装置に対して指示する信号伝送システム。
　請求項１～４のいずれか１項に記載の信号伝送装置を用いてデータの授受を行うコンピュータ装置。
　第１及び第２の伝送線路と、差動ドライバと、第１及び第２のシングルエンドドライバ回路ブロックと、制御回路と、コモンモードフィルタとを備え、前記差動ドライバの正相出力端子と、前記第１のシングルエンドドライバ回路ブロックの出力端子とが、前記コモンモードフィルタを介して前記第１の伝送線路に接続され、前記差動ドライバの逆相出力端子と、前記第２のシングルエンドドライバ回路ブロックの出力端子とが、前記コモンモードフィルタを介して前記第２の伝送線路に接続された信号伝送装置における信号伝送方法であって、
　前記制御回路が、前記第１及び第２のシングルエンドドライバ回路ブロックの出力信号の論理値の変化の組み合わせに応じて、前記第１及び第２のシングルエンドドライバ回路ブロックの各々の駆動能力を制御し、
　前記第１及び第２のシングルエンドドライバ回路ブロックを用いてシングルエンド２チャンネル伝送を行う信号伝送方法。