JP2016510195A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016510195A5 JP2016510195A5 JP2015561733A JP2015561733A JP2016510195A5 JP 2016510195 A5 JP2016510195 A5 JP 2016510195A5 JP 2015561733 A JP2015561733 A JP 2015561733A JP 2015561733 A JP2015561733 A JP 2015561733A JP 2016510195 A5 JP2016510195 A5 JP 2016510195A5
- Authority
- JP
- Japan
- Prior art keywords
- differential signal
- driver
- current
- differential
- termination network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims 7
- 230000000875 corresponding Effects 0.000 claims 5
- 230000001808 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 230000005540 biological transmission Effects 0.000 claims 2
- 230000011664 signaling Effects 0.000 claims 1
- 230000001702 transmitter Effects 0.000 claims 1
Claims (15)
- 差動信号送信機のための終端ネットワーク回路であって、
複数n個の抵抗素子であって、前記n個の抵抗素子の各抵抗素子の第1の端部は共通ノードにおいて結合され、nは整数値であり、n個の導体が複数の差動信号を伝送するのに用いられる、複数n個の抵抗素子と、
複数の差動信号ドライバであって、各差動信号ドライバは正端子ドライバおよび負端子ドライバを備える、複数の差動信号ドライバと
を備え、
各差動信号ドライバについて、
前記正端子ドライバおよび負端子ドライバは、第1の抵抗素子および第2の抵抗素子のペアリングにそれぞれ結合され、前記正端子ドライバは、前記ペアリングの前記第1の抵抗素子の第2の端部に結合される一方で、前記負端子ドライバは、前記ペアリングの前記第2の抵抗素子の第2の端部に結合され、
前記n個の抵抗素子の各抵抗素子は、前記複数の差動信号ドライバのうちの2つ以上の差動信号ドライバに結合され、
前記複数の差動信号ドライバのうちの各差動信号ドライバは、前記複数n個の抵抗素子の第1の抵抗素子および第2の抵抗素子の異なるペアリングに結合され、
前記複数の差動信号ドライバの各差動信号ドライバの前記正端子ドライバおよび前記負端子ドライバは、大きさおよび方向を有する電流を提供するように、別個にかつ独立して切り替え可能である、終端ネットワーク回路。 - すべての抵抗素子が同じ抵抗値を有する、請求項1に記載の終端ネットワーク回路。
- 前記複数の差動信号の伝送サイクル中、前記n個の抵抗素子の各々が、他の抵抗素子と異なる大きさおよび/または方向の電流を有する、請求項1に記載の終端ネットワーク回路。
- 伝送サイクル中の前記n個の抵抗素子に結合された前記複数の差動信号のうちのすべての差動信号の組合せは非ゼロ電圧差を有する、請求項1に記載の終端ネットワーク回路。
- 前記複数の差動信号は、複数の可能な未加工シンボルから選択される未加工シンボルのサブセットから生成され、前記未加工シンボルのサブセットは、前記終端ネットワーク回路における非ゼロ電圧差を生成するn!個の状態に等しい、請求項1に記載の終端ネットワーク回路。
- 前記正端子ドライバおよび前記負端子ドライバのうちの一方は、抵抗素子にわたる電流相殺を除去するように選択的に遮断される、請求項1に記載の終端ネットワーク回路。
- 前記複数の差動信号ドライバは、前記複数n個の抵抗素子および前記共通ノードを通してのみ結合される、請求項1に記載の終端ネットワーク回路。
- n=3個の導体の場合、3つの差動信号ドライバが用いられ、1サイクルあたり6つの状態を伝送するのに2つの差動電圧レベルが用いられるか、
n=4個の導体の場合、6つの差動信号ドライバが用いられ、1サイクルあたり24個のシンボルを伝送するのに3つの差動電圧レベルが用いられるか、
n=5個の導体の場合、10個の差動信号ドライバが用いられ、1サイクルあたり120個の状態を伝送するのに4つの差動電圧レベルが用いられるか、又は、
n=6個の導体の場合、15個の差動信号ドライバが用いられ、1サイクルあたり720個の状態を伝送するのに5つの差動電圧レベルが用いられる、請求項1に記載の終端ネットワーク回路。 - 各差動信号ドライバは、複数の切り替え可能な回路を備え、各切り替え可能な回路は、前記各差動信号ドライバにおける他の切り替え可能な回路から独立して制御される、請求項1に記載の終端ネットワーク回路。
- 各切り替え可能な回路は、電流を対応する正端子ドライバまたは負端子ドライバから流れさせる第1のスイッチと、電流を前記対応する正端子ドライバまたは負端子ドライバに流れさせる第2のスイッチとを備える、請求項9に記載の終端ネットワーク回路。
- 前記複数の切り替え可能な回路は、対応する端子を通る第1の電流を提供する第1の切り替え可能な回路と、前記対応する端子を通る第2の電流を提供する第2の切り替え可能な回路とを備える、請求項9に記載の終端ネットワーク回路。
- 前記第2の電流は前記第1の電流と異なる大きさおよび同じ方向を有するか、又は、
前記第2の電流は、前記第1の電流の整数倍である大きさを有する、請求項11に記載の終端ネットワーク回路。 - 前記複数の切り替え可能な回路は、前記対応する端子を通る第3の電流を提供する第3の切り替え可能な回路をさらに備え、前記第2の電流は前記第1の電流の大きさに対して固定増分だけ異なる大きさを有し、前記第3の電流は前記第2の電流の大きさに対して固定増分だけ異なる大きさを有する、請求項11に記載の終端ネットワーク回路。
- 切り替え可能な回路の数は、前記複数の差動信号を伝送するのに用いられる前記導体数の関数である、請求項11に記載の終端ネットワーク回路。
- 差動シグナリングのための終端ネットワークにおいて節電を行う方法であって、
複数n個の抵抗素子の第1の端部を、共通ノードにおいて合わせて結合するステップであって、nは整数値であり、n個の導体が複数の差動信号を伝送するのに用いられる、ステップと、
複数の差動信号ドライバの各々を、正端子ドライバおよび負端子ドライバに分割するステップと
を含み、
各差動信号ドライバについて、
前記正端子ドライバおよび負端子ドライバは、第1の抵抗素子および第2の抵抗素子のペアリングにそれぞれ結合され、
前記方法は、
前記正端子ドライバを、前記ペアリングの前記第1の抵抗素子の第2の端部に結合するステップと、
前記負端子ドライバを、前記ペアリングの前記第2の抵抗素子の第2の端部に結合するステップと
を含み、
前記n個の抵抗素子の各抵抗素子は、前記複数の差動信号ドライバのうちの2つ以上の差動信号ドライバに結合され、
前記複数の差動信号ドライバのうちの各差動信号ドライバは、前記複数n個の抵抗素子の第1の抵抗素子および第2の抵抗素子の異なるペアリングに結合され、
前記複数の差動信号ドライバの各差動信号ドライバの前記正端子ドライバおよび前記負端子ドライバは、大きさおよび方向を有する電流をもたらすように別個にかつ独立して切り替え可能である、方法。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361774408P | 2013-03-07 | 2013-03-07 | |
US61/774,408 | 2013-03-07 | ||
US201361778768P | 2013-03-13 | 2013-03-13 | |
US61/778,768 | 2013-03-13 | ||
US13/832,990 US9071220B2 (en) | 2013-03-07 | 2013-03-15 | Efficient N-factorial differential signaling termination network |
US13/832,990 | 2013-03-15 | ||
US14/199,898 US9337997B2 (en) | 2013-03-07 | 2014-03-06 | Transcoding method for multi-wire signaling that embeds clock information in transition of signal state |
US14/199,898 | 2014-03-06 | ||
PCT/US2014/022031 WO2014138658A1 (en) | 2013-03-07 | 2014-03-07 | Efficient n-factorial differential signaling termination network |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016510195A JP2016510195A (ja) | 2016-04-04 |
JP2016510195A5 true JP2016510195A5 (ja) | 2017-03-30 |
Family
ID=51487797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015561733A Pending JP2016510195A (ja) | 2013-03-07 | 2014-03-07 | 効率的なn階乗差動シグナリング終端ネットワーク |
Country Status (6)
Country | Link |
---|---|
US (1) | US9071220B2 (ja) |
EP (1) | EP2965480B1 (ja) |
JP (1) | JP2016510195A (ja) |
KR (1) | KR101668576B1 (ja) |
CN (1) | CN105009533B (ja) |
WO (1) | WO2014138658A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9363071B2 (en) | 2013-03-07 | 2016-06-07 | Qualcomm Incorporated | Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches |
US9313058B2 (en) | 2013-03-07 | 2016-04-12 | Qualcomm Incorporated | Compact and fast N-factorial single data rate clock and data recovery circuits |
US9374216B2 (en) | 2013-03-20 | 2016-06-21 | Qualcomm Incorporated | Multi-wire open-drain link with data symbol transition based clocking |
EP2816765B1 (en) * | 2013-06-17 | 2016-10-12 | ST-Ericsson SA | Three-wire three-level digital interface |
US9755818B2 (en) | 2013-10-03 | 2017-09-05 | Qualcomm Incorporated | Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes |
US9203599B2 (en) | 2014-04-10 | 2015-12-01 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
US9735948B2 (en) | 2013-10-03 | 2017-08-15 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
US9710412B2 (en) * | 2014-05-15 | 2017-07-18 | Qualcomm Incorporated | N-factorial voltage mode driver |
CN108964691A (zh) * | 2017-05-26 | 2018-12-07 | 聚晶半导体股份有限公司 | 数据传输系统 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6556628B1 (en) * | 1999-04-29 | 2003-04-29 | The University Of North Carolina At Chapel Hill | Methods and systems for transmitting and receiving differential signals over a plurality of conductors |
US6320406B1 (en) * | 1999-10-04 | 2001-11-20 | Texas Instruments Incorporated | Methods and apparatus for a terminated fail-safe circuit |
JP4234337B2 (ja) * | 2000-11-17 | 2009-03-04 | テキサス インスツルメンツ インコーポレイテッド | データ伝送システムにおける又は関する改善 |
KR20020054053A (ko) * | 2000-12-27 | 2002-07-06 | 엘지전자 주식회사 | 동기식 전송 모드의 랜덤 패턴을 고려한 프레임 검출 장치및 그 방법 |
JP2003258844A (ja) | 2002-03-01 | 2003-09-12 | Fujitsu Ltd | インターネットプロトコルネットワークの網終端装置及びその冗長系運転方法 |
US7199681B2 (en) * | 2002-04-19 | 2007-04-03 | Intel Corporation | Interconnecting of digital devices |
US7358869B1 (en) | 2003-08-20 | 2008-04-15 | University Of Pittsburgh | Power efficient, high bandwidth communication using multi-signal-differential channels |
JP2005086662A (ja) * | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 半導体装置 |
JP4874113B2 (ja) * | 2003-10-22 | 2012-02-15 | エヌエックスピー ビー ヴィ | 伝送媒体によってデータユニットを送り、受信する方法および装置 |
US7061266B2 (en) * | 2004-07-06 | 2006-06-13 | Intel Corporation | Methods and apparatus for improving impedance tolerance of on-die termination elements |
US8222917B2 (en) * | 2005-11-03 | 2012-07-17 | Agate Logic, Inc. | Impedance matching and trimming apparatuses and methods using programmable resistance devices |
US7746937B2 (en) * | 2006-04-14 | 2010-06-29 | Formfactor, Inc. | Efficient wired interface for differential signals |
CN101356787B (zh) * | 2006-04-27 | 2011-11-16 | 松下电器产业株式会社 | 多路复用差动传送系统 |
US7541838B2 (en) * | 2007-03-27 | 2009-06-02 | Intel Corporation | Transmitter swing control circuit and method |
JP5180634B2 (ja) * | 2007-04-24 | 2013-04-10 | パナソニック株式会社 | 差動伝送線路 |
EP2156555A4 (en) | 2007-06-05 | 2013-07-24 | Rambus Inc | TECHNIQUES FOR MULTIPLE CODING WITH AN EMBEDDED CLOCK |
JP2009021978A (ja) * | 2007-06-11 | 2009-01-29 | Panasonic Corp | 伝送ケーブル |
US8848810B2 (en) * | 2008-03-05 | 2014-09-30 | Qualcomm Incorporated | Multiple transmitter system and method |
US7710144B2 (en) * | 2008-07-01 | 2010-05-04 | International Business Machines Corporation | Controlling for variable impedance and voltage in a memory system |
KR101079603B1 (ko) * | 2009-08-11 | 2011-11-03 | 주식회사 티엘아이 | 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법 |
KR101668858B1 (ko) * | 2014-04-28 | 2016-10-24 | 주식회사 이타기술 | 다채널 비디오 스트림 전송 방법, 그리고 이를 이용한 관제 시스템 |
-
2013
- 2013-03-15 US US13/832,990 patent/US9071220B2/en active Active
-
2014
- 2014-03-07 WO PCT/US2014/022031 patent/WO2014138658A1/en active Application Filing
- 2014-03-07 CN CN201480012481.6A patent/CN105009533B/zh not_active Expired - Fee Related
- 2014-03-07 JP JP2015561733A patent/JP2016510195A/ja active Pending
- 2014-03-07 EP EP14713723.6A patent/EP2965480B1/en not_active Not-in-force
- 2014-03-07 KR KR1020157026950A patent/KR101668576B1/ko active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016510195A5 (ja) | ||
WO2010111619A3 (en) | Voltage mode transmitter equalizer | |
CN105577163B (zh) | 带共模瞬变保护的信号隔离系统 | |
US9710412B2 (en) | N-factorial voltage mode driver | |
JP2014099901A5 (ja) | ||
WO2016049216A3 (en) | Short training field for wifi | |
JP2016519888A5 (ja) | 基地局装置および通信方法 | |
WO2015191114A3 (en) | Control interface, system and method | |
US9590595B2 (en) | Driver circuit with feed-forward equalizer | |
US9590610B2 (en) | Driver circuit for signal transmission and control method of driver circuit | |
WO2011010142A3 (en) | Level-shifter circuit | |
US9312846B2 (en) | Driver circuit for signal transmission and control method of driver circuit | |
JP2014033244A5 (ja) | 基地局、端末、通信方法および集積回路 | |
WO2012112281A3 (en) | Feedback reporting based on channel state information reference signal (csi-rs) groups | |
WO2011055321A3 (en) | Signaling for flexible carrier aggregation | |
KR102112199B1 (ko) | 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이 | |
GB2574981A (en) | Scalable data center network topology on distributed switch | |
JP2015514376A5 (ja) | ||
EP2965480B1 (en) | N-factorial differential signaling termination network | |
WO2011139850A3 (en) | Dynamic current equalization for light emitting diode (led) and other applications | |
WO2018195085A8 (en) | Operating mode notification for wireless communication networks | |
JP2015213296A5 (ja) | ||
JP2014176096A5 (ja) | ||
CN107950006A8 (zh) | 振铃抑制电路 | |
JP2012090236A5 (ja) |