JP2016225523A - 回路基板装置及びその製造方法並びに回路基板 - Google Patents
回路基板装置及びその製造方法並びに回路基板 Download PDFInfo
- Publication number
- JP2016225523A JP2016225523A JP2015111911A JP2015111911A JP2016225523A JP 2016225523 A JP2016225523 A JP 2016225523A JP 2015111911 A JP2015111911 A JP 2015111911A JP 2015111911 A JP2015111911 A JP 2015111911A JP 2016225523 A JP2016225523 A JP 2016225523A
- Authority
- JP
- Japan
- Prior art keywords
- land
- land portion
- circuit board
- component
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 91
- 238000005476 soldering Methods 0.000 claims abstract description 55
- 230000002265 prevention Effects 0.000 claims abstract description 43
- 229910000679 solder Inorganic materials 0.000 claims description 147
- 239000000758 substrate Substances 0.000 claims description 74
- 239000000463 material Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 3
- 239000006071 cream Substances 0.000 description 31
- 230000015572 biosynthetic process Effects 0.000 description 23
- 230000007261 regionalization Effects 0.000 description 14
- 238000012545 processing Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003801 milling Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
以下、この発明の実施の形態1について図1〜図5を用いて説明する。図1〜図5において、表面実装部品1は、部品本体部11、部品本体部11の一端に形成された第1端子部12、部品本体部11の他端に形成された第2端子部13を有している。基板2は、一方の主面及び他方の主面並びに側面から構成されるプリント配線板である回路基板201の基材である。基板2の一方の主面には、少なくとも、第1ランド部21、第2ランド部22、第1段差部23、第2段差部24のパターンが形成されている。実施の形態1では、第1段差部23及び第2段差部24が、非導電性のパターンで構成されている場合を説明する。第1ランド部21及び第2ランド部22は、表面実装部品1を実装するための部品実装用ランドである。第1ランド部21及び第2ランド部22は、導電性のパターンで構成されている。基板2の一方の主面は、表面実装部品1が実装される実装面といえる。なお、本願では、導電性のパターン及び非導電性のパターンが形成されている基板2を、表面実装部品が実装可能な回路基板201と呼び、回路基板201に表面実装部品1が実装されたものを回路基板装置202と呼ぶ。第1段差部23、第2段差部24は、ソルダーレジスト材料が好適であるが、それに限らない。第1段差部23、第2段差部24の材料は、基板2の一方の主面上に形成することが可能な材料であればよい。かつ、本発明が前提とする半田付け方式であるリフロー方式による半田付けの際、表面実装部品の回転による実装位置のずれによって表面実装部品1と接触しても支障がない材料であればよい。表面実装部品1において、第1段差部23、第2段差部24が接触し得る部分は、部品本体部11である。これは、部品本体部11寄りの第1端子部12及び部品本体部11寄りの第2端子部13も含む。半田3は、第1端子部12と第1ランド部21とを電気的に接続させている。同じく、半田3は、第2端子部13と第2ランド部22とを電気的に接続させている。第1端子部12及び第2端子部13は、まとめて端子部と呼ぶ場合がある。同じく、第1ランド部21及び第2ランド部22は、まとめてランド部と呼ぶ場合がある。同じく、第1段差部23及び第2段差部24は、まとめて回転防止パターン部と呼ぶ場合がある。
以下、この発明の実施の形態2について図6を用いて説明する。実施の形態1では、回路基板装置及び回路基板における第1段差部23と第2段差部24とを、ソルダーレジスト材料などの単一の材料で形成した場合を例示した。一方、実施の形態2では、第1段差部23と第2段差部24とを複数の材料を用いて形成した回路基板装置及び回路基板を説明する。図6において、表面パターン部4は、基板2の一方の主面(実装面)上に形成された銅箔などの導電性のパターンである。ソルダーレジスト層5は、表面パターン部4の上に形成された層である。ソルダーレジスト層5はソルダーレジスト材料で構成されている。シンボルプリント6は、ソルダーレジスト層5の表面に印刷されたシンボルマークである。図6(a)は、基板2の平面視図である。図6(b)は、図6(a)に示す点線A−A’において基板2を分断した図である。図6(a)及び図6(b)は、実施の形態2に係る回路基板装置と比較するための実施の形態1に係る回路基板装置を示している。図6(c)及び図6(d)は、実施の形態2に係る回路基板装置を分断した図である。図6(c)及び図6(d)において分断した位置は、図6(a)に示す点線A−A’において基板2を分断した位置と同じ位置である。なお、図6(b)図6(c)図6(d)に記載の第1段差部23及び第2段差部24は、少なくともソルダーレジスト材料を含むものである。図6では、点線A−A’で示される平面上の部材だけを表示する。
以下、この発明の実施の形態3について図7及び図8を用いて説明する。図7及び図8において、ソルダーレジスト部34は、基板2の主面(実装面)上に形成、又は、基板2の主面(実装面)上に形成された非導電性のパターンなどの回路パターン上に形成されるソルダーレジスト材料で構成されるものである。ソルダーレジスト部34は、第1ランド部21及び第2ランド部22並びに表面実装部品1の周囲に形成されている。表面実装部品1の周囲とは、表面実装部品1が実装される部分の基板2の領域である表面実装部品搭載領域の周囲ともいえる。ソルダーレジスト部34は、基板2における一方の主面の保護や回路パターンの保護、クリーム半田3cが不要部分に付着することを防止するためのものである。また、少なくとも、ソルダーレジスト部34は、第1ランド部21及び第2ランド部22であるランド部と離隔して形成されている。さらに、ソルダーレジスト部34は、少なくとも第1段差部23又は第2段差部24の一方と連続して形成されている。図7及び図8は、第1段差部23及び第2段差部24の両方がソルダーレジスト部34と連続している場合を示している。
以下、この発明の実施の形態4について図9を用いて説明する。実施の形態1〜3では、表面実装部品11の部品本体部11の一端に形成された端子部(部品電極)が一つである場合と部品本体部11の他端に形成された端子部(部品電極)が一つである場合とを説明した。実施の形態4は、部品本体部11の一端に形成された端子部が複数の場合と、部品本体部11の他端に形成された端子部が複数の場合とに対応できるように、回路基板201にランド部を構成したものである。図9は、一端に形成された端子部、及び、他端に形成された端子部が、それぞれ二つずつ形成されている場合に対応した回路基板201の平面視図を示している。実施の形態4では、表面実装部品11の片方の端子部が二つずつある場合を例示して説明するが表面実装部品11の片方の端子部の数を制限するものではない。また、図9では、実施の形態3に係る回路基板と同様に、第1段差部23及び第2段差部24が、ソルダーレジスト部34と連続した回路基板201を示している。もちろん、ソルダーレジスト部34から第1段差部23及び第2段差部24が離隔しているものやソルダーレジスト部34がなく、第1段差部23及び第2段差部24が存在しているものでもよい。実施の形態4は、実施の形態1〜3と異なる部分を中心に説明を行う。
Claims (9)
- 部品本体部、この部品本体部の一端に形成された第1端子部、前記部品本体部の他端に形成された第2端子部を有する表面実装部品と、前記第1端子部とリフロー方式による半田付けで電気的に接続された第1ランド部と、この第1ランド部と間隔をおいて形成され、前記第2端子部と前記リフロー方式による半田付けで電気的に接続された第2ランド部と、前記第1ランド及び前記第2ランドが形成された基板と、前記第1ランド部及び前記第2ランド部と離隔して前記基板に形成された第1段差部と、前記部品本体部に対して、前記第1段差部と反対側に位置し、前記第1ランド部及び前記第2ランド部と離隔して前記基板に形成された第2段差部とを備え、
前記第1段差部及び前記第2段差部は、前記リフロー方式による半田付けによって前記部品本体部が回転許容範囲から出る回転を防止する回転防止位置に存在し、
前記回転防止位置における前記第1段差部及び前記第2段差部の高さは、前記部品本体部の下面よりも高いことを特徴とする回路基板装置。 - 前記第1段差部及び前記第2段差部は、ソルダーレジスト材料を含むものである請求項1に記載の回路基板装置。
- 前記第1段差部及び前記第2段差部は、前記ソルダーレジスト材料と前記基板との間に導体層を有する請求項2に記載の回路基板装置。
- 前記第1段差部及び前記第2段差部は、前記第1ランド部及び前記第2ランド部並びに前記表面実装部品の周囲に形成されたソルダーレジスト部と連続している請求項2又は3に記載の回路基板装置。
- 前記回転防止位置における前記第1段差部及び前記第2段差部は、表面にシンボルプリントが形成された請求項1〜4のいずれか1項に記載の回路基板装置。
- 前記シンボルプリントは、前記表面実装部品又は前記基板に関する情報、あるいは、前記第1段差部及び前記第2段差部に関する情報が記されたものである請求項5に記載の回路基板装置。
- 部品本体部、この部品本体部の一端に形成された第1端子部、前記部品本体部の他端に形成された第2端子部を有する表面実装部品が実装された回路基板装置の製造方法であって、
第1ランド部、前記第1ランド部と間隔をおいた第2ランド部、前記第1ランド部及び前記第2ランド部と離隔した第1段差部、及び、前記第1ランド部と前記第2ランド部との間の間隔に対して、前記第1段差部と反対側に位置し、前記第1ランド部及び前記第2ランド部と離隔した第2段差部が形成された基板へ、前記表面実装部品を載置し、前記第1ランド部及び前記第2ランド部に前記第1端子部及び前記第2端子部をそれぞれ接触させるマウント工程と、リフロー方式による半田付けによって前記部品本体部が回転許容範囲から出る回転を防止する回転防止位置に存在する前記第1段差部及び前記第2段差部の高さよりも低い位置に前記部品本体部の下面が存在する状態で、前記第1ランド部及び前記第2ランド部と前記第1端子部及び前記第2端子部とを前記リフロー方式による半田付けを行うリフロー工程とを備えた回路基板装置の製造方法。 - 前記マウント工程の前に、前記基板へ、前記第1ランド部、前記第2ランド部、前記第1段差部及び前記第2段差部を形成するパターン形成工程を備えた請求項7に記載の回路基板装置の製造方法。
- 部品本体部、この部品本体部の一端に形成された第1端子部、前記部品本体部の他端に形成された第2端子部を有する表面実装部品を実装することが可能な回路基板であって、
第1ランド部及び前記第1ランド部と間隔をおいた第2ランド部が形成された基板と、前記第1ランド部及び前記第2ランド部と離隔して前記基板に形成された第1段差部と、前記第1ランド部と前記第2ランド部との間の間隔に対して、前記第1段差部と反対側に位置し、前記第1ランド部及び前記第2ランド部と離隔して前記基板に形成された第2段差部とを備え、
前記第1段差部及び前記第2段差部は、前記第1ランド部及び前記第2ランド部に前記第1端子部及び前記第2端子部を載置して、リフロー方式による半田付けを行った場合に前記部品本体部が回転許容範囲から出る回転を防止する回転防止位置に存在し、
前記回転防止位置における前記第1段差部及び前記第2段差部の高さは、前記第1端子部及び前記第2端子部を前記第1ランド部及び前記第2ランド部に載置した場合の前記部品本体部の下面の高さよりも高いことを特徴とする回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015111911A JP6507861B2 (ja) | 2015-06-02 | 2015-06-02 | 回路基板装置及びその製造方法並びに回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015111911A JP6507861B2 (ja) | 2015-06-02 | 2015-06-02 | 回路基板装置及びその製造方法並びに回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016225523A true JP2016225523A (ja) | 2016-12-28 |
JP6507861B2 JP6507861B2 (ja) | 2019-05-08 |
Family
ID=57746470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015111911A Active JP6507861B2 (ja) | 2015-06-02 | 2015-06-02 | 回路基板装置及びその製造方法並びに回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6507861B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03280591A (ja) * | 1990-03-29 | 1991-12-11 | Taiyo Yuden Co Ltd | 電子部品の半田付方法 |
JPH04151892A (ja) * | 1990-10-15 | 1992-05-25 | Sord Comput Corp | 配線基板、配線基板における部品の取り付け方法 |
-
2015
- 2015-06-02 JP JP2015111911A patent/JP6507861B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03280591A (ja) * | 1990-03-29 | 1991-12-11 | Taiyo Yuden Co Ltd | 電子部品の半田付方法 |
JPH04151892A (ja) * | 1990-10-15 | 1992-05-25 | Sord Comput Corp | 配線基板、配線基板における部品の取り付け方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6507861B2 (ja) | 2019-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6318638B2 (ja) | プリント配線板および情報処理装置 | |
JP2007048976A (ja) | プリント回路板、およびプリント回路板を備えた電子機器 | |
KR101114647B1 (ko) | 프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법 | |
JP2010212318A (ja) | プリント配線基板および部品実装構造体 | |
EP2086296B1 (en) | Printed circuit board and method of manufacturing the same | |
JP2007027510A (ja) | 実装基板及び電子部品の実装方法 | |
JP4985708B2 (ja) | 電子部品の半田付け方法および電子部品実装用基板 | |
US11096285B2 (en) | Electronic circuit substrate | |
WO2017002720A1 (ja) | 電子装置 | |
JP2011222742A (ja) | プリント基板及びその製造方法、電子部品の実装方法 | |
JP2005012088A (ja) | 多層回路基板および電子機器 | |
JP6507861B2 (ja) | 回路基板装置及びその製造方法並びに回路基板 | |
JP5092354B2 (ja) | 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法 | |
JP2007201356A (ja) | シールドの実装方法 | |
JP2010103295A (ja) | 端面スルーホール配線基板の製造方法 | |
JP4545615B2 (ja) | 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器 | |
JP7441613B2 (ja) | 高密度実装モジュール | |
JP2008205101A (ja) | 電子部品実装基板の製造方法及び電子部品実装基板 | |
JP2008263030A (ja) | 実装基板及び実装基板の製造方法 | |
WO2021235196A1 (ja) | チップ部品の実装構造 | |
JP2020047799A (ja) | プリント基板の構造 | |
JP2011135111A (ja) | プリント配線板のフレームグランド形成方法 | |
KR101851455B1 (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지 | |
JP2005085807A (ja) | 配線基板およびその製造方法、電気光学装置、電子機器 | |
US20170280569A1 (en) | Extended pads to ease rework for btc and bga type technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180711 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190128 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190318 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6507861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |