JP2016213227A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP2016213227A
JP2016213227A JP2015092654A JP2015092654A JP2016213227A JP 2016213227 A JP2016213227 A JP 2016213227A JP 2015092654 A JP2015092654 A JP 2015092654A JP 2015092654 A JP2015092654 A JP 2015092654A JP 2016213227 A JP2016213227 A JP 2016213227A
Authority
JP
Japan
Prior art keywords
electrode
field effect
effect transistor
drain
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015092654A
Other languages
English (en)
Other versions
JP6299665B2 (ja
Inventor
洋一 野上
Yoichi Nogami
洋一 野上
堀口　健一
Kenichi Horiguchi
健一 堀口
範雄 東坂
Norio Tosaka
範雄 東坂
伸介 渡辺
Shinsuke Watanabe
伸介 渡辺
俊明 北野
Toshiaki Kitano
俊明 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015092654A priority Critical patent/JP6299665B2/ja
Priority to US15/002,748 priority patent/US9716185B2/en
Priority to DE102016207054.1A priority patent/DE102016207054B4/de
Priority to CN201610281369.3A priority patent/CN106098757B/zh
Publication of JP2016213227A publication Critical patent/JP2016213227A/ja
Application granted granted Critical
Publication of JP6299665B2 publication Critical patent/JP6299665B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高温ＲＦ動作時の真性キャリア密度増大に伴う損失増大によるＲＦ特性悪化を効果的に抑制することができる電界効果トランジスタを得る。【解決手段】複数のソース電極６及び複数のドレイン電極７が半導体基板１の主面にオーミック接合され互いに交互に配置されている。複数のゲート電極８が半導体基板１の主面にショットキー接合され、複数のソース電極６と複数のドレイン電極７の間にそれぞれ配置されている。複数のドレイン電極７の各々は、互いに分割された第１及び第２の部分７ａ，７ｂを有する。ドレイン電極７の第１及び第２の部分７ａ，７ｂの合計電極幅は一本のソース電極６の幅よりも狭い。ショットキー電極１３が半導体基板１の主面にショットキー接合され、ドレイン電極７の第１の部分７ａと第２の部分７ｂの間に配置されている。【選択図】図１

Description

本発明は、電界効果トランジスタに関する。
Ｓｉ基板上にＧａＮ系エピタキシャル層を成長した基板を用いてＧａＮ ＨＥＭＴ（High Electron Mobility Transistor）デバイスが形成される。このＧａＮ ＨＥＭＴデバイスでは、高い飽和電子速度と高絶縁破壊耐圧等の優れた材料物性により、ＳｉやＧａＡｓ系デバイスよりも高効率・高電力密度・高電圧動作が実現可能である。これによって送信機の小型・軽量化や省電力化が図れるため、ＧａＮ ＨＥＭＴデバイスは次世代の有力な通信用高周波高出力電子デバイスとして期待されている。例えば、応用分野として代表的な携帯電話基地局アンプの市場では、現在はＳｉ−ＬＤＭＯＳデバイスが広く使用されているが、通信周波数の高周波化や通信技術の進展に伴って、更なる高出力・高効率動作なデバイスが要求されており、ＧａＮ ＨＥＭＴデバイスに対する期待が高まっている。
性能面でのＧａＮ ＨＥＭＴデバイスへの期待の一方、ＧａＮ ＨＥＭＴデバイスが市場に普及されるための課題としては製品価格である。ＧａＮ ＨＥＭＴデバイスは既に様々な市場分野で普及され始めているが、携帯電話基地局アンプの市場では、既に市場で広く普及しているＳｉ−ＬＤＭＯＳデバイスと比較して、ＧａＮ ＨＥＭＴデバイスが高価格であることが普及拡大の障害のひとつと考えられる。
現在の通信用途としてのＧａＮ ＨＥＭＴデバイスは、ＳｉＣ基板上にＧａＮ系エピタキシャル層を成長した基板が用いられることが多く、ＳｉＣ基板はＳｉ基板と比べて遥かに高価で、かつ基板径が小さいことから、製品時の価格が必然的に上昇する。
一方、ＳｉＣ基板に比べ大口径化が容易で、かつ安価なＳｉ基板もＧａＮ ＨＥＭＴデバイス用の基板材料として用いられている。Ｓｉ基板を用いたＧａＮ ＨＥＭＴデバイスでは、Ｓｉ−ＬＤＭＯＳデバイスに迫る製造コストで生産できる期待があり、上述製品価格の課題を克服できる期待がある。
しかし、基板にＳｉ基板を用いたＧａＮ ＨＥＭＴデバイスには、デバイスの特性上で以下に記す問題を抱えている。一般的に、高周波高出力電子デバイスには、高周波で高い性能を得るために基板材料としては、寄生容量を低減することを目的に比抵抗の高い基板材料を用いることが望ましいことから、基板としてＳｉ基板を用いる場合には、Ｓｉ結晶の成長手法において主流となっているＣＺ（チョクラルスキー）法よりも、高抵抗化を図りやすいＦＺ（浮遊ゾーン，Floating Zone）法によって作製された１０００Ω・ｃｍ以上の高抵抗基板を用いられる場合が多い。実際に、１０００Ω・ｃｍ以上の高抵抗Ｓｉ基板を用いて作製したＧａＮ ＨＥＭＴデバイスでは、少なくとも携帯電話基地局アンプとして使用される現況の周波数帯において、基板にＳｉＣ基板を用いて作製したＧａＮ ＨＥＭＴデバイスと遜色のない電気特性を得ることが可能である。
ここで、半導体は温度上昇とともに真性キャリア密度が高くなる材料特性を示すが、ＳｉはＳｉＣに比べてバンドギャップの狭い材料であることから、ＳｉのほうがＳｉＣよりも真性キャリア密度が高い。さらに、Ｓｉは室温における比抵抗が高いほど、真性キャリア密度の温度依存性が大きい。このような高抵抗Ｓｉ基板の材料特性によって、基板に高抵抗Ｓｉ基板を用いたＧａＮ ＨＥＭＴデバイスでは、ＲＦ動作時の温度が高温になるほどＳｉ基板の比抵抗低下によって損失が大きくなり、利得低下が顕著になるため、出力・効率が低下する問題がある。
特表２００８−５１８４６２号公報
基板にＳｉ基板を用いたＧａＮ ＨＥＭＴデバイスにおける高温ＲＦ動作時にＲＦ特性が悪化する問題を解決する手段としては、自己発熱源であるゲート領域の間隔を広げること、所謂、ゲートピッチ間隔を広げること、さらに、ドレイン電極幅を短縮してドレイン電極と基板との間で生ずる寄生容量を低減させることが有効である。具体的には、ゲートピッチ間隔を広げることによって、デバイスの熱抵抗が低減するために、ＲＦ動作時の温度上昇を抑えることができ、真性キャリア密度上昇を抑えることができる。ドレイン電極幅を短縮することで、ドレイン電極面積が削減でき、基板との間に生じる寄生容量を減少させることができる。以上、両者の対策を両立して講じることができれば、Ｓｉ基板を用いたＧａＮ ＨＥＭＴデバイスにおける高温ＲＦ動作時のＲＦ特性悪化を効果的に抑制することができる。
これに対して、ドレイン電極を２つ以上に分割し、分割されたドレイン電極の合計幅がソース電極の幅よりも細くした半導体装置が提案されている（例えば、特許文献１の図４参照）。これにより、ドレイン電極幅に依存することなくゲートピッチ間隔を設計することができるため熱抵抗の上昇を抑えることができる。さらに、ゲートピッチを拡大しても２つ以上にドレイン電極を分割してドレイン電極面積は削減でき、寄生容量の増大を避けることができるため、Ｓｉ基板を用いたＧａＮ ＨＥＭＴデバイスにおける高温ＲＦ動作時のＲＦ特性悪化の抑制に繋がる。
しかし、ＧａＮ ＨＥＭＴデバイスは高濃度の２次元電子ガス層（２ＤＥＧ）をＡｌＧａＮ／ＧａＮヘテロ界面に有しており、２つ以上に分割されたドレイン電極の間のドレイン領域のチャネル層と基板との寄生容量の影響が大きくなる。従って、単にドレイン電極面積を縮小しただけでは、寄生容量低減の効果は限定的になる。この結果、Ｓｉ基板を用いたＧａＮ ＨＥＭＴデバイスにおける高温ＲＦ動作時のＲＦ特性悪化の抑制効果も限定的になる。
本発明は、上述のような課題を解決するためになされたもので、その目的は高温ＲＦ動作時の真性キャリア密度増大に伴う損失増大によるＲＦ特性悪化を効果的に抑制することができる電界効果トランジスタを得るものである。
本発明に係る電界効果トランジスタは、主面を有する半導体基板と、前記半導体基板の前記主面にオーミック接合され、互いに交互に配置された複数のソース電極及び複数のドレイン電極と、前記半導体基板の前記主面にショットキー接合され、前記複数のソース電極と前記複数のドレイン電極の間にそれぞれ配置された複数のゲート電極と、前記半導体基板の前記主面にショットキー接合されたショットキー電極とを備え、前記複数のドレイン電極の各々は、互いに分割された第１及び第２の部分を有し、前記ドレイン電極の前記第１及び第２の部分の合計電極幅は一本の前記ソース電極の幅よりも狭く、前記ショットキー電極が前記ドレイン電極の前記第１の部分と前記第２の部分の間に配置されていることを特徴とする。
本発明ではショットキー電極がドレイン電極の第１の部分と第２の部分の間に配置されているため、ショットキー電極直下の２ＤＥＧチャネル層が完全にピンチオフ（空乏化）するマイナス電圧を与えることによってドレイン領域と半導体基板との間で生ずる寄生容量を効果的に低減することができる。従って、電界効果トランジスタの高温ＲＦ動作時の真性キャリア密度増大に伴う損失増大によるＲＦ特性悪化を効果的に抑制することができる。
本発明の実施の形態１に係る電界効果トランジスタを示す平面図である。 本発明の実施の形態１に係る電界効果トランジスタを示す断面図である。 比較例に係る電界効果トランジスタを示す平面図である。 本発明の実施の形態１に係るドレイン領域の変形例１を示す断面図である。 本発明の実施の形態１に係るドレイン領域の変形例２を示す断面図である。 本発明の実施の形態２に係る電界効果トランジスタを示す平面図である。 本発明の実施の形態３に係る電界効果トランジスタを示す平面図である。
本発明の実施の形態に係る電界効果トランジスタについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る電界効果トランジスタを示す平面図である。図２は、本発明の実施の形態１に係る電界効果トランジスタを示す断面図である。半導体基板１は、高抵抗Ｓｉ基板２とその上に順に成長されたＧａＮ系バッファ層３、ＧａＮ層４、及びＡｌＧａＮ層５とを有する。
複数のソース電極６及び複数のドレイン電極７が半導体基板１の主面にオーミック接合され互いに交互に配置されている。複数のゲート電極８が半導体基板１の主面にショットキー接合され、複数のソース電極６と複数のドレイン電極７の間にそれぞれ配置されている。これにより、櫛形状に複数のトランジスタが形成されている。複数のソース電極６、複数のドレイン電極７、複数のゲート電極８にそれぞれソースパッド９、ドレインパッド１０、ゲートパッド１１が電気的に接続されている。
複数のドレイン電極７の各々は、ドレイン領域１２において、互いに分割された第１及び第２の部分７ａ，７ｂを有する。隣接する第１の部分７ａと第２の部分７ｂの間にはソース電極６やゲート電極８は存在しない。ドレイン電極７の幅は、ドレイン電極７と半導体基板１との間で生ずる寄生容量を最小化するには極限まで細いことが望ましいが、製品毎で異なる所望出力電力量から決定されるドレイン電極７の本数、長さ、厚み、形成プロセスなどによって制約される設計事項から決定される。そのなかで、ドレイン電極７の第１及び第２の部分７ａ，７ｂの合計電極幅は一本のソース電極６の幅よりも狭くなっている。なお、ドレイン電極７の幅の合計が所望の合計幅の範囲内であれば、ドレイン電極７の分割数は３分割以上でもよい。
ショットキー電極１３が半導体基板１の主面にショットキー接合され、ドレイン領域１２におけるドレイン電極７の第１の部分７ａと第２の部分７ｂの間に配置されている。ショットキー電極１３はゲート電極８等には電気的に接続されておらず、外部から電圧制御可能にするためのパッド１４に電気的に接続されている。さらに、ソース電極６、ドレイン電極７、ゲート電極８、ショットキー電極１３、半導体基板１の表面は絶縁膜１５によって絶縁保護されている。
以上説明したように、本実施の形態ではドレイン電極７を分割してドレイン電極７の幅をソース電極６の幅より狭くする。これにより、ドレイン電極７の面積を設計制約事項の範囲内において極小化できるため、ドレイン電極７と半導体基板１との間に生ずる寄生容量を低減できる。また、ドレイン電極７の幅を狭くしても、ドレイン電極７を分割しているために、ドレイン電極７（ドレイン領域）を跨ぐゲートピッチが狭くならない。従って、ドレイン電極７の幅に依存することなく所望の熱抵抗を得るためのゲートピッチを柔軟に設計できる。
続いて、本実施の形態の効果を比較例と比較して説明する。図３は、比較例に係る電界効果トランジスタを示す平面図である。比較例にはショットキー電極１３が存在しない。このため、２つ以上に分割されたドレイン電極７の間のドレイン領域１２のチャネル層と基板との寄生容量の影響が大きくなる。従って、単にドレイン電極面積を縮小しただけでは、寄生容量低減の効果は限定的になる。この結果、Ｓｉ基板を用いたＧａＮ ＨＥＭＴデバイスにおける高温ＲＦ動作時のＲＦ特性悪化の抑制効果も限定的になる。
一方、本実施の形態ではショットキー電極１３がドレイン電極７の第１の部分７ａと第２の部分７ｂの間に配置されているため、ショットキー電極１３直下の２ＤＥＧチャネル層が完全にピンチオフ（空乏化）するマイナス電圧を与えることによってドレイン領域１２と半導体基板１との間で生ずる寄生容量を効果的に低減することができる。従って、電界効果トランジスタの高温ＲＦ動作時の真性キャリア密度増大に伴う損失増大によるＲＦ特性悪化を効果的に抑制することができる。とりわけ、高温時の真性キャリア濃度がＳｉＣ基板に比べて高いＳｉ基板であって、さらに温度依存性が大きくなる高抵抗Ｓｉ基板上にＧａＮ系エピタキシャル層を成長した基板に用いたＧａＮ ＨＥＭＴデバイスに対して、より高い改善効果が得られる。
図４は、本発明の実施の形態１に係るドレイン領域の変形例１を示す断面図である。ドレイン電極７上に設けられた電極層１６ａ，１６ｂがドレイン領域１２の内側（中心方向）のショットキー電極１３の上方に張り出した庇状となっている。図５は、本発明の実施の形態１に係るドレイン領域の変形例２を示す断面図である。ドレイン電極７上に設けられた電極層１６が半導体基板１及びショットキー電極１３に接触することなく中空で第１及び第２の部分７ａ，７ｂに接続されたエアブリッジ構造となっている。また、変形例１，２の構成をドレイン電極７の長手方向に混成してもよい。
この構成により、支配的な設計制約となり易いドレイン領域１２での許容電流密度を向上させることができる。許容電流密度による設計制約が大きい場合には、第１及び第２の部分７ａ，７ｂの電極幅をさらに小さくすることが可能になり、ドレイン領域１２と半導体基板１との間で生じる寄生容量を更に小さくすることができる。
実施の形態２．
図６は、本発明の実施の形態２に係る電界効果トランジスタを示す平面図である。複数のゲート電極８とショットキー電極１３が導体１７を介して電気的に接続されている。これにより、ドレイン領域１２と半導体基板１との間に生ずる寄生容量の低減効果は実施の形態１よりも小さくなるが、ショットキー電極１３の電圧制御を実施の形態１のように別の電源電圧で行うことを要しない。ＲＦ動作の際に印加されるゲート電極８へのゲート電圧がショットキー電極１３にも印加されるため、２ＤＥＧチャネル層の電子濃度は空乏層による変調を受けて、ショットキー電極１３を形成しない場合よりも寄生容量を低減することができる。
実施の形態３．
図７は、本発明の実施の形態３に係る電界効果トランジスタを示す平面図である。共通パッド１８が複数のゲート電極８及びショットキー電極１３に電気的に接続されている。第１の抵抗１９ａが複数のゲート電極８と共通パッド１８の間に接続されている。第２の抵抗１９ｂがショットキー電極１３と共通パッド１８の間に接続されている。
この抵抗１９ａ，１９ｂの抵抗値によって、共通パッド１８に印加される電圧に対して、ゲート電極８に印加されるゲート電圧と、ショットキー電極１３に印加される電圧とを任意に制御することができる。これにより、抵抗１９ａ，１９ｂを形成するためのプロセスが増加するが、ドレイン領域１２と半導体基板１との間に生ずる寄生容量を実施の形態２によりも低減することができる。
１ 半導体基板、２ 高抵抗Ｓｉ基板、３ ＧａＮ系バッファ層（ＧａＮ系エピタキシャル層）、４ ＧａＮ層（ＧａＮ系エピタキシャル層）、５ ＡｌＧａＮ層（ＧａＮ系エピタキシャル層）、６ ソース電極、７ ドレイン電極、７ａ 第１の部分、７ｂ 第２の部分、８ ゲート電極、１３ ショットキー電極、１６，１６ａ，１６ｂ 電極層、１８ 共通パッド、１９ａ 第１の抵抗、１９ｂ 第２の抵抗

Claims (8)

  1. 主面を有する半導体基板と、
    前記半導体基板の前記主面にオーミック接合され、互いに交互に配置された複数のソース電極及び複数のドレイン電極と、
    前記半導体基板の前記主面にショットキー接合され、前記複数のソース電極と前記複数のドレイン電極の間にそれぞれ配置された複数のゲート電極と、
    前記半導体基板の前記主面にショットキー接合されたショットキー電極とを備え、
    前記複数のドレイン電極の各々は、互いに分割された第１及び第２の部分を有し、
    前記ドレイン電極の前記第１及び第２の部分の合計電極幅は一本の前記ソース電極の幅よりも狭く、
    前記ショットキー電極が前記ドレイン電極の前記第１の部分と前記第２の部分の間に配置されていることを特徴とする電界効果トランジスタ。
  2. 前記ショットキー電極に電気的に接続されたパッドを更に備え、
    前記ショットキー電極は前記複数のゲート電極に電気的に接続されていないことを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記ショットキー電極は前記複数のゲート電極に電気的に接続されていることを特徴とする請求項１に記載の電界効果トランジスタ。
  4. 前記複数のゲート電極及び前記ショットキー電極に電気的に接続された共通パッドと、
    前記複数のゲート電極と前記共通パッドの間に接続された第１の抵抗と、
    前記ショットキー電極と前記共通パッドの間に接続された第２の抵抗とを更に備えることを特徴とする請求項３に記載の電界効果トランジスタ。
  5. 前記ドレイン電極上に設けられ、前記ショットキー電極の上方に張り出した庇状となっている電極層を更に備えることを特徴とする請求項１〜４の何れか１項に記載の電界効果トランジスタ。
  6. 前記ドレイン電極上に設けられ、前記半導体基板及び前記ショットキー電極に接触することなく中空で前記第１及び第２の部分に接続されたエアブリッジ構造となっている電極層を更に備えることを特徴とする請求項１〜４の何れか１項に記載の電界効果トランジスタ。
  7. 前記半導体基板はＳｉ基板と前記Ｓｉ基板上に成長されたＧａＮ系エピタキシャル層を有することを特徴とする請求項１〜６の何れか１項に記載の電界効果トランジスタ。
  8. 前記ＧａＮ系エピタキシャル層はＡｌＧａＮ／ＧａＮＨＥＭＴ構造を有することを特徴とする請求項７に記載の電界効果トランジスタ。
JP2015092654A 2015-04-30 2015-04-30 電界効果トランジスタ Active JP6299665B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015092654A JP6299665B2 (ja) 2015-04-30 2015-04-30 電界効果トランジスタ
US15/002,748 US9716185B2 (en) 2015-04-30 2016-01-21 Field effect transistor
DE102016207054.1A DE102016207054B4 (de) 2015-04-30 2016-04-26 Feldeffekttransistor
CN201610281369.3A CN106098757B (zh) 2015-04-30 2016-04-29 场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015092654A JP6299665B2 (ja) 2015-04-30 2015-04-30 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2016213227A true JP2016213227A (ja) 2016-12-15
JP6299665B2 JP6299665B2 (ja) 2018-03-28

Family

ID=57135781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015092654A Active JP6299665B2 (ja) 2015-04-30 2015-04-30 電界効果トランジスタ

Country Status (4)

Country Link
US (1) US9716185B2 (ja)
JP (1) JP6299665B2 (ja)
CN (1) CN106098757B (ja)
DE (1) DE102016207054B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017007395T5 (de) * 2017-04-04 2019-12-12 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben
US10529802B2 (en) 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
US10218346B1 (en) * 2017-09-14 2019-02-26 Gan Systems Inc. High current lateral GaN transistors with scalable topology and gate drive phase equalization
US11929408B2 (en) * 2020-05-14 2024-03-12 Macom Technology Solutions Holdings, Inc. Layout techniques and optimization for power transistors
JP7476062B2 (ja) 2020-09-15 2024-04-30 株式会社東芝 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204984A (ja) * 2010-03-26 2011-10-13 Renesas Electronics Corp 電界効果トランジスタ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293649A (ja) 1988-05-23 1989-11-27 Matsushita Electron Corp 半導体集積回路
US5994727A (en) * 1997-09-30 1999-11-30 Samsung Electronics Co., Ltd. High performance gaas field effect transistor structure
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
JP4800084B2 (ja) * 2006-03-31 2011-10-26 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
US8791503B2 (en) * 2007-09-18 2014-07-29 International Rectifier Corporation III-nitride semiconductor device with reduced electric field between gate and drain and process for its manufacture
JP5468286B2 (ja) * 2009-04-07 2014-04-09 株式会社東芝 半導体装置およびその製造方法
US8969973B2 (en) * 2010-07-02 2015-03-03 Win Semiconductors Corp. Multi-gate semiconductor devices
JP5712516B2 (ja) * 2010-07-14 2015-05-07 住友電気工業株式会社 半導体装置
JP2012028441A (ja) 2010-07-21 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置
US9018683B2 (en) * 2010-12-03 2015-04-28 Tohoku University Terahertz electromagnetic wave conversion device
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
US9166009B2 (en) * 2011-04-25 2015-10-20 Renesas Electronics Corporation Semiconductor apparatus and method for making semiconductor apparatus
US8723227B2 (en) * 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
US9401079B2 (en) 2013-09-06 2016-07-26 Immersion Corporation Method and apparatus of converting control tracks for providing haptic feedback

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204984A (ja) * 2010-03-26 2011-10-13 Renesas Electronics Corp 電界効果トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ

Also Published As

Publication number Publication date
US9716185B2 (en) 2017-07-25
DE102016207054B4 (de) 2023-07-27
DE102016207054A1 (de) 2016-11-03
CN106098757B (zh) 2019-06-04
US20160322487A1 (en) 2016-11-03
JP6299665B2 (ja) 2018-03-28
CN106098757A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
JP6299665B2 (ja) 電界効果トランジスタ
JP7046989B2 (ja) 平滑化された立ち上がり動作及び改善された線形性を有する複数のユニット・セル・トランジスタを有する半導体デバイス
JP6240898B2 (ja) 半導体装置
KR101561519B1 (ko) 반도체장치 및 그 제조방법
JP5457046B2 (ja) 半導体装置
KR20120027987A (ko) 질화갈륨계 반도체소자 및 그 제조방법
WO2010047030A1 (ja) 窒化物半導体装置
JP2016532321A (ja) 半導体デバイス及びその製造方法
JP2019519916A (ja) 炭化ケイ素金属酸化物半導体（ｍｏｓ）デバイスセルにおける電界シールド
JP2010272689A (ja) 電界効果トランジスタ
JP2011124282A (ja) 電界効果トランジスタ
JP2017085061A (ja) 半導体装置
JP2014239201A5 (ja)
JP6160216B2 (ja) 半導体装置
JP6249146B1 (ja) 半導体装置
JP5640325B2 (ja) 化合物半導体装置
JP2019527941A (ja) ハイパワートランジスタ
US20140209975A1 (en) Semiconductor device
KR101377165B1 (ko) 직렬 접속식 고전자 이동도 트랜지스터 디바이스 및 그 제조 방법
US20130168873A1 (en) Power semiconductor device and manufacturing method thereof
US10199473B2 (en) Semiconductor device, antenna switch circuit, and wireless communication apparatus
WO2014174863A1 (ja) 電界効果トランジスタ
JP2009231751A (ja) ＧａＮ系化合物半導体からなる双方向スイッチング素子
KR101877427B1 (ko) 반도체 소자
JP2011071154A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180212

R150 Certificate of patent or registration of utility model

Ref document number: 6299665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250