JP2016207166A5 - - Google Patents

Claims (16)

1. 制御システムの性能を検証するためのソースコードを生成するための性能検証装置であって、
   表示装置と、
   演算装置とを備え、
   前記演算装置は、
   前記表示装置に表示される制御システムのモデルから、マルチコアプロセッサにおいて実行されるプログラムのシミュレーションの対象となるコード生成範囲を選択するための選択手段と、
   前記コード生成範囲に含まれる複数の処理のうち、並列処理の対象となる複数の並列実行単位の指定を受け付けるための指定手段と、
   各前記並列実行単位と当該マルチコアプロセッサに含まれる各コアとの関連付けを行なうための割当手段と、
   前記関連付けが行なわれた各前記並列実行単位の実行順序とコア間同期とを指定するための実行順序指定手段と、
   各前記並列実行単位と前記実行順序とに基づいて、前記マルチコアプロセッサによる実行の対象となるソースコードを生成するための生成手段と、
   前記生成されたソースコードをマルチコアプロセッサにおいて実行し、モデルシミュレータにおいて実行するプラントモデルと連携シミュレーションを行うための通信手段と、
   前記連携シミュレーションにおいて、マルチコアプロセッサにおいて実行されるプログラムの実行時間を計測するための測定手段とを含む、性能検証装置。
2. 前記ソースコードは、各コアの識別情報と、各コアによる処理の対象として当該コアに関連付けられた処理ブロックとを含む、請求項１に記載の性能検証装置。
3. 前記生成手段は、各前記コアに共通なソースコードを生成する、請求項１または２に記載の性能検証装置。
4. 前記マルチコアプロセッサと通信するための入出力装置をさらに備え、
   前記表示装置は、前記マルチコアプロセッサによる前記ソースコードの実行結果を表示する、請求項１または２に記載の性能検証装置。
5. 前記指定手段は、前記複数の処理のうち依存関係にある２つ以上の処理を並列処理の対象から除外するように構成されている、請求項１または２に記載の性能検証装置。
6. 制御システムの性能を検証するためのシステムであって、
   請求項１または２に記載の装置と、
   マルチコアプロセッサとを備え、
   前記装置は、生成されたソースコードを前記マルチコアプロセッサに出力するための出力部を備え、
   前記ソースコードは、前記マルチコアプロセッサに含まれる各前記コアに入力される、システム。
7. コンピュータが、制御システムの性能を検証するためのソースコードを生成するための方法であって、
   制御システムのモデルから、マルチコアプロセッサにおいて実行されるプログラムのシミュレーションの対象となるコード生成範囲の選択を受け付けるステップと、
   前記コード生成範囲に含まれる複数の処理のうち、並列処理の対象となる複数の並列実行単位の指定を受け付けるステップと、
   各前記並列実行単位と当該マルチコアプロセッサに含まれる各コアとの関連付けを行なうステップと、
   前記関連付けが行なわれた各前記並列実行単位の実行順序とコア間同期とを指定するステップと、
   各前記並列実行単位と前記実行順序とに基づいて、前記マルチコアプロセッサによる実行の対象となるソースコードを生成するステップと、
   前記生成されたソースコードをマルチコアプロセッサにおいて実行し、モデルシミュレータにおいて実行するプラントモデルと連携シミュレーションを行うために通信するステップと、
   前記連携シミュレーションにおいて、マルチコアプロセッサにおいて実行されるプログラムの実行時間を計測するステップとを含む、方法。
8. 前記ソースコードは、各コアの識別情報と、各コアによる処理の対象として当該コアに関連付けられた処理ブロックとを含む、請求項７に記載の方法。
9. 前記ソースコードを生成するステップは、各前記コアに共通なソースコードを生成するステップを含む、請求項７または８に記載の方法。
10. 前記マルチコアプロセッサと通信するステップと、
    前記マルチコアプロセッサによる前記ソースコードの実行結果を表示するステップとをさらに備える、請求項７または８に記載の方法。
11. 前記指定するステップは、前記複数の処理のうち依存関係にある２つ以上の処理を並列処理の対象から除外するステップを含む、請求項７または８に記載の方法。
12. コンピュータに、制御システムの性能を検証するためのソースコードを生成するための方法を実行させるためのプログラムであって、前記プログラムは前記コンピュータに、
    制御システムのモデルから、マルチコアプロセッサにおいて実行されるプログラムのシミュレーションの対象となるコード生成範囲の選択を受け付けるステップと、
    前記コード生成範囲に含まれる複数の処理のうち、並列処理の対象となる複数の並列実行単位の指定を受け付けるステップと、
    各前記並列実行単位と当該マルチコアプロセッサに含まれる各コアとの関連付けを行なうステップと、
    前記関連付けが行なわれた各前記並列実行単位の実行順序とコア間同期とを指定するステップと、
    各前記並列実行単位と前記実行順序とに基づいて、前記マルチコアプロセッサによる実行の対象となるソースコードを生成するステップと、
    前記生成されたソースコードをマルチコアプロセッサにおいて実行し、モデルシミュレータにおいて実行するプラントモデルと連携シミュレーションを行うために通信するステップと、
    前記連携シミュレーションにおいて、マルチコアプロセッサにおいて実行されるプログラムの実行時間を計測するステップとを実行させる、プログラム。
13. 前記ソースコードは、各コアの識別情報と、各コアによる処理の対象として当該コアに関連付けられた処理ブロックとを含む、請求項１２に記載のプログラム。
14. 前記ソースコードを生成するステップは、各前記コアに共通なソースコードを生成するステップを含む、請求項１２または１３に記載のプログラム。
15. 前記マルチコアプロセッサと通信するステップと、
    前記マルチコアプロセッサによる前記ソースコードの実行結果を表示するステップとをさらに実行させる、請求項１２または１３に記載のプログラム。
16. 前記指定するステップは、前記複数の処理のうち依存関係にある２つ以上の処理を並列処理の対象から除外するステップを含む、請求項１２または１３に記載のプログラム。