JP2016201703A - Ｃｒ発振回路 - Google Patents

Ｃｒ発振回路 Download PDF

Info

Publication number
JP2016201703A
JP2016201703A JP2015081258A JP2015081258A JP2016201703A JP 2016201703 A JP2016201703 A JP 2016201703A JP 2015081258 A JP2015081258 A JP 2015081258A JP 2015081258 A JP2015081258 A JP 2015081258A JP 2016201703 A JP2016201703 A JP 2016201703A
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
channel field
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015081258A
Other languages
English (en)
Other versions
JP6550878B2 (ja
JP2016201703A5 (ja
Inventor
光 白尾
Hikaru Shirao
光 白尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015081258A priority Critical patent/JP6550878B2/ja
Priority to US15/059,977 priority patent/US9716501B2/en
Publication of JP2016201703A publication Critical patent/JP2016201703A/ja
Publication of JP2016201703A5 publication Critical patent/JP2016201703A5/ja
Application granted granted Critical
Publication of JP6550878B2 publication Critical patent/JP6550878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/10—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being vacuum tube
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 発振周波数の周囲温度依存性が抑制されたＣＲ発振回路を提供する。【解決手段】 ＣＲ発振回路は、信号を巡回させるループを構成するインバーターＩＮＶ１〜ＩＮＶ３と、このループ内に介挿され、信号を遅延させる回路であって、キャパシターと、複数の抵抗素子と、複数の抵抗素子の中の任意の抵抗素子をキャパシターの充放電経路として選択するトランスミッションゲートとを有するＣＲ時定数回路ＴＣ１〜ＴＣ３と、各トランスミッションゲートのＯＮ／ＯＦＦを制御するゲート電圧を出力する手段であって、トランスミッションゲートをＯＮさせるゲート電圧として、電界効果トラジスターの閾値電圧と連動する定電圧Ｖｒｅｇを出力するゲート電圧発生回路４０とを具備する。【選択図】 図１

Description

この発明は、キャパシターとこのキャパシターの充放電経路となる抵抗素子とを有するＣＲ時定数回路を備えたＣＲ発振回路に関する。
信号を巡回させるループを構成するインバーター等のスイッチングゲートと、このループの途中に介挿され、信号を遅延させるＣＲ時定数回路とを備えたＣＲ発振回路が知られている。このＣＲ発振回路の発振周波数は、ＣＲ時定数回路の時定数に依存する。従って、ＣＲ発振回路の発振周波数を目標周波数に保つためには、ＣＲ時定数回路の時定数のばらつきを極力抑える必要がある。しかし、ＣＲ時定数回路の抵抗素子の製造ばらつきによりＣＲ時定数回路の時定数がばらつき、ＣＲ発振回路の発振周波数が目標周波数から外れる場合がある。そこで、特許文献１は、複数の抵抗素子のうちＣＲ発振回路のキャパシターの充放電経路となる抵抗素子をトランスミッションゲートにより選択することができるようにしたＣＲ発振回路を提案している。このＣＲ発振回路によれば、キャパシターの充放電経路となる抵抗素子をトランスミッションゲートにより適切に選択することができるので、各抵抗素子の抵抗値に製造ばらつきが生じる状況においても、キャパシターの充放電経路の抵抗値を目標値に極力接近させ、ＣＲ発振回路の発振周波数を目標周波数に近づけることができる。
特開２００２−３３６４４号公報
ところで、上述した特許文献１のＣＲ発振回路では、トランスミッションゲートのＯＮ抵抗が電源電圧に依存して変動する。そこで、従来技術の下では、安定化電源により一定の電源電圧をＣＲ発振回路に供給していた。しかしながら、特許文献１のＣＲ発振回路では、周囲温度の変化によりトランスミッションゲートを構成する電界効果トランジスターの閾値電圧が変化する。従って、特許文献１のＣＲ発振回路は、周囲温度に依存してトランスミッションゲートのＯＮ抵抗が変化して、ＣＲ時定数回路の時定数が変化し、ＣＲ発振回路の発振周波数が変化する問題があった。
この発明は、以上説明した事情に鑑みてなされたものであり、発振周波数の温度変化に対する依存性が抑制されたＣＲ発振回路を提供することを目的とする。
この発明は、信号を巡回させるループを構成する少なくとも１個のスイッチングゲートと、前記ループ内に介挿され、前記信号を遅延させる回路であって、キャパシターと、複数の抵抗素子と、前記複数の抵抗素子の中の任意の抵抗素子を前記キャパシターの充放電経路として選択する選択部とを有するＣＲ時定数回路と、前記選択部のＯＮ／ＯＦＦを制御するとともに、前記選択部をＯＮさせる場合に当該選択部の抵抗値の温度特性が一定になるように前記選択部を制御する制御手段とを具備することを特徴とするＣＲ発振回路を提供する。
かかる発明によれば、制御手段は、選択部をＯＮさせる場合に当該選択部の抵抗値の温度特性が一定になるように選択部を制御する。従って、ＣＲ発振回路の発振周波数の周囲温度依存性を抑制することができる。
好ましい態様において、前記選択部は、トランスミッションゲートからなり、前記制御手段は、前記トランスミッションゲートのＯＮ／ＯＦＦを制御するゲート電圧を出力し、前記トランスミッションゲートをＯＮさせるゲート電圧として、電界効果トラジスターの閾値電圧と連動する定電圧を出力するゲート電圧発生手段を有する。
この態様によれば、トランスミッションゲートを構成する電界効果トランジスターの閾値電圧が周囲温度に依存して変化した場合に、その閾値電圧の変化に連動してトランスミッションゲートをＯＮさせるゲート電圧が変化する。従って、ＣＲ時定数回路におけるトランスミッションゲートのＯＮ抵抗の周囲温度依存性を抑制し、ＣＲ発振回路の発振周波数の周囲温度依存性を抑制することができる。
好ましい態様では、前記ＣＲ時定数回路におけるトランスミッションゲートを前記スイッチングゲートの出力ノード側に配置し、前記抵抗素子を前記キャパシター側に配置する。
この態様によれば、抵抗素子の製造ばらつきに起因したトランスミッションゲートのスイッチング速度の変動が発生しないので、ＣＲ発振回路の発振周波数の目標周波数からのずれを少なくすることができる。
好ましい態様では、前記トランスミッションゲートは、Ｐチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとからなり、前記ゲート電圧発生手段が出力する定電圧を当該Ｐチャネル電界効果トランジスターのサブストレート、または当該Ｎチャネル電界効果トランジスターのサブストレートに供給することが好ましい。
この態様によれば、周囲温度の変化によりＰチャネル電界効果トランジスターとＮチャネル電界効果トランジスターの閾値電圧が変化した場合に、この閾値電圧の変化に連動して、トランスミッションゲートのＰチャネル電界効果トランジスターのサブストレートまたはＮチャネル電界効果トランジスターのサブストレートに供給される定電圧が変化する。従って、周囲温度の変化に起因したトランスミッションゲートのＰチャネル電界効果トランジスターまたはＮチャネル電界効果トランジスターのＯＮ抵抗の変動を抑制し、ＣＲ発振回路の発振周波数の周囲温度依存性を抑制することができる。
好ましい態様において、前記スイッチングゲートは、Ｐチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとからなり、前記ゲート電圧発生手段が出力する定電圧を前記スイッチングゲートのＰチャネル電界効果トランジスターのソースまたはＮチャネル電界効果トランジスターのソースに供給する。
この態様によれば、周囲温度の変化によりＰチャネル電界効果トランジスターとＮチャネル電界効果トランジスターの閾値電圧が変化した場合に、この閾値電圧の変化に連動して、スイッチングゲートのＰチャネル電界効果トランジスターのソースまたはＮチャネル電界効果トランジスターのソースに供給される定電圧が変化する。従って、周囲温度の変化に起因したスイッチングゲートのＰチャネル電界効果トランジスターまたはＮチャネル電界効果トランジスターのＯＮ抵抗の変動を抑制し、ＣＲ発振回路の発振周波数の周囲温度依存性を抑制することができる。
好ましい態様では、前記スイッチングゲートは、Ｐチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとからなり、前記ゲート電圧発生手段が出力する定電圧を前記スイッチングゲートのＰチャネル電界効果トランジスターのソースおよびサブストレート、または前記スイッチングゲートのＮチャネル電界効果トランジスターのソースおよびサブストレートに供給する。
この態様によれば、スイッチングゲートのＰチャネル電界効果トランジスターまたはＮチャネル電界効果トランジスターにおいてバックゲート効果に起因した閾値電圧の増加が生じない。従って、バックゲート効果の影響を受けることなく、周囲温度の変化に起因したスイッチングゲートのＰチャネル電界効果トランジスターまたはＮチャネル電界効果トランジスターの閾値電圧の変動を発生させず、周囲温度の変化に起因したスイッチングゲートのＰチャネル電界効果トランジスターまたはＮチャネル電界効果トランジスターのＯＮ抵抗の変動およびこれに伴うトランスミッションゲートのＯＮ抵抗の変動を抑制し、ＣＲ発振回路の発振周波数の周囲温度依存性を抑制することができる。
好ましい態様において、前記制御手段は、前記トランスミッションゲートのＯＮ／ＯＦＦを指定する選択信号を出力する抵抗制御回路をさらに備え、前記ゲート電圧発生手段は、前記定電圧を出力する定電圧発生回路と、前記定電圧が供給され、前記選択信号のレベルをシフトして前記ゲート電圧を出力するレベルシフターとを備える。ここで、レベルシフターは、例えばインバーターを含む。また、このインバーターは、例えばＰチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとからなり、ＣＲ発振回路では、前記定電圧発生回路が出力する定電圧を前記インバーターのＰチャネル電界効果トランジスターのソースおよびサブストレート、または前記スイッチングゲートのＮチャネル電界効果トランジスターのソースおよびサブストレートに供給する。
この態様によれば、電界効果トランジスターの閾値電圧に連動する定電圧がレベルシフターに与えられる。このため、レベルシフトされた制御信号のレベルは、電界効果トランジスターの閾値電圧に連動する。従って、この態様によれば、トランスミッションゲートのＯＮ抵抗の周囲温度依存性を抑制し、ＣＲ発振回路の発振周波数の周囲温度依存性を抑制することができる。
上述した態様において、前記レベルシフターは、インバーターを含むことが好ましい。この場合、レベルシフターの構成を簡素化することができる。
さらに、前記インバーターは、Ｐチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとからなり、前記定電圧発生回路が出力する定電圧を前記インバーターのＰチャネル電界効果トランジスターのソースおよびサブストレート、または前記スイッチングゲートのＮチャネル電界効果トランジスターのソースおよびサブストレートに供給することが好ましい。
この態様によれば、周囲温度の変化によりＰチャネル電界効果トランジスターとＮチャネル電界効果トランジスターの閾値電圧が変化した場合に、この閾値電圧の変化に連動して、インバーターのＰチャネル電界効果トランジスターのソースおよびサブストレートまたはＮチャネル電界効果トランジスターのソースおよびサブストレートに供給される定電圧が変化する。従って、周囲温度の変化に起因したインバーターのＰチャネル電界効果トランジスターまたはＮチャネル電界効果トランジスターのＯＮ抵抗の変動を抑制し、ＣＲ発振回路の発振周波数の周囲温度依存性を抑制することができる。
また、好ましい態様において、前記ゲート電圧発生手段は、閾値電圧に差のある２個の電界効果トランジスターからなる差動トランジスターペアを含み、前記閾値電圧の差に起因したオフセット電圧を前記定電圧として出力する定電圧発生回路を含む。
この態様によれば、簡単な構成により、電界効果トランジスターの閾値電圧に連動した定電圧を発生することができる。
この発明の一実施形態であるＣＲ発振回路の構成を示す回路図である。 同実施形態における可変抵抗部およびレベルシフターの構成を示すとともに、これらと抵抗制御回路および定電圧発生回路との関係を示す回路図である。 同実施形態における定電圧発生回路の構成例を示す回路図である。 同ＣＲ発振回路の各部の波形を例示する波形図である。 従来技術との対比において同実施形態の効果を説明する図である。 同実施形態の比較例である可変抵抗部の構成例を示す回路図である。 この発明の他の実施形態であるＣＲ発振回路の構成を示す回路図である。 同実施形態における可変抵抗部およびレベルシフターの構成を示すとともに、これらと抵抗制御回路および定電圧発生回路との関係を示す回路図である。
図１は、この発明の一実施形態であるＣＲ発振回路の構成を示す回路図である。図１において、インバーターＩＮＶ１、ＩＮＶ２およびＩＮＶ３は、論理反転を行うスイッチングゲートの一種であり、信号を巡回させるループを構成している。ここで、インバーターＩＮＶ１は、Ｐチャネル電界効果トランジスターＭＰ１およびＮチャネル電界効果トランジスターＭＮ１により構成され、インバーターＩＮＶ２は、Ｐチャネル電界効果トランジスターＭＰ２およびＮチャネル電界効果トランジスターＭＮ２により構成され、インバーターＩＮＶ３は、Ｐチャネル電界効果トランジスターＭＰ３およびＮチャネル電界効果トランジスターＭＮ３により構成されている。Ｐチャネル電界効果トランジスターＭＰ１、ＭＰ２およびＭＰ３は、各々のサブストレート（あるいはＮウェル）に高電位電源電圧ＶＤＤが与えられ、各々のソースに定電圧Ｖｒｅｇが与えられる。Ｎチャネル電界効果トランジスターＭＮ１、ＭＮ２およびＭＮ３は、各々のサブストレート（あるいはＰウェル）と各々のソースに低電位電源電圧（あるいは接地電圧）ＶＳＳが与えられる。
インバーターＩＮＶ１において、Ｐチャネル電界効果トランジスターＭＰ１のゲートとＮチャネルトランジスターＭＮ１のゲートはノードＮＢ３において共通接続されており、このノードＮＢ３がインバーターＩＮＶ１の入力端子となっている。また、インバーターＩＮＶ１では、Ｐチャネル電界効果トランジスターＭＰ１のドレインとＮチャネルトランジスターＭＮ１のドレインはノードＮＡ１において共通接続されており、このノードＮＡ１がインバーターＩＮＶ１の出力端子となっている。他のインバーターＩＮＶ２およびＩＮＶ３も同様であり、ノードＮＢ１がインバーターＩＮＶ２の入力端子、ノードＮＡ２がインバーターＩＮＶ２の出力端子、ノードＮＢ２がインバーターＩＮＶ３の入力端子、ノードＮＡ３がインバーターＩＮＶ３の出力端子となっている。
インバーターＩＮＶ１およびＩＮＶ２間、インバーターＩＮＶ２およびＩＮＶ３間、インバーターＩＮＶ３およびＩＮＶ１間には、ＣＲ時定数回路ＴＣ１、ＴＣ２、ＴＣ３が各々介挿されている。ＣＲ時定数回路ＴＣ１は、ノードＮＡ１およびＮＢ１間に介挿された可変抵抗部Ｒｖ１と、ノードＮＢ１と電源電圧ＶＳＳを供給する低電位電源線との間に介挿されたキャパシターＣ１とにより構成されている。他のＣＲ時定数回路も同様であり、ＣＲ時定数回路ＴＣ２は可変抵抗部Ｒｖ２およびキャパシターＣ２により、ＣＲ時定数回路ＴＣ３は可変抵抗部Ｒｖ３およびキャパシターＣ３により構成されている。
本実施形態によるＣＲ発振回路は、可変抵抗部Ｒｖ１〜Ｒｖ３の抵抗値を制御するための手段として、抵抗制御回路１０と、レベルシフター２０および定電圧発生回路３０からなるゲート電圧発生回路４０とを有する。
ここで、抵抗制御回路１０は、可変抵抗部Ｒｖ１〜Ｒｖ３の抵抗値を制御するための選択信号Ｓｉ（ｉ＝１〜Ｎ、Ｎは２以上の整数）を出力する回路である。この選択信号Ｓｉ（ｉ＝１〜Ｎ）は、Ｈレベル＝ＶＤＤ、Ｌレベル＝ＶＳＳのいずれかをとる２値信号である。
レベルシフター２０は、選択信号Ｓｉ（ｉ＝１〜Ｎ）の各々をＨレベル＝Ｖｒｅｇ、Ｌレベル＝ＶＳＳである２値信号にレベルシフトし、かつ、２相の相補型の信号として出力する回路である。可変抵抗部Ｒｖ１〜Ｒｖ３の各々は、選択信号Ｓｉ（ｉ＝１〜Ｎ）に応じて、入力ノードおよび出力ノード間（例えば可変抵抗部Ｒｖ１の場合はノードＮＡ１およびＮＢ１間）に介在させる抵抗値を切り換える。
定電圧発生回路３０は、同回路を構成する電界効果トランジスターの閾値電圧に連動した定電圧Ｖｒｅｇを発生する回路である。この定電圧Ｖｒｅｇが上述したＰチャネル電界効果トランジスターＭＰ１、ＭＰ２およびＭＰ３の各ソースに与えられるとともに、レベルシフター２０に対して電源電圧として与えられる。さらに定電圧Ｖｒｅｇは、可変抵抗部Ｒｖ１〜Ｒｖ３にも与えられる。
図２は可変抵抗部Ｒｖ１およびレベルシフター２０の構成を示すとともに、これらと抵抗制御回路１０および定電圧発生回路３０との関係を示す回路図である。なお、図２には、図１の可変抵抗部Ｒｖ１〜Ｒｖ３のうち可変抵抗部Ｒｖ１の構成のみが示されているが、他の可変抵抗部Ｒｖ２およびＲｖ３も可変抵抗部Ｒｖ１と同様な構成である。
図２に示す例では、可変抵抗部Ｒｖ１は、抵抗素子Ｒ１１、Ｒ１２およびＲ１３と、トランスミッションゲートＴＭ１、ＴＭ２およびＴＭ３とにより構成されている。ここで、抵抗素子Ｒ１１、Ｒ１２およびＲ１３は直列接続されており、抵抗素子Ｒ１３の一端はノードＮＢ１に接続されている。そして、トランスミッションゲートＴＭ１はノードＮＡ１と抵抗素子Ｒ１１の一端との間に介挿され、トランスミッションゲートＴＭ２はノードＮＡ１と抵抗素子Ｒ１１およびＲ１２間の共通ノードとの間に介挿され、トランスミッションゲートＴＭ３はノードＮＡ１と抵抗素子Ｒ１２およびＲ１３間の共通ノードとの間に介挿されている。
従って、トランスミッションゲートＴＭ１のみがＯＮとなった場合にはノードＮＡ１およびＮＢ１間に抵抗素子Ｒ１１、Ｒ１２、Ｒ１３が直列接続された状態となる。また、トランスミッションゲートＴＭ２のみがＯＮとなった場合にはノードＮＡ１およびＮＢ１間に抵抗素子Ｒ１２、Ｒ１３が直列接続された状態となる。また、トランスミッションゲートＴＭ３のみがＯＮとなった場合にはノードＮＡ１およびＮＢ１間に抵抗素子Ｒ３が直列接続された状態となる。
このようにトランスミッションゲートＴＭ１、ＴＭ２、ＴＭ３のうちＯＮにするトランスミッションゲートを切り換えることにより、キャパシターＣ１の充放電経路の抵抗値を切り換えることができる。すなわち、トランスミッションゲートＴＭ１、ＴＭ２、ＴＭ３は、複数の抵抗素子Ｒ１１、Ｒ１２、Ｒ１３の中の任意の抵抗素子をキャパシターＣ１の充放電経路として選択する選択部として機能する。なお、図２では、図面が煩雑になるのを防ぐために、３個の抵抗素子Ｒ１１、Ｒ１２、Ｒ１３と、３個のトランスミッションゲートＴＭ１、ＴＭ２、ＴＭ３からなる可変抵抗部Ｒｖ１を示したが、可変抵抗部Ｒｖ１の抵抗値を高精度に調整することを可能にするために、より多数の抵抗素子およびトランスミッションゲートにより可変抵抗部Ｒｖ１を構成してもよい。
トランスミッションゲートＴＭ１は、Ｐチャネル電界効果トランジスターＭＰ１１およびＮチャネル電界効果トランジスターＭＮ１１により構成されている。ここで、Ｐチャネル電界効果トランジスターＭＰ１１およびＮチャネル電界効果トランジスターＭＮ１１は、各々のソース同士がノードＮＡ１において共通接続されている。また、Ｐチャネル電界効果トランジスターＭＰ１１およびＮチャネル電界効果トランジスターＭＮ１１は、各々のドレイン同士が抵抗素子Ｒ１１の一端において共通接続されている。
トランスミッションゲートＴＭ２は、Ｐチャネル電界効果トランジスターＭＰ１２およびＮチャネル電界効果トランジスターＭＮ１２により構成されている。ここで、Ｐチャネル電界効果トランジスターＭＰ１２およびＮチャネル電界効果トランジスターＭＮ１２は、各々のソース同士がノードＮＡ１において共通接続されている。また、Ｐチャネル電界効果トランジスターＭＰ１２およびＮチャネル電界効果トランジスターＭＮ１２は、各々のドレイン同士が抵抗素子Ｒ１１およびＲ１２間の共通ノードにおいて共通接続されている。
トランスミッションゲートＴＭ３は、Ｐチャネル電界効果トランジスターＭＰ１３およびＮチャネル電界効果トランジスターＭＮ１３により構成されている。ここで、Ｐチャネル電界効果トランジスターＭＰ１３およびＮチャネル電界効果トランジスターＭＮ１３は、各々のソース同士がノードＮＡ１において共通接続されている。また、Ｐチャネル電界効果トランジスターＭＰ１３およびＮチャネル電界効果トランジスターＭＮ１３は、各々のドレイン同士が抵抗素子Ｒ１２およびＲ１３間の共通ノードにおいて共通接続されている。
Ｐチャネル電界効果トランジスターＭＰ１１、ＭＰ１２およびＭＰ１３の各々のサブストレート（あるいはＮウェル）には定電圧発生回路３０が出力する定電圧Ｖｒｅｇが与えられる。Ｎチャネル電界効果トランジスターＭＮ１１、ＭＮ１２およびＭＮ１３の各々のサブストレート（あるいはＰウェル）には低電位電源電圧（あるいは接地電圧）ＶＳＳが与えられる。
図２に示す例では、抵抗制御回路１０は、トランスミッションゲートＴＭ１〜ＴＭ３の各々のＯＮ／ＯＦＦ切り換えを行うための選択信号Ｓ１〜Ｓ３を出力する。図２に示すように、レベルシフター２０は、インバーター２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂを有する。ここで、インバーター２１ｂは選択信号Ｓ１を論理反転してゲート信号Ｓ１ｂとして出力し、インバーター２１ａはゲート信号Ｓ１ｂを論理反転して選択信号Ｓ１ａとして出力する。同様にインバーター２２ａは選択信号Ｓ２と同一論理のゲート信号Ｓ２ａを、インバーター２２ｂは選択信号Ｓ２を論理反転したゲート信号Ｓ２ｂを出力し、インバーター２３ａは選択信号Ｓ３と同一論理のゲート信号Ｓ３ａを、インバーター２３ｂは選択信号Ｓ３を論理反転したゲート信号Ｓ３ｂを出力する。
インバーター２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂには定電圧発生回路３０が出力する定電圧Ｖｒｅｇが電源電圧として与えられる。さらに詳述すると、インバーター２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂの各々は、Ｐチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとにより構成されている。この各インバーターのＰチャネル電界効果トランジスターのソースおよびサブストレートには、定電圧発生回路３０が出力する定電圧Ｖｒｅｇが与えられる。また、各インバーターのＮチャネル電界効果トランジスターのソースおよびサブストレートには、低電位電源電圧ＶＳＳが与えられる。従って、これらのインバーターが出力するゲート信号Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、Ｓ３ｂは、ＶｒｅｇをＨレベルとし、ＶＳＳをＬレベルとする信号となる。そして、ゲート信号Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂは、Ｐチャネル電界効果トランジスターＭＰ１１、ＭＰ１２、ＭＰ１３の各ゲートに与えられ、ゲート信号Ｓ１ａ、Ｓ２ａ、Ｓ３ａは、Ｎチャネル電界効果トランジスターＭＮ１１、ＭＮ１２、ＭＮ１３の各ゲートに与えられる。
図３は定電圧発生回路３０の構成例を示す回路図である。この定電圧発生回路３０は、Ｐチャネル電界効果トランジスター１３４９、１３５０、１３５１、１３５２、１３５３、１３５４と、Ｎチャネル電界効果トランジスター１３５５、１３４６、１３４７、１３４８、１３６３、１３６１、１３６２とにより構成されている。ここで、Ｎチャネル電界効果トランジスター１３５５および１３６１は、負の閾値電圧を有するデプレッション型電界効果トランジスターであり、他のＮチャネル電界効果トランジスター１３４６、１３４７、１３４８、１３６３、１３６２は、正の閾値電圧を有するエンハンスメント型電界効果トランジスターである。
Ｎチャネル電界効果トランジスター１３６３は、ソースおよびサブストレート（あるいはＰウェル）に低電位電源電圧ＶＳＳが与えられ、ゲートにイネーブル信号ＥＮが与えられる。また、Ｐチャネル電界効果トランジスター１３５３は、ソースおよびサブストレート（あるいはＮウェル）に高電位電源電圧ＶＤＤが与えられ、ドレインが定電圧Ｖｒｅｇを出力するノードに接続され、ゲートにイネーブル信号ＥＮが与えられる。
電界効果トランジスターの閾値電圧に連動した定電圧Ｖｒｅｇを出力する動作を定電圧発生回路３０に行わせる場合、イネーブル信号ＥＮはＨレベル（ＶＤＤ）とされる。この場合、Ｎチャネル電界効果トランジスター１３６３はＯＮとなり、Ｎチャネル電界効果トランジスター１３６３のドレインは、低電位電源電圧ＶＳＳと同じ電位になる。また、Ｐチャネル電界効果トランジスター１３５３はＯＦＦとなる。
一方、電界効果トランジスターの閾値電圧に連動した定電圧Ｖｒｅｇを出力する動作を定電圧発生回路３０に行わせない場合、イネーブル信号ＥＮはＬレベル（ＶＳＳ）とされる。この場合、Ｎチャネル電界効果トランジスター１３６３はＯＦＦとなる。また、Ｐチャネル電界効果トランジスター１３５３はＯＮとなり、高電位電源電圧ＶＤＤが電圧Ｖｒｅｇとして定電圧発生回路３０から出力される。
図３に示すように、定電圧発生回路３０は、基準電流発生部３１と、差動増幅部３２と、負帰還部３３とを有する。
基準電流発生部３１において、Ｎチャネル電界効果トランジスター１３５５は、サブストレート（あるいはＰウェル）に低電位電源電圧ＶＳＳが与えられており、ゲートおよびソースがＮチャネル電界効果トランジスター１３６３のドレインに共通接続されている。Ｎチャネル電界効果トランジスター１３５５のドレインには、Ｐチャネル電界効果トランジスター１３４９のドレインおよびゲートが接続されるとともに、Ｐチャネル電界効果トランジスター１３５０のゲートが接続されている。ここで、Ｐチャネル電界効果トランジスター１３４９および１３５０の各々のソースおよびサブストレート（あるいはＮウェル）には高電位電源電圧ＶＤＤが与えられる。そして、Ｐチャネル電界効果トランジスター１３５０のドレインにはＮチャネル電界効果トランジスター１３４６のドレインおよびゲートが接続されている。そして、Ｎチャネル電界効果トランジスター１３４６は、サブストレート（あるいはＰウェル）に低電位電源電圧ＶＳＳが与えられており、ソースがＮチャネル電界効果トランジスター１３６３のドレインに接続されている。
以上の構成において、デプレッション型のＮチャネル電界効果トランジスター１３５５のゲートおよびソース間電圧は０Ｖとなっている。従って、イネーブル信号ＥＮがＨレベルであり、Ｎチャネル電界効果トランジスター１３６３がＯＮである状況では、Ｎチャネル電界効果トランジスター１３５５に同トランジスターの閾値電圧の２乗に比例した飽和電流Ｉｒｅｆが流れ、この電流ＩｒｅｆがＰチャネル電界効果トランジスター１３４９に流れる。ここで、Ｐチャネル電界効果トランジスター１３４９および１３５０はカレントミラーを構成している。従って、Ｎチャネル電界効果トランジスター１３５５の飽和電流Ｉｒｅｆに比例した定電流がＰチャネル電界効果トランジスター１３５０に流れ、同電流がＮチャネル電界効果トランジスター１３４６に流れる。
差動増幅部３２において、Ｎチャネル電界効果トランジスター１３６３のドレインにはＮチャネル電界効果トランジスター１３４７のソースが接続されている。このＮチャネル電界効果トランジスター１３４７のサブストレート（あるいはＰウェル）には低電位電源電圧ＶＳＳが与えられる。そして、Ｎチャネル電界効果トランジスター１３４７は、ゲートがＮチャネル電界効果トランジスター１３４６のゲートおよびドレインの共通接続点に接続されており、Ｎチャネル電界効果トランジスター１３４６とともにカレントミラーを構成している。従って、イネーブル信号ＥＮがＨレベルであり、Ｎチャネル電界効果トランジスター１３６３がＯＮである状況において、Ｎチャネル電界効果トランジスター１３４７は、Ｎチャネル電界効果トランジスター１３５５の飽和電流Ｉｒｅｆに比例した定電流ｋＩｒｅｆを流す定電流源として機能する。
Ｎチャネル電界効果トランジスター１３６１および１３６２のサブストレート（あるいはＮウェル）には低電位電源電圧ＶＳＳが与えられる。このＮチャネル電界効果トランジスター１３６１および１３６２は、差動トランジスターペアを構成しており、その共通ソースがＮチャネル電界効果トランジスター１３４７のドレインに接続されている。一方、Ｎチャネル電界効果トランジスター１３６２のゲートには、負帰還部３３から定電圧Ｖｒｅｇが負帰還される。
Ｐチャネル電界効果トランジスター１３５１および１３５２は、各々のソースおよびサブストレート（あるいはＮウェル）に高電位電源電圧ＶＤＤが与えられており、差動トランジスターペアの負荷をなしている。さらに詳述すると、Ｎチャネル電界効果トランジスター１３６１のドレインはＰチャネル電界効果トランジスター１３５１のドレインに接続されている。また、Ｎチャネル電界効果トランジスター１３６２のドレインは、Ｐチャネル電界効果トランジスター１３５２のドレインとＰチャネル電界効果トランジスター１３５１および１３５２の各ゲートに接続されている。
負帰還部３３において、Ｎチャネル電界効果トランジスター１３４８は、ソースがＮチャネル電界効果トランジスター１３６３のドレインに接続されており、サブストレート（あるいはＰウェル）に低電位電源電圧ＶＳＳが与えられる。そして、Ｎチャネル電界効果トランジスター１３４８は、ゲートがＮチャネル電界効果トランジスター１３４６のゲートおよびドレインの共通接続点に接続されており、Ｎチャネル電界効果トランジスター１３４６とともにカレントミラーを構成している。従って、イネーブル信号ＥＮがＨレベルであり、Ｎチャネル電界効果トランジスター１３６３がＯＮである状況において、Ｎチャネル電界効果トランジスター１３４８は、Ｎチャネル電界効果トランジスター１３５５の飽和電流Ｉｒｅｆに比例した定電流ｈＩｒｅｆを流す定電流源として機能する。
Ｎチャネル電界効果トランジスター１３４８のドレインには、Ｐチャネル電界効果トランジスター１３５４のドレインが接続されている。このＰチャネル電界効果トランジスター１３５４のソースおよびサブストレート（Ｎウェル）には高電位電源電圧ＶＤＤが与えられる。そして、Ｐチャネル電界効果トランジスター１３５４のゲートには、Ｎチャネル電界効果トランジスター１３６１およびＰチャネル電界効果トランジスター１３５１のドレイン同士の接続ノードの信号、すなわち、差動増幅部３２の出力信号が与えられる。なお、Ｐチャネル電界効果トランジスター１３５４のゲートおよびドレイン間には位相補償のためのキャパシター１３６５が介挿されている。そして、Ｎチャネル電界効果トランジスター１３４８とＰチャネル電界効果トランジスター１３５４のドレイン同士の接続ノードが電圧Ｖｒｅｇの出力ノードとなっており、この電圧ＶｒｅｇがＮチャネル電界効果トランジスター１３６２のゲートに負帰還される。
以上が定電圧発生回路３０の構成である。
次に本実施形態の動作について説明する。図４は発振中におけるＣＲ発振回路のノードＮＢ１〜ＮＢ３の波形を例示する波形図である。
インバーターＩＮＶ１〜ＩＮＶ３において、Ｐチャネル電界効果トランジスターＭＰ１〜ＭＰ３は、ソースに電圧Ｖｒｅｇが与えられている。また、Ｎチャネル電界効果トランジスターＭＮ１〜ＭＮ３は、ソースに電圧ＶＳＳが与えられている。
ここで、ノードＮＢ３の電圧が低下し、Ｐチャネル電界効果トランジスターＭＰ１のゲートおよびソース間の電圧が同トランジスターの閾値電圧を越えると、同トランジスターはＯＮとなる。一方、ノードＮＢ３の電圧が低下し、Ｎチャネル電界効果トランジスターＭＮ１のゲートおよびソース間の電圧が同トランジスターの閾値電圧を下回ると、同トランジスターはＯＦＦとなる。この結果、Ｐチャネル電界効果トランジスターＭＰ１および可変抵抗部Ｒｖ１を介してキャパシターＣ１に電荷が充電され、この充電によりノードＮＢ１の充電電圧が上昇する。
ノードＮＢ１の充電電圧が上昇し、インバーターＩＮＶ２のＰチャネル電界効果トランジスターＭＰ２のゲートおよびソース間電圧が同トランジスターの閾値電圧を下回ると、Ｐチャネル電界効果トランジスターＭＰ２がＯＦＦになる。一方、ノードＮＢ１の充電電圧が上昇し、インバーターＩＮＶ２のＮチャネル電界効果トランジスターＭＮ２のゲートおよびソース間電圧が同トランジスターの閾値電圧を上回ると、Ｎチャネル電界効果トランジスターＭＮ２がＯＮになる。この結果、キャパシターＣ２に充電されていた電荷が可変抵抗部Ｒｖ２およびＮチャネル電界効果トランジスターＭＮ２を介して放電され、ノードＮＢ２の充電電圧が低下する。
ノードＮＢ２の充電電圧が低下し、インバーターＩＮＶ３のＰチャネル電界効果トランジスターＭＰ３のゲートおよびソース間電圧が同トランジスターの閾値電圧を上回ると、Ｐチャネル電界効果トランジスターＭＰ３がＯＮになる。一方、ノードＮＢ２の充電電圧が低下し、インバーターＩＮＶ３のＮチャネル電界効果トランジスターＭＮ３のゲートおよびソース間電圧が同トランジスターの閾値電圧を下回ると、Ｎチャネル電界効果トランジスターＭＮ３がＯＦＦになる。この結果、Ｐチャネル電界効果トランジスターＭＰ３および可変抵抗部Ｒｖ３を介してキャパシターＣ３に電荷が充電され、ノードＮＢ３の充電電圧が上昇する。
ノードＮＢ３の電圧が上昇し、Ｐチャネル電界効果トランジスターＭＰ１のゲートおよびソース間の電圧が同トランジスターの閾値電圧を下回ると、同トランジスターはＯＦＦとなる。一方、ノードＮＢ３の電圧が上昇し、Ｎチャネル電界効果トランジスターＭＮ１のゲートおよびソース間の電圧が同トランジスターの閾値電圧を越えると、同トランジスターはＯＮとなる。この結果、キャパシターＣ１に充電された電荷が可変抵抗部Ｒｖ１およびＮチャネル電界効果トランジスターＭＮ１を介して放電され、ノードＮＢ１の充電電圧が低下する。
以下、同様な動作が繰り返され、ＣＲ発振回路が発振する。
このＣＲ発振回路の発振周波数は、ＣＲ時定数回路ＴＣ１〜ＴＣ３の時定数の影響を受けるため、可変抵抗部Ｒｖ１〜Ｒｖ３の抵抗値の影響を受ける。そして、本実施形態では、各可変抵抗部Ｒｖ１〜Ｒｖ３において、キャパシターＣ１〜Ｃ３の充放電経路に使用する抵抗素子を選択するための手段として、トランスミッションゲートＴＭ１〜ＴＭ３を使用している。従って、本実施形態では、トランスミッションゲートＴＭ１〜ＴＭ３のＯＮ抵抗がＣＲ発振回路の発振周波数に影響を与える。
そして、本実施形態では、トランスミッションゲートＴＭ１〜ＴＭ３をＯＮさせるゲート電圧Ｖｒｅｇを定電圧発生回路３０により発生している。この定電圧発生回路３０の動作は次の通りである。
図３に示す定電圧発生回路３０において、電圧Ｖｒｅｇが増加しようとすると、Ｎチャネル電界効果トランジスター１３６２のドレイン電流の増加、Ｎチャネル電界効果トランジスター１３６１および１３６２の共通ソースの電位の上昇が引き起こされ、Ｎチャネル電界効果トランジスター１３６１のドレイン電流が減少しようとする。この結果、Ｐチャネル電界効果トランジスター１３５４のゲートおよびソース間電圧が減少し、電圧Ｖｒｅｇの上昇が抑えられる。逆に、電圧Ｖｒｅｇが減少しようとすると、Ｎチャネル電界効果トランジスター１３６２のドレイン電流の減少、Ｎチャネル電界効果トランジスター１３６１および１３６２の共通ソースの電位の低下が引き起こされ、Ｎチャネル電界効果トランジスター１３６１のドレイン電流が増加しようとする。この結果、Ｐチャネル電界効果トランジスター１３５４のゲートおよびソース間電圧が増加し、電圧Ｖｒｅｇの低下が抑えられる。このような負帰還制御が行われる結果、Ｎチャネル電界効果トランジスター１３６１に流れるドレイン電流とＮチャネル電界効果トランジスター１３６２に流れるドレイン電流が等しい平衡状態に落ち着く。
ここで、Ｎチャネル電界効果トランジスター１３６１および１３６２は、各々の閾値電圧に差があるので、Ｎチャネル電界効果トランジスター１３６１および１３６２からなる差動トランジスターペアは、この閾値電圧の差（両トランジスタの仕事関数差）に起因したオフセット電圧を有する。そして、負帰還部３３が行う負帰還動作により、Ｎチャネル電界効果トランジスター１３６１および１３６２の各ゲートにこのオフセット電圧だけ互いに隔たったゲート電圧が与えられ、Ｎチャネル電界効果トランジスター１３６１および１３６２の各々において、チャネル形成に寄与する電圧と同じになり、Ｎチャネル電界効果トランジスター１３６１および１３６２に流れる各電流が同じになる。この状態において、Ｎチャネル電界効果トランジスター１３６１および１３６２の閾値電圧の差に相当するオフセット電圧が電圧Ｖｒｅｇとして出力される。
図２において、抵抗制御回路１０が例えば選択信号Ｓ１＝Ｈレベル、Ｓ２＝Ｌレベル、Ｓ３＝Ｌレベルを出力したとする。この場合、ゲート信号Ｓ１ａ＝ＶｒｅｇがＮチャネル電界効果トランジスターＭＮ１１に与えられ、ゲート信号Ｓ１ｂ＝ＶＳＳがＰチャネル電界効果トランジスターＭＰ１１に与えられ、トランスミッションゲートＴＭ１がＯＮとなる。また、ゲート信号Ｓ２ａ＝ＶＳＳがＮチャネル電界効果トランジスターＭＮ１２に与えられ、ゲート信号Ｓ２ｂ＝ＶｒｅｇがＰチャネル電界効果トランジスターＭＰ１２に与えられ、トランスミッションゲートＴＭ２がＯＦＦとなる。また、ゲート信号Ｓ３ａ＝ＶＳＳがＮチャネル電界効果トランジスターＭＮ１３に与えられ、ゲート信号Ｓ３ｂ＝ＶｒｅｇがＰチャネル電界効果トランジスターＭＰ１３に与えられ、トランスミッションゲートＴＭ３がＯＦＦとなる。また、Ｎチャネル電界効果トランジスターＭＮ１１、ＭＮ１２、ＭＮ１３のサブストレートにはＶＳＳ＝０Ｖが与えられ、Ｐチャネル電界効果トランジスターＭＰ１１、ＭＰ１２、ＭＰ１３のサブストレートには、定電圧発生回路３０が発生する定電圧Ｖｒｅｇが与えられる。
ここで、ＯＮとなるトランスミッションゲートＴＭ１に着目すると、Ｎチャネル電界効果トランジスターＭＮ１１のゲートおよびサブストレート間電圧はＶｒｅｇとなり、Ｐチャネル電界効果トランジスターＭＰ１１のゲートおよびサブストレート間電圧は−Ｖｒｅｇとなり、両電圧は電界効果トランジスターの閾値電圧Ｖｔｈ＝ＶＴＮまたはＶＴＰに連動する。従って、ＣＲ発振回路の周囲温度の変化により、トランスミッションゲートＴＭ１を構成する各電界効果トランジスターの閾値電圧が変化したとしても、それに合わせて各電界効果トランジスターのゲートおよびサブストレート間電圧が変化するため、トランスミッションゲートＴＭ１はほぼ同じＯＮ抵抗ＲＯＮを維持する。このように本実施形態における抵抗制御回路１０と、レベルシフター２０および定電圧発生回路３０からなるゲート電圧発生回路２０は、選択部であるトランスミッションゲートＴＭ１〜ＴＭ３のＯＮ／ＯＦＦを制御するとともに、選択部をＯＮさせる場合に当該選択部の抵抗値の温度特性が一定になるように選択部を制御する制御手段として機能する。
図５（ａ）〜（ｄ）は従来技術との対比において本実施形態の効果を説明する図である。従来技術の下では、ＯＮさせるトランスミッションゲートの電界効果トランジスターのゲートおよびサブストレート間に電圧ＶＤＤまたは−ＶＤＤを与えていた。そして、電源電圧ＶＤＤは周囲温度によらず常に一定値に維持されていた。しかし、周囲温度が上昇すると、図５（ａ）に示すように、トランスミッションゲートを構成する電界効果トランジスターの閾値電圧Ｖｔｈが低下する。このため、図５（ｂ）に示すように、周囲温度が上昇すると、トランスミッションゲートのＯＮ抵抗ＲＯＮが低下し、ＣＲ発振回路の発振周波数が上昇する問題があった。
これに対し、本実施形態では、ＯＮさせるトランスミッションゲートの電界効果トランジスターのゲートおよびサブストレート間に電圧Ｖｒｅｇまたは−Ｖｒｅｇを与える。この電圧Ｖｒｅｇは、図５（ｃ）に示すように、周囲温度の上昇によりトランスミッションゲートを構成する電界効果トランジスターの閾値電圧Ｖｔｈが低下すると、この閾値電圧Ｖｔｈと連動して低下する。このため、図５（ｄ）に示すように、周囲温度が上昇したとしても、トランスミッションゲートを構成する各電界効果トランジスターのチャネル形成に寄与する電圧が一定に保たれ、トランスミッションゲートのＯＮ抵抗ＲＯＮが一定に保たれる。従って、本実施形態によれば、ＣＲ発振回路の発振周波数の周囲温度に対する依存性を抑制することができるという効果が得られる。また、本実施形態では、インバーターＩＮＶ１〜ＩＮＶ３のＰチャネル電界効果トランジスターＭＰ１〜ＭＰ３のソースに電圧Ｖｒｅｇを与える。従って、例えば周囲温度の上昇によりＰチャネル電界効果トランジスターＭＰ１〜ＭＰ３の閾値電圧が低下した場合にそれと連動して各Ｐチャネル電界効果トランジスターＭＰ１〜ＭＰ３のソース電圧も低下する。従って、周囲温度の変化に起因したインバーターＩＮＶ１〜ＩＮＶ３のＰチャネル電界効果トランジスターＭＰ１〜ＭＰ３のＯＮ抵抗の変動を抑制することができ、この点においてもＣＲ発振回路の発振周波数の周囲温度依存性を抑制することができる。
また、本実施形態では、ＣＲ時定数回路ＴＣ１〜ＴＣ３において、インバーターＩＮＶ１〜ＩＮＶ３の出力ノード側にトランスミッションゲートＴＭ１〜ＴＭ３を配置し、キャパシターＣ１〜Ｃ３側に抵抗素子Ｒ１１〜Ｒ１３を配置している。このため、本実施形態では、トランスミッションゲートＴＭ１〜ＴＭ３のスイッチング速度の変動を抑制することができる。
仮に図６に示すように、インバーターＩＮＶ１〜ＩＮＶ３の出力ノード側（図示の例ではノードＮＡ１側）に抵抗素子Ｒ１１等を配置し、キャパシターＣ１〜Ｃ３側（図示の例ではノードＮＢ１側）にトランスミッションゲートＴＭ１等を配置した場合、抵抗素子Ｒ１１等の製造ばらつきによってトランスミッションゲートＴＭ１等のソース端子（図示の例ではトランスミッションゲートＴＭ１と抵抗素子Ｒ１１との接続点）の電位が確定する時間がばらつく。この結果、トランシミッションゲートＴＭ１〜ＴＭ３のスイッチング速度がばらつき、ＣＲ発振回路の発振周波数が変動する問題が発生する。
これに対し、本実施形態では、インバーターＩＮＶ１〜ＩＮＶ３の出力ノード側にトランスミッションゲートＴＭ１〜ＴＭ３を配置し、キャパシターＣ１〜Ｃ３側に抵抗素子Ｒ１１〜Ｒ１３を配置しているため、抵抗素子Ｒ１１〜Ｒ１３の製造ばらつきに起因したトランスミッションゲートＴＭ１〜ＴＭ３のスイッチング速度の変動が発生しない。
以上、この発明の一実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
（１）上記実施形態では、インバーターＩＮＶ１〜ＩＮＶ３のＰチャネルトランジスターＭＰ１〜ＭＰ３の各サブストレートに高電位電源電圧ＶＤＤを与え、各ソースに定電圧Ｖｒｅｇを与えた。
この構成では、高電位電源電圧ＶＤＤと定電圧Ｖｒｅｇとの電圧差が大きくなると、バックゲート効果により、ＰチャネルトランジスターＭＰ１〜ＭＰ３の閾値電圧が増加する。この場合、インバーターＩＮＶ１〜ＩＮＶ３の応答速度と出力インピーダンスが劣化することにより、トランスミッションゲートＴＭ１〜ＴＭ３の抵抗成分が変動する。従って、周囲温度の変化をも考慮すると、トランスミッションゲートＴＭ１〜ＴＭ３では、周囲温度の変化に起因した電界効果トランジスターの閾値電圧の変化に加えて、バックゲート効果に起因した閾値電圧の変化が加わり、ＣＲ発振回路の発振周波数が所望の発振周波数からずれる問題が発生し得る。
そこで、この態様では、閾値電圧の変動を抑制するためにインバーターＩＮＶ１〜ＩＮＶ３のＰチャネル電界効果トランジスターＭＰ１〜ＭＰ３のサブストレートに定電圧Ｖｒｅｇを与える。このような構成とすることで、インバーターＩＮＶ１〜ＩＮＶ３のＰチャネルトランジスターＭＰ１〜ＭＰ３では、バックゲート効果による閾値電圧の増加がなくなり、温度変化に対するトランスミッションゲートＴＭ１〜ＴＭ３の抵抗成分の変動を抑制することができる。
（２）上記実施形態では、信号を巡回させるループを構成するスイッチングゲートとして、インバーターを用いたが、かかるスイッチングゲートとして、ＮＡＮＤゲートやＮＯＲゲート等、インバーター以外のスイッチングゲートを用いてもよい。
（３）上記実施形態では、３段のインバーターにより信号を巡回させるループを構成したが、このループを構成するインバーターの段数は任意である。
（４）上記実施形態では、インバーターＩＮＶ１およびＩＮＶ２間、インバーターＩＮＶ２およびＩＮＶ３間、インバーターＩＮＶ３およびＩＮＶ１間という具合に、前後する２個のインバーターの各間にＣＲ時定数回路を設けた。しかし、そのようにする代わりに、例えばインバーターＩＮＶ１およびＩＮＶ２間のみにＣＲ時定数回路を設ける等、一部の前後する２個のインバーターの間のみにＣＲ時定数回路を設けてもよい。
（５）上記実施形態における定電圧発生回路（図３）では、Ｎチャネル電界効果トランジスター１３６１のゲートを低電位電源電圧ＶＳＳに固定した。しかし、そのようにする代わりに、高電位電源電圧ＶＤＤおよび低電位電源電圧ＶＳＳ間の電圧を例えば複数の抵抗素子からなる分圧回路により分圧し、この分圧回路の出力電圧をＮチャネル電界効果トランジスター１３６１のゲートに与えてもよい。また、この態様において、分圧回路を可変抵抗により構成し、この可変抵抗により分圧比を変化させ、Ｎチャネル電界効果トランジスター１３６１のゲートに与える電圧を調整するようにしてもよい。
（６）上記実施形態（図１および図２参照）におけるＣＲ発振回路では、正電源を利用し、低電位電源電圧を接地電圧とした。しかし、図７に示すように、負の低電位電源電圧ＶＬＬを発生する負電源を利用し、高電位電源電圧ＶＳＳを接地電圧とするＣＲ発振回路を構成してもよい。この図７に示すＣＲ発振回路において、スイッチングゲートであるインバーターＩＮＶ１〜ＩＮＶ３のＰチャネル電界効果トランジスターＭＰ１〜ＭＰ３のソースおよびサブストレートには高電位電源電圧ＶＳＳが与えられ、Ｎチャネル電界効果トランジスターＭＮ１〜ＭＮ３のサブストレートには低電位電源電圧ＶＬＬが与えられる。また、ＣＲ時定数回路ＴＣ１〜ＴＣ３のキャパシターＣ１〜Ｃ３は、ノードＮＢ１〜ＮＢ３と、低電位電源電圧ＶＬＬを供給する低電位電源線との間に各々介挿されている。
抵抗制御回路１０は、可変抵抗部Ｒｖ１〜Ｒｖ３の抵抗値を制御するための選択信号Ｓｉ（ｉ＝１〜Ｎ、Ｎは２以上の整数）を出力する回路である。この選択信号Ｓｉ（ｉ＝１〜Ｎ）は、Ｈレベル＝ＶＳＳ、Ｌレベル＝ＶＬＬのいずれかをとる２値信号である。
レベルシフター２０は、選択信号Ｓｉ（ｉ＝１〜Ｎ）の各々をＨレベル＝ＶＳＳ、Ｌレベル＝Ｖｒｅｇである２値信号にレベルシフトし、かつ、２相の相補型の信号として出力する回路である。
定電圧発生回路３０は、同回路を構成する電界効果トランジスターの閾値電圧に連動した定電圧Ｖｒｅｇ（この場合、負の定電圧）を発生する回路である。この定電圧Ｖｒｅｇが図７のＮチャネル電界効果トランジスターＭＮ１、ＭＮ２およびＭＮ３の各ソースに与えられるとともに、レベルシフター２０に対して低電位電源電圧として与えられる。さらに定電圧Ｖｒｅｇは、可変抵抗部Ｒｖ１〜Ｒｖ３にも与えられる。
図８は可変抵抗部Ｒｖ１およびレベルシフター２０の構成を示すとともに、これらと抵抗制御回路１０および定電圧発生回路３０との関係を示す回路図である。前掲図２と同様、レベルシフター２０は、２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂにより構成されている。ただし、これらのインバーターには、高電位電源電圧として電源電圧ＶＳＳが与えられ、低電位電源電圧として定電圧発生回路３０が出力する負の定電圧Ｖｒｅｇが与えられる。さらに詳述すると、インバーター２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂの各々のＰチャネル電界効果トランジスターのソースおよびサブストレートには、高電位電源電圧ＶＳＳが与えられる。また、インバーター２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂの各々のＮチャネル電界効果トランジスターのソースおよびサブストレートには、定電圧発生回路３０が出力する負の定電圧Ｖｒｅｇが与えられる。従って、これらのインバーターが出力するゲート信号Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、Ｓ３ｂは、ＶＳＳをＨレベルとし、ＶｒｅｇをＬレベルとする信号となる。なお、図８には、図１の可変抵抗部Ｒｖ１〜Ｒｖ３のうち可変抵抗部Ｒｖ１の構成のみが示されているが、他の可変抵抗部Ｒｖ２およびＲｖ３も可変抵抗部Ｒｖ１と同様な構成である。
図８に示すように、可変抵抗部Ｒｖ１の構成は、以下の点を除き、上記実施形態（図２）と同様である。まず、Ｐチャネル電界効果トランジスターＭＰ１１、ＭＰ１２およびＭＰ１３の各々のサブストレート（あるいはＮウェル）には高電位電源電圧（あるいは接地電圧）ＶＳＳが与えられる。また、Ｎチャネル電界効果トランジスターＭＮ１１、ＭＮ１２およびＭＮ１３の各々のサブストレート（あるいはＰウェル）には定電圧発生回路３０が出力する負の定電圧Ｖｒｅｇが与えられる。
以上が図７および図８に示す実施形態の構成である。
この実施形態においても、ＯＮさせるトランスミッションゲートの電界効果トランジスターのゲートおよびサブストレート間に電圧Ｖｒｅｇまたは−Ｖｒｅｇが与えられる。この電圧Ｖｒｅｇは、周囲温度の上昇によりトランスミッションゲートを構成する電界効果トランジスターの閾値電圧Ｖｔｈが低下すると、この閾値電圧Ｖｔｈと連動して負の定電圧Ｖｒｅｇの絶対値が減少する。このため、周囲温度が上昇したとしても、トランスミッションゲートを構成する各電界効果トランジスターのチャネル形成に寄与する電圧が一定に保たれ、トランスミッションゲートのＯＮ抵抗ＲＯＮが一定に保たれる。従って、ＣＲ発振回路の発振周波数の周囲温度に対する依存性を抑制することができるという効果が得られる。また、インバーターＩＮＶ１〜ＩＮＶ３のＮチャネル電界効果トランジスターＭＮ１〜ＭＮ３のソースに電圧Ｖｒｅｇが与えられる。従って、例えば周囲温度の上昇によりＮチャネル電界効果トランジスターＭＮ１〜ＭＮ３の閾値電圧が低下した場合にそれと連動して負の定電圧Ｖｒｅｇの絶対値が減少し、各Ｎチャネル電界効果トランジスターＭＮ１〜ＭＮ３のソース電圧が上昇する。従って、周囲温度の変化に起因したインバーターＩＮＶ１〜ＩＮＶ３のＮチャネル電界効果トランジスターＭＮ１〜ＭＮ３のＯＮ抵抗の変動を抑制することができ、この点においてもＣＲ発振回路の発振周波数の周囲温度依存性を抑制することができる。
（７）図７および図８に示す態様において、バックゲート効果による閾値電圧の増加を防止するため、スイッチングゲートであるインバーターＩＮＶ１〜ＩＮＶ３のＮチャネル電界効果トランジスターＭＮ１〜ＭＮ３のソースおよびサブストレートに定電圧発生回路３０から定電圧Ｖｒｅｇを供給するようにしてもよい。
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，２１a，２１b，２２a，２２b，２３a，２３b……インバーター、ＴＣ１，ＴＣ２，ＴＣ３……ＣＲ時定数回路、Ｃ１，Ｃ２，Ｃ３，１３６５……キャパシター、Ｒｖ１，Ｒｖ２，Ｒｖ３……可変抵抗部、ＭＰ１，ＭＰ２，ＭＰ３，ＭＰ１１，ＭＰ１２，ＭＰ１３，１３４９，１３５０，１３５１，１３５２，１３５３，１３５４……Ｐチャネル電界効果トランジスター、ＭＮ１，ＭＮ２，ＭＮ３，ＭＮ１１，ＭＮ１２，ＭＮ１３，１３５５，１３４６，１３６１，１３６２，１３４７，１３４８，１３６３……Ｎチャネル電界効果トランジスター、ＴＭ１，ＴＭ２，ＴＭ３……トランスミッションゲート、１０……抵抗制御回路、２０……レベルシフター、３０……定電圧発生回路、４０……ゲート電圧発生回路。

Claims (10)

  1. 信号を巡回させるループを構成する少なくとも１個のスイッチングゲートと、
    前記ループ内に介挿され、前記信号を遅延させる回路であって、キャパシターと、複数の抵抗素子と、前記複数の抵抗素子の中の任意の抵抗素子を前記キャパシターの充放電経路として選択する選択部とを有するＣＲ時定数回路と、
    前記選択部のＯＮ／ＯＦＦを制御するとともに、前記選択部をＯＮさせる場合に当該選択部の抵抗値の温度特性が一定になるように前記選択部を制御する制御手段と
    を具備することを特徴とするＣＲ発振回路。
  2. 前記選択部は、トランスミッションゲートからなり、
    前記制御手段は、前記トランスミッションゲートのＯＮ／ＯＦＦを制御するゲート電圧を出力し、前記トランスミッションゲートをＯＮさせるゲート電圧として、電界効果トラジスターの閾値電圧と連動する定電圧を出力するゲート電圧発生手段を有することを特徴とする請求項１に記載のＣＲ発振回路。
  3. 前記ＣＲ時定数回路におけるトランスミッションゲートを前記スイッチングゲートの出力ノード側に配置し、前記抵抗素子を前記キャパシター側に配置したことを特徴とする請求項２に記載のＣＲ発振回路。
  4. 前記トランスミッションゲートは、Ｐチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとからなり、前記ゲート電圧発生手段が出力する定電圧を当該Ｐチャネル電界効果トランジスターのサブストレート、または当該Ｎチャネル電界効果トランジスターのサブストレートに供給するようにしたことを特徴とする請求項２または３に記載のＣＲ発振回路。
  5. 前記スイッチングゲートは、Ｐチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとからなり、前記ゲート電圧発生手段が出力する定電圧を前記スイッチングゲートのＰチャネル電界効果トランジスターのソースまたはＮチャネル電界効果トランジスターのソースに供給するようにしたことを特徴とする請求項２または３に記載のＣＲ発振回路。
  6. 前記スイッチングゲートは、Ｐチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとからなり、前記ゲート電圧発生手段が出力する定電圧を前記スイッチングゲートのＰチャネル電界効果トランジスターのソースおよびサブストレート、または前記スイッチングゲートのＮチャネル電界効果トランジスターのソースおよびサブストレートに供給するようにしたことを特徴とする請求項２または３に記載のＣＲ発振回路。
  7. 前記制御手段は、
    前記トランスミッションゲートのＯＮ／ＯＦＦを指定する選択信号を出力する抵抗制御回路をさらに備え、
    前記ゲート電圧発生手段は、
    前記定電圧を出力する定電圧発生回路と、
    前記定電圧が供給され、前記選択信号のレベルをシフトして前記ゲート電圧を出力するレベルシフターとを備える、
    ことを特徴とする請求項２または３に記載のＣＲ発振回路。
  8. 前記レベルシフターは、インバーターを含むことを特徴とする請求項７に記載のＣＲ発振回路。
  9. 前記インバーターは、Ｐチャネル電界効果トランジスターとＮチャネル電界効果トランジスターとからなり、前記定電圧発生回路が出力する定電圧を前記インバーターのＰチャネル電界効果トランジスターのソースおよびサブストレート、または前記スイッチングゲートのＮチャネル電界効果トランジスターのソースおよびサブストレートに供給するようにしたことを特徴とする請求項８に記載のＣＲ発振回路。
  10. 前記ゲート電圧発生手段は、閾値電圧に差のある２個の電界効果トランジスターからなる差動トランジスターペアを含み、前記閾値電圧の差に起因したオフセット電圧を前記定電圧として出力する定電圧発生回路を含むことを特徴とする請求項２〜９のいずれか１の請求項に記載のＣＲ発振回路。
JP2015081258A 2015-04-10 2015-04-10 Ｃｒ発振回路 Active JP6550878B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015081258A JP6550878B2 (ja) 2015-04-10 2015-04-10 Ｃｒ発振回路
US15/059,977 US9716501B2 (en) 2015-04-10 2016-03-03 CR oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015081258A JP6550878B2 (ja) 2015-04-10 2015-04-10 Ｃｒ発振回路

Publications (3)

Publication Number Publication Date
JP2016201703A true JP2016201703A (ja) 2016-12-01
JP2016201703A5 JP2016201703A5 (ja) 2018-04-26
JP6550878B2 JP6550878B2 (ja) 2019-07-31

Family

ID=57112874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015081258A Active JP6550878B2 (ja) 2015-04-10 2015-04-10 Ｃｒ発振回路

Country Status (2)

Country Link
US (1) US9716501B2 (ja)
JP (1) JP6550878B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105182A1 (ja) * 2018-11-22 2020-05-28 株式会社ソシオネクスト 電圧制御発振器およびそれを用いたｐｌｌ回路
CN112349320A (zh) * 2019-08-06 2021-02-09 长鑫存储技术有限公司 字线驱动电路及存储单元

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102866A (ja) * 1999-09-30 2001-04-13 Denso Corp Ｃｒ発振回路
JP2002033644A (ja) * 2000-05-23 2002-01-31 Samsung Electronics Co Ltd マイクロパワーｒｃ発振器
JP2005176363A (ja) * 2003-12-08 2005-06-30 Hynix Semiconductor Inc 可変駆動電圧により動作するオシレータ
US20110175684A1 (en) * 2010-01-19 2011-07-21 Elite Semiconductor Memory Technology Inc. Temperature-compensated ring oscillator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104639A (ja) 1992-09-17 1994-04-15 Seiko Instr Inc Ｃｒ発振回路
JP2005167927A (ja) 2003-12-05 2005-06-23 Seiko Instruments Inc Ｃｒ発振回路
JP4985035B2 (ja) 2007-03-30 2012-07-25 富士通セミコンダクター株式会社 発振回路
JP4973579B2 (ja) 2008-03-31 2012-07-11 富士通セミコンダクター株式会社 Ｃｒ発振回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102866A (ja) * 1999-09-30 2001-04-13 Denso Corp Ｃｒ発振回路
JP2002033644A (ja) * 2000-05-23 2002-01-31 Samsung Electronics Co Ltd マイクロパワーｒｃ発振器
JP2005176363A (ja) * 2003-12-08 2005-06-30 Hynix Semiconductor Inc 可変駆動電圧により動作するオシレータ
US20110175684A1 (en) * 2010-01-19 2011-07-21 Elite Semiconductor Memory Technology Inc. Temperature-compensated ring oscillator

Also Published As

Publication number Publication date
JP6550878B2 (ja) 2019-07-31
US20160301398A1 (en) 2016-10-13
US9716501B2 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
US9325323B2 (en) CMOS oscillator having stable frequency with process, temperature, and voltage variation
US5594361A (en) Logic gate with controllable hysteresis and high frequency voltage controlled oscillator
KR100657829B1 (ko) 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로
US5726588A (en) Differential-to-CMOS level converter having cross-over voltage adjustment
JP4878243B2 (ja) 定電流回路
WO2008131545A1 (en) A buffer comprising a voltage level shifting circuit
EP3487071A1 (en) Hysteresis comparator
KR20070021560A (ko) 스윙 리미터
JP2007043661A (ja) 遅延回路
KR102483031B1 (ko) 전류 생성 회로
JP6550878B2 (ja) Ｃｒ発振回路
US20170117888A1 (en) Voltage comparison circuit
US9660651B2 (en) Level shift circuit
US6084456A (en) Schmidt trigger circuit
KR100688533B1 (ko) 공정산포,전압 및 온도에 덜민감한 저항-커패시터 발진회로
JP2016054400A (ja) 水晶発振回路及び電子時計
US8362844B2 (en) Delay circuit and voltage controlled oscillation circuit
JP5120154B2 (ja) 信号形成回路
KR20190142227A (ko) 콤퍼레이터 및 발진 회로
JP2014075763A (ja) 温度周波数変換回路及び温度補償型発振回路
JP5377421B2 (ja) 半導体集積回路
US5969577A (en) Voltage controlled oscillator less sensitive to fluctuation of threshold of component transistors
US6507229B1 (en) Voltage controlled delay circuit
KR100587064B1 (ko) 가변 구동 전압을 갖는 오실레이타
CN109213262B (zh) 偏移补偿电路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190617

R150 Certificate of patent or registration of utility model

Ref document number: 6550878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150