JP2016197743A - 薄膜トランジスタ及びその製造方法、並びにスパッタリングターゲット材 - Google Patents

薄膜トランジスタ及びその製造方法、並びにスパッタリングターゲット材 Download PDF

Info

Publication number
JP2016197743A
JP2016197743A JP2016135684A JP2016135684A JP2016197743A JP 2016197743 A JP2016197743 A JP 2016197743A JP 2016135684 A JP2016135684 A JP 2016135684A JP 2016135684 A JP2016135684 A JP 2016135684A JP 2016197743 A JP2016197743 A JP 2016197743A
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
alloy
oxide
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016135684A
Other languages
English (en)
Other versions
JP6335226B2 (ja
Inventor
春彦 浅沼
Haruhiko Asanuma
春彦 浅沼
楠　敏明
Toshiaki Kusunoki
敏明 楠
外木　達也
Tatsuya Tonoki
達也 外木
憲之 辰巳
Noriyuki Tatsumi
憲之 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Copper Products Co Ltd
Original Assignee
SH Copper Products Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Copper Products Co Ltd filed Critical SH Copper Products Co Ltd
Publication of JP2016197743A publication Critical patent/JP2016197743A/ja
Application granted granted Critical
Publication of JP6335226B2 publication Critical patent/JP6335226B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

【課題】薄膜トランジスタ（ＴＦＴ）の配線にＣｕ合金を用いシリコン半導体層へ酸化処理を行うとＴＦＴの移動度の低下が生じ、また、酸化物半導体層にＣｕ合金を接触させ加熱すると、サブスレショルド係数の増加や閾値電圧の負シフトが発生しＴＦＴがノーマリーオン動作となる。
【解決手段】基板１上に、ゲート絶縁膜５、Ｓｉ系半導体層８、Ｃｕ合金９層を有するソース／ドレイン電極１１／１２、ソース電極及びドレイン電極とＳｉ系半導体層との界面に形成される酸化物膜７ａ、を備える。Ｃｕ合金層は、Ｃｕと少なくとも１種類の添加元素とを含み、酸化物膜中の酸素の原子濃度の深さのピーク値は４０原子％以上６６原子％以下であって、且つ、酸素の原子濃度のピーク値からの若しくはソース電極及びドレイン電極とＳｉ系半導体層の界面からの酸素の分布が１０原子％となる距離を酸化物膜の膜厚とした際、酸化物膜の膜厚は１．８ｎｍ以下である。
【選択図】図８

Description

本発明は、薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを用いたアクティブマトリクス型の表示装置、スパッタリングターゲット材に関する。
近年、薄膜トランジスタ（TFT: Thin Film Transistor）を画素回路に用いたアクティブマトリクス型表示装置において、その大型化、画素の高精細化、フレーム周波数の倍増による動画性能の向上、さらに民生用３Ｄ表示装置の画質向上などが要求されている。一方、表示装置の価格は予想を上回るペースで下落を続けており、エネルギー資源やレアメタル等の価格の高騰など製造コストを押し上げる要因も増大しつつある。従って、更なる製造コスト低減のための技術を開発することが急務となっている。
上述の要求を満足するために、例えば液晶表示装置（LCD：Liquid Crystal Displays）では、ＴＦＴの半導体層を、アモルファスシリコン膜から微結晶シリコンや多結晶シリコンまたは酸化物半導体に替えること、また、その配線材料を、アルミニウム（Ａｌ）またはＡｌ合金から銅（Ｃｕ）に替える試みがある。微結晶シリコンや多結晶シリコンまたは酸化物半導体は、アモルファスシリコンと比較して高いキャリア移動度を有するため、駆動電圧を大幅に低減することができ、画素の高精細化、消費電力の削減が可能であり、更には表示装置の周辺部にドライバ回路を形成することが可能となる。
Ｃｕ配線はＡｌ配線よりも電気抵抗が低いため、配線を伝わる電気信号が遅れる伝播遅延現象を抑制することができ、表示装置の更なる大型化やフレーム周波数の増加による動画質の向上が可能になる。また、Ａｌ配線は、ヒロックの発生抑制と透明導電膜との電気的接続を確保するために、Ａｌ膜の上下を高価なモリブデン（Ｍｏ）で挟んだＭｏ／Ａｌ／Ｍｏの積層膜構造とするのが一般的であるが、Ｃｕは透明導電膜との直接接続が可能であるために、省モリブデン化を図ることが可能である。従って、製造コストを低減することができる。
また、有機ＥＬ表示装置の大型化と画質向上のためには、高移動度の半導体層を適用することに加え、Ａｌ配線よりも低抵抗な配線材料が求められる。有機EL表示装置の画素回路に設けられる駆動トランジスタは、飽和領域を用いて有機EL層に流れる電流を制御し、その輝度を調整するが、表示装置の大型化に伴い配線抵抗による電圧降下の影響が無視できなくなると、想定された電圧が駆動トランジスタに供給されず飽和領域での駆動が不可能になり、その結果、輝度むらの原因となる。そこで、表示品位向上のためＣｕ配線の適用が検討されている。
しかしながら、Ｃｕ配線をＴＦＴに適用する際には、以下の問題が存在する。Ｃｕはガラス基板や半導体層との密着性が悪い。更に、Ｃｕが半導体層と接する場合、配線形成後の製造工程で加わる熱により、半導体層内部にＣｕが拡散しＴＦＴ特性を劣化させ、表示品位を下げる。このような密着性および拡散バリア性問題の対処として、下地膜とＣｕ膜との間にＭｏやＭｏ合金を形成する方法がある。しかしながら、前述のようにＭｏは高価であり、また、電気化学的性質の異なる金属の積層構造はエッチングを困難にするため、製造コストが増大する。
そこで、熱工程を利用して、自己の添加元素を界面に析出させ、密着性および拡散バリア性に優れた添加元素酸化物膜を形成させるＣｕ合金を採用する方法が提案されている。ここで熱工程は、ＣＶＤ（Chemical Vapor Deposition）工程や液晶表示装置での配向膜焼成工程、酸化物半導体膜のキュアの為のアニール処理など、配線形成後に薄膜トランジスタ基板が経験する温度を想定している。添加元素酸化物膜の自己形成には、Ｃｕ合金とそれに接する膜の界面に必要十分な酸素原子が予め存在する必要がある。
下記特許文献１ではＣｕＭｎ合金を推奨し、ＴＦＴのソース・ドレイン（ＳＤ: Source Drain）電極にＣｕ合金を適用する方法として、例えば、Ｃｕ合金の成膜前に酸素プラズマ処理を行い、シリコン膜上層を改質させ一時的に酸化シリコン層ＳｉＯｘを形成し、添加元素酸化物膜の形成に必要な酸素を付与する方法を提案している。
また、下記特許文献２では、Ｃｕ合金を酸化物半導体へ適用する方法を開示している。酸化物半導体膜は、添加元素酸化物膜の自己形成に必要な酸素を予め含有している。
特開２００８−２８２８８７号公報 特開２０１１−９１３６４号公報
しかしながら、特許文献１のように、配線にＣｕ合金を用いる場合、シリコン膜からなる半導体層へ酸素プラズマによる酸化処理を行うと、酸素プラズマ処理に起因するダメージがシリコン膜からなる半導体層に導入され、ＴＦＴの移動度の低下が生じる等の問題がある。
また、特許文献２のように、配線にＣｕ合金を用いる場合、酸化物半導体膜からなる半導体層にＣｕ合金を接触させ加熱すると、サブスレショルド係数の増加や閾値電圧の負方向へのシフトが発生し、ＴＦＴがノーマリーオン動作となるなどの問題がある。
本発明は、配線にＣｕ合金を用いるＴＦＴの電気特性値の低下を抑制することを目的とする。
本発明の一観点によれば、基板上に、基板側から順番に、ゲート絶縁膜と、Ｓｉ系半導体層と、Ｃｕ合金層を有するソース／ドレイン電極と、前記ソース電極及びドレイン電極と前記Ｓｉ系半導体層との界面に形成される酸化物膜と、を備えた薄膜トランジスタであって、前記Ｃｕ合金層は、Ｃｕと少なくとも１種類の添加元素とを含み、前記酸化物膜中の酸素の原子濃度の深さ分布が、ピーク値は４０原子％以上６６原子％以下であって、且つ、前記酸素の原子濃度のピーク値からの若しくは前記ソース電極及びドレイン電極と前記Ｓｉ系半導体層の界面からの酸素の分布が１０原子％となる距離を前記酸化物膜の膜厚と定義した際、前記酸化物膜の膜厚は１．８ｎｍ以下であることを特徴とする薄膜トランジスタが提供される。
ここで、前記Ｓｉ系半導体層と、前記Ｃｕ合金層を有するソース／ドレイン電極殿界面に形成される前記酸化物膜は、密着性及び拡散バリア性に優れ、かつ、低電気抵抗な酸化物膜酸化シリコン膜により形成されている自己形成膜である。この際、ゲート絶縁膜直上の極薄酸化膜でも同様に密着性及び拡散バリア性に優れる酸化物膜を自己形成するため、ソース電極及びドレイン電極の膜剥がれは起きにくい。また、Ｓｉ半導体層へＣｕ原子の拡散が抑制されていること、ソース電極及びドレイン電極とＳｉ半導体層との界面付近に寄生抵抗としてはたらく酸化シリコン膜がないことが示唆される（移動度の低下、即ちオン電流の低下が観察されない）。
また、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が１５原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．６ｎｍ以下であり、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が２０原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．４ｎｍ以下であり、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が２５原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．２ｎｍ以下、であるようにすると良い。
また、前記ソース電極及びドレイン電極と前記Ｓｉ系半導体層の界面で、前記ソース電極及びドレイン電極の構成材料が前記Ｓｉ系半導体層へ拡散している箇所の線密度が、距離４８０ｎｍ当たり平均７個以下であることが好ましい。
換言すれば、前記ソース電極及びドレイン電極の構成材料が前記Ｓｉ半導体層へ拡散している箇所の面密度７×７個/４８０×４８０ｎｍ２以下（２１２．６個／μｍ２以下）であれば、密着性が確保できることがわかる。
本発明の他の観点によれば、基板上に、基板側から順番に、ゲート絶縁膜と、Ｓｉ系半導体層と、Ｃｕと少なくとも１種類の添加元素とを含むＣｕ合金層を有するソース／ドレイン電極と、前記ソース電極及びドレイン電極と前記Ｓｉ系半導体層との界面に形成される酸化物膜と、を備えた薄膜トランジスタであって、前記基板上に、ゲート電極構造を形成し、その上にゲート絶縁膜を堆積した後に、前記ゲート絶縁膜上に前記Ｓｉ系半導体膜を堆積するステップと、プラズマ酸化法により前記Ｓｉ系半導体層の表面に極薄酸化膜を形成するステップと、前記Ｃｕ合金層を有するソース／ドレイン電極を形成するステップと、を有し、前記酸化物膜は、プラズマ酸化法により形成され、前記プラズマ酸化法におけるＲＦパワー密度は０．２２〜０．６７Ｗ／ｃｍ２以下で、且つ、処理時間は６０秒以上２４０秒以下であることを特徴とする薄膜トランジスタの製造方法が提供される。
また、基板上に、基板側から順番に、ゲート絶縁膜と、Ｓｉ系半導体層と、Ｃｕと少なくとも１種類の添加元素とを含むＣｕ合金層を有するソース／ドレイン電極と、前記ソース電極及びドレイン電極と前記Ｓｉ系半導体層との界面に形成される酸化物膜と、を備えた薄膜トランジスタであって、前記基板上に、ゲート電極構造を形成し、その上にゲート絶縁膜を堆積した後に、前記ゲート絶縁膜上に前記Ｓｉ系半導体膜を堆積するステップと、プラズマ酸化法により前記Ｓｉ系半導体層の表面に極薄酸化膜を形成するステップと、前記Ｃｕ合金層を有するソース／ドレイン電極を形成するステップと、を有し、前記酸化物膜は、プラズマ酸化法により形成され、前記プラズマ酸化法におけるＲＦパワー密度と前記処理時間の積の値が、２６．４〜５２．８Ｗ・ｓｅｃ／ｃｍ２であることを特徴とする薄膜トランジスタの製造方法が提供される。
また、本発明は、基板上に、基板側から順番に、酸化物膜を有するゲート絶縁膜と、酸化物半導体層と、Ｃｕと少なくとも１種類の添加元素とを含むＣｕ合金層を有するソース／ドレイン電極と、前記ソース電極及びドレイン電極と前記酸化物半導体層との界面に形成される酸化物膜と、全体を保護する保護膜と、を備えた薄膜トランジスタであって、前記酸化物膜において、前記ソース電極及びドレイン電極中の添加元素および酸素の原子濃度はピークを有し、酸素のピーク値が添加元素のピーク値より大きいことを特徴とする薄膜トランジスタである。
前記保護膜の形成温度において、前記ソース電極及びドレイン電極下層にある前記Ｃｕ中のＣｕ原子と添加元素が界面に析出され、前記酸化物半導体層上に事前に形成した絶縁膜と化合し、前記酸化物半導体層からの酸素の拡散を抑制する。すなわち、Ｃｕ合金の成膜前に酸化物半導体膜に酸化処理を施し、その表面を一時的に絶縁体に改質することにより、Ｃｕ合金を成膜し熱を伴う処理で添加元素が拡散し添加元素酸化物膜を形成しても、Ｃｕ合金と酸化物半導体膜の界面には必要十分な酸素が存在するため、酸化物半導体膜の深部からの酸素の拡散は生じない。また、酸素の原子濃度のピーク値が添加元素のピーク値より大きいため、ＴＦＴの電流立ち上がり特性が良好であり、酸化物半導体ＴＦＴへの前記Ｃｕ合金の配線適用が可能になる。
また、酸素が化合し低電気抵抗な酸化物膜が自己形成されるため、前記ソース電極及びドレイン電極と、前記酸化物半導体層との密着性及び拡散バリア性に良くなる。従って、上記薄膜トランジスタによれば、酸化物半導体層からの酸素の拡散を抑制し、酸化物半導体ＴＦＴへのＣｕ合金の配線適用が可能になる。
加えて、ゲート絶縁膜直上の極薄の前記酸化膜でも密着性及び拡散バリア性に優れる酸化物膜を自己形成するため、ソース電極及びドレイン電極の膜剥がれは生じにくい。
また、上記において、前記ソース電極及びドレイン電極中の添加元素の酸化物生成反応の平衡酸素ポテンシャルが、前記酸化物半導体層を構成する少なくとも１つの元素の平衡酸素ポテンシャルより小さいことを特徴とする。
前記保護膜の一部は窒化シリコン膜より成っていても良い。
保護膜の少なくとも一部を窒化シリコン膜より形成することで、酸化物半導体層へ水素
の拡散が生じ電気特性の低下を起こすことがあるが、酸化物半導体層の上層の絶縁膜がこれを還元して抑制し、酸化物半導体膜への水素の拡散を防止する。
本発明の別の観点によれば、基板上に、基板側から順番に、酸化物膜を有するゲート絶縁膜と、酸化物半導体層と、Ｃｕと少なくとも１種類の添加元素とを含むＣｕ合金層を有するソース／ドレイン電極と、前記ソース電極及びドレイン電極と前記酸化物半導体層との界面に形成される酸化物膜と、全体を保護する保護膜と、を備えた薄膜トランジスタの製造方法であって、前記保護膜を形成するステップにおいて、前記酸化物膜において、前記ソース電極及びドレイン電極中の添加元素および酸素の原子濃度はピークを有し、酸素のピーク値が添加元素のピーク値より大きくなる条件とすることを特徴とする薄膜トランジスタの製造方法が提供される。
前記保護膜の形成温度において、前記ソース電極及びドレイン電極下層にある前記Ｃｕ中のＣｕ原子と添加元素が界面に析出され、前記酸化物半導体層上に事前に形成した絶縁膜と化合し、前記酸化物半導体層からの酸素の拡散を抑制する。すなわち、Ｃｕ合金の成膜前に酸化物半導体膜に酸化処理を施し、その表面を一時的に絶縁体に改質することにより、Ｃｕ合金を成膜し熱を伴う処理で添加元素が拡散し添加元素酸化物膜を形成しても、Ｃｕ合金と酸化物半導体膜の界面には必要十分な酸素が存在するため、酸化物半導体膜の深部からの酸素の拡散は生じない。
また、本発明は、上記のうちいずれか１に記載の薄膜トランジスタを用いた表示装置であっても良い。
本発明のＴＦＴによれば、ＴＦＴの電気特性値の低下を生じさせずにＣｕ合金の配線適用を実現することが可能になる。
移動度に関する要因効果図である。 規格化移動度とＲＦパワー密度・処理時間の積の対応を示す図である。 ＴＥＭ−ＥＥＬＳ分析より明らかにした元素組成分布の図である。 表１のＮｏ．４およびＮｏ．１３のＳｉ半導体側の酸素の深さ分布を示す図である。 表１のＮｏ．４およびＮｏ．１３の酸素のＥＥＬＳスペクトル分析の結果を示す図である。 ＴＥＭによる界面観察の様子を示した図である。 ＴＥＭによる界面観察の様子を示した図である。 ＴＥＭによる界面観察の様子を示した図である。 ＴＥＭによる界面観察の様子を示した図である。 酸化物半導体ＴＦＴの酸素と添加元素の原子濃度の分布を示す図である。 実施例１の薄膜トランジスタの製造工程を示す断面図である。 表１のＮｏ．４、Ｎｏ．１３、および従来技術のＴＦＴの伝達特性を示す図である。 実施例２０の薄膜トランジスタの製造工程を示す断面図である。 実施例２０と従来技術のＴＦＴの伝達特性を示す図である。 実施例３５の液晶表示装置の薄膜トランジスタ基板の画素構成例を示す図である。 実施例３５の液晶表示装置の構成例を示す断面図である。
以下、本発明の実施の形態によるＴＦＴの製造方法と構造およびそれを表示装置に適用する場合の技術について、図面を参照しながら詳細に説明する。
まず、詳細な実施例の説明に先立ち、配線にＣｕ合金を用いたＴＦＴにおいて、電気特性値の低下が生じる理由とその改善方法について、半導体層が主としてシリコン膜の場合と、酸化物半導体膜の場合とに分けて説明する。構造の例は、実施例１において説明する。
＜半導体層がシリコン膜の場合＞
半導体層がシリコン膜であり、ＳＤ電極配線にＣｕ合金を適用する場合、シリコン膜は添加元素酸化物膜の自己形成に必要な酸素を充分に含んでいない為、Ｃｕ合金の成膜前に予め酸化処理を行い、シリコン膜上層（表層）を改質させ一時的に酸化シリコン膜（ＳｉＯｘ）を形成する。特許文献１に記載の方法と同様の手法によりＴＦＴを作製し電気特性を評価したが、その移動度は従来配線のＭｏを適用したＴＦＴより大幅に低下していた。この移動度の低下はオン電流の低下を招き、駆動電圧の上昇を引き起こすという問題がある。
そこで、この移動度低下の要因を決定するため、「酸化処理の強度」、「添加元素量」、「Ｃｕ合金の膜厚」、の３つの制御因子からＬ９直交表を作製し、移動度低下の主要因を調査した。酸化処理の強度は、酸素プラズマ処理のＲＦパワー密度で調整し、Ｃｕ中の添加元素としてマンガン（Ｍｎ）を用いた。各水準は、ＲＦパワー密度は０．２２、０．４４、０．８９ Ｗ／ｃｍ２であり、Ｃｕ合金中のＭｎ濃度は、２、４、１０原子％とし、そして、Ｃｕ合金の膜厚は１７、３３、５０ｎｍとした。
評価した素子のサイズは、チャンネル長（Ｌ）が１０μｍおよびチャンネル幅（Ｗ）が１００μｍであり、移動度はソース・ドレイン電圧（Ｖｄｓ）が１０Ｖの飽和領域より算出した。この素子サイズを選んだ理由は、実際に表示装置に適用されるサイズに近く、また、チャンネル長Ｌが１〜１００μｍで寄生抵抗の影響が明確に観測できるためである。
加えて、移動度は従来配線のＭｏを適用したＴＦＴの移動度の値で規格化し、同値の場合を１．０とした。
図１は、移動度の要因効果図である。その結果、異なるパラメータ（Ａ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３）によって、規格化移動度が大きく変動する要因、すなわち、酸化処理の強度が移動度低下の主要因であり、即ち、シリコン膜中の酸素の深さ分布が重要であることが判明した。
そこで、酸素の深さ分布とＴＦＴの移動度の対応を調査し、移動度低下を生じない最適な酸素の深さ分布を求めた。酸素プラズマ処理のＲＦパワー密度および処理時間を調整し、酸素の深さ分布を調整した。ＴＦＴの詳細な製造方法は、以下の実施例１の欄で説明する。上述と同じ理由で、評価素子のサイズは、チャンネル長（Ｌ）が１０μｍおよびチャンネル幅（Ｗ）が１００μｍである。また、Ｃｕ合金配線を適用したＴＦＴの移動度は、従来配線のＭｏを適用したＴＦＴの移動度値で規格化し、同値の場合を１．０とした。加えて、酸化処理の強度を表す指標として、ＲＦパワー密度と処理時間の積を定め、その値と規格化移動度の対応を求めた。さらに、従来配線のＭｏを適用したＴＦＴの移動度より大きい場合を○、およそ同等の場合を△、明確な低下（劣化）が見られる場合を×と判定した。表１にそれらの結果を示す。
表１を見ると、移動度は、主としてＲＦパワー密度に大きく依存し、ＲＦパワー密度が大きくなるほど低下することがわかった。これは、ＲＦパワー密度の増加に伴い、酸化種の打ち込みが強くなり、酸素原子がシリコン半導体膜の奥深くまで導入され、その結果、添加元素酸化物膜に化合せず半導体層側で残存した酸化シリコン膜が寄生抵抗になるためと推測される。また、Ｎｏ．５のＲＦパワー密度が０．４４Ｗ／ｃｍ２で処理時間が１２０秒の時に、はじめて従来配線のＴＦＴより移動度が低下することが分かる。
したがって、例えば、短処理時間で膜質のばらつきが比較的小さく移動度低下を生じない最適な酸素の深さ分布は、Ｎｏ．４のＲＦパワー密度が０．４４Ｗ／ｃｍ２、処理時間が６０秒で実現される。Ｎｏ．７のＲＦパワー密度が０．６７Ｗ／ｃｍ２、処理時間が６０秒でも、従来配線より優れた移動度を得たが、Ｎｏ．８の処理時間が１２０秒の移動度で明確な低下が見られるため、工程裕度を考慮するとＮｏ．４の方が望ましい。
図２は、表１の規格化移動度とＲＦパワー密度・処理時間の積の対応を示した図である。図２に示すように、規格化移動度は、ＲＦパワー密度と処理時間との積の値に依存することがわかった。そして、ＲＦパワー密度と処理時間との積の値が５２．８Ｗ・ｓｅｃ／ｃｍ２以下において、従来配線と同等以上の移動度を得ることができることが分かった。バラツキを考慮すると、６０Ｗ・ｓｅｃ／ｃｍ２以下であることが好ましく、５０Ｗ・ｓｅｃ／ｃｍ２であれば、より好ましいことがわかる。
そこで、次に、酸素の深さ分布とその化学的結合状態を、透過型電子顕微鏡電子エネルギー損失分光法（TEM-EELS：Transmission Electron Microscopy and Electron Energy Loss Spectroscopy）により比較調査した。比較に用いたサンプルは、表１のＮｏ．１、Ｎｏ．４、Ｎｏ．１３であり、参考のためにＣｕ原子がシリコン半導体膜の奥深くまで拡散していたサンプルも併せて示した。まず、図３にTEM-EELS分析より明らかにした元素組成分布を示す（（ａ）のＣｕ拡散あり）。
ここで、Ｃｕ合金層とＳｉ半導体層のオーミックコンタクトを取るために導入されるリ
ン（Ｐ）は、ＥＥＬＳ分析では検出できないため、エネルギー分散型Ｘ線分析法（EDX：Energy Dispersive X-ray spectroscopy）を用い、ＥＥＬＳ分析の結果に併せ込んで示している。
図３（ａ）に示すように、Ｃｕ原子がシリコン半導体膜の奥深くまで拡散していたサンプルでは、酸素原子のピーク値が３０原子％程度と低く、図３（ｂ）、（ｃ）、（ｄ）で示したＣｕ原子の拡散を抑制している箇所における表１のＮｏ．１、Ｎｏ．４、Ｎｏ．１３のサンプルのピーク値は４０原子％以上であった。図３（ｄ）の表１のＮｏ．１３では、電気的特性が明らかに劣化している。図３（ｂ）、図３（ｃ）の表１のＮｏ．１、表１のＮｏ．４では、電気的特性は良好であり、また、Ｓｉ半導体膜の界面で酸素原子が４０原子％、５８％であり、これらの酸素濃度では、良好な値が得られている。
したがって、Ｓｉ半導体層へのＣｕ原子の拡散を抑制には、Ｃｕ合金層とＳｉ半導体膜の界面で酸素原子が４０原子％以上６６原子％以下であることが必要でる。尚、６６原子％は、それ以上酸素が付与できない二酸化シリコン膜（ＳｉＯ２）の形態に由来する値である。
次に、移動度の観点から、Ｓｉ半導体層側での酸素の深さ分布およびその化学的結合状態を比較した。図４に、優れた移動度を有する表１のＮｏ．４と移動度の低下が観測されたＮｏ．１３のＳｉ半導体側の酸素の深さ分布を示す図である。
図４に示すように、酸素のピーク値は、Ｃｕ合金とＳｉ半導体層のおよそ界面に存在するため、図の横軸はピーク位置からＳｉ半導体層側への距離とした。規格化移動度が０．６２ほどと低くなってしまっていたＮｏ．１３のサンプルの酸素の深さ分布は、図４に示すように、従来配線より移動度が高いＮｏ．４のそれより明らかに深い位置（１〜３ｎｍ程度）まで、高い値を示している。したがって、上述の推測の通り、Ｓｉ半導体膜の界面で酸素原子は４０原子％以上６６原子％以下の範囲に入っているＮｏ．１３における移動度低下の要因は、Ｓｉ半導体層側で残存した酸化シリコン膜が寄生抵抗になるためであることがわかった。ここで図４の、Ｓｉ半導体層の深部（３．０ｎｍ以上）で検出される数原子％の酸素はバックグラウンドの引き方によって生じたアーティファクトである。これを踏まえ、移動度低下を生じない酸素の深さ分布度合いを規定すると、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が１０原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．８ｎｍ以下とすると良いことがわかる。また、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が１５原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．６ｎｍ以下、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が２０原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．４ｎｍ以下、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が２５原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．２ｎｍ以下、とすると良いことがわかる。
加えて、酸素の化学結合状態からも、表１のＮｏ．４（図５（ａ））とＮｏ．１３（図５（ｂ））との比較を行った。図５は、シリコンのＥＥＬＳスペクトル分析の結果を示す図である。横軸は、エネルギーロス、縦軸は吸収強度である。ビームのスポットサイズは０．７ｎｍφである。Ｎｏ．４のサンプルでは、酸化シリコン膜（ＳｉＯｘ）を示唆するエネルギーロス１１０ｅＶ付近のピークが、酸素の深さ分布のピーク値の辺り、即ちＣｕ合金層とＳｉ半導体層の界面（Ｃ）でのみ弱く見られるが、Ｎｏ．１３のサンプルでは、Ｃｕ合金層とＳｉ半導体層の界面から１ｎｍ離れた場所でもはっきり観察された（Ｃ、及びＤ）。このことからも、移動度低下の要因はＳｉ半導体層側で残存した酸化シリコン膜であることが分かる。
図６Ａから図６Ｄまでは、表１の素子の界面子をＴＥＭで観察した結果を示す図である。観察した素子は、図６Ａから図６Ｄに向けて、表１のＮｏ．１、Ｎｏ．３、Ｎｏ．４、Ｎｏ．１３の４つの素子である。
素子Ｎｏ．１では、移動度の値に問題（値の低下）は無かったが、素子を作製してから数カ月後にＣｕ配線の膜の剥がれが発生した。図６Ａ（ａ）は、２００，０００倍、図６Ａ（ｂ）は、５００，０００倍の倍率である。以下、図６Ｂから図６Ｄまででも同様である。
図６Ａに示すように、Ｎｏ．１の素子では拡散個数（拡散箇所数）の線密度が１２個／４８０ｎｍと、他の素子に比べて多い。このように、拡散部が多い場合、拡散部から生じる応力が増大し膜剥がれが発生するため、製品として用いることが困難となる。したがって、数か月以上の長期に及ぶ密着性の確保を行うためには、拡散箇所の個数を可能な限り小さくする必要がある。表１のＮｏ．１以外の１４素子では、膜剥がれは一切起きていなかった。従って、密着性の確保には、ＲＦパワー密度と処理時間との積の値を、２６．４ Ｗ・ｓｅｃ／ｃｍ２以上とする必要があることがわかった。また、図６Ｂ、図６Ｃの結果から、密着性の確保には、拡散個数の線密度が７個/４８０ｎｍ以下となれば良いことがわかる。尚、Ｃｕ合金層と半導体層とは、膜質の２次元的な異方性が無いため、拡散個数の面密度で言うと、７×７個/４８０×４８０ｎｍ２以下であれば、密着性が確保できることがわかる。図６ＤのＮｏ．１３の素子では、拡散箇所が０であるが、上述のように移動度の明らかな低下が見られるため、製品に用いることはできない。
以上の結果より、本実施の形態によれば、半導体層は主にシリコン膜であり、酸化物膜中の酸素の原子濃度の深さ分布が、ピーク値は４０原子％以上６６原子％以下で、かつ、酸素の原子濃度のピーク値からの若しくは前記ソース電極及びドレイン電極と前記半導体層の界面からの酸素の分布が１０原子％となる距離を酸化シリコン膜厚と定義した際、前記酸化シリコン膜厚は１．８ｎｍ以下、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が１５原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．６ｎｍ以下、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が２０原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．４ｎｍ以下、ピーク値からもしくはＣｕ合金層とＳｉ半導体層の界面から酸素の分布が２５原子％となる距離を酸化シリコン膜厚と定義した場合、その膜厚は１．２ｎｍ以下、とすると良いことがわかる。
また、酸化物膜を形成する為の酸化処理はプラズマ酸化法である場合に、プラズマ酸化法のＲＦパワー密度は、０．２２以上０．６７Ｗ／ｃｍ２以下で、かつ、処理時間は６０秒以上２４０秒以下であるか、または、ＲＦパワー密度と前記処理時間の積の値が２６．４Ｗｓｅｃ／ｃｍ２以上５２．８Ｗｓｅｃ／ｃｍ２以下であることが好ましく、さらに、ソース電極及びドレイン電極と前記半導体層の界面で、ソース電極及びドレイン電極の構成材料が前記半導体層へ拡散している箇所の線密度が、距離４８０ｎｍ当たり平均７個以下であることが好ましい。
上記条件を満たすことにより、電気特性と信頼性に優れたＣｕ合金配線適用の薄膜トランジスタ基板を作製できることがわかる。
＜半導体層が酸化物半導体膜の場合＞
次に、半導体層が酸化物半導体膜の場合について説明する。半導体層が酸化物半導体膜でＳＤ電極配線にＣｕ合金を適用する場合、元素添加酸化物膜はＣｕ合金中の添加元素が酸化物半導体中の酸素を奪うことで形成される。そのため、Ｃｕ合金中の添加元素の酸化物生成反応の平衡酸素ポテンシャルは、酸化物半導体層を構成する少なくとも１つの元素のそれより小さい値をとる。この時、酸素を奪われた界面近傍の酸化物半導体膜中では自由電子数が増加し、金属的性質を有するｎ＋酸化物半導体膜へ改質する。それにより添加元素酸化物膜と酸化物半導体との間に本来存在するキャリアの注入障壁が低下し、移動度が高くなるという利点がある。
しかしながら、Ｃｕ合金中の添加元素が酸化物半導体中から酸素を奪うと、それを補うように半導体層からＣｕ合金膜へ向かって酸素の外部拡散が生じ、酸化物半導体膜中に酸素欠陥が増え自由電子数が増加する。これにより閾値電圧の負シフトやサブスレショルド係数の上昇が生じ、電流の立ち上がり特性が悪くなる。
また、元来、Ｓｉ半導体などに比べ自由電子数が多い酸化物半導体は、ゲート電圧が０Ｖでも大きな電流値を有するノーマリーオン（ディプリーション）動作する傾向にあり、添加元素酸化物膜と酸化物半導体とのキャリアの注入障壁が低下すると、この本来の特性が如実に現れる。ノーマリーオン動作するＴＦＴは、回路設計が難しく、例えば、パネル周辺部に設けるドライバ回路や画素のスイッチトランジスタへの適用が困難となる。したがって、ｎ＋酸化物半導体膜を生じさせずに、添加元素酸化物膜と酸化物半導体とのキャリアの注入障壁を維持した方が、ノーマリーオフ（エンハンスメント）動作となり、回路設計がし易くなる。
以上の観点より、半導体層が酸化物半導体膜の場合において、閾値電圧の負シフトやサブスレショルド係数の上昇およびノーマリーオン動作を生じずにＣｕ合金を配線に用いるには、酸化物半導体膜からＣｕ合金層への酸素の拡散を抑制することが求められる。その方法は、Ｃｕ合金の成膜前に酸化物半導体膜に酸化処理を施し、その表面を一時的に絶縁体に改質する。これにより、Ｃｕ合金を成膜し熱を伴う処理で添加元素が拡散し添加元素酸化物膜を形成しても、Ｃｕ合金と酸化物半導体膜の界面には必要十分な酸素が存在するため、酸化物半導体膜の深部からの酸素の拡散は生じない。
図７は、Ｃｕ合金／酸化物膜（例えば、ＭｎＯｘ）／酸化物半導体層における、添加元素を、例えばＭｎとした場合の、添加元素と酸素との濃度分布を示した図であり、図７（ｂ）は、従来の特許文献２に記載の例を示す図であり、図７（ａ）は、本実施の形態による例を示す図である。ここで、図７（ａ）に示すように、酸素の濃度のピーク値が、添加元素の濃度のピーク値よりも高いことが必要である。そうすることで、上記のように、Ｃｕ合金と酸化物半導体膜の界面には必要十分な酸素が存在するため、酸化物半導体膜の深部からの酸素の拡散は生じない。
最終的な形態として、図７（ｂ）のように、酸素の濃度のピーク値が、添加元素の濃度のピーク値よりも低い場合は、酸素の拡散がＣｕ合金層にまで及んでしまうことがわかる。一方、図７（ａ）に示すように、酸素の原子濃度分布は酸化物半導体とＣｕ合金との界面でピークを有し、そのピーク値はＣｕ合金中の添加元素のピーク値より大きくすることで、酸素の拡散がＣｕ合金層にまで及ばない添加元素も、酸化物半導体層へ拡散しにくい。従って、添加元素と酸素とが、それぞれ、酸化物膜内に止まっており、それ以上拡散しないことがわかる。このような、ＴＦＴの詳細な製造方法は、下記の実施例２で述べる。
以下に、半導体層がシリコン膜の場合と、半導体層が酸化物半導体膜の場合とにおける、それぞれの実施例について説明する。
［実施例１］
＜半導体層がシリコン膜の場合＞
以下に、実施例１のＴＦＴの製造方法について説明する。本実施例１のＴＦＴは、半導体層がシリコン膜から成り、ボトムゲート型で、半導体層を形成した後にソース電極及びドレイン電極が形成されるトップコンタクト構造を有する。尚、正確な膜厚や大きさを反映するとＴＦＴ構造が煩雑になるため図は模式的に示すものである。
図８は、本実施例によるＴＦＴの製造工程を示す図であり、図８（ａ）〜（ｄ）は、各工程時のＴＦＴの断面図である。
まず、無アルカリガラスなどの絶縁性材料からなる基板１上に、Ｃｕ合金２をスパッタリング法等により成膜する。Ｃｕ合金２の膜厚は、例えば１０ｎｍ〜１５０ｎｍの程度であり、２０ｎｍ〜５０ｎｍが好適である。ここで、成膜するＣｕ合金２は、基板１との密着性を良くする役割を担う。Ｃｕ合金２中の添加元素としては、例えば、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、セリウム（Ｃｅ）、などから１種類以上、添加量は０．５〜２０原子％が好ましい。更に、スパッタリングターゲット材の製造が容易になるという理由から、Ｃｕ合金２は、リン（Ｐ）を０．０１〜１０原子％含んでいても良い。後の熱を伴う製造工程でＣｕ合金２中の添加元素が界面へ拡散し酸化物を形成するために、基板１は必要十分な酸素原子数を予め含有していることが望ましい。例えば、無アルカリガラス基板は、この条件を満たしている。本実施例１では、Ｃｕ中にＭｎが４原子％添加されたＣｕ−Ｍｎ合金を５０ｎｍ成膜した。成膜に使用したスパッタリングターゲット材は以下の方法で製作した。それぞれ純度が３Ｎ以上の無酸素銅と３Ｎ以上のＭｎフレーク材を４．７ａｔ％の配合比でるつぼ内に装入し１１００〜１２００℃の温度で密閉され雰囲気をＡｒガスで置換された炉内で溶解を行った。充分溶湯濃度が均一になったところで、鋳型に出湯した。得られたインゴット表面の酸化皮膜(黒皮)を除去し、８５０℃で熱間圧延を実施し、これを切削加工で所定の寸法に仕上げることで本実施例のスパッタリングターゲット材を得た。ここでスパッタリングターゲット材の添加元素濃度を４．７ａｔ％としたのは、検討の結果、電極膜中の添加元素濃度はスパッタリングターゲット材中の添加元素濃度よりも１５％〜５０％低下することを見出したためである。これはスパッタリング中のプラズマ状態でＣｕと添加元素が一度乖離し、Ｃｕのほうが優先的に膜として付着するためと思われる。低下の割合は元素の種類、濃度によって異なるため、それぞれ組み合わせに応じて低下率を算出し、予め低下分をスパッタリングターゲット材に多く添加しておくことで所定の添加元素濃度の電極膜を得ることができる。Ｃｕ−Ｍｎ合金膜の成膜の次に、純Ｃｕ３を同様にスパッタリング法によって連続成膜する。純Ｃｕ３の膜厚は、約１００〜１０００ｎｍの程度で、２００〜５００ｎｍが好適である。本実施例１では、Ｃｕ−Ｍｎ合金上に純Ｃｕを３００ｎｍだけ成膜した。これにフォトリソグラフィ工程を行った後、ウェットエッチング法を用いてパターニングし、レジストを剥離すると、図８（ａ）に示すようなゲート電極４を形成することができる。基板１は無アルカリガラス以外に、フレキシブルなプラスチック基板やステンレス合金などの金属性の基板を用いても良い。基板１からＣｕ層への不純物拡散を抑制するために、基板１上にバリア膜として酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、またはこれらの積層膜を形成しても良い。その際、バリア膜に十分な酸素原子が含まれていない場合には、Ｃｕ合金の成膜前に酸化処理を行い、バリア膜表面に酸化膜を形成する方法を用いると良い。なお、ゲート電極４に関しては、バリアメタルにＭｏやＴｉを用い、導電層はＡｌやＡｌ合金から構成されていても良い。
次に、プラズマＣＶＤ法、スパッタリング法、塗布法等により、例えば、ゲート絶縁膜５として酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、またはこれらの積層膜を成膜（堆積）する。その膜厚は１０ｎｍ〜１０００ｎｍの程度で、５０〜４００ｎｍが好適である。ゲート絶縁膜５形成時の温度は２００〜５００℃の程度であり、ゲート電極４下層のＣｕ合金２中の添加元素は界面に析出し、基板１との界面で密着性に優れた酸化物膜（図示せず）を自己形成する。次いで、プラズマＣＶＤ法、スパッタリング法、塗布法により、例えば、活性半導体層６として水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ）、コンタクト膜７としてリン（Ｐ）をドープした水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ：Ｈ）を順次成膜（堆積）し半導体層８を形成する。活性半導体層６の膜厚は１０〜３００ｎｍの程度で３０〜２００ｎｍが好適であり、コンタクト膜７の膜厚は１〜１００ｎｍの程度で５〜６０ｎｍが好適である。本実施例１では、プラズマＣＶＤ法を用いて、ゲート絶縁膜５に窒化シリコン膜を３５０ｎｍ程度、活性半導体層６として水素化アモルファスシリコン膜を１８０ｎｍ程度、コンタクト膜７としてリン（Ｐ）をドープした水素化アモルファスシリコン膜を２５ｎｍ程度形成した。次に、図８（ｂ）に示すように、フォトリソグラフィ工程を施し、ドライエッチング法を用いて半導体層８を島状にパターニングし、レジストを剥離する。
次に、酸化処理を行い、半導体層８へのＣｕ原子拡散を抑制する極薄酸化膜７ａを半導体層８の表面に形成する。この時、極薄酸化膜７ａはゲート絶縁膜５の表面にも同時に形成される。酸化処理としては、例えば、酸素ガスや亜酸化窒素ガスを用いたプラズマ酸化法、オゾンガスや酸素ガスや亜酸化窒素ガスなど酸化性雰囲気に暴露する方法、酸化性雰囲気で熱処理を加える熱酸化法、オゾンガスを導入しUV光の照射により励起状態酸素原子を生成させ酸化させるUVオゾン酸化法、オゾン水酸化法などを用いることができる。本実施例１では、酸素ガスを用いたプラズマ酸化法を用い、半導体層８上に約１〜２ｎｍほどの極薄酸化膜７ａを一時的に形成した。好適な処理条件は、ＲＦパワー密度０．０４４〜０．４４ Ｗ／ｃｍ２、処理時間６０〜６００秒、基板温度としては、室温〜２００℃の範囲であり、信頼性の向上と製造コストの削減から更に好適な条件は、ＲＦパワー密度０．２２〜０．４４Ｗｃｍ２、処理時間６０〜２４０秒、基板温度は室温〜１５０℃である。
次に、スパッタ法により、Ｃｕ合金９、純Ｃｕ１０からなる積層膜を、この順に成膜（堆積）する。Ｃｕ合金９の膜厚は１０〜１５０ｎｍの程度で２０ｎｍ〜５０ｎｍが好適であり、純Ｃｕ１０の膜厚は１００〜１０００ｎｍの程度で、約２００〜５００ｎｍが好適である。Ｃｕ合金９に添加される元素としては、例えば、Ｍｎ、Ｍｇ、Ｃａ、Ｎｉ、Ｚｎ、Ｓｉ、Ａｌ、Ｂｅ、Ｇａ、Ｉｎ、Ｆｅ、Ｔｉ、Ｖ、Ｃｏ、Ｚｒ、Ｈｆ、Ｃｅ、などから１種類以上を選択することができ、添加量は０．５〜２０原子％が好ましい。更に、スパッタリングターゲット材の製造が容易になるという理由から、Ｃｕ合金９はリン（Ｐ）を０．０１〜１０原子％含んでいても良い。本実施例１では、Ｃｕ中にＭｎが４原子％混入したＣｕ-Ｍｎ合金を５０ｎｍほど、Ｃｕ−Ｍｎ合金上に純Ｃｕを３００ｎｍほど成膜（堆積）した。その後、フォトリソグラフィ工程を経て、ウェットエッチング法によりパターニングし、ソース電極１１、ドレイン電極１２を形成する。次いで、図８（ｃ）に示すように、ソース電極１１とドレイン電極１２形成に使用したフォトレジストをそのまま利用し、ドライエッチング法によりチャンネル上の極薄酸化膜７ａとコンタクト膜７を除去し、レジストを剥離する。極薄酸化膜７ａは約１〜２ｎｍと非常に薄いためドライエッチングの進行を妨げない。
次に、ドライエッチングでダメージを受けた活性半導体層６をキュアするため、水素プラズマ処理を行い、シリコンのダングリングボンドを水素終端する。次いで、図８（ｄ）に示すように、プラズマＣＶＤ法、スパッタリング法、塗布法により、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、またはこれらの積層膜から成る保護膜１３を成膜（堆積）する。本実施例１では、水素プラズマ処理と保護膜１３の形成は真空を破らずに連続して行った。保護膜１３の膜厚は１００〜１０００ｎｍの程度で、２００〜５００ｎｍが好適である。このとき、保護膜１３の形成温度は２００℃以上となるため、ソース電極１１及びドレイン電極１２下層にあるＣｕ合金９中のＣｕ原子と添加元素が界面に析出される。界面に析出したＣｕ原子と添加元素は、コンタクト膜７上に事前に形成した極薄酸化膜７ａと化合し、密着性及び拡散バリア性に優れなお且つ低電気抵抗な酸化物膜１４を自己形成する。この際、ゲート絶縁膜５直上の極薄酸化膜７ａでも同様に密着性及び拡散バリア性に優れる酸化物膜１５を自己形成するため、ソース電極１１及びドレイン電極１２の膜剥がれは起きない。本実施例１では、保護膜１３に窒化シリコン膜を３００ｎｍほど形成した。これにフォトリソグラフィ工程を行い、外部装置と電気信号のやり取りを行うためのコンタクトホール（図示せず）を開口し、レジストを剥離する。このようにして、実施例１の表示装置向けボトムゲート型トップコンタクト構造のＴＦＴを作製することができる。
ここで、本実施例１と、Ｍｏを採用した従来技術のＴＦＴについて、電気特性値を比較評価した結果を述べる。評価したＴＦＴの素子サイズは、チャンネル幅（ゲート幅とも呼ぶ）Ｗは１００μｍ、チャンネル長（ゲート長とも呼ぶ）Ｌは１０μｍで、実際に表示装置に採用される素子サイズに近く、寄生抵抗が移動度の値を大きく左右する領域である。ソース・ドレイン電圧は１０Ｖであり、移動度や閾値電圧は飽和領域より算出した。
図９は、表１のＮｏ．４（実線）、Ｎｏ．１３（破線）、およびＭｏを採用した従来技術（太い破線）のＴＦＴの伝達特性を示す図である。グラフの縦軸はドレイン電流の対数である。ゲート電極４にＭｏ／Ｃｕ／Ｍｏ、ソース電極１１及びドレイン電極１２にＭｏ／Ｃｕ／Ｍｏを採用し、本実施例１の工程で酸化処理を省略し、他は同様の工程を経て作製した従来のＴＦＴの電気特性を評価すると、飽和移動度は０．７１ｃｍ２／Ｖｓ、飽和閾値電圧は１．９Ｖ、Ｓ値は０．８６Ｖ／ｄｅｃであった。本実施例１の表１のＮｏ．４のＴＦＴの電気特性は、飽和移動度は０．７６ｃｍ２／Ｖｓ、飽和閾値電圧は１．９Ｖ、Ｓ値は０．９３Ｖ／ｄｅｃで、Ｍｏを採用した従来技術のＴＦＴとほぼ同等の性能であった。また、オフ電流の上昇も無く、従来技術のＴＦＴと同等であった。これは、半導体層８へＣｕ原子の拡散が抑制されていること、ソース電極１１及びドレイン電極１２と半導体層８の界面付近に寄生抵抗としてはたらく酸化シリコン膜がないことを示唆する。本実施例の工程でＲＦパワー密度を１．１１Ｗ／ｃｍ２に設定し、他は同様の工程を経て作製した表１のＮｏ．１３の素子は、上述のように寄生抵抗としてはたらく酸化シリコン膜が存在するため、移動度の低下、即ちオン電流の低下が観察される。
このように、本実施例１のＴＦＴによれば、Ｃｕ合金９と半導体層８の界面で酸素原子が４０原子％以上６６原子％以下存在し、且つ、Ｃｕ合金９と半導体層８との界面から酸素の分布が１０原子％となる距離を酸化シリコン膜厚と定義した際、その膜厚は１．８ｎｍ以下の条件を満足する場合、Ｃｕ原子の拡散および移動度の低下を生じずにＣｕ合金の配線適用が可能になることが示された。
本実施例１では、ゲート電極４、ソース電極１１、ドレイン電極１２はＣｕ合金と純Ｃｕの積層から構成されるが、Ｃｕ合金の単層でも良い。その場合の添加元素として、低電気抵抗である理由から、例えば、Ｃａ、Ｍｇ、Ｚｎが好ましい。また、Ｃｕ合金/純Ｃｕ／Ｃｕ合金の３層構造であっても良い。
ここでは、活性半導体層６として、水素化アモルファスシリコン膜を用いた例を示したが、更に高い移動度を有する微結晶シリコンや多結晶シリコン、これらの積層膜にも本実施例の技術を用いることが有効である。また、コンタクト膜７も微結晶シリコンや多結晶シリコン、或いは、これらの積層膜でも良い。これらを、総称して、Ｓｉ系半導体層（膜）と称する。
更に、本実施例１の技術は、意図的に酸素を含まない半導体に有効であるため、例えばシリコン膜にゲルマニウム（Ｇｅ）が混入されたＳｉＧｅ膜などでも同様の効果が得られる。更なるＴＦＴ電気特性の改善のために、チャンネル層でエッチングを停止させるチャンネルエッチストッパ構造を採用しても構わない。トップゲート型、半導体層を形成する前にソース電極及びドレイン電極が形成されるボトムコンタクト構造であっても良い。
半導体層８から外に伸びたソース電極１１及びドレイン電極１２とゲート絶縁膜５との密着性をより強固にしたい場合は、ゲート絶縁膜５を形成した直後に酸化処理行いゲート絶縁膜５上に酸化膜を形成する手法が有効である。また、ソース電極１１及びドレイン電極１２と保護膜１３との界面からＣｕ原子が拡散し保護膜１３の密着性が脆弱になる場合は、保護膜１３を形成する直前に酸化処理を行っても良い。
[実施例１および２〜１９]
表２に示すように、実施例１では銅合金電極に添加する元素をＭｏとしたが、実施例２〜１９ではそれぞれ表２の成分、添加濃度のターゲット材を使用して同じく表２に示す成分、目標添加濃度の銅合金電極を実施例１と同様の方法で成膜し、薄膜トランジスタの製作を行った。ソース／ドレイン銅合金電極の実際の添加元素濃度は、製作過程で基板を取り出しＥＤＸ（エネルギー分散型Ｘ線分光法）を用いて定量した。製作した薄膜トランジスタは、大気中、２５℃に６０日間放置し、Ｓｉ半導体層とソース／ドレイン銅合金電極との剥離の有無を走査型電子顕微鏡で調査した。また、薄膜トランジスタの製作過程のソース／ドレイン銅合金電極をエッチングで形成する際のエッチング残渣の有無をＳＥＭで調査した。エッチング液は燐酸：５ｗｔ％、リン酸二水素アンモニウム：５ｗｔ％、過酸化水素：２ｗｔ％、水：残部を用いた。これらの結果も合わせて表２に示す。
比較例として純Ｃｕターゲット材および添加濃度が本発明の範囲とは異なる銅合金ターゲット材を使用して銅合金電極を成膜し、製作した薄膜トランジスタのＳｉ半導体層とソース／ドレイン銅合金電極の剥離の有無、エッチング残渣の有無を同様に調査した結果を比較例１〜３に示す。
実施例１〜１９では、スパッタリングターゲット材の添加元素濃度がソース／ドレイン銅合金電極の目標濃度より１５％〜５０％増やしてあるので、実際の電極濃度も目標通りとなっている。また、密着性を向上させる元素が０．５〜２０ａｔ％添加されているので、銅合金電極の剥離も見られなかった。更に０．５〜２０ａｔ％の範囲ではエッチング残渣の発生は見られなかった。
一方、比較例１では添加元素がないため、銅合金電極の剥離が発生した。比較例２ではスパッタリングターゲット材の添加元素濃度が、銅合金電極の目標添加元素濃度と同一のため、実際の銅合金電極の添加元素濃度が０．５ａｔ％以下となり、銅合金電極の剥離が見られた。比較例３では電極中の添加元素濃度が２０％を超えたため、エッチングの際に残渣を生じてしまった。
［実施例２０］
＜半導体層が酸化物半導体膜の場合＞
以下に、本発明の実施例２０のＴＦＴの製造方法について説明する。本実施例２０のＴＦＴは、半導体層が酸化物半導体膜から成り、ボトムゲート型で、半導体層を形成した後にソース電極及びドレイン電極が形成されるトップコンタクト構造を有する。なお、正確な膜厚やサイズを反映するとＴＦＴ構造が煩雑になるため図においては模式的に示す。また、本実施例２０と実施例１とで重複する説明の一部は省略する。
図１０（ａ）〜（ｄ）は、各工程時のＴＦＴの断面を示す図である。まず、実施例１と同様に、無アルカリガラスなどの絶縁性材料からなる基板１上に、Ｃｕ合金２をスパッタリング法により成膜（堆積）する。次に、純Ｃｕ３を同様にスパッタリング法にて連続成膜（堆積）する。これにフォトリソグラフィ工程を行った後、ウェットエッチング法を用いてパターニングし、レジストを剥離する。ここで、図１０（ａ）に示すようなゲート電極４が作製される。
次に、プラズマＣＶＤ法、スパッタリング法、塗布法などにより、例えば、ゲート絶縁膜５として酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜またはこれらの積層膜を成膜（堆積）する。膜厚は１０ｎｍ〜１０００ｎｍの程度で、５０〜４００ｎｍが好適である。このとき、膜形成時の温度は２００〜５００℃の程度で、ゲート電極４下層のＣｕ合金２中の添加元素は界面に析出し、基板１との界面で密着性に優れた酸化物膜（図示せず）を自己形成する。
次に、必要に応じて、酸化処理を行い極薄酸化膜（図示せず）をゲート絶縁膜５の表面
に形成する。その理由は、ゲート絶縁膜５へのＣｕ原子拡散の抑制に加え、ゲート絶縁膜５から酸化物半導体膜へ混入する水素を低減させる為である。
次いで、プラズマＣＶＤ法、スパッタリング法、塗布法などにより、活性半導体層６として酸化物半導体を成膜（堆積）する。酸化物半導体は、例えば、酸化亜鉛、酸化インジウム、酸化ガリウム、酸化錫、酸化銅、酸化ジルコニウム、酸化チタン、酸化アルミニウム銅、酸化亜鉛錫、酸化亜鉛インジウム、酸化ガリウムインジウム、酸化亜鉛ガリウム錫、酸化インジウムマグネシウム、酸化亜鉛インジウムハフニウム、酸化亜鉛ガリウムインジウムなどがあり、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎ、Ａｌ、Ｔｉ、Ｍｇ、Ｚｒ、Ｃｕ、Ｈｆから少なくとも１種以上の元素を含む酸化物より成る。その中でもＴＦＴの電気特性の均一性に優れるアモルファス酸化亜鉛ガリウムインジウム（ａ−ＩｎＧａＺｎＯ）系の酸化物半導体を用いるのが好ましい。活性半導体層６の膜厚は１〜２００ｎｍの程度で、オフ状態にするゲート電圧を０Ｖ付近に調整する為に１０〜１００ｎｍが好適である。
次に、図１０（ｂ）に示すように、フォトリソグラフィ工程を施し、ドライエッチング法またはウェットエッチング法を用いて活性半導体層６を島状にパターニングし、レジストを剥離する。島状のパターニングはリフトオフ法を用いても形成しても良い。その場合は、活性半導体層６の成膜前にフォトリソグラフィ工程を施すことになる。
次に、酸化処理を行い、活性半導体層６およびゲート絶縁膜５の上層を絶縁膜６ａに一時的に改質させる。本実施例２０では、酸化力の強さから亜酸化窒素ガスを用いたプラズマ酸化法を採用する。これにより、その後、Ｃｕ合金２中の添加元素が拡散し添加元素酸化物膜を形成しても、Ｃｕ合金２と活性半導体層６の界面には必要十分な酸素が存在するため、酸化物半導体膜６の深部からの酸素の拡散は生じない。
次に、実施例１と同様に、スパッタ法により、Ｃｕ合金９、純Ｃｕ１０からなる積層膜を、この順に成膜する。Ｃｕ合金９の膜厚は１０〜１５０ｎｍの程度で２０ｎｍ〜５０ｎｍが好適であり、純Ｃｕ１０の膜厚は１００〜１０００ｎｍの程度で、約２００〜５００ｎｍが好適である。このとき、添加元素酸化物膜を形成させる為、Ｃｕ合金９中の添加元素の酸化物生成反応の平衡酸素ポテンシャルは、活性半導体層６を構成する少なくとも１つの元素のそれより小さい値をとるように選択する。例えば、Ｍｎ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｉ、Ａｌ、Ｂｅ、Ｇａ、Ｔｉ、Ｖ、Ｚｒ、Ｈｆ、Ｃｅ、などから１種類以上を選択することができ、添加量は０．５〜２０原子％が好ましい。更に、スパッタリングターゲット材の製造が容易になるという理由から、Ｃｕ合金９はリン（Ｐ）を０．０１〜１０原子％含んでいても良い。スパッタリングターゲット材の製造方法は実施例１と同様の方法を取ることができ、スパッタリングターゲット材の添加元素濃度は銅合金電極中の目標添加元素濃度より１５％〜５０％増加させるのが良い。本実施例２０では、Ｃｕ合金９にＣｕ−Ｍｎ合金を採用した。Ｍｎの酸化物生成反応の平衡酸素ポテンシャルは、活性半導体層６の構成元素Ｉｎ、Ｇａ、Ｚｎのそれより小さく条件を満足する。その後、図１０（ｃ）に示すように、フォトリソグラフィ工程を経て、ウェットエッチング法またはドライエッチング法によりパターニングし、ソース電極１１、ドレイン電極１２を形成する。このとき、活性半導体層６上の絶縁膜６ａはエッチング工程で生じるダメージから活性半導体層６を保護し、エッチストッパ層としての役割も担う。
次に、図１０（ｄ）に示すように、プラズマＣＶＤ法、スパッタリング法、塗布法などにより、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、またはこれらの積層膜から成る保護膜１３を成膜（堆積）する。保護膜１３の膜厚は１００〜１０００ｎｍの程度で、２００〜５００ｎｍが好適である。このとき、保護膜１３の形成温度は２００℃以上となるため、ソース電極１１及びドレイン電極１２下層にあるＣｕ合金９中のＣｕ原子と添加元素が界面に析出され、活性半導体層６上に事前に形成した絶縁膜６ａと化合し、密着性及び拡散バリア性に優れ、なお且つ、低電気抵抗な酸化物膜１４を自己形成する。なお、保護膜１３の一部が窒化シリコン膜より成る場合、活性半導体層６へ水素の拡散が生じ電気特性の低下を起こすことがあるが、活性半導体層６の上層の絶縁膜６ａがこれを還元して抑制し、酸化物半導体膜への水素の拡散を防止する効果もある。加えて、ゲート絶縁膜５直上の絶縁膜６ａでも密着性及び拡散バリア性に優れる酸化物膜１５を自己形成するため、ソース電極１１及びドレイン電極１２の膜剥がれは生じにくい。さらに、これにフォトリソグラフィ工程を行い、外部装置と電気信号のやり取りを行うためのコンタクトホール（図示せず）を開口し、レジストを剥離する。このようにして、実施例２０の酸化物半導体ＴＦＴを作製することができる。
ここで、本実施例２０と、酸素の原子濃度のピーク値が添加元素のそれより小さい従来技術のＴＦＴについて、電気特性の比較評価をする。図１１は、本実施例２０と従来技術のＴＦＴの伝達特性の模式図を示す図である。グラフの縦軸はドレイン電流の対数である。従来技術のＴＦＴの伝達特性を見ると、オン電流は大きいが、閾値電圧の負シフトやサブスレショルド係数の上昇が起きており、ノーマリーオン動作となっている。しかしながら、酸素の原子濃度のピーク値が添加元素のピーク値より大きい本実施例２０のＴＦＴは、ゲート電圧０Ｖ付近で急峻に立ち上がるノーマリーオフ動作となる。したがって、本実施例２０によれば、活性半導体層６からの酸素の拡散を抑制し、酸化物半導体ＴＦＴへのＣｕ合金の配線適用が可能になることが示された。
本実施例２０では、ゲート電極４、ソース電極１１、ドレイン電極１２はＣｕ合金と純Ｃｕの積層から構成されるが、Ｃｕ合金の単層でも良い。その場合の添加元素として、低電気抵抗である理由から、例えば、Ｃａ、Ｍｇ、Ｚｎが好ましい。また、Ｃｕ合金／純Ｃｕ／Ｃｕ合金の３層構造であっても良い。また、活性半導体層６に用いる酸化物半導体はアモルファスでも多結晶でもよく、これらの積層膜にも適用可能である。更なるＴＦＴ電気特性の改善を狙い、チャンネルエッチストッパ構造を採用しても構わない。トップゲート型やボトムコンタクト構造であっても良い。
ソース電極１１及びドレイン電極１２と保護膜１３との界面からＣｕ原子が拡散し保護膜１３の密着性が脆弱になる場合は、保護膜１３を形成する直前に酸化処理を行っても良い。
また、ＴＦＴ電気特性を安定かつ均一にするため、酸化物半導体の形成後に熱処理を別途に加えてもよい。熱処理はソース電極１１及びドレイン電極１２の形成後に行うのが好ましい。ソース電極１１及びドレイン電極１２中の添加元素の拡散が促進され酸化物膜１４、酸化物膜１５が得やすくなるためである。
[実施例２０および２１〜３４]
表３に示すように、実施例２０では銅合金電極に添加する元素をＭｏとしたが、実施例２１〜３４ではそれぞれ表３の成分、添加濃度のターゲット材を使用して同じく表３に示す成分、目標添加濃度の銅合金電極を実施例２０と同様の方法で成膜し、薄膜トランジスタの製作を行った。ソース／ドレイン銅合金電極の実際の添加元素濃度は、製作過程で基板を取り出しＥＤＸ（エネルギー分散型Ｘ線分光法）を用いて定量した。製作した薄膜トランジスタは、大気中、２５℃に６０日間放置し、酸化物半導体層とソース／ドレイン銅合金電極層との剥離の有無を走査型電子顕微鏡で調査した。また、薄膜トランジスタの製作過程のソース／ドレイン銅合金電極をエッチングで形成する際のエッチング残渣の有無をＳＥＭで調査した。エッチング液は燐酸：５ｗｔ％、リン酸二水素アンモニウム：５ｗｔ％、過酸化水素：２ｗt％、水：残部を用いた。これらの結果も合わせて表３に示す。
比較例として純Ｃｕターゲット材および添加濃度が本発明の範囲とは異なる銅合金ターゲット材および添加元素の酸化物生成反応の平衡酸素ポテンシャルが、酸化物半導体層を構成する元素のそれより大きい値か等しい値をとるＮｉ、Ｉｎ、Ｆｅ、Ｃｏを添加した銅合金ターゲット材を使用して銅合金電極を成膜し、製作した薄膜トランジスタの酸化物半導体層とソース／ドレイン電極層の剥離の有無、エッチング残渣の有無を同様に調査した結果を比較例６〜１２に示す。
実施例２０〜３４では、スパッタリングターゲット材の添加元素濃度がソース／ドレイン電極の目標濃度より１５％〜５０％増やしてあるので、実際の電極濃度も目標通りとなっている。また、密着性を向上させる元素が０．５〜２０ａｔ％添加されているので、銅合金電極の剥離も見られなかった。更に０．５〜２０ａｔ％の範囲ではエッチング残渣の発生は見られなかった。
一方、比較例６では添加元素がないため、銅合金電極の剥離が発生した。比較例７ではスパッタリングターゲット材の添加元素濃度が、電極の目標添加元素濃度と同一のため、実際の電極の添加元素濃度が０．５ａｔ％以下となり、銅合金電極の剥離が見られた。比較例８では電極中の添加元素濃度が２０％を超えたため、エッチングの際に残渣を生じてしまった。比較例９〜１２では添加元素の酸化物生成反応の平衡酸素ポテンシャルが、活性半導体層６を構成する元素のそれより大きい、あるいは等しいため、酸化物半導体層との界面に添加元素酸化物層が生成せず密着性が低下し銅合金電極の剥離が見られた。
［実施例３５］
＜表示装置＞
図１２および図１３は、実施例３５の内容を図示するものであり、液晶表示装置を例にして、実施例１及び実施例２０のＴＦＴを表示装置へ用いる方法を説明するものである。なお、煩雑さを避けるためＴＦＴの詳細な構造の図示は省略する。
図１２は、実施例３５のアクティブマトリクス型液晶表示装置１００におけるＴＦＴ基板１０１上の画素構成例を図示した図である。図１２に示すように、ＴＦＴ基板１０１上に走査線１０２と、これとは垂直に交差する方向に形成される信号線１０３とを有している。走査線１０２と信号線１０３との交差するポイントにはＴＦＴ１０４が設けられ、ＴＦＴ１０４の配線の一部がＴＦＴ１０４に接続される画素電極１０５へ接続される。また、画素電極１０５及び走査線１０２の一部を用いてストレージキャパシタ１０６が形成されている。尚、走査線１０２を形成する工程で、実施例１および実施例２０のＴＦＴのゲート電極４（図示せず）が、信号線１０３を形成する工程で実施例１および実施例２０のＴＦＴのソース電極１１（図示せず）及びドレイン電極１２（図示せず）が形成される。
図１３は、実施例３５のアクティブマトリクス型液晶表示装置の構成例を示す断面図である。図１３に示すように、液晶表示装置１００は、光源１１１、偏光板１１２、ＴＦＴ基板１０１、ＴＦＴ１０４、絶縁膜１１３、画素電極１０５、配向膜１１４、液晶層１１５、スペーサ１１６、共通電極１１７、カラーフィルタ１１８、ブラックマトリクス１１９、カラーフィルタ基板１２０、偏光フィルム１２１を有している。
ここで、液晶表示装置１００の表示制御方法について簡単に説明する。光源１１１から
放たれた光は偏光板１１２により特定の偏光成分のみが通過し、液晶層１１５へ向かう。液晶層１１５は画素電極１０５と共通電極１１７に供給される電圧に応じて、偏光フィルム１２１を通過する光透過率を調整することで画素の階調を制御する。
次に、液晶層１１５の制御方法について、図１２も参照しながら簡単に述べる。まず、走査線１０２からＴＦＴ１０４にゲート信号が印加されるとＴＦＴ１０４はオン状態になり、信号線１０３に加えられている信号電圧がＴＦＴ１０４を経由し画素電極１０５とストレージキャパシタ１０６に印加される。これにより、液晶層１１５に所望の電圧が印加され、液晶分子が動作し光透過率を制御する。このとき、ストレージキャパシタ１０６は、電圧信号を保持する役割をもつ。すなわち、ＴＦＴ１０４がオフになっても次の信号が印加されるまで、液晶層１１５に供給されている電圧レベルを一定に調整する。
本実施例のＴＦＴによれば、ＴＦＴの電気特性値の低下を生じずにＣｕ合金の配線適用を実現することが可能になる。この際、電気抵抗の低下を抑制する最適な酸素の深さ分布を提示することで、Ｃｕ合金を薄膜トランジスタの電極に適用することが可能になる。上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
本発明は、薄膜トランジスタに利用可能である。
１：基板
２：Ｃｕ合金
３：純Ｃｕ
４：ゲート電極
５：ゲート絶縁膜
６：活性半導体層
６ａ：絶縁膜
７：コンタクト膜
７ａ：極薄酸化膜
８：半導体層（６・７）
９：Ｃｕ合金
１０：純Ｃｕ
１１：ソース電極
１２：ドレイン電極
１３：保護膜
１４：酸化物膜（ＳＤ電極１１・１２と半導体層８（６・７）の界面に形成）
１５：酸化物膜（ＳＤ電極１１・１２とゲート絶縁膜５の界面に形成）
１００：液晶表示装置
１０１：ＴＦＴ基板
１０２：走査線
１０３：信号線
１０４：ＴＦＴ
１０５：画素電極
１０６：ストレージキャパシタ
１１１：光源
１１２：偏光板
１１３：絶縁膜
１１４：配向膜
１１５：液晶層
１１６：スペーサ
１１７：共通電極
１１８：カラーフィルタ
１１９：ブラックマトリクス
１２０：カラーフィルタ基板
１２１：偏光フィルム

Claims (6)

  1. 基板上に、酸化物膜を有するゲート絶縁膜と、酸化物半導体層と、Ｃｕと少なくとも１種類の添加元素とを含むＣｕ合金層を有するソース／ドレイン電極と、前記ソース電極及びドレイン電極と前記酸化物半導体層との界面に形成される酸化物膜と、全体を保護する保護膜と、を備えた薄膜トランジスタであって、
    前記酸化物膜において、前記ソース電極及びドレイン電極中の添加元素および酸素の原子濃度はピークを有し、酸素のピーク値が添加元素のピーク値より大きいことを特徴とする薄膜トランジスタ。
  2. 前記ソース電極及びドレイン電極中の添加元素の酸化物生成反応の平衡酸素ポテンシャルが、前記酸化物半導体層を構成する少なくとも１つの元素の平衡酸素ポテンシャルより小さいことを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記ソース電極及びドレイン電極のＣｕ合金層は、ＣｕとＭｎ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｉ、Ａｌ、Ｂｅ、Ｇａ、Ｔｉ、Ｖ、Ｚｒ、Ｈｆ、Ｃｅから選択される少なくとも１種類以上の添加元素からなり、添加元素の濃度は０．５〜２０ａｔ％であることを特徴とする請求項１又は２の薄膜トランジスタ。
  4. 前記保護膜の一部は窒化シリコン膜より成ることを特徴とする請求項１から３までのいずれか１項に記載の薄膜トランジスタ。
  5. 基板上に、酸化物膜を有するゲート絶縁膜と、酸化物半導体層と、Ｃｕと少なくとも１種類の添加元素とを含むＣｕ合金層を有するソース／ドレイン電極と、前記ソース電極及びドレイン電極と前記酸化物半導体層との界面に形成される酸化物膜と、全体を保護する保護膜と、を備えた薄膜トランジスタの製造方法であって、
    前記保護膜を形成するステップにおいて、
    前記酸化物膜において、前記ソース電極及びドレイン電極中の添加元素および酸素の原子濃度はピークを有し、酸素のピーク値が添加元素のピーク値より大きくなる条件とすることを特徴とする薄膜トランジスタの製造方法。
  6. 請求項１から４までのいずれか１項に記載の薄膜トランジスタの銅合金からなるソース／ドレイン電極の形成に使用されるスパッタリングターゲット材であって、銅合金層中の添加元素濃度よりも、添加元素濃度×１５％以上５０％未満、の範囲で濃度が高いことを特徴とするスパッタリングターゲット材。
JP2016135684A 2011-11-02 2016-07-08 薄膜トランジスタ及びその製造方法 Expired - Fee Related JP6335226B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011241272 2011-11-02
JP2011241272 2011-11-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012242080A Division JP2013118367A (ja) 2011-11-02 2012-11-01 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材

Publications (2)

Publication Number Publication Date
JP2016197743A true JP2016197743A (ja) 2016-11-24
JP6335226B2 JP6335226B2 (ja) 2018-05-30

Family

ID=48206714

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012242080A Pending JP2013118367A (ja) 2011-11-02 2012-11-01 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材
JP2016135684A Expired - Fee Related JP6335226B2 (ja) 2011-11-02 2016-07-08 薄膜トランジスタ及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012242080A Pending JP2013118367A (ja) 2011-11-02 2012-11-01 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材

Country Status (3)

Country Link
JP (2) JP2013118367A (ja)
KR (1) KR20130048703A (ja)
CN (1) CN103094352B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018189965A1 (ja) * 2017-04-13 2020-03-05 株式会社アルバック 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板、ターゲット

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972317B2 (ja) * 2014-07-15 2016-08-17 株式会社マテリアル・コンセプト 電子部品およびその製造方法
CN104952914A (zh) 2015-04-30 2015-09-30 京东方科技集团股份有限公司 一种氧化物半导体薄膜、薄膜晶体管、制备方法及装置
CN105261636B (zh) * 2015-11-05 2018-04-27 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
CN110651370B (zh) * 2017-06-05 2023-12-22 凸版印刷株式会社 半导体装置、显示装置及溅射靶
JP2020012190A (ja) * 2018-07-20 2020-01-23 株式会社アルバック 密着膜用ターゲット、配線層、半導体装置、液晶表示装置
CN110144483B (zh) * 2019-05-29 2020-11-10 西安交通大学 一种铜镁合金及其制备方法
CN110310894B (zh) * 2019-07-05 2022-11-25 山东大学 一种在低温环境中制备铟铝锌氧化物薄膜晶体管的方法
WO2023028872A1 (zh) * 2021-08-31 2023-03-09 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及制作方法、显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011023369A1 (de) * 2009-08-26 2011-03-03 W. C. Heraeus Gmbh & Co. Kg Dünnschichttransistor (tft ) mit kupferelektroden
JP2011049543A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100412661C (zh) * 2005-06-07 2008-08-20 株式会社神户制钢所 显示装置
US8853695B2 (en) * 2006-10-13 2014-10-07 Kobe Steel, Ltd. Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer
JP5121299B2 (ja) * 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP5550848B2 (ja) * 2009-04-17 2014-07-16 株式会社Ｓｈカッパープロダクツ 配線構造の製造方法、及び配線構造
JP2011150152A (ja) * 2010-01-22 2011-08-04 Hitachi Displays Ltd 表示装置の製造方法及び表示装置
JP5580619B2 (ja) * 2010-02-19 2014-08-27 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049543A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2011023369A1 (de) * 2009-08-26 2011-03-03 W. C. Heraeus Gmbh & Co. Kg Dünnschichttransistor (tft ) mit kupferelektroden
JP2013503459A (ja) * 2009-08-26 2013-01-31 ヘレーウス マテリアルズ テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト 銅電極を有する薄膜トランジスタ（ｔｆｔ）

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018189965A1 (ja) * 2017-04-13 2020-03-05 株式会社アルバック 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板、ターゲット

Also Published As

Publication number Publication date
JP2013118367A (ja) 2013-06-13
JP6335226B2 (ja) 2018-05-30
CN103094352A (zh) 2013-05-08
CN103094352B (zh) 2016-04-13
KR20130048703A (ko) 2013-05-10

Similar Documents

Publication Publication Date Title
JP6335226B2 (ja) 薄膜トランジスタ及びその製造方法
JP5912046B2 (ja) 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
KR101043508B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
KR100966205B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
TWI478308B (zh) Wiring construction and display device
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
WO2012141089A1 (ja) 表示装置およびその製造方法
TW200941729A (en) Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
TW201026862A (en) Display device, Cu alloy film for use in the display device, and Cu alloy sputtering target
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2014125820A1 (ja) 薄膜トランジスタ
JP5308760B2 (ja) 表示装置
WO2012153364A1 (ja) 表示用薄膜半導体装置及び表示用薄膜半導体装置の製造方法
TW201214623A (en) Wiring structure, display device, and semiconductor device
KR102590698B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
JP5432771B2 (ja) 表示装置および表示装置の製造方法
WO2019216209A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
JP6357664B2 (ja) 薄膜トランジスタ及びその製造方法
Hayashi et al. Double crystalline silicon channel thin film transistor by continuous-wave green laser for large-sized OLED display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180427

R150 Certificate of patent or registration of utility model

Ref document number: 6335226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees